專利名稱：基于庫(kù)侖阻塞原理設(shè)計(jì)的單電子三值存儲(chǔ)器及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于單電子多值存儲(chǔ)器件，特別是涉及一種利用多隧穿結(jié)結(jié)構(gòu)的庫(kù)侖阻塞效應(yīng)設(shè)計(jì)的具有三個(gè)穩(wěn)定存儲(chǔ)狀態(tài)的單電子多值存儲(chǔ)器及其制備方法。
背景技術(shù)：
存儲(chǔ)器在全世界半導(dǎo)體市場(chǎng)中占據(jù)了40％的份額，存儲(chǔ)器以外的其它半導(dǎo)體產(chǎn)品每2年更新一代，而存儲(chǔ)器則是每18個(gè)月一代，以動(dòng)態(tài)存儲(chǔ)器(DRAM)的發(fā)展為例，1988年日本在硅片上刻線的線寬達(dá)到了0.8微米，4Mb的動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM問(wèn)世，從而進(jìn)入了特大規(guī)模集成ULSI時(shí)代；1992年線寬0.5微米的16Mb芯片投產(chǎn)；1994年線寬0.35微米的64Mb芯片投產(chǎn)；不久就將實(shí)現(xiàn)0.13微米的4Gb的DRAM。但是維持尺度不斷減小的趨勢(shì)面對(duì)著極其嚴(yán)重的挑戰(zhàn)，即存儲(chǔ)單元中的電容不能太小，如果這個(gè)電容小到不能提供足夠多的電子給放大器，那么整個(gè)存儲(chǔ)器將被噪聲所淹沒(méi)，將不能保證信息存儲(chǔ)的可靠性；同時(shí)，每個(gè)存儲(chǔ)單元的電子數(shù)目隨著存儲(chǔ)器件集成度的進(jìn)一步提高將變得越來(lái)越小時(shí)，存儲(chǔ)器中的MOS場(chǎng)效應(yīng)晶體管將逐漸變得不穩(wěn)定。
由此可見(jiàn)，不能僅僅依賴工藝的微細(xì)化來(lái)解決傳統(tǒng)產(chǎn)業(yè)所面臨的問(wèn)題，所以在一個(gè)存儲(chǔ)單元中存入多個(gè)比特的多值存儲(chǔ)技術(shù)將顯得越來(lái)越重要。因?yàn)閭鹘y(tǒng)的CMOS只有兩個(gè)狀態(tài)開(kāi)和關(guān)，所以基于CMOS的傳統(tǒng)存儲(chǔ)器單元進(jìn)行多值存儲(chǔ)時(shí)受到多方面限制?？紤]到未來(lái)新型計(jì)算機(jī)的發(fā)展將以分子電子學(xué)、量子力學(xué)和生物技術(shù)為基礎(chǔ)，所以多值存儲(chǔ)器無(wú)疑是一種具有廣闊發(fā)展前景的存儲(chǔ)器件。

發(fā)明內(nèi)容
本發(fā)明的目的是解決傳統(tǒng)存儲(chǔ)器和單電子存儲(chǔ)器發(fā)展所面臨的困難，更大程度上發(fā)揮出單電子器件的性質(zhì)，在依賴工藝微細(xì)化提高存儲(chǔ)密度的同時(shí)給出利用多值存儲(chǔ)提高器件存儲(chǔ)密度的方法，提供一種器件的存儲(chǔ)密度的提高并不完全依賴工藝的微細(xì)程度的制備方法，和提供一種實(shí)現(xiàn)具有更高存儲(chǔ)密度的基于庫(kù)侖阻塞原理設(shè)計(jì)的單電子三值存儲(chǔ)器。
本發(fā)明的目的是這樣實(shí)現(xiàn)的本發(fā)明所提供的基于庫(kù)侖阻塞原理設(shè)計(jì)的單電子三值存儲(chǔ)器，包括一個(gè)絕緣的基片，在其上設(shè)置一導(dǎo)電材料層；并在導(dǎo)電材料層中刻蝕制備出兩個(gè)多遂穿結(jié)結(jié)構(gòu)、一個(gè)單電子晶體管和一個(gè)單元存儲(chǔ)結(jié)；其特征在于所述的兩個(gè)多隧穿結(jié)的一端通過(guò)多隧穿結(jié)引線連接在一起作為寫電壓的輸入端，每個(gè)隧穿結(jié)的另一端則連接一個(gè)存儲(chǔ)結(jié)；兩個(gè)存儲(chǔ)結(jié)之間單元存儲(chǔ)結(jié)設(shè)置一單元存儲(chǔ)，并以電容耦合的方式連接在一起；所述的單電子晶體管設(shè)置在存儲(chǔ)結(jié)的末端旁，單電子晶體管的量子點(diǎn)通過(guò)電容耦合的方式與單元存儲(chǔ)結(jié)連接在一起。
所述的單電子晶體管包括四個(gè)部分源極、漏極、與源漏極弱耦合的量子點(diǎn)和用來(lái)控制量子點(diǎn)中靜電化學(xué)勢(shì)能的柵極；其中的量子點(diǎn)可以是利用側(cè)柵耗盡納米線形成，納米線寬度小于200納米，長(zhǎng)度小于1微米，側(cè)柵距納米線小于200納米；也可以通過(guò)刻蝕導(dǎo)電材料層直接形成一個(gè)或多個(gè)直徑小于50納米的量子點(diǎn)，或者是利用掃描探針技術(shù)直接操縱單個(gè)原子形成；使用的材料可以是硅，GaAs和金屬等。
所述的多隧穿結(jié)結(jié)構(gòu)是由一根納米線長(zhǎng)度小于一個(gè)微米，寬度小于200納米，側(cè)柵距納米線小于200納米，或者可以通過(guò)刻蝕直接形成一個(gè)或多個(gè)直徑小于50納米的量子點(diǎn)，或者是利用掃描探針技術(shù)直接操縱單個(gè)原子形成；材料可以是硅，GaAs和金屬等。
所述的導(dǎo)電材料層包括摻雜成n型或p型的硅、δ摻雜的GaAs；其導(dǎo)電材料層厚度小于500納米。
所述的兩個(gè)存儲(chǔ)結(jié)的面積均為100平方納米到1平方毫米；其存儲(chǔ)結(jié)形狀不限，制備材料可以使用摻雜后的單晶硅或多晶硅，金屬等。
所述的每一個(gè)多隧穿結(jié)納米線的長(zhǎng)度均小于1微米；連接兩個(gè)多隧穿結(jié)的引線為“U”形。
所述的單元存儲(chǔ)結(jié)的面積小于100平方微米。
所述的絕緣基片包括SiO2、在半絕緣的GaAs襯底及其上利用分子束外延(MBE)或金屬氧化物化學(xué)氣相沉積(MOCVD)等方法生長(zhǎng)的緩沖層；SOI的襯底硅及其上的氧化埋層部分。
本發(fā)明的以庫(kù)侖阻塞原理設(shè)計(jì)的單電子三值存儲(chǔ)器的制備方法，包括如下步驟1)選取絕緣基片，采用常規(guī)半導(dǎo)體工藝在絕緣基片上制備出一個(gè)導(dǎo)電材料層；2)在導(dǎo)電材料層中利用常規(guī)電子束光刻法和刻蝕法制備兩個(gè)多隧穿結(jié)結(jié)構(gòu)、一個(gè)單電子晶體管結(jié)構(gòu)和一個(gè)單元存儲(chǔ)結(jié)；其中的量子點(diǎn)可以是利用側(cè)柵耗盡納米線形成，納米線寬度小于200納米，長(zhǎng)度小于1微米，側(cè)柵距納米線小于200納米；也可以通過(guò)刻蝕導(dǎo)電材料層直接形成一個(gè)或多個(gè)直徑小于50納米的量子點(diǎn)，或者是利用掃描探針技術(shù)直接操縱單個(gè)原子形成；使用的材料可以是硅，GaAs和金屬等；3)采用常規(guī)半導(dǎo)體技術(shù)對(duì)器件進(jìn)行封裝，就完成了本發(fā)明的單電子存儲(chǔ)器的制備。
本發(fā)明的優(yōu)點(diǎn)是可以實(shí)現(xiàn)多值存儲(chǔ)，實(shí)現(xiàn)低功耗下的信息超高密度存儲(chǔ)；利用側(cè)柵耗盡納米線形成多隧穿結(jié)結(jié)構(gòu)，結(jié)構(gòu)簡(jiǎn)單，制備方便，可以有效控制宏觀隧穿效應(yīng)，增強(qiáng)信息的保存時(shí)間；器件工作只需要控制很少的電子就可以實(shí)現(xiàn)，因此具有散熱量小和工作頻率高的特點(diǎn)。
總之，本發(fā)明的單電子多值存儲(chǔ)器較傳統(tǒng)存儲(chǔ)器具有以下優(yōu)點(diǎn)1)結(jié)構(gòu)簡(jiǎn)單，3)工作頻率高，4)存儲(chǔ)密度大，5)功耗低，6)散熱量小，7)制備工藝簡(jiǎn)單。


圖1本發(fā)明的存儲(chǔ)器件的立體結(jié)構(gòu)示意圖。
圖2本發(fā)明存儲(chǔ)器件平面結(jié)構(gòu)示意圖。
圖3本發(fā)明存儲(chǔ)器單元的原理示意圖。
圖4本發(fā)明存儲(chǔ)器件第一側(cè)柵4耗盡納米線形成第一多隧穿結(jié)3的示意圖。
圖5本發(fā)明存儲(chǔ)器件在寫電壓V＝0，第一多隧穿結(jié)3處在電中性時(shí)，隧穿結(jié)引線10的費(fèi)米能級(jí)、第一多隧穿結(jié)3的靜電化學(xué)勢(shì)和第一存儲(chǔ)結(jié)12的費(fèi)米能級(jí)之間的關(guān)系。其中EF1為電壓輸入端的費(fèi)米能級(jí)，EF2為第一存儲(chǔ)結(jié)的費(fèi)米能級(jí)。
圖6本發(fā)明存儲(chǔ)器件在電壓V＞VC時(shí)，隧穿結(jié)引線10的費(fèi)米能級(jí)、第一多隧穿結(jié)3的靜電化學(xué)勢(shì)和第一存儲(chǔ)結(jié)12的費(fèi)米能級(jí)之間的關(guān)系，電子通過(guò)第一多隧穿結(jié)逃離第一存儲(chǔ)結(jié)，當(dāng)電壓V＝0時(shí)第一存儲(chǔ)結(jié)最終處在VC狀態(tài)。
圖7本發(fā)明存儲(chǔ)器件在寫電壓V＜-VC時(shí)，隧穿結(jié)引線10的費(fèi)米能級(jí)、第一多隧穿結(jié)3的靜電化學(xué)勢(shì)和第一存儲(chǔ)結(jié)12的費(fèi)米能級(jí)之間的關(guān)系，電子通過(guò)第一多隧穿結(jié)進(jìn)入第一存儲(chǔ)結(jié)12，當(dāng)電壓V＝0時(shí)第一存儲(chǔ)結(jié)最終處在-VC狀態(tài)。
圖8本發(fā)明器件的寫電壓VW先由VWS正向掃描到VWT，再進(jìn)行反向掃描，此過(guò)程第一存儲(chǔ)結(jié)中電子數(shù)目的變化情況。
圖9本發(fā)明存儲(chǔ)器通過(guò)寫電壓的掃描實(shí)現(xiàn)a、b和c三個(gè)穩(wěn)定存儲(chǔ)狀態(tài)的過(guò)程。
圖10利用串狀量子點(diǎn)形成MTJ制備的本發(fā)明的單電子三值存儲(chǔ)器。圖中標(biāo)示1.絕緣基片 2.導(dǎo)電材料層 3.第一多隧穿結(jié)4.第一側(cè)柵 5.第二多隧穿結(jié) 6.第二側(cè)柵7.圖1中SET的多隧穿結(jié)8.單電子晶體管9.單元存儲(chǔ)結(jié) 10.多隧穿結(jié)引線11.多隧穿結(jié)中的量子點(diǎn)12.第一存儲(chǔ)結(jié)13.第二存儲(chǔ)結(jié) 14.單電子晶體管的側(cè)柵具體實(shí)施方式
實(shí)施例1按圖1和2制作一本發(fā)明的基于庫(kù)侖阻塞原理設(shè)計(jì)的單電子三值存儲(chǔ)器，下面結(jié)合實(shí)施例和制作方法對(duì)本發(fā)明進(jìn)行詳細(xì)說(shuō)明選用一半絕緣的GaAs片，利用分子束外延(MBE)在其上生長(zhǎng)一層1微米厚的GaAs緩沖層，形成絕緣基片1。利用分子束外延的方法在緩沖層上形成含硅δ摻雜的GaAs層，該層由GaAs緩沖層上沉積面密度為1×1012cm-2的硅及其上生長(zhǎng)的50納米厚的GaAs層組成，這構(gòu)成了器件的導(dǎo)電材料層2。
然后，再利用電子束光刻法和干法刻蝕技術(shù)在導(dǎo)電材料層2中一次刻蝕出以下結(jié)構(gòu)(如圖1所示)第一側(cè)柵4、第二側(cè)柵6，柵長(zhǎng)均為200納米，兩個(gè)柵耗盡的納米線長(zhǎng)為200納米，寬為100納米，側(cè)柵距相應(yīng)納米線距離為60納米，這樣側(cè)柵耗盡相應(yīng)的納米線形成了第一多隧穿結(jié)3、第二多隧穿結(jié)5；單電子晶體管8中形成MTJ結(jié)構(gòu)的納米線寬為70納米，長(zhǎng)為150納米，側(cè)柵長(zhǎng)為150納米；“U”形的多隧穿結(jié)引線10，長(zhǎng)度為3微米，線寬為500納米，該多隧穿結(jié)引線10的一端位于基片一側(cè)，另二端分別連接第一多隧穿結(jié)3、第二多隧穿結(jié)5。第一存儲(chǔ)結(jié)12和第二存儲(chǔ)結(jié)13長(zhǎng)寬相同，均為800納米，寬為500納米；單元存儲(chǔ)結(jié)9，長(zhǎng)為900納米，寬為400納米，距第一存儲(chǔ)結(jié)12和第二存儲(chǔ)結(jié)13的距離都為100納米；單電子晶體管(SET)8的多隧穿結(jié)7平行于基片的另一邊設(shè)置，其外側(cè)設(shè)置單電子晶體管8的側(cè)柵14；其內(nèi)側(cè)設(shè)置單電子晶體管8的與單元存儲(chǔ)結(jié)9；多隧穿結(jié)7與單元存儲(chǔ)結(jié)9之間的距離為60納米。最后對(duì)器件進(jìn)行常規(guī)半導(dǎo)體工藝封裝，就制備出了本發(fā)明的單電子三值存儲(chǔ)器。以上各部分在制備過(guò)程中采用的干法刻蝕的深度為70納米，即刻蝕了δ摻雜的GaAs層和部分緩沖層，對(duì)緩沖層的刻蝕深度沒(méi)有嚴(yán)格要求。
實(shí)施例2選用(001)取向的硅，利用干氧氧化方法，氧化溫度為900℃，氧化出一個(gè)60納米厚的二氧化硅絕緣層，這就形成了基片1。利用分子束外延MBE或者是化學(xué)氣相沉積的方法在氧化層上形成一個(gè)40納米厚的多晶硅層，并重?fù)诫s砷成為n型半導(dǎo)體層，注入劑量為6×1013cm-2，這樣高摻雜的硅層就形成了導(dǎo)電材料層2。
器件其它各部分的制備同實(shí)施例1。
實(shí)施例3選用絕緣體上的硅(SOI)，它是利用氧注入隔離工藝制備的，利用干氧氧化減薄頂層硅，其參數(shù)如下材料晶向<100>，P型，電阻率為3Ωcm；頂層硅厚度為40納米，埋層二氧化硅的厚度為200納米。通過(guò)向減薄后的頂層硅中注入雜質(zhì)砷形成n型導(dǎo)電層，注入劑量為5×1013cm-2。減薄摻雜后的頂層硅形成導(dǎo)電材料層2。
器件其它各部分的制備同實(shí)施例1。
實(shí)施例4器件導(dǎo)電材料層2的制備與實(shí)施例3同。利用電子束直寫技術(shù)在導(dǎo)電材料層2中制備出如圖10所示的結(jié)構(gòu)。其中的第一多隧穿結(jié)12和第二多隧穿結(jié)13是由5個(gè)直徑為20納米的量子點(diǎn)構(gòu)成的，同時(shí)在制備過(guò)程中兩個(gè)量子點(diǎn)會(huì)形成大約5個(gè)納米的二氧化硅絕緣層。單電子晶體管中的量子點(diǎn)直徑為15納米。第一存儲(chǔ)結(jié)12和第二存儲(chǔ)結(jié)13的直徑為50納米。
器件其它各部分的制備同實(shí)施例1。
本發(fā)明以庫(kù)侖阻塞原理設(shè)計(jì)的單電子三值存儲(chǔ)器的工作原理說(shuō)明如下圖1是本發(fā)明三值存儲(chǔ)器的立體結(jié)構(gòu)示意圖，圖2是其平面結(jié)構(gòu)示意圖，由以上兩圖可知多隧穿結(jié)MTJ(multiple-tunnel junction)結(jié)構(gòu)是本發(fā)明的基本組成結(jié)構(gòu)。它的基本結(jié)構(gòu)包括一串納米量級(jí)的庫(kù)侖島，這些庫(kù)侖島通過(guò)隧穿勢(shì)壘分開(kāi)。本器件多隧穿結(jié)結(jié)構(gòu)的形成是通過(guò)側(cè)柵耗盡高摻雜硅納米線或者是δ摻雜的GaAs納米線形成的，如圖4所示，形成量子點(diǎn)11，當(dāng)這些量子點(diǎn)足夠小時(shí)，其充電能將會(huì)大于熱能，因此MTJ存在庫(kù)侖阻塞區(qū)域。第一多隧穿結(jié)3和第二多隧穿結(jié)5有相同的工作原理。以第一多隧穿結(jié)為例，利用第一側(cè)柵4耗盡納米線形成第一多隧穿結(jié)3，其兩端是第一存儲(chǔ)結(jié)12和“U”形的多隧穿結(jié)引線10，假定第一多隧穿結(jié)3的庫(kù)侖阻塞區(qū)域大小為2VC的，增大電壓V使得多隧穿結(jié)引線10的電子費(fèi)米能級(jí)超出庫(kù)侖阻塞區(qū)域時(shí)，電子將會(huì)通過(guò)第一多隧穿結(jié)在多隧穿結(jié)引線10和第一存儲(chǔ)結(jié)12之間進(jìn)行交換，第一存儲(chǔ)結(jié)中電子數(shù)目的變化引起其費(fèi)米能級(jí)的變化，電子交換的結(jié)果是在多隧穿結(jié)引線10電壓為0時(shí)存儲(chǔ)結(jié)處在+VC或-VC這兩個(gè)穩(wěn)定的存儲(chǔ)狀態(tài)。假設(shè)在V＝0時(shí)多隧穿結(jié)引線10電子的費(fèi)米能級(jí)、第一存儲(chǔ)結(jié)的費(fèi)米能級(jí)如圖5所示，第一多隧穿結(jié)初始電位為0。當(dāng)多隧穿結(jié)引線電壓V＞VC時(shí)，電子將會(huì)由第一存儲(chǔ)結(jié)通過(guò)第一多隧穿結(jié)進(jìn)入多隧穿結(jié)引線，假定多隧穿結(jié)引線電容足夠大，有限電子的變化不會(huì)引起多隧穿結(jié)引線10費(fèi)米能級(jí)的改變；而第一存儲(chǔ)結(jié)的費(fèi)米能級(jí)會(huì)因?yàn)殡娮訑?shù)目的減少而降低，每減少一個(gè)電子，費(fèi)米能級(jí)降低 其中C∑為多隧穿結(jié)引線的總電容，對(duì)應(yīng)第一存儲(chǔ)結(jié)12的電壓升高 最終將會(huì)引起第一存儲(chǔ)結(jié)12中N個(gè)電子的逃離，此時(shí)第一存儲(chǔ)結(jié)的電位為 根據(jù)第一多隧穿結(jié)庫(kù)侖阻塞區(qū)域的大小可以得到NeCΣ=VC,]]>所以通過(guò)第一多隧穿結(jié)對(duì)第一存儲(chǔ)結(jié)的這個(gè)存儲(chǔ)過(guò)程需要的電子數(shù)目N為N=VCCΣe.]]>為了最大限度提升器件的存儲(chǔ)性能，通常希望N的值越小越好，理想狀態(tài)下N＝1，即第一多隧穿結(jié)庫(kù)侖阻塞區(qū)域的大小和第一存儲(chǔ)結(jié)總電容滿足關(guān)系VCC∑＝e，此時(shí)這個(gè)存儲(chǔ)系統(tǒng)的存儲(chǔ)過(guò)程只需要一個(gè)電子的受控移動(dòng)就可以實(shí)現(xiàn)，圖6描述了第一存儲(chǔ)結(jié)達(dá)到電位VC這個(gè)穩(wěn)定存儲(chǔ)狀態(tài)的存儲(chǔ)原理。同理，可以知道多隧穿結(jié)引線電壓V＜-VC時(shí)，第一存儲(chǔ)結(jié)中進(jìn)入N=VCCΣe]]>個(gè)電子，處在電位為-VC的狀態(tài)，此過(guò)程用圖7來(lái)描述。本發(fā)明利用第二側(cè)柵6耗盡納米線形成的第二多隧穿結(jié)5也是同樣的工作方式。
在本發(fā)明的這種具有三個(gè)穩(wěn)定存儲(chǔ)狀態(tài)的單電子存儲(chǔ)器件中，單元存儲(chǔ)結(jié)9以電容耦合的方式連接了一個(gè)單電子晶體管(SET)，這個(gè)單電子晶體管以也同樣有一個(gè)多隧穿結(jié)結(jié)構(gòu)7，此處的單電子晶體管起到一個(gè)靜電計(jì)的作用，可以探測(cè)單元存儲(chǔ)結(jié)9中存儲(chǔ)的額外電子的數(shù)目，實(shí)現(xiàn)數(shù)據(jù)的讀取。SET多隧穿結(jié)7的兩側(cè)是這個(gè)單電子晶體管的源極和漏極，當(dāng)施加在源漏的偏壓很小時(shí)，源漏之間的電流隨柵極電壓的變化進(jìn)行庫(kù)侖振蕩，利用庫(kù)侖振蕩曲線可以判斷單元存儲(chǔ)結(jié)9中電子數(shù)目的變化，這是SET實(shí)現(xiàn)靜電計(jì)功能的一種工作方式，工作在此區(qū)間的SET可以實(shí)現(xiàn)高精度的電荷探測(cè)；單電子晶體管的另一種工作方式是將源漏極之間的電壓設(shè)的足夠大，此時(shí)源漏極之間的電流隨柵極電壓的變化在一定范圍內(nèi)近似呈現(xiàn)線性關(guān)系，但是庫(kù)侖振蕩的周期不會(huì)改變，也就是說(shuō)，隨著柵極電壓的變化，電子進(jìn)出量子點(diǎn)的周期是不變的，因此可以探測(cè)單元存儲(chǔ)結(jié)中的額外電子的數(shù)目，實(shí)現(xiàn)數(shù)據(jù)的讀取。在本發(fā)明的這種單電子多值存儲(chǔ)器中靜電計(jì)的兩種工作方式都可以實(shí)現(xiàn)數(shù)據(jù)的讀取，考慮到工作時(shí)單元存儲(chǔ)結(jié)中額外電子數(shù)目變化的大小，可以采用靜電計(jì)的后一種工作方式，即源漏極的電壓很大。
圖3是本發(fā)明存儲(chǔ)器單元的原理示意圖。假定第一多隧穿結(jié)3的庫(kù)侖阻塞區(qū)域?yàn)?-VC1，VC1)，第二多隧穿結(jié)5的庫(kù)侖阻塞區(qū)域?yàn)?-VC2，VC2)。由上文討論可知第一存儲(chǔ)結(jié)12可以處在兩個(gè)穩(wěn)定的存儲(chǔ)狀態(tài)，電位為-VC1和VC1，第一存儲(chǔ)結(jié)中得到或者失去電子的數(shù)目即額外電子數(shù)目ΔN1為ΔN1=ΔQ1e=CΣ1VC1e---(1);]]>其中C∑1為第一存儲(chǔ)結(jié)的總電容，C∑1＝C11+C12+Cm1，Cm1為第一多隧穿結(jié)的總電容。
第二存儲(chǔ)結(jié)兩個(gè)穩(wěn)定狀態(tài)的電位為-VC2和VC2，對(duì)應(yīng)的得到或者失去的電子數(shù)目ΔN2為ΔN2=ΔQ2e=CΣ2VC2e---(2);]]>其中C∑2＝C21+C22+Cm2為第二存儲(chǔ)結(jié)的總電容，Cm2為第二多隧穿結(jié)的總電容。
器件中單元存儲(chǔ)結(jié)9中存儲(chǔ)的額外電子數(shù)目ΔN有可能具有四個(gè)不同的值分別為ΔN01=C12VC1+C21VC2e]]>=C12e·ΔN1·eCΣ1+C21e·ΔN2·eCΣ2]]>=C12CΣ1·ΔN1+C21CΣ2·ΔN2]]>=α·ΔN1+β·ΔN2]]>其中α=C12/CΣ1,]]>β=C21/CΣ2.]]>同理，可以推出ΔN01=C12VC1+C21VC2e=α·ΔN1+β·ΔN2]]>ΔN02=C12VC1-C21VC2e=α·ΔN1-β·ΔN2]]>ΔN03=-C12VC1+C21VC2e=-α·ΔN1+β·ΔN2]]>ΔN04=-C12VC1-C21VC2e=-α·ΔN1-β·ΔN2]]>由此可以得出這些穩(wěn)定的存儲(chǔ)狀態(tài)對(duì)應(yīng)的單元存儲(chǔ)結(jié)9中額外電子數(shù)目的大小關(guān)系為ΔN01＞ΔN02(ΔN03)＞ΔN04其中ΔN02和ΔN03的大小關(guān)系需要利用更多的參數(shù)才能夠確定出來(lái)(兩者有可能都為0)，在本發(fā)明的單電子動(dòng)態(tài)多值存儲(chǔ)器件中將這兩個(gè)狀態(tài)選擇一個(gè)作為器件的一個(gè)穩(wěn)定的存儲(chǔ)狀態(tài)。由此可以找到器件的三個(gè)穩(wěn)定的存儲(chǔ)狀態(tài)，對(duì)應(yīng)著存儲(chǔ)結(jié)MN中存儲(chǔ)的額外電子數(shù)目為ΔN01、ΔN02(ΔN03)和ΔN04。器件存儲(chǔ)結(jié)MN中的額外電子數(shù)目可以通過(guò)寫電壓的掃描來(lái)改變。假定VC1＞VC2，ΔN02＞0＞ΔN03，電壓VW先由VWS到VWT正向掃描，再由VWT到VWS反向掃描，其中VWS略小于-VC1，VWT略大于VC1，單元存儲(chǔ)結(jié)中的電子數(shù)目隨VW的變化情況由圖8給出。圖中沒(méi)有描述在區(qū)間(VWS，-VC1)和(VC1，VWT)存儲(chǔ)結(jié)MN中電子數(shù)目的變化過(guò)程，這是因?yàn)檫@兩個(gè)過(guò)程中單元存儲(chǔ)結(jié)9中的電子數(shù)目要受器件的存儲(chǔ)歷史等若干因素影響，是一個(gè)復(fù)雜的動(dòng)態(tài)過(guò)程，但這并不會(huì)影響器件三個(gè)穩(wěn)定存儲(chǔ)狀態(tài)的獲得。
根據(jù)圖8，將本發(fā)明單電子多值存儲(chǔ)器件的單元存儲(chǔ)結(jié)9中電子數(shù)目為ΔN01、ΔN02和ΔN04對(duì)應(yīng)的系統(tǒng)狀態(tài)a、b和c作為三個(gè)穩(wěn)定的存儲(chǔ)狀態(tài)，這樣就形成了三值的存儲(chǔ)器。其寫入過(guò)程如圖9所示，同樣忽略電壓處在區(qū)間(VWS，-VC1)和(VC1，VWT)單元存儲(chǔ)結(jié)9中電子數(shù)目的變化過(guò)程，VW由VWS開(kāi)始正向掃描到0電壓時(shí)，寫入狀態(tài)a，對(duì)應(yīng)存儲(chǔ)結(jié)中的電子數(shù)目ΔN01；正向掃描到VC2(實(shí)際的電壓應(yīng)略大于此值但小于VC1)然后反向掃描的0，寫入狀態(tài)b，對(duì)應(yīng)單元存儲(chǔ)結(jié)9中的電子數(shù)目ΔN02；正向掃描電壓到VC1(實(shí)際的電壓應(yīng)略大于此值)然后反向掃描到0電壓，寫入狀態(tài)c，對(duì)應(yīng)單元存儲(chǔ)結(jié)9中的電子數(shù)目為ΔN04。顯然此時(shí)實(shí)現(xiàn)了存儲(chǔ)器件三個(gè)不同數(shù)據(jù)的寫入。若想讀出存儲(chǔ)的信息，則需要將器件中單電子晶體管的源漏極之間施加偏壓，如前面所述靜電計(jì)的工作原理可以知道，此時(shí)單電子晶體管的源漏間電流的大小對(duì)單元存儲(chǔ)結(jié)9中電荷的多少近似呈現(xiàn)線性關(guān)系，這樣就可以判斷出存儲(chǔ)結(jié)單元存儲(chǔ)結(jié)9中額外電子的數(shù)目，實(shí)現(xiàn)信息的讀取。
不同存儲(chǔ)狀態(tài)之間單元存儲(chǔ)結(jié)9中電子數(shù)目相差越少，器件就越具有良好存儲(chǔ)性能的可能，比如功耗低、散熱量小和高工作頻率等。假設(shè)本存儲(chǔ)器件中第一存儲(chǔ)結(jié)和第二存儲(chǔ)結(jié)狀態(tài)的改變只需要一個(gè)電子(通過(guò)控制兩個(gè)多隧穿結(jié)的電容和庫(kù)侖阻塞區(qū)域的大小可以實(shí)現(xiàn))，即ΔN1＝ΔN2＝1，由方程(1)和(2)可以得到其所應(yīng)該滿足的條件是VC1=eCΣ1]]>VC2=eCΣ2]]>兩個(gè)多隧穿結(jié)的庫(kù)侖阻塞區(qū)域的大小量級(jí)為10-1V，則第一存儲(chǔ)結(jié)和第二存儲(chǔ)結(jié)總電容的量級(jí)為10-18F。此時(shí)器件三個(gè)穩(wěn)定狀態(tài)對(duì)應(yīng)的單元存儲(chǔ)結(jié)9中額外電子數(shù)目為ΔN01＝α+βΔN02＝α-βΔN04＝-α-β由α和β的表達(dá)式可知α+β＜2，由此可見(jiàn)此時(shí)工作需要的電子不足兩個(gè)。通過(guò)控制存儲(chǔ)器件中各個(gè)電容的大小和MTJ庫(kù)侖阻塞區(qū)域的大小可以改變工作所需要的電子數(shù)目。
詳細(xì)研究第一多隧穿結(jié)和第二多隧穿結(jié)的庫(kù)侖阻塞區(qū)域哪個(gè)更大對(duì)于器件來(lái)說(shuō)是沒(méi)有必要的，討論單元存儲(chǔ)結(jié)9中存儲(chǔ)的電荷數(shù)目ΔN02和ΔN03誰(shuí)為正值誰(shuí)為負(fù)值同樣是沒(méi)有必要的，盡管在前面的討論中規(guī)定了它們的大小關(guān)系。對(duì)于一個(gè)確定的存儲(chǔ)器件，對(duì)于器件的應(yīng)用所要關(guān)注的是器件中第一多隧穿結(jié)和第二多隧穿結(jié)的庫(kù)侖阻塞區(qū)域的大小。如果第一多隧穿結(jié)和第二多隧穿結(jié)的庫(kù)侖阻塞區(qū)域大小相同，即VC1＝VC2，此時(shí)器件只能有兩個(gè)穩(wěn)定的存儲(chǔ)狀態(tài)，根本無(wú)法實(shí)現(xiàn)器件多值存儲(chǔ)的目的。
本發(fā)明存儲(chǔ)器器件工作有兩個(gè)必要條件(1)VC1和VC2的區(qū)別要足夠的明顯。判斷的依據(jù)是在數(shù)據(jù)的寫入過(guò)程中電壓源能夠通過(guò)掃描準(zhǔn)確達(dá)到不同的存儲(chǔ)狀態(tài)，如果兩個(gè)區(qū)域的差太小以至于超出了寫入電壓源所能提供的電壓精度時(shí)，根本無(wú)法控制三個(gè)穩(wěn)定狀態(tài)的寫入，數(shù)據(jù)的存儲(chǔ)也就無(wú)從談起。事實(shí)上，如果不考慮寫電壓源的精度，兩個(gè)多隧穿結(jié)的庫(kù)侖阻塞區(qū)域相同大的情形只存在概率上的可能，就現(xiàn)在的工藝水平來(lái)看，無(wú)論在制備過(guò)程中兩個(gè)隧穿結(jié)做的如何相似都不可能是完全相同的。為了降低對(duì)寫電壓的要求，即更利于數(shù)據(jù)的寫入，我們可以在MTJ的制備過(guò)程或工作過(guò)程中增大|VC1-VC2|的值，這樣的目的可以通過(guò)改變MTJ中量子點(diǎn)的位置和大小來(lái)實(shí)現(xiàn)。當(dāng)然，并不一定需要精確控制MTJ中每一個(gè)量子點(diǎn)的位置和大小，只要改變它們的總電容即可。(2)三個(gè)穩(wěn)定狀態(tài)對(duì)應(yīng)的單元存儲(chǔ)結(jié)9中額外電子數(shù)目的不同可以利用靜電計(jì)判斷出來(lái)，即可以實(shí)現(xiàn)數(shù)據(jù)的讀取。目前利用靜電計(jì)可以探測(cè)出千分之一甚至萬(wàn)分之一個(gè)基本電荷，由此可見(jiàn)這個(gè)條件對(duì)于器件的正常工作來(lái)講并不苛刻，此外調(diào)整C11、C12、C21、C22和MTJ中總電容的大小可以控制工作所需要的電子數(shù)。
權(quán)利要求
1.一種基于庫(kù)侖阻塞原理設(shè)計(jì)的單電子三值存儲(chǔ)器，包括一個(gè)絕緣的基片，在其上設(shè)置一導(dǎo)電材料層；并在導(dǎo)電材料層中刻蝕制備出兩個(gè)多遂穿結(jié)結(jié)構(gòu)、一個(gè)單電子晶體管和一個(gè)單元存儲(chǔ)結(jié)；其特征在于所述的兩個(gè)多隧穿結(jié)的一端通過(guò)多隧穿結(jié)引線連接在一起作為寫電壓的輸入端，每個(gè)隧穿結(jié)的另一端則連接一個(gè)存儲(chǔ)結(jié)；兩個(gè)存儲(chǔ)結(jié)之間單元存儲(chǔ)結(jié)設(shè)置一單元存儲(chǔ)，并以電容耦合的方式連接在一起；所述的單電子晶體管設(shè)置在存儲(chǔ)結(jié)的末端旁，單電子晶體管的量子點(diǎn)通過(guò)電容耦合的方式與單元存儲(chǔ)結(jié)連接在一起。
2.按權(quán)利要求1所述的基于庫(kù)侖阻塞原理設(shè)計(jì)的單電子三值存儲(chǔ)器，其特征在于所述的單電子晶體管包括四個(gè)部分源極、漏極、與源漏極弱耦合的量子點(diǎn)和用來(lái)控制量子點(diǎn)中靜電化學(xué)勢(shì)能的柵極；其中的量子點(diǎn)包括利用側(cè)柵耗盡納米線形成，納米線寬度小于200納米，長(zhǎng)度小于1微米，側(cè)柵距納米線小于200納米；或通過(guò)刻蝕導(dǎo)電材料層直接形成一個(gè)或多個(gè)直徑小于50納米的量子點(diǎn)，或者是利用掃描探針技術(shù)直接操縱單個(gè)原子形成。
3.按權(quán)利要求1所述的基于庫(kù)侖阻塞原理設(shè)計(jì)的單電子三值存儲(chǔ)器，其特征在于所述的多隧穿結(jié)結(jié)構(gòu)是由一根納米線長(zhǎng)度小于一個(gè)微米，寬度小于200納米，側(cè)柵距納米線小于200納米，或者通過(guò)刻蝕直接形成一個(gè)或多個(gè)直徑小于50納米的量子點(diǎn)，或者是利用掃描探針技術(shù)直接操縱單個(gè)原子形成；材料是硅，GaAs和金屬。
4.按權(quán)利要求1所述的基于庫(kù)侖阻塞原理設(shè)計(jì)的單電子三值存儲(chǔ)器，其特征在于所述的導(dǎo)電材料層包括摻雜成n型或p型的硅、δ摻雜的GaAs；其導(dǎo)電材料層厚度小于500納米。
5.按權(quán)利要求1所述的基于庫(kù)侖阻塞原理設(shè)計(jì)的單電子三值存儲(chǔ)器，其特征在于所述的兩個(gè)存儲(chǔ)結(jié)的面積均為100平方納米到1平方毫米；其存儲(chǔ)結(jié)形狀不限，制備材料使用摻雜后的單晶硅或多晶硅，金屬。
6.按權(quán)利要求1所述的基于庫(kù)侖阻塞原理設(shè)計(jì)的單電子三值存儲(chǔ)器，其特征在于所述的每一個(gè)多隧穿結(jié)納米線的長(zhǎng)度均小于1微米；連接兩個(gè)多隧穿結(jié)的引線為“U”或“Y”形。
7.按權(quán)利要求1所述的基于庫(kù)侖阻塞原理設(shè)計(jì)的單電子三值存儲(chǔ)器，其特征在于所述的單元存儲(chǔ)結(jié)的面積小于100平方微米。
8.按權(quán)利要求1所述的基于庫(kù)侖阻塞原理設(shè)計(jì)的單電子三值存儲(chǔ)器，其特征在于所述的絕緣基片包括SiO2、在半絕緣的GaAs襯底及其上利用分子束外延或金屬氧化物化學(xué)氣相沉積方法生長(zhǎng)的緩沖層；SOI的襯底硅及其上的氧化埋層部分。
9.一種制備權(quán)利要求1所述的基于庫(kù)侖阻塞原理設(shè)計(jì)的單電子三值存儲(chǔ)器的方法，包括如下步驟1)選取絕緣基片，采用常規(guī)半導(dǎo)體工藝在絕緣基片上制備出一個(gè)導(dǎo)電材料層；2)在導(dǎo)電材料層中利用常規(guī)電子束光刻法和刻蝕法制備兩個(gè)多隧穿結(jié)結(jié)構(gòu)、一個(gè)單電子晶體管結(jié)構(gòu)和一個(gè)單元存儲(chǔ)結(jié)；其中的量子點(diǎn)可以是利用側(cè)柵耗盡納米線形成，納米線寬度小于200納米，長(zhǎng)度小于1微米，側(cè)柵距納米線小于200納米；也可以通過(guò)刻蝕導(dǎo)電材料層直接形成一個(gè)或多個(gè)直徑小于50納米的量子點(diǎn)，或者是利用掃描探針技術(shù)直接操縱單個(gè)原子形成；使用的材料可以是硅，GaAs和金屬；3)采用常規(guī)半導(dǎo)體技術(shù)對(duì)器件進(jìn)行封裝，就完成了本發(fā)明的單電子存儲(chǔ)器的制備。
全文摘要
本發(fā)明涉及一種具有多隧穿結(jié)結(jié)構(gòu)的單電子多值存儲(chǔ)器及制備方法。該存儲(chǔ)器有一個(gè)絕緣的基片，其上存在一導(dǎo)電材料層。導(dǎo)電材料層中有兩個(gè)多遂穿結(jié)結(jié)構(gòu)、一個(gè)單電子晶體管和一個(gè)單元存儲(chǔ)結(jié)。兩個(gè)隧穿結(jié)的一端通過(guò)引線連接在一起作為寫電壓的輸入端，每個(gè)隧穿結(jié)的另一端則連接一個(gè)存儲(chǔ)結(jié)；單元存儲(chǔ)結(jié)處在兩個(gè)存儲(chǔ)結(jié)的中間電容耦合在一起；單電子晶體管具有源極、漏極、與源漏極弱耦合的量子點(diǎn)和用來(lái)控制量子點(diǎn)靜電化學(xué)勢(shì)能的柵極，其中的量子點(diǎn)通過(guò)電容耦合的方式與單元存儲(chǔ)結(jié)連接在一起。器件具有三個(gè)穩(wěn)定的存儲(chǔ)狀態(tài)，并且只需要控制極少電子的運(yùn)動(dòng)就可以實(shí)現(xiàn)器件的正常工作，可以實(shí)現(xiàn)低功耗下的信息超高密度存儲(chǔ)。
文檔編號(hào)H01L27/00GK1494150SQ0214940
公開(kāi)日2004年5月5日 申請(qǐng)日期2003年2月14日 優(yōu)先權(quán)日2002年10月30日
發(fā)明者孫勁鵬, 王太宏 申請(qǐng)人:中國(guó)科學(xué)院物理研究所