專利名稱：一種svg靜止無功補(bǔ)償發(fā)生器的控制電路的制作方法
技術(shù)領(lǐng)域：
一種SVG靜止無功補(bǔ)償發(fā)生器的控制電路技術(shù)領(lǐng)域[0001]本實(shí)用新型涉及電力系統(tǒng)交流配電輸電技術(shù)領(lǐng)域，具體涉及一種SVG靜止無功補(bǔ)償發(fā)生器的控制電路。
背景技術(shù)：
[0002]SVG靜止無功補(bǔ)償發(fā)生器就是利用自換相橋式電路通過電抗器或者直接并聯(lián)在電網(wǎng)上，適當(dāng)?shù)卣{(diào)節(jié)橋式電路交流側(cè)輸出電壓的相位和幅值，或者直接控制其交流側(cè)電流，就可以使該電路吸收或者發(fā)出滿足要求的無功電流，實(shí)現(xiàn)動態(tài)無功補(bǔ)償?shù)哪康摹Ｔ谖覈嵝越涣鬏旊娤到y(tǒng)FACTS，作為一項(xiàng)能有效改善電能質(zhì)量的新技術(shù)，得到了飛速發(fā)展。作為柔性交流輸電系統(tǒng)中的一項(xiàng)核心技術(shù)，配電網(wǎng)靜止同步補(bǔ)償器D-STATC0M，由于其先進(jìn)的控制性能和良好的補(bǔ)償效果，使其成為當(dāng)今電力系統(tǒng)柔性交流輸電裝置研制的熱點(diǎn)。由于配電網(wǎng)靜止同步補(bǔ)償器D-STATC0M技術(shù)的發(fā)展，帶動了其系統(tǒng)控制方案的革新以及相應(yīng)控制器的升級，使如今的控制器已由多芯片分工架構(gòu)代替了原來的單芯片控制。本實(shí)用新型就是針對柔性輸電的要求，根據(jù)DSP數(shù)字信號處理器和FPGA現(xiàn)場可編程門陣列為核心的控制策略而研制的一種SVG靜止無功補(bǔ)償發(fā)生器的控制電路。該電路集成度高、控制能力強(qiáng)，能實(shí)現(xiàn)控制過程的高速度、高精度的要求，而且還具有較強(qiáng)的抗干擾能力。發(fā)明內(nèi)容[0003]根據(jù)SVG靜止無功補(bǔ)償發(fā)生器的動態(tài)響應(yīng)、補(bǔ)償效果和補(bǔ)償容量的要求，采用級聯(lián)逆變器結(jié)構(gòu)的STATC0M拓?fù)浣Y(jié)構(gòu)，用載波相移正弦脈寬調(diào)制技術(shù)Carrier phase-shifted SPWM，簡稱CPS-SPWM來取代工頻調(diào)制。這種方案實(shí)現(xiàn)了 1、用較低的開關(guān)頻率獲得較高的等效開關(guān)頻率的輸出效果；2、取消了昂貴、笨重多重化變壓器，使得控制器設(shè)計更為方便， 控制了設(shè)計成本；3、根據(jù)系統(tǒng)補(bǔ)償容量的要求，硬件上只需增加各相逆變功率單元的數(shù)目， 軟件配合硬件調(diào)整功率單元相位角度即可。[0004]為達(dá)到上述目的，本實(shí)用新型所采用的技術(shù)方案是一種SVG靜止無功補(bǔ)償發(fā)生器的控制電路是由DSP數(shù)字信號處理器、PGA現(xiàn)場可編程門陣列單元、電源模塊組成的，其特征是DSP數(shù)字信號處理器與FPGA現(xiàn)場可編程門陣列單元電信號連接，電源模塊分別與 DSP數(shù)字信號處理器和FPGA現(xiàn)場可編程門陣列單元連接。[0005]本實(shí)用新型是通過DSP數(shù)字信號處理器采集、處理網(wǎng)側(cè)電壓、電流和負(fù)載電流信號，經(jīng)過算法得出FPGA現(xiàn)場可編程門陣列所需要的三相調(diào)制波并傳給FPGA現(xiàn)場可編程門陣列，F(xiàn)PGA現(xiàn)場可編程門陣列接收數(shù)據(jù)并在其內(nèi)部完成單極倍頻載波移相技術(shù)后實(shí)現(xiàn)多路 PWM控制信號的輸出，電源模塊為DSP數(shù)字信號處理器和FPGA現(xiàn)場可編程門陣列單元供電。[0006]本實(shí)用新型還具備以下技術(shù)特征[0007]1、所述的DSP數(shù)字信號處理器是以TMS28335為主控芯片；[0008]2、所述的FPGA現(xiàn)場可編程門陣列單元是以EPIC12Q240為主控芯片。[0009]本實(shí)用新型集成度高、控制能力強(qiáng)，能實(shí)現(xiàn)控制過程的高速度、高精度的要求，而且還具有較強(qiáng)的抗干擾能力。

[0010]圖1為本實(shí)用新型的結(jié)構(gòu)原理框圖；其中1、DSP數(shù)字信號處理器，2、FPGA現(xiàn)場可編程門陣列單元，3、電源模塊；[0011]圖2為DSP數(shù)字信號處理器電源電路圖；[0012]圖3為FPGA現(xiàn)場可編程門陣列單元電源電路圖；[0013]圖4為模擬電路1. 5V產(chǎn)生電路圖；[0014]圖5為本實(shí)用新型的控制電路原理框圖。
具體實(shí)施方式
[0015]
以下結(jié)合附圖和具體實(shí)施方式
對本實(shí)用新型做進(jìn)一步的說明[0016]一種SVG靜止無功補(bǔ)償發(fā)生器的控制電路是根據(jù)SVG靜止無功補(bǔ)償發(fā)生器的動態(tài)響應(yīng)、補(bǔ)償效果和補(bǔ)償容量的要求，采用級聯(lián)逆變器結(jié)構(gòu)的STATC0M拓?fù)浣Y(jié)構(gòu)，用載波相移正弦脈寬調(diào)制技術(shù)Carrier phase-shifted SPWM，簡稱CPS-SPWM來取代工頻調(diào)制。本電路是由DSP數(shù)字信號處理器、FPGA現(xiàn)場可編程門陣列單元、電源模塊組成的，DSP數(shù)字信號處理器與FPGA現(xiàn)場可編程門陣列單元電信號連接、電源模塊分別與DSP數(shù)字信號處理器和FPGA現(xiàn)場可編程門陣列單元連接。本實(shí)用新型是通過DSP數(shù)字信號處理器采集、處理網(wǎng)側(cè)電壓、電流和負(fù)載電流信號，經(jīng)過算法得出FPGA現(xiàn)場可編程門陣列所需要的三相調(diào)制波并傳給FPGA現(xiàn)場可編程門陣列單元，F(xiàn)PGA現(xiàn)場可編程門陣列單元接收數(shù)據(jù)并在其內(nèi)部實(shí)現(xiàn)單極倍頻載波移相技術(shù)后實(shí)現(xiàn)多路PWM控制信號的輸出，電源模塊為DSP信號處理器和 FPGA現(xiàn)場可編程門陣列單元供電。[0017]本實(shí)用新型是一種基于并聯(lián)STATC0M控制系統(tǒng)所設(shè)計的電路，針對H橋單元并聯(lián)的SVG控制電路，實(shí)現(xiàn)以DSP為主、FPGA為從，通過總線數(shù)據(jù)或PWM方式傳遞控制指令和信號，于FPGA實(shí)現(xiàn)單極性倍頻載波移相、死區(qū)的控制要求。作為SVG無功補(bǔ)償?shù)囊环N類型， 不僅動態(tài)響應(yīng)快，補(bǔ)償效果好，而且因H橋單元并聯(lián)逆變器具有單元結(jié)構(gòu)相同、所用元件數(shù)少、易于實(shí)現(xiàn)電路的模塊化設(shè)計和封裝等一系列優(yōu)點(diǎn)，故可通過需要補(bǔ)償?shù)娜萘恐麟娐废鄳?yīng)加減H橋功率單元數(shù)量即可。[0018]在STATC0M系統(tǒng)中，由于直流側(cè)不需要提供有功功率，并聯(lián)H橋逆變器的優(yōu)勢可以得到充分的發(fā)揮。在此硬件電路基礎(chǔ)上實(shí)現(xiàn)單極倍頻CPS-SPWM調(diào)制策略代替工頻調(diào)制，可以使裝置在較低的開關(guān)頻率下實(shí)現(xiàn)較高的等效開關(guān)頻率，并將等效開關(guān)頻率提高為實(shí)際開關(guān)頻率的2N倍，使裝置的低次諧波更容易濾除。[0019]本實(shí)用新型還具備以下技術(shù)特征[0020]1、所述的DSP數(shù)字信號處理器是以TMS320F283;35為主控芯片；[0021]2、所述的FPGA現(xiàn)場可編程門陣列單元足以EPIC12Q240為主控芯片。[0022]具體實(shí)施例[0023]1、DSP中的TMS28335及其模擬調(diào)理電路應(yīng)用[0024]在STATC0M系統(tǒng)中，控制器上DSP中的TMS320F28335不僅要完成模擬信號采集和相應(yīng)的算法計算，還要完成于FPGA之間的數(shù)據(jù)和控制信號傳遞等。相比定點(diǎn)的DSP2812，浮點(diǎn)TMS320F28335能提高了近三倍的算法處理速率，這樣在一定的采樣頻率和開關(guān)頻率下， 向FPGA傳遞的形成調(diào)制波的數(shù)據(jù)量就增大了，更加趨于正弦波。[0025]在模擬調(diào)理電路方面，通過互感器或霍爾傳感器采到的模擬信號經(jīng)信號調(diào)理板達(dá)到作者設(shè)計電路所能接受的峰值為3V的交流量，再經(jīng)過本電路轉(zhuǎn)換成DSP可以接受的0 3V電壓信號。[0026]模擬信號調(diào)理部分為兩級運(yùn)放調(diào)理，使用原理滿足傳遞函數(shù)Vout = -l/2*Vin+l. 5V將峰值為3V的交流量轉(zhuǎn)換為O +3V交流電壓信號。對于TMS320F28335， 不能直接利用其AD內(nèi)部參考源輸出的電壓。為此，傳遞函數(shù)中的1.5V電壓需要外部電路供給，即由3. 3V經(jīng)REF3020可得出2. 048V精準(zhǔn)電壓，再經(jīng)過輸入一端接地的運(yùn)放INA159 輸出IV，最后通過另一個INA159運(yùn)放即可得到所需要的1.5V基準(zhǔn)電壓。[0027]2、FPGA載波調(diào)制輸出電路[0028]控制算法完成后得出的調(diào)制波將由DSP數(shù)字信號處理器傳遞給FPGA現(xiàn)場可編程門陣列單元。在硬件電路上，F(xiàn)PGA—方面接收DSP外部數(shù)據(jù)總線信號，通過地址線、片選和相關(guān)的控制信號選擇和控制FPGA ；另一方面FPGA也接收DSP硬件生成的12路PWM信號， 并進(jìn)行信號處理算法。是接收數(shù)據(jù)還是PWM信號，主要取決于STATC0M系統(tǒng)控制器上FPGA 的算法來實(shí)施。[0029]由于本實(shí)用新型取消了昂貴、笨重多重化變壓器，使得控制器設(shè)計更為方便，成本下降，便于批量化生產(chǎn)。
權(quán)利要求1.一種SVG靜止無功補(bǔ)償發(fā)生器的控制電路是由DSP數(shù)字信號處理器、FPGA現(xiàn)場可編程門陣列單元、電源模塊組成的，其特征是DSP數(shù)字信號處理器與FPGA現(xiàn)場可編程門陣列單元電信號連接，電源模塊分別與DSP數(shù)字信號處理器和FPGA現(xiàn)場可編程門陣列單元連接。
2.根據(jù)權(quán)利要求1所述的一種SVG靜止無功補(bǔ)償發(fā)生器的控制電路，其特征是所述的DSP數(shù)字信號處理器是以TMS28335為主控芯片。
3.根據(jù)權(quán)利要求1所述的一種SVG靜止無功補(bǔ)償發(fā)生器的控制電路，其特征是所述的FPGA現(xiàn)場可編程門陣列單元是以EPIC12Q240為主控芯片。
專利摘要本實(shí)用新型涉及電力系統(tǒng)交流配電輸電技術(shù)領(lǐng)域，具體的是一種SVG靜止無功補(bǔ)償發(fā)生器的控制電路。本實(shí)用新型是通過DSP數(shù)字信號處理器采集、處理網(wǎng)側(cè)電壓、電流和負(fù)載電流信號，經(jīng)過算法得出FPGA現(xiàn)場可編程門陣列所需要的三相調(diào)制波并傳給FPGA現(xiàn)場可編程門陣列，F(xiàn)PGA現(xiàn)場可編程門陣列接受數(shù)據(jù)并在其內(nèi)部實(shí)現(xiàn)單極倍頻載波移相技術(shù)后實(shí)現(xiàn)多路PWM控制信號的輸出，使用電源模塊為控制電路供電。由于本實(shí)用新型取消了昂貴、笨重多重化變壓器，使得控制器設(shè)計更為方便，成本下降，便于批量化生產(chǎn)。
文檔編號H02J3/18GK202282616SQ201120421419
公開日2012年6月20日 申請日期2011年10月30日 優(yōu)先權(quán)日2011年10月30日
發(fā)明者何建華, 周家琪, 周維來, 孫敬華, 胡麗剛, 陳晨 申請人:哈爾濱九洲電氣股份有限公司