專利名稱：一種頻率相位控制器的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及超聲成像設(shè)備技術(shù)領(lǐng)域，具體涉及一種頻率相位控 制器。
背景技術(shù)：
在超聲腫瘤治療系統(tǒng)中，需要實現(xiàn)超聲波的聚焦。超聲波聚焦包含 兩個方面幾何聚焦和電子聚焦，電子聚焦是控制多束超聲波的相位， 使得多束超聲波在焦斑處具有相同的相位，以獲得高質(zhì)量的焦斑，為此 需要對每路超聲波相位進(jìn)行調(diào)整?，F(xiàn)有技術(shù)目前系統(tǒng)中采用專用芯片 AD9850芯片進(jìn)行超聲波相位調(diào)整，有多少路信號需要調(diào)相就需要多少片 AD9850，成本昂貴；在控制器的控制下，將相位控制字和頻率控制字分 別寫入AD9850控制寄存器中，實現(xiàn)信號的相位調(diào)整；并且AD9850上電 時信號的初始相位是隨機(jī)的，也就是在同一環(huán)境下每次系統(tǒng)重新啟動后 都需要重新調(diào)整超聲波信號相位，導(dǎo)致控制復(fù)雜。另外，AD9850的相位 控制字只有5bit，超聲波相位調(diào)整精度不高。

實用新型內(nèi)容
本實用新型要解決的技術(shù)問題是提供一種頻率相位控制器，克服現(xiàn) 有技術(shù)的超聲腫瘤治療系統(tǒng)使用AD9850芯片進(jìn)行超聲波信號相位調(diào)整 導(dǎo)致成本高、控制復(fù)雜以及超聲波相位調(diào)整精度不高的缺陷。
本實用新型為解決上述技術(shù)問題所采用的技術(shù)方案為一種頻率相位控制器，在復(fù)雜可編程邏輯器件CPLD內(nèi)設(shè)置至少一 個頻率相位控制組件，所述頻率相位控制組件包括相位控制字寄存器、 第一加法器和比較器，所述相位控制字寄存器與第一加法器的輸入端相 連，第一加法器與所述比較器的輸入端相連，所述相位控制字寄存器用 于存儲輸入的相位控制字并將所述相位控制字輸出到第一加法器，第一 加法器用于將頻率控制數(shù)據(jù)和所述相位控制字進(jìn)行加法運(yùn)算后輸出到 所述比較器，所述比較器用于根據(jù)輸入的參考電壓闞值對第一加法器的 輸出信號進(jìn)行占空比調(diào)節(jié)。
所述的頻率相位控制器，其中所述頻率相位控制組件還包括頻率控 制字寄存器、第二加法器和累加寄存器，所述頻率控制字寄存器與第二 加法器的輸入端相連，第二加法器與所述累加寄存器的輸入端相連，所 述累加寄存器分別與第一加法器和第二加法器的輸入端相連，所述頻率 控制字寄存器用于存儲輸入的頻率控制字并將所述頻率控制字輸出到 第二加法器，第二加法器用于將所述累加寄存器的輸出信號和所述頻率 控制字進(jìn)行加法運(yùn)算后輸出到所述累加寄存器，所述累加寄存器還用于 將累加溢出信號輸出到第一加法器。
所述的頻率相位控制器，其中所述頻率控制字寄存器收到控制字寫 入使能信號后將存儲的頻率控制字輸出到第二加法器。
所述的頻率相位控制器，其中所述相位控制字寄存器收到控制字寫 入使能信號后將存儲的相位控制字輸出到第一加法器。
所述的頻率相位控制器，其中所述相位控制字寄存器設(shè)為8bit，其 輸出值在第一加法器中與所述累加寄存器輸出值的高位8bit相加。
所述的頻率相位控制器，其中所述頻率控制字寄存器設(shè)為串行輸入 或并行輸入。
所述的頻率相位控制器，其中所述相位控制字寄存器設(shè)為串行輸入或并行輸入。
本實用新型的有益效果本實用新型頻率相位控制器利用累加寄存 器的溢出信號來改變輸入信號的頻率，利用加法器和相位控制寄存器來 改變輸入信號的相位，利用比較器來改變輸入信號的占空比，只需要一
片成本更低的CPLD就可以實現(xiàn)多片AD9850在超聲腫瘤治療系統(tǒng)中的 功能，并且能方便的設(shè)置各路輸出信號的初始相位。本實用新型頻率相 位控制器只需要一次相位調(diào)整，然后每次啟動系統(tǒng)時，將相應(yīng)的相位控 制字和頻率控制字分別寫入相位控制字寄存器和頻率控制字寄存器即
可，不需要重復(fù)調(diào)整輸出信號相位，并且輸出信號相位控制精度高。 ,翻
本實用新型包括如下附圖


圖1為本實用新型頻率相位控制組件示意圖2為本實用新型頻率相位控制器示意圖3為本實用新型比較器對輸入信號的占空比進(jìn)行調(diào)節(jié)的示意圖。
具體實施方式
下面根據(jù)附圖和實施例對本實用新型作進(jìn)一步詳細(xì)說明 如
圖1所示，在復(fù)雜可編程邏輯器件CPLD內(nèi)設(shè)置至少一個頻率相 位控制組件，頻率相位控制組件包括相位控制字寄存器、第一加法器和 比較器，相位控制字寄存器與第一加法器的輸入端相連，第一加法器與 比較器的輸入端相連，相位控制字寄存器用于存儲輸入的相位控制字并 將相位控制字輸出到第一加法器，第一加法器用于將頻率控制數(shù)據(jù)和相 位控制字進(jìn)行加法運(yùn)算后輸出到比較器，比較器用于根據(jù)輸入的參考電 壓閾值對第一加法器的輸出信號進(jìn)行占空比調(diào)節(jié)。
如圖2所示，頻率相位控制組件還包括頻率控制字寄存器、第二加法器和累加寄存器，頻率控制字寄存器與第二加法器的輸入端相連，第 二加法器與累加寄存器的輸入端相連，累加寄存器分別與第一加法器和 第二加法器的輸入端相連，頻率控制字寄存器用于存儲輸入的頻率控制 字并將頻率控制字輸出到第二加法器，第二加法器用于將累加寄存器的 輸出信號和頻率控制字進(jìn)行加法運(yùn)算后輸出到累加寄存器，累加寄存器 還用于將累加溢出信號輸出到第一加法器。
需要實現(xiàn)多少路信號的調(diào)相就將CPLD內(nèi)部的頻率相位控制組件復(fù) 制多少塊就可以實現(xiàn)，頻率相位控制組件可以方便地設(shè)置初始相位。相 位控制字寄存器和頻率控制字寄存器可以串行輸入，也可以并行輸入， 控制靈活方便。頻率控制字寄存器收到控制字寫入使能信號后將存儲的 頻率控制字輸出到第二加法器。相位控制字寄存器收到控制字寫入使能 信號后將存儲的相位控制字輸出到第一加法器。
在累加器(第二加法器和累加寄存器的組合)的控制下實現(xiàn)頻率的
控制?？刂脐P(guān)系-
fout = fc*k/2N
f。ut:輸出信號頻率；
fc:參考時鐘頻率；
k :頻率控制字?jǐn)?shù)值；
N:頻率控制字位寬。
在第一加法器的控制下實現(xiàn)相位的調(diào)整，相位控制字可以靈活設(shè) 置，相位步進(jìn)36072N，相位調(diào)整精度高。
累加器由N位加法器和N位累加寄存器級聯(lián)而成。每來一個參考時 鐘fc，加法器將頻率控制字K與累加寄存器輸出的數(shù)據(jù)相加，再將結(jié)果 送入累加寄存器的數(shù)據(jù)輸入端，累加寄存器將加法器在上一個時鐘作用 后相加所得的數(shù)據(jù)反饋到加法器的輸入端，使得加法器在下一個時鐘的 作用下繼續(xù)與頻率控制字K相加，這樣就實現(xiàn)了在參考時鐘fe的控制下，進(jìn)行脈沖數(shù)字信號的累加。當(dāng)相位累加器加滿時累加寄存器就會產(chǎn)生一 次溢出信號，完成一個周期性的動作。
相位控制電路如圖l所示，通過改變相位控制字可以改變輸出信號
的相位。相位控制字的位寬為M，則當(dāng)相位控制字由0越變到P (P不 等于0)時，比較器的輸入為累加器輸出值與相位控制字之和，使得輸 出相位增加360^p/2 當(dāng)相位控制字的位寬較小，需要達(dá)到較大的控制 范圍時可以將相位控制字加到累加器輸出值的高位。
頻率控制字位寬為N，則總計數(shù)值為2N,計數(shù)值是0 2N—1周期 性變化，則設(shè)定參考數(shù)據(jù)就可以實現(xiàn)占空比的控制，示意圖如圖3。假 設(shè)N為8，則總的計數(shù)值為0 255，設(shè)定參考電壓閾值數(shù)據(jù)為64，并且 規(guī)定相位控制加法器輸出的值小于64時，輸出信號為低電平，否則為 高電平，則實現(xiàn)的占空比為64/256=25%。
在控制字寫入使能的上升沿將控制字輸入信號串行移位存入控制 字寄存器。每個控制字寫入使能的上升沿移位一次。頻率控制字位寬為 N，相位控制字位寬為M，則需要的控制字寫入使能脈沖為N+M個。
下面給出一個具體的實例
設(shè)N為16， M為8，參考時鐘頻率&為32M，頻率控制字k的數(shù) 值為212，參考電壓閾值數(shù)據(jù)為215，相位控制字?jǐn)?shù)值為27,則實現(xiàn)的波 形為
輸出頻率f。ut = 32x212/216=2M; 占空比215/216=50%;
相位控制此處相位控制字為8bit，將相位控制字?jǐn)?shù)值加到累加器輸出 值的高8位，則實現(xiàn)的相移為360Qx2 (7+8) /216=180Q。
本領(lǐng)域技術(shù)人員不脫離本實用新型的實質(zhì)和精神，可以有多種變形 方案實現(xiàn)本實用新型，以上所述僅為本實用新型較佳可行的實施例而 已，并非因此局限本實用新型的權(quán)利范圍，凡運(yùn)用本實用新型說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)變化，均包含于本實用新型的權(quán)利范圍之內(nèi)。
權(quán)利要求1、一種頻率相位控制器，其特征在于在復(fù)雜可編程邏輯器件CPLD內(nèi)設(shè)置至少一個頻率相位控制組件，所述頻率相位控制組件包括相位控制字寄存器、第一加法器和比較器，所述相位控制字寄存器與第一加法器的輸入端相連，第一加法器與所述比較器的輸入端相連，所述相位控制字寄存器存儲輸入的相位控制字并將所述相位控制字輸出到第一加法器，第一加法器將頻率控制數(shù)據(jù)和所述相位控制字進(jìn)行加法運(yùn)算后輸出到所述比較器，所述比較器根據(jù)輸入的參考電壓閾值對第一加法器的輸出信號進(jìn)行占空比調(diào)節(jié)。
2、 根據(jù)權(quán)利要求1所述的頻率相位控制器，其特征在于所述頻 率相位控制組件還包括頻率控制字寄存器、第二加法器和累加寄存器， 所述頻率控制字寄存器與第二加法器的輸入端相連，第二加法器與所述 累加寄存器的輸入端相連，所述累加寄存器分別與第一加法器和第二加 法器的輸入端相連，所述頻率控制字寄存器存儲輸入的頻率控制字并將 所述頻率控制字輸出到第二加法器，第二加法器將所述累加寄存器的輸 出信號和所述頻率控制字進(jìn)行加法運(yùn)算后輸出到所述累加寄存器，所述 累加寄存器將累加溢出信號輸出到第一加法器。
3、 根據(jù)權(quán)利要求2所述的頻率相位控制器，其特征在于所述頻 率控制字寄存器收到控制字寫入使能信號后將存儲的頻率控制字輸出 到第二加法器。
4、 根據(jù)權(quán)利要求3所述的頻率相位控制器，其特征在于所述相 位控制字寄存器收到控制字寫入使能信號后將存儲的相位控制字輸出 到第一加法器。
5、 根據(jù)權(quán)利要求4所述的頻率相位控制器，其特征在于所述相位控制字寄存器設(shè)為8bit，其輸出值在第一加法器中與所述累加寄存器 輸出值的高位8bit相加。
6、 根據(jù)權(quán)利要求5所述的頻率相位控制器，其特征在于所述頻 率控制字寄存器設(shè)為串行輸入或并行輸入。
7、 根據(jù)權(quán)利要求6所述的頻率相位控制器，其特征在于所述相位控制字寄存器設(shè)為串行輸入或并行輸入。
專利摘要本實用新型公開了一種頻率相位控制器，在復(fù)雜可編程邏輯器件CPLD內(nèi)設(shè)置至少一個頻率相位控制組件，所述頻率相位控制組件包括相位控制字寄存器、第一加法器和比較器，所述相位控制字寄存器與第一加法器的輸入端相連，第一加法器與所述比較器的輸入端相連，所述相位控制字寄存器用于存儲輸入的相位控制字并將所述相位控制字輸出到第一加法器，第一加法器用于將頻率控制數(shù)據(jù)和相位控制字進(jìn)行加法運(yùn)算后輸出到所述比較器，所述比較器用于根據(jù)輸入的參考電壓閾值對第一加法器的輸出信號進(jìn)行占空比調(diào)節(jié)。
文檔編號A61N7/00GK201291002SQ20082021315
公開日2009年8月19日 申請日期2008年11月4日 優(yōu)先權(quán)日2008年11月4日
發(fā)明者吳志強(qiáng), 楊清珍 申請人:深圳市藍(lán)韻實業(yè)有限公司