專利名稱：一種生物電阻抗成像硬件系統(tǒng)的制作方法
技術領域：
本發(fā)明涉及一種醫(yī)療設備，特別涉及一種生物電阻抗成像硬件系統(tǒng)。
背景技術：
生物電阻抗成像是一種新型的、低廉的、無損的成像技術，其基本原理為向人體注入安全的電物理量(如電流或電壓)，測量體表相應的電學物理量，對目標體內(nèi)電阻抗分布 進行重建的一種新型成像方法。在生物電阻抗成像中，成像圖像的質(zhì)量與電極數(shù)目密切相 關，而電極數(shù)目越多所傳輸?shù)臄?shù)據(jù)信息量也就越大?，F(xiàn)有的生物電阻抗成像系統(tǒng)數(shù)據(jù)采集 和數(shù)據(jù)傳輸電路基本上通過模擬信號發(fā)生電路，多路選擇集成電路，計數(shù)器集成電路，單片 機主控芯片，串口通信電路和濾波電路等組成，其電路較復雜，模擬電路成分多，從而導致 生物電阻抗成像系統(tǒng)功耗大，體積大，并存在抗干擾能力弱，維護升級成本高和數(shù)據(jù)采集速 度低等問題。針對上述問題，雖然已有一些研究人員對生物電阻抗成像硬件系統(tǒng)進行了局 部該進，如天津大學王化祥教授研發(fā)的基于FPGA的生物電阻抗成像系統(tǒng)的恒流源等，但上 述問題并未得到系統(tǒng)解決。本發(fā)明的生物電阻抗成像硬件系統(tǒng)提高了電路的集成度，并增 強其可擴展性和升級性，從而大大減少硬件系統(tǒng)的體積和功耗，節(jié)約成本，并提高了抗干擾 性。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術問題是，針對現(xiàn)有技術中的缺陷，設計一種利用現(xiàn)場可編 程門陣列技術(Field Programmable Gate Array, FPGA)和USB通訊技術實現(xiàn)體積小，功耗 低，電路結(jié)構簡單，易于維護升級的生物電阻抗成像硬件系統(tǒng)。本發(fā)明采用的總體技術方案是一種生物電阻抗成像硬件系統(tǒng)，包括如下幾個部分上位機，用于接收采集的電壓數(shù)據(jù)，重建并顯示圖像；USB接口芯片，用于接收FPGA控制器的控制信號和數(shù)據(jù)，完成USB傳輸功能；D/A轉(zhuǎn)換、濾波和壓流轉(zhuǎn)換電路，包括D/A轉(zhuǎn)換器件，帶通濾波電路和Howland電 路，用于將FPGA控制器輸出的數(shù)據(jù)轉(zhuǎn)換成可用于注入被測對象的恒定電流；多路開關，用于接收FPGA控制器輸出的控制信號從而確定被測對象上被選通的 電極；放大、濾波和A/D轉(zhuǎn)換電路，包括放大電路、帶通濾波電路和A/D轉(zhuǎn)換電路，用于將 測量出的電壓信號進行預處理并對預處理過的信號進行模數(shù)轉(zhuǎn)換，最終將轉(zhuǎn)換后的數(shù)據(jù)輸 入FPGA控制器；FPGA控制器，用于控制上述各部分協(xié)調(diào)工作。所述的FPGA控制器控制過程具體包括，通過控制USB接口芯片接收上位機傳來的 命令并傳遞成像數(shù)據(jù)給上位機，控制多路開關確定選通電極，接收放大、濾波和A/D轉(zhuǎn)換電 路輸入的數(shù)字電壓信號并對電壓信號進行數(shù)字相敏解調(diào)，控制D/A轉(zhuǎn)換、濾波和壓流轉(zhuǎn)換電路輸出恒定電流。所述的FPGA控制器包括恒流源控制模塊，多路開關選擇控制模塊，A/D轉(zhuǎn)換采樣控制模塊，數(shù)字相敏解調(diào)模塊，USB傳輸控制模塊和總控制模塊，其中，所述的恒流源控制模塊用于輸出可轉(zhuǎn)化為注入被測對象的恒定電流的數(shù)據(jù)；所述的多路開關選擇控制模塊用于控制所述的多路開關以選擇不同的注電路測 電壓模式；所述的A/D轉(zhuǎn)換采樣控制模塊用于控制所述的放大、濾波和A/D轉(zhuǎn)換電路的A/D 轉(zhuǎn)換頻率并接收A/D轉(zhuǎn)換電路轉(zhuǎn)換出來的數(shù)據(jù)；所述的數(shù)字相敏解調(diào)模塊通過數(shù)字相敏解調(diào)的方法，把上述轉(zhuǎn)換出來的數(shù)據(jù)與 FPGA內(nèi)部正弦和余弦表進行計算，解調(diào)出包含實部與虛部的數(shù)字信號；所述的USB傳輸控制模塊控制USB接口芯片工作在的批量傳輸模式，完成USB傳 輸功能；所述的總控制模塊控制各個模塊的工作，通過分發(fā)控制字決定以上模塊的工作狀 態(tài)，并完成各模塊之間數(shù)據(jù)緩沖和傳輸?shù)墓δ?。所述的FPGA控制器各模塊均在FPGA中采用硬件描述語言編程實現(xiàn)。所述的恒流源控制模塊是通過FPGA將其內(nèi)部ROM中的正弦表數(shù)據(jù)輸出給所述的 D/A轉(zhuǎn)換、濾波和壓流轉(zhuǎn)換電路。所述的多路開關選擇控制模塊的功能通過在FPGA內(nèi)編寫狀態(tài)機來實現(xiàn)。所述的A/D轉(zhuǎn)換采樣控制模塊產(chǎn)生的采樣時鐘由FPGA內(nèi)部編寫的定時器完成，接 收A/D轉(zhuǎn)換的數(shù)據(jù)的功能由FPGA內(nèi)部編寫的雙端口 ROM實現(xiàn)。所述的總控制模塊由硬件描述語言Verlog HDL編寫狀態(tài)機來實現(xiàn)，具體為總控 制模塊分為五個狀態(tài)，分別為等待命令，接收命令，分發(fā)控制字，接收相敏解調(diào)數(shù)據(jù)和傳輸 相敏解調(diào)數(shù)據(jù)，所述等待命令狀態(tài)為不斷輪詢USB傳輸控制模塊是否有數(shù)據(jù)輸入；所述接 收命令狀態(tài)為接收USB傳輸控制模塊傳來的命令數(shù)據(jù)并分析這些數(shù)據(jù)完整性和正確性，即 判斷各命令控制字的值是否在其各自的值域范圍內(nèi)；所述分發(fā)控制字狀態(tài)為將所收到的各 命令控制字分別傳輸?shù)较鄳哪K；所述接收相敏解調(diào)數(shù)據(jù)狀態(tài)為檢查數(shù)字相敏解調(diào)模塊 的工作是否完成，如果相敏解調(diào)完成就接收數(shù)字相敏解調(diào)模塊傳入的數(shù)據(jù)，反之等待；所述 傳輸相敏解調(diào)數(shù)據(jù)狀態(tài)為將所收到的相敏解調(diào)數(shù)據(jù)送入USB傳輸控制模塊。采用FPGA技術設計的生物電阻抗成像硬件系統(tǒng)，提高了電路的集成度，并增強其 可擴展性和升級性，從而大大減少硬件系統(tǒng)的體積和功耗，節(jié)約成本，提高了抗干擾性，在 信息采集和醫(yī)學電子儀器上有著廣泛的應用前景。


圖1為生物電阻抗成像系統(tǒng)整體框圖；圖2為FPGA控制器的模塊圖；圖3為利用直接數(shù)字頻率合成技術(DDS)產(chǎn)生激勵恒流源的原理圖；圖4為數(shù)字相敏解調(diào)模塊原理圖。
具體實施例方式以下結(jié)合附圖和實施例對本發(fā)明做進一步的詳細描述。本發(fā)明基于FPGA技術設計了一種生物電阻抗成像硬件系統(tǒng)，該系統(tǒng)包括如下幾 部分上位機1，此部分由工控機或PC機組成，用來接收采集的電壓數(shù)據(jù)，采用常規(guī)的軟 件算法(如等位線逆投影)來重建并顯示圖像；USB接口芯片2，此部分由USB接口芯片組成，接收FPGA控制器的控制信號和數(shù) 據(jù)，完成USB傳輸功能；D/A轉(zhuǎn)換、濾波和壓流轉(zhuǎn)換電路3，此部分由D/A轉(zhuǎn)換器件，帶通濾波電路和 Howland電路組成，將FPGA控制器輸出的數(shù)據(jù)轉(zhuǎn)換成可用于注入被測對象5的恒定電流；多路開關4和6，此部分由多路開關芯片組成，接收FPGA控制器輸出的控制信號從 而決定那個電極被選通；放大，濾波和A/D轉(zhuǎn)換電路7部分，此部分由放大電路，帶通濾波電路和A/D轉(zhuǎn)換 電路組成，將測量的電壓信號進行預處理并由FPGA控制器控制A/D轉(zhuǎn)換器件對預處理過的 信號進行模數(shù)轉(zhuǎn)換，最終將轉(zhuǎn)換后的數(shù)據(jù)輸入FPGA控制器。FPGA控制器部分，此部分由恒流源控制模塊，多路開關選擇控制模塊，A/D轉(zhuǎn)換采 樣控制模塊，數(shù)字相敏解調(diào)模塊，USB傳輸控制模塊，總控制模塊組成。如圖2，所述FPGA控制器的所有模塊都在FPGA內(nèi)完成，各模塊結(jié)構和功能詳述如下1，恒流源控制模塊本模塊采用直接數(shù)字頻率合成(DDS)技術，利用Matlab軟件產(chǎn)生正弦表數(shù)據(jù)，并 把這些數(shù)據(jù)存入FPGA芯片內(nèi)部的只讀ROM中。在利用FPGA內(nèi)部的鎖相環(huán)電路(PLL)輸出 穩(wěn)定時鐘，這個穩(wěn)定的時鐘和累加器所產(chǎn)生的地址信號將一起驅(qū)動FPGA內(nèi)部只讀ROM，把 ROM中的正弦表數(shù)據(jù)輸出到D/A轉(zhuǎn)換，濾波和壓流轉(zhuǎn)換電路3，在此過程中累加器的初始值 由輸入相位控制字決定，累加器的步長由輸入頻率控制字決定，相位控制字和頻率控制字 由總控制模塊分發(fā)。本模塊輸出的數(shù)字信號經(jīng)過D/A轉(zhuǎn)換、濾波、放大隔離，最終還原成由 相位控制字和頻率控制字決定的正弦電壓信號。正弦的電壓信號再通過改進的Howland電 路轉(zhuǎn)化成電流信號以便注入被測對象5。采用DDS技術的產(chǎn)生激勵源原理圖如圖3所示。2，多路開關選擇模塊多路開關選擇模塊是在FPGA內(nèi)編寫狀態(tài)機來實現(xiàn)，此模塊產(chǎn)生A0，Al，A2，A3分 別為四位二進制數(shù)地址信號，其中，AO和Al用于選擇加載激勵電流的電極，A2，A3用于選 擇測量電壓的電極，通過接收不同的模式控制字(MODE)可以選擇A0，Al，A2，A3的變化模 式，從而產(chǎn)生不同的電壓測量模式，如相鄰注電流相鄰測電壓模式，相鄰注電流相對測電壓 模式，相對注電流相鄰測電壓模式等等，可實現(xiàn)靈活多變的測量，以上的不同測量模式可以 用硬件描述語言編寫出不同的狀態(tài)機來完成，從而可實現(xiàn)自定義的測量模式，為后期電阻 抗成像技術的發(fā)展提供了一個很好的硬件平臺。此模塊產(chǎn)生的地址信號控制多路開關4和多路開關6兩部分，即按所需激勵方式 產(chǎn)生AO和Al地址信號控制多路開關4部分將激勵電流加載到要求的16個激勵電極中的 一對電極上，按所需的測量方式產(chǎn)生A2和A3地址信號控制多路開關6部分將16個測量電 極中的一對電極上的電壓加載到放大，濾波和A/D轉(zhuǎn)換電路7部分的輸入端。
本實施實例中多路開關部分采用的是美信公司生產(chǎn)的CMOS十六通道模擬多路開 關MAX306(其導通電阻最大為100Ω，通道間的電阻匹配誤差最大為5Ω，開關時間小于 400ns)
3，A/D轉(zhuǎn)換采樣控制模塊A/D轉(zhuǎn)換采樣控制模塊由硬件描述語言編程實現(xiàn)，完成采樣時鐘的輸出和A/D轉(zhuǎn) 換數(shù)據(jù)的接收并傳入數(shù)字相敏解調(diào)模塊，采樣的時鐘由FPGA內(nèi)部編寫的定時器完成，定時 器的周期由總控制模塊分發(fā)的采樣頻率控制字決定，接收A/D轉(zhuǎn)換的數(shù)據(jù)并傳入數(shù)字相敏 解調(diào)模塊的功能由FPGA內(nèi)部編寫的雙端口 ROM實現(xiàn)。本模塊用來控制放大，濾波和A/D轉(zhuǎn) 換電路7部分的A/D轉(zhuǎn)換頻率并接收A/D轉(zhuǎn)換出來的數(shù)據(jù)。4，數(shù)字相敏解調(diào)模塊數(shù)字相敏解調(diào)模塊由硬件描述語言編程完成，本實施例為在正弦波周期電壓信號 的一個周期內(nèi)使用A/D轉(zhuǎn)換器件采樣250次，生成250個數(shù)據(jù)。這些數(shù)據(jù)再和FPGA內(nèi)ROM 中分別存放兩張表做計算，一張為正弦表，一張為余弦表，在一個周期內(nèi)計算虛部分量I和 實部分量Q的常規(guī)公式如下
2π
￥(η) = νιηοοΒ(—η + φ)
2π2πr(n) = cos(i )禾口 = sin(— )
Ν-ιn-\2π2π 1
I = YjV(n)r(n) =^Vm cos(— + φ).cos(— ) = -Ν·ν ιοο%φ
n=0n=0TV2
n-\2π2π 1
Q = Yj V(n)q(n) = YjVm cos(— η + φ)· sin(— ) = --Ν·ν ι ηφ
n=0n=0TV2在FPGA內(nèi)實現(xiàn)的原理圖如圖4，當FPGA解調(diào)出I和Q值后，將其值送入總控制模 塊，總控制模塊再將數(shù)據(jù)傳給USB傳輸控制模塊，USB傳輸控制模塊控制USB接口芯片將相 敏解調(diào)出來的數(shù)據(jù)傳入上位機。在上位機中可用如下公式計算出電壓信號的振幅和相位。Vm=^I2+Q2
φ = arctan(-()//)其中V(H)為經(jīng)A/D轉(zhuǎn)換器件采樣的數(shù)據(jù)，q(n)和r(n)分別為正弦表和余弦表。 η為自然數(shù)，N在本實施例的系統(tǒng)中取250，Vm為振幅，φ為初始相位。5，USB傳輸控制模塊USB傳輸控制模塊所要控制的接口芯片是CYPRESS公司生產(chǎn)的EZ-USB FX2 (即 CY7C68013)。此芯片集成了 USB通信控制引擎(SIE)和改進的8051內(nèi)核于一體，能完成三 種模式的傳輸，USB的低速傳輸1. 5Mbps，全速傳輸12Mbps和高速傳輸480Mbps。USB傳輸控 制模塊產(chǎn)生少量控制信號(即讀信號SLRD，寫信號SLWD，使能信號SL0E，寫滿信號FLAGB， 端口選擇信號FADDRO和FADDR1)和數(shù)據(jù)總線便可進行高速USB傳輸。USB的控制信號由USB傳輸控制模塊發(fā)出，此模塊在FPGA內(nèi)由硬件描述語言編寫狀態(tài)機來實現(xiàn)。USB傳輸控制模塊控制的接口芯片的固件程序是在CPYPRESS公司提供的固件框 架程序下編程，只需修改初始化函數(shù)TD_Init ()和TD_P0LL()，方便簡單，本系統(tǒng)中通過 設定接口芯片寄存器的值使得USB的驅(qū)動頻率為48MHz，從FIFO模式，異步讀寫，不使用 IFCLK引腳。為完成USB通訊功能，上位機的USB的驅(qū)動程序直接使用CYPRESS公司 提供的驅(qū)動程序ezusb. sys,應用程序則調(diào)用其API函數(shù)，主要有CreatFile ()和 DeviceloControlO。CreatFileO 的功能是取得設備句柄，DeviceIoControl ()的功能是 向設備驅(qū)動程序發(fā)送請求，應用程序的主要功能是開啟或關閉USB設備，設定傳輸參數(shù)，啟 動或停止采集傳輸?shù)取?6，總控制模塊總控制模塊是整個電路的核心部分，它是一個功能強大的處理系統(tǒng)，由硬件描述 語言Verlog HDL編寫狀態(tài)機來實現(xiàn)，總控制模塊分為五個狀態(tài)，分別為等待命令，接收命 令，分發(fā)控制字，接收相敏解調(diào)數(shù)據(jù)，傳輸相敏解調(diào)數(shù)據(jù)。等待命令狀態(tài)為不斷輪詢USB傳 輸控制模塊是否有數(shù)據(jù)輸入，接收命令狀態(tài)為接收USB傳輸控制模塊傳來的命令數(shù)據(jù)并分 析這些數(shù)據(jù)完整性和正確性(判斷各命令控制字的值是否在其各自的值域范圍內(nèi))，分發(fā) 控制字狀態(tài)為將所收到的各命令控制字分別傳輸?shù)较鄳哪K。接收相敏解調(diào)數(shù)據(jù)狀態(tài)為 檢查數(shù)字相敏解調(diào)模塊的工作是否完成，如果相敏解調(diào)完成就接收數(shù)字相敏解調(diào)模塊傳入 的數(shù)據(jù)，反之等待。傳輸相敏解調(diào)數(shù)據(jù)狀態(tài)為將所收到的相敏解調(diào)數(shù)據(jù)送入USB傳輸控制 模塊，由USB傳輸控制模塊負責將相敏解調(diào)的數(shù)據(jù)通過USB接口芯片傳給上位機。總控制 模塊主要作用是協(xié)調(diào)和控制各個模塊的工作，用于使能各個模塊，接受并分發(fā)送控制字，數(shù) 據(jù)緩沖和傳輸?shù)取Ｏ到y(tǒng)上電后，按如下流程工作(1)系統(tǒng)中FPGA芯片經(jīng)過上電復位，配置后進入用戶模式，在用戶模式中，F(xiàn)PGA中 的USB傳輸控制模塊先初始化，控制指定傳輸?shù)亩它c，并檢查端點FIFO的空(empty)信號， 等待上位機傳來的命令。(2)如檢測到有命令傳輸，USB傳輸控制模塊控制USB接口芯片進行USB傳輸，將 命令數(shù)據(jù)傳入總控制模塊，總控制模塊接受命令并判斷其是否有效，如果命令控制字無效， 總控制模塊回到等待命令狀態(tài)不進行下一步動作。(3)如果命令有效，總控制模塊將頻率控制字，相位控制字，模式選者控制字，數(shù)字 相敏解調(diào)采樣率控制字分別傳送給各自模塊，各模塊按照控制字所決定的工作模式執(zhí)行一 個測量周期。被測對象5由周圍一圈均與擺放16個電極(可擴展)的圓柱體模型組成，圓 柱體內(nèi)布置有不同阻抗值的物質(zhì)，可用于生物電阻抗成像硬件系統(tǒng)的測量；測量周期的一個實例如下如本系統(tǒng)使用一種相鄰電極注電流相鄰電極測電壓的 方式，共16個電極(可擴展)，先用1-2電極對注電流，然后分別測3-4電極對，4-5電極對 一直到15-16電極對共13對電極的電壓信號，再換2-3電極對注電流，測4-5電極對，5_6 電極對一直到16-1電極對共13對電極的電壓信號，如此循環(huán)一圈共有13(對)*16(次) 共208個電壓信號，這些電壓信號經(jīng)過放大，濾波和A/D轉(zhuǎn)換電路7部分后輸入A/D轉(zhuǎn)換采 樣控制模塊，最后將數(shù)據(jù)送入數(shù)字相敏解調(diào)模塊，完成一個測量周期。
(4)數(shù)字相敏解調(diào)模塊對接收的數(shù)據(jù)進行解調(diào)。 (5)總控制模塊接收數(shù)字相敏解調(diào)模塊解調(diào)出的數(shù)據(jù)再將這些數(shù)據(jù)送入USB傳輸 控制模塊，然后USB傳輸控制模塊控制USB接口芯片將數(shù)據(jù)傳給上位機。(6)完成一次測量采集后，重復(2)_(4)步驟進行下一次采集。(7)在上位機中，上位機接收USB接口傳來的數(shù)據(jù)，利用等位線逆投影算法或一步 牛頓法等，重建并顯示目標圖像。該發(fā)明的硬件描述語言編程載體可選用Altera的Cylone系列芯片，該系統(tǒng)大部 分內(nèi)容都可由FGPA集成電路完成，只需少量芯片外部配合，如A/D，D/A，COMS多路開關， USB接口芯片等，這樣能提高硬件系統(tǒng)的集成度，對所測數(shù)據(jù)進行適當?shù)那岸颂幚?，減小其 體積，減小功耗，節(jié)約成本和提高可維護性并提高了數(shù)據(jù)的傳輸速度，可升級性好。本發(fā)明可用其他的不違背本發(fā)明的精神或主要特征的具體形式來概述，本發(fā)明的 上述實施方案都只能認為是對本發(fā)明的說明而不能限制本發(fā)明，在與本發(fā)明的權利要求書 相當?shù)暮x和范圍內(nèi)的任何改變，都應認為是包括在權利要求書的范圍內(nèi)。因此，本發(fā)明以 權利要求書的保護范圍為準。
權利要求
一種生物電阻抗成像硬件系統(tǒng)，包括如下幾個部分上位機(1)，用于接收采集的電壓數(shù)據(jù)，重建并顯示圖像；USB接口芯片(2)，用于接收FPGA控制器(8)的控制信號和數(shù)據(jù)，完成USB傳輸功能；D/A轉(zhuǎn)換、濾波和壓流轉(zhuǎn)換電路(3)，包括D/A轉(zhuǎn)換器件，帶通濾波電路和Howland電路，用于將FPGA控制器(8)輸出的數(shù)據(jù)轉(zhuǎn)換成可用于注入被測對象(5)的恒定電流；多路開關(4，6)，用于接收FPGA控制器(8)輸出的控制信號從而確定被測對象(5)上被選通的電極；放大、濾波和A/D轉(zhuǎn)換電路(7)，包括放大電路、帶通濾波電路和A/D轉(zhuǎn)換電路，用于將測量出的電壓信號進行預處理并對預處理過的信號進行模數(shù)轉(zhuǎn)換，最終將轉(zhuǎn)換后的數(shù)據(jù)輸入FPGA控制器；FPGA控制器(8)，用于控制上述各部分協(xié)調(diào)工作。
2.根據(jù)權利要求1所述的一種生物電阻抗成像硬件系統(tǒng)，其特征在于，所述的FPGA控 制器(8)控制過程具體包括，通過控制USB接口芯片(2)接收上位機傳來的命令并傳遞成 像數(shù)據(jù)給上位機，控制多路開關(4，6)確定選通電極，接收放大、濾波和A/D轉(zhuǎn)換電路(7) 輸入的數(shù)字電壓信號并對電壓信號進行數(shù)字相敏解調(diào)，控制D/A轉(zhuǎn)換、濾波和壓流轉(zhuǎn)換電 路⑶輸出恒定電流。
3.根據(jù)權利要求1或2所述的一種生物電阻抗成像硬件系統(tǒng)，其特征在于，所述的 FPGA控制器(8)包括恒流源控制模塊，多路開關選擇控制模塊，A/D轉(zhuǎn)換采樣控制模塊，數(shù) 字相敏解調(diào)模塊，USB傳輸控制模塊和總控制模塊，其中，所述的恒流源控制模塊用于輸出可轉(zhuǎn)化為注入被測對象(5)的恒定電流的數(shù)據(jù)； 所述的多路開關選擇控制模塊用于控制所述的多路開關(4，6)以選擇不同的注電路 測電壓模式；所述的A/D轉(zhuǎn)換采樣控制模塊用于控制所述的放大、濾波和A/D轉(zhuǎn)換電路(7)的A/D 轉(zhuǎn)換頻率并接收A/D轉(zhuǎn)換電路轉(zhuǎn)換出來的數(shù)據(jù)；所述的數(shù)字相敏解調(diào)模塊通過數(shù)字相敏解調(diào)的方法，把上述轉(zhuǎn)換出來的數(shù)據(jù)與FPGA 內(nèi)部正弦和余弦表進行計算，解調(diào)出包含實部與虛部的數(shù)字信號；所述的USB傳輸控制模塊控制USB接口芯片工作在的批量傳輸模式，完成USB傳輸功能；所述的總控制模塊控制各個模塊的工作，通過分發(fā)控制字決定以上模塊的工作狀態(tài)， 并完成各模塊之間數(shù)據(jù)緩沖和傳輸?shù)墓δ堋?br> 4.根據(jù)權利要求1-3之一所述的一種生物電阻抗成像硬件系統(tǒng)，其特征在于，所述的 FPGA控制器(8)各模塊均在FPGA中采用硬件描述語言編程實現(xiàn)。
5.根據(jù)權利要求3或4所述的一種生物電阻抗成像硬件系統(tǒng)，其特征在于，所述的恒流 源控制模塊是通過FPGA將其內(nèi)部ROM中的正弦表數(shù)據(jù)輸出給所述的D/A轉(zhuǎn)換、濾波和壓流 轉(zhuǎn)換電路(3)。
6.根據(jù)權利要求3-5之一所述的一種生物電阻抗成像硬件系統(tǒng)，其特征在于，所述的 多路開關選擇控制模塊的功能通過在FPGA內(nèi)編寫狀態(tài)機來實現(xiàn)。
7.根據(jù)權利要求3-6之一所述的一種生物電阻抗成像硬件系統(tǒng)，其特征在于，所述的 A/D轉(zhuǎn)換采樣控制模塊產(chǎn)生的采樣時鐘由FPGA內(nèi)部編寫的定時器完成，接收A/D轉(zhuǎn)換的數(shù)據(jù)的功能由FPGA內(nèi)部編寫的雙端口 ROM實現(xiàn)。
8.根據(jù)權利要求3-7之一所述的一種生物電阻抗成像硬件系統(tǒng)，其特征在于，所述的 總控制模塊由硬件描述語言Verlog HDL編寫狀態(tài)機來實現(xiàn)，具體為總控制模塊分為五個 狀態(tài)，分別為等待命令，接收命令，分發(fā)控制字，接收相敏解調(diào)數(shù)據(jù)和傳輸相敏解調(diào)數(shù)據(jù)，所 述等待命令狀態(tài)為不斷輪詢USB傳輸控制模塊是否有數(shù)據(jù)輸入；所述接收命令狀態(tài)為接收 USB傳輸控制模塊傳來的命令數(shù)據(jù)并分析這些數(shù)據(jù)完整性和正確性，即判斷各命令控制字 的值是否在其各自的值域范圍內(nèi)；所述分發(fā)控制字狀態(tài)為將所收到的各命令控制字分別傳 輸?shù)较鄳哪K；所述接收相敏解調(diào)數(shù)據(jù)狀態(tài)為檢查數(shù)字相敏解調(diào)模塊的工作是否完成， 如果相敏解調(diào)完成就接收數(shù)字相敏解調(diào)模塊傳入的數(shù)據(jù)，反之等待；所述傳輸相敏解調(diào)數(shù) 據(jù)狀態(tài)為將所收到的相敏解調(diào)數(shù)據(jù)送入USB傳輸控制模塊。
全文摘要
本發(fā)明請求保護一種生物電阻抗成像硬件系統(tǒng)，涉及一種醫(yī)療設備。本生物電阻抗成像硬件系統(tǒng)包括上位機1，USB接口芯片2，D/A轉(zhuǎn)換，濾波和壓流轉(zhuǎn)換電路3，多路開關4和6，被測對象5，放大，濾波和A/D轉(zhuǎn)換電路7和FPGA控制器8，核心部件為FPGA控制器，其包括恒流源控制模塊，多路開關選擇控制模塊，A/D轉(zhuǎn)換采樣控制模塊，數(shù)字相敏解調(diào)模塊，USB傳輸控制模塊和總控制模塊。本系統(tǒng)使用FPGA技術實現(xiàn)上述功能模塊，提高了電路的集成度、可擴展性和升級性，從而大大減少成像硬件系統(tǒng)的體積和功耗，降低成本，提高了抗干擾性。
文檔編號A61B5/053GK101803917SQ20101013350
公開日2010年8月18日 申請日期2010年3月29日 優(yōu)先權日2010年3月29日
發(fā)明者丁明躍, 尉遲明, 李濤, 許夢玲, 陳益民 申請人:華中科技大學