專利名稱：Pet設(shè)備的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種核醫(yī)學(xué)影像設(shè)備器，尤其涉及一種PET設(shè)備。
背景技術(shù)：
醫(yī)學(xué)中的PET全稱為正電子發(fā)射型計算機斷層顯像(Positron EmissionComputed Tomography),是核醫(yī)學(xué)領(lǐng)域比較先進的臨床檢查影像技術(shù)。PET的測量靈敏度高，是一種反映分子代謝的顯像。當(dāng)疾病早期處于分子水平變化階段，病變區(qū)的形態(tài)結(jié)構(gòu)尚未呈現(xiàn)異常，MRI (Magnetic Resonance Imaging,磁共振成像)、CT (計算機斷層掃描)檢查還不能明確診斷時，PET檢查即可發(fā)現(xiàn)病癥所在，并可獲得三維影像，還能進行定量分析，達到早期診斷，這是目前其它影像檢查所無法比擬的。PET設(shè)備是由1024個光電倍增管，和相應(yīng)的1024個電子學(xué)通道組成的復(fù)雜的核測 量系統(tǒng)。在這個系統(tǒng)中有探測器性能的校正，如放大倍數(shù)；有閾值、偏置的選??；有能量窗、位置邊界的選??；有數(shù)據(jù)的采集；有工作模式的設(shè)定等。由此可知，現(xiàn)有的PET設(shè)備會很龐大，內(nèi)部結(jié)構(gòu)也很復(fù)雜。

實用新型內(nèi)容為了解決上述技術(shù)問題，本實用新型的目的是提供一種PET設(shè)備，通過將PET設(shè)備中的前端電子學(xué)系統(tǒng)模塊化，使得PET設(shè)備內(nèi)部結(jié)構(gòu)更加緊湊。為解決上述問題，本實用新型所采用的技術(shù)方案提供一種PET設(shè)備，包括前端電子學(xué)系統(tǒng)和數(shù)據(jù)采集系統(tǒng)，還包括=Bucket控制器，其中所述Bucket控制器包括至少一個第一接口，所述第一接口的一端與所述前端電子學(xué)系統(tǒng)中的module控制器連接，用于接收來自所述module控制器的module事件，即探測器探測到光子，接收對應(yīng)的探測器模塊(block)的獨立的位置信息，能量信息，時間信息和一些控制信號；處理芯片，與所述第一接口的另一端連接,用于將接收到的module事件分組,形成Bucket事件，即將四個module事件組成一個Bucket事件,后發(fā)送給所述數(shù)據(jù)采集系統(tǒng)。進一步地說所述Bucket控制器還包括第二接口，所述第二接口的一端與所述處理芯片連接，所述第二接口的另一端與所述PET設(shè)備中的符合處理系統(tǒng)連接，符合處理采集系統(tǒng)是利用符合測量技術(shù)將前端電子學(xué)系統(tǒng)采集到的數(shù)據(jù)進行處理，得到圖像的原始數(shù)據(jù)。進一步地說所述Bucket控制器還包括第三接口，所述第三接口的一端與所述處理芯片連接，所述第三接口的另一端與所述前端電子學(xué)系統(tǒng)中的時鐘、通信控制器連接；所述處理芯片接收來自所述時鐘、通信控制器的時鐘和同步時鐘信號，并與所述時鐘、通信控制器建立通信通道以及時鐘和同步時鐘通道。進一步地說所述Bucket控制器還包括第四接口，所述第四接口的一端與所述處理芯片連接，所述第四接口的另一端與電源系統(tǒng)連接，用于接入±5V電源。進一步地說所述Bucket控制器基于FPGA設(shè)計。[0014]由上述技術(shù)方案可知，本實用新型具有如下有益效果首先，采用Bucket控制器使得整個電子學(xué)系統(tǒng)層次清晰，同時通過I個Bucket控制器控制2個module控制器,把64個module控制器輸出的事例，收縮成32個Bucket事例輸出，這樣使得后續(xù)的符合處理系統(tǒng)更易實現(xiàn)。其次，時鐘、通信控制器通過該Bucket控制器可以控制后續(xù)的4個module控制器，使得整個前端電子學(xué)系統(tǒng)的結(jié)構(gòu)非常緊湊，時間的同步性非常一致，由于系統(tǒng)中Bucket組之間相互獨立,連線非常簡潔。

圖I為本實用新型的實施例中Bucket控制器的結(jié)構(gòu)框圖。
具體實施方式
為了使本實用新型的目的、技術(shù)方案和優(yōu)點更加清晰明白，下面結(jié)合實施例和附圖，對本實用新型實例做進一步的詳細說明。在此，本實用新型的示意性實施例及說明用于解釋本實用新型，但并不作為本實用新型的限定。本實用新型的實例提供一種PET設(shè)備，包括前端電子學(xué)系統(tǒng)和數(shù)據(jù)采集系統(tǒng)，還包括Bucket控制器。如圖I所示，為本實用新型的實施例中Bucket控制器的結(jié)構(gòu)框圖，該Bucket控制器包括至少一個第一接口，第一接口的一端與前端電子學(xué)系統(tǒng)中的module控制器連接，用于接收來自module控制器的module事件；處理芯片，與第一接口的另一端連接，用于將接收到的module事件分組，形成Bucket事件后發(fā)送給所述數(shù)據(jù)采集系統(tǒng)。在本實施例中，該第一接口包括JSl接口、JS2接口、JS3接口和JS4接口，當(dāng)然可以理解的是，在本實施例中并不限定該第一接口的具體結(jié)構(gòu)。在本實施例中，module控制器包括第一 module控制器、第二 module控制器、第三module控制器和第四module控制器，當(dāng)然可以理解的是，在本實施例中并不限定該module控制器的具體結(jié)構(gòu)。參見圖1，JSl接口與第一 module控制器連接JS2接口與第二 module控制器連接JS3接口與第三module控制器連接JS4接口與第四module控制器連接。繼續(xù)參見圖I，該Bucket控制器還包括第二接口，該第二接口的一端與處理芯片連接，該第二接口的另一端與PET設(shè)備中的符合處理系統(tǒng)連接。例如該第二接口為JS5接□。繼續(xù)參見圖1，該Bucket控制器還包括第三接口，該第三接口的一端與處理芯片連接，該第三接口的另一端與前端電子學(xué)系統(tǒng)中的時鐘、通信控制器連接，例如該第三接口為JS6接口 ；處理芯片接收來自時鐘、通信控制器的時鐘和同步時鐘信號，并與時鐘、通信控制器建立通信通道以及時鐘和同步時鐘通道，從而為前端電子學(xué)系統(tǒng)中的module控制器提供時鐘和同步時鐘。該時鐘、通信控制器可通過Bucket控制器控制后續(xù)的4個module控制器、16個block控制器，使得整個前端電子學(xué)系統(tǒng)的結(jié)構(gòu)非常緊湊，且時間的同步性一致。在本實例中，Bucket控制器還包括第四接口，該第四接口的一端與處理芯片連接，該第四接口的另一端與電源系統(tǒng)連接，用于接入±5V電源。例如該第四接口為JS7接口。在本實施例中，該Bucket控制器可Bucket控制器基于FPGA設(shè)計，當(dāng)然可以理解的是，在本實施例中并不限定Bucket控制器的具體實現(xiàn)方式。為了實現(xiàn)Bucket控制器的功能，下面介紹對Bucket控制器的各項功能及關(guān)鍵指標(biāo)進行測試的過程。具體實施的方法是(I)設(shè)計Bucket控制器的原理框圖，定義好端口信號以及信號的差分輸出；(2)根據(jù)原理框圖，設(shè)計裝置的線路板圖，包括裝置的板層，大小以及器件的布局，當(dāng)電路板制作好后，將原器件焊接至電路板；·[0034](3)裝置制作好后，加電測試Bucket控制器，測試內(nèi)部的主要電源5V，3. 3V, I. 2V,測試結(jié)果表明內(nèi)部的主要電源都在正常范圍內(nèi)，指示燈顯示都正常；(4)利用ISE開發(fā)軟件，開發(fā)可編程邏輯器件，將編寫的VHDL代碼編譯后通過JTAG端口下載至FPGA中。下載成功后，有一個DONE信號燈變亮，表示FPGA已被編程；(5)把該Bucket控制器和時鐘、通信控制器連接成系統(tǒng)。按照定義的通信協(xié)議，利用檢測軟件，對Bucket控制器進行通信測試。涉及本Bucket控制器的通信協(xié)議得到預(yù)定的響應(yīng)后，表明裝置的通信正常；(6)把4個module控制器和該Bucket控制器，以及時鐘、通信控制器連接成探測器測試系統(tǒng)，進行溫度測試、符合測試和計數(shù)率測試。所有的數(shù)據(jù)、圖形都合理，表示控制器工作正常；(7)用示波器測試時鐘、同步時鐘端口，主要測量各端口時鐘與同步時鐘的時序關(guān)系，各端口時鐘之間的同步關(guān)系。要求各端口同步時鐘的正脈沖期間，有且僅有一個時鐘的上升沿，各端口的時鐘上升沿之間，相差少于2ns。(8)本Bucket控制器有兩種電壓，+5V和一 5V。在不加module控制器的情況下，5V電源的輸入電流一般小于O. 6A, — 5V是空載。(9)對不同Bucket控制器分別進行測量。測量結(jié)果表明，所有的Bucket控制器在通信，時鐘同步，以及功耗這幾個方面基本一致。由上述技術(shù)方案可知，本實例具有如下有益效果一、本實例中的Bucket控制器可利用可編程邏輯器件來實現(xiàn)，利用它內(nèi)部具有的差分輸出功能模塊、RAM、內(nèi)置的PROM及大量的可編程單元，添加輔助外圍設(shè)備電路，如電源，溫度傳感器等，基于VHDL編程，實現(xiàn)了多路通信控制，多路時鐘分配，和多路時鐘同步，參數(shù)保存和讀出等功能；二、本實例中的Bucket控制器可使前端電子學(xué)系統(tǒng)模塊化，使用的器件減少，系統(tǒng)的內(nèi)部連線大量減少，使控制器易于生產(chǎn)，成本低；三、本實例中的Bucket控制器，可以容易地搭建一個PET設(shè)備，用于測量探測器的各種性能，甚至可以測量探測器間的時間符合性，完全替代了昂貴、復(fù)雜的專用測量系統(tǒng)，使測量變得十分簡單、輕松；四、本實例中的Bucket控制器設(shè)計了冗余電路，用于實現(xiàn)時鐘、RS232通信驅(qū)動等，可以不連接時鐘、通信控制器而單獨開發(fā)成具有其它功能的系統(tǒng)或部件。[0046]以上所述僅是本實用新型的優(yōu)選實施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本實用新型原理的前提下，還可以做出若干改進和潤飾，這些改進和 潤飾也應(yīng)視為本實用新型的保護范圍。
權(quán)利要求1.一種PET設(shè)備，包括前端電子學(xué)系統(tǒng)和數(shù)據(jù)采集系統(tǒng)，其特征在于，還包括=Bucket控制器，其中所述Bucket控制器包括 至少一個第一接口，所述第一接口的一端與所述前端電子學(xué)系統(tǒng)中的module控制器連接，用于接收來自所述module控制器的module事件； 處理芯片，與所述第一接口的另一端連接，用于將接收到的多個module事件分組，形成Bucket事件后發(fā)送給所述數(shù)據(jù)采集系統(tǒng)。
2.根據(jù)權(quán)利要求I所述的PET設(shè)備，其特征在于，所述Bucket控制器還包括第二接口，所述第二接口的一端與所述處理芯片連接，所述第二接口的另一端與所述PET設(shè)備中的符合處理系統(tǒng)連接，符合處理采集系統(tǒng)是利用符合測量技術(shù)將前端電子學(xué)系統(tǒng)采集到的數(shù)據(jù)進行處理，得到圖像的原始數(shù)據(jù)。
3.根據(jù)權(quán)利要求I所述的PET設(shè)備，其特征在于，所述Bucket控制器還包括第三接口，所述第三接口的一端與所述處理芯片連接，所述第三接口的另一端與所述前端電子學(xué)系統(tǒng)中的時鐘、通信控制器連接； 所述處理芯片接收來自所述時鐘、通信控制器的時鐘和同步時鐘信號，并與所述時鐘、通信控制器建立通信通道以及時鐘和同步時鐘通道。
4.根據(jù)權(quán)利要求I所述的PET設(shè)備，其特征在于，所述Bucket控制器還包括第四接口，所述第四接口的一端與所述處理芯片連接，所述第四接口的另一端與電源系統(tǒng)連接，用于接入±5V電源。
專利摘要本實用新型提供一種PET設(shè)備，包括前端電子學(xué)系統(tǒng)和數(shù)據(jù)采集系統(tǒng)，還包括Bucket控制器，其中所述Bucket控制器包括至少一個第一接口，所述第一接口的一端與所述前端電子學(xué)系統(tǒng)中的module控制器連接，用于接收來自所述module控制器的module事件；處理芯片，與所述第一接口的另一端連接，用于將接收到的module事件分組，形成Bucket事件后發(fā)送給所述數(shù)據(jù)采集系統(tǒng)。通過將PET設(shè)備中的前端電子學(xué)系統(tǒng)模塊化，使得PET設(shè)備內(nèi)部結(jié)構(gòu)更加緊湊。
文檔編號A61B6/03GK202589546SQ20122021130
公開日2012年12月12日 申請日期2012年5月10日 優(yōu)先權(quán)日2012年5月10日
發(fā)明者劉小平, 李景濤, 代文文 申請人:北京大基康明醫(yī)療設(shè)備有限公司