神經(jīng)元記錄系統(tǒng)的制作方法
【專利摘要】本發(fā)明提供了一種神經(jīng)元記錄系統(tǒng)。通過使用增益提升拓撲結(jié)構(gòu)，可以增大放大器輸入阻抗并同時減小噪聲。該系統(tǒng)可以被配置為以低功耗來分別記錄局部場電位（LFP）和神經(jīng)元峰電位。利用靈活的數(shù)字控制器模塊（DCM），可以啟用各記錄通道的任何子集以便以在每個通道處獨立的采樣率來進行記錄。該系統(tǒng)中可以集成有傳輸所記錄的神經(jīng)元數(shù)據(jù)的無線接口和執(zhí)行實時信號處理的片上神經(jīng)元處理器。
【專利說明】神經(jīng)元記錄系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及用于記錄來自神經(jīng)元的電信號的方法、裝置和系統(tǒng)。
【背景技術(shù)】
[0002]神經(jīng)科學(xué)家和臨床醫(yī)生已經(jīng)從事通過記錄腦細胞(神經(jīng)元)的電活動來對大腦如何運行進行理解。神經(jīng)元如何啟動和相互作用的底層機制可以被解釋為熟練的和精確的運動，并且對該機制的理解可以被用作診斷腦部疾病的工具。已經(jīng)證明，所記錄的來自運動皮質(zhì)的神經(jīng)元活動能夠被用于控制機器人裝置[1]_[2]。神經(jīng)科學(xué)家已經(jīng)采用來自頭皮或長期植入顱內(nèi)電極的神經(jīng)元記錄來研究電生理活動，以用于癲癇發(fā)作檢測和預(yù)測[2]。那些試驗涉及對大量神經(jīng)元的記錄，因而刺激了對開發(fā)多通道神經(jīng)元記錄系統(tǒng)的需求。 [0003]設(shè)計神經(jīng)元記錄系統(tǒng)的挑戰(zhàn)與生理神經(jīng)元信號的特性高度相關(guān)。該記錄裝置必須能夠以大動態(tài)范圍的信號幅度和頻率來記錄這些信號，并且能夠濾去在電極-電解液的界面處出現(xiàn)的直流偏移。該系統(tǒng)的功耗必須被降低，以便長期工作并避免腦部組織溫度的升高，腦部組織溫度的升高會導(dǎo)致永久性損傷[3]。電極阻抗和放大器輸入阻抗形成分壓器，因此在放大器輸入端處示出的實際神經(jīng)元信號比其真實值小。
[0004]對于局部場電位(LFP)記錄，劣化是嚴重的，這是因為電極阻抗在IOHz處比其在IkHz處的值高得多[4]。如果在記錄放大器輸入端處的神經(jīng)信號嚴重衰減，則很難將其與背景噪聲區(qū)別開來。此外，該記錄系統(tǒng)的下一代應(yīng)該具有通過信號檢測、特征提取、模式分類和其它機制來處理大量神經(jīng)信息的能力。未來的記錄系統(tǒng)還應(yīng)當(dāng)具有減少要被傳輸?shù)臄?shù)據(jù)量和/或從大神經(jīng)元池中提取穩(wěn)定的控制信號以便對假體裝置進行控制的能力。上述設(shè)計挑戰(zhàn)可以被解釋為迫使先進技術(shù)節(jié)點出現(xiàn)的低電壓和低功率設(shè)計。本發(fā)明解決這些挑戰(zhàn)中的至少一些挑戰(zhàn)。

【發(fā)明內(nèi)容】

[0005]本發(fā)明提供了完全集成的低功率神經(jīng)元記錄前端系統(tǒng)，該系統(tǒng)采用TSMC65nmlp6mMOS技術(shù)。該系統(tǒng)可擴展以支持成千上萬個通道。在一個示例中，我們具有兩個記錄模塊，每一個記錄模塊包括具有可調(diào)整帶寬和增益的32個記錄通道、32至I復(fù)用器、在每一個通道上具有可編程的采樣率的一個差分逐次逼近寄存器(SAR)模數(shù)轉(zhuǎn)換器(ADC)、以及數(shù)字控制器模塊，以對信號數(shù)字化進行管理以及對來自兩個ADC的數(shù)字化后的神經(jīng)元信號進行編碼和序列化。布局后模擬(post-layout simulation)和實際芯片測量兩者的結(jié)果是一致的。所述結(jié)果示出了記錄放大器在3.8 μ Vniis的輸入?yún)⒖荚肼?input-referred noise)的情況下消耗6 μ W。所述ADC可以以9位的分辨率和40kS/s的采樣率對神經(jīng)信號進行數(shù)字化。整個系統(tǒng)的總功耗是2.56mW，并且整個系統(tǒng)占據(jù)了 3X4mm2的面積。
[0006]根據(jù)示例性實施例的本發(fā)明包括以下特征:
[0007](a)模擬前端的可擴展體系結(jié)構(gòu)，其支持神經(jīng)元記錄系統(tǒng)的高密度通道，甚至支持>1000個通道。[0008](b)完全集成的模擬前端的低功率/低噪聲芯片設(shè)計，該模擬前端包括3級放大器和SAR ADC,該SAR ADC采用深亞微米CMOS工藝技術(shù)，例如65nm、45nm、22nm等CMOS工藝。
[0009](C)低功率和低噪聲設(shè)計，通過特殊的增益提升折疊共源共柵放大器來提高放大器的開環(huán)增益并同時減小輸入?yún)⒖荚肼暋?br> [0010](d)所述放大器具有高輸入阻抗并且能夠支持可編程增益(47-59dB)和可編程帶寬(0.lHz-12KHz),以用于神經(jīng)信號處理的局部場電位和動作電位(action potential),以及用于諸如環(huán)境和化學(xué)試劑檢測之類的其它應(yīng)用。
[0011](e)通過對在弱反型區(qū)處工作的晶體管系列的偏置電壓以及負載電容進行調(diào)整來實現(xiàn)可編程帶寬。
[0012](f )每個9位SAR ADC具有可變的采樣率，并且被32個通道的放大器經(jīng)由32:1復(fù)用器來共享，因此32個通道的數(shù)據(jù)被序列化并經(jīng)由有線或無線通信輸出。
[0013]在一個實施例中，提供了采用增益提升的完全集成的神經(jīng)放大器，以用于來自生物對象的局部場電位(LFP)、神經(jīng)元峰電位(spike)、皮質(zhì)電圖(ECoG)信號。工作電極和對電極這兩個電極連接至神經(jīng)放大器的隔直流電容器(Cin)。而接地/參考電極將主體地(body ground)連接至放大器的電路地。電容性反饋配置將神經(jīng)放大器的增益設(shè)置為輸入電容器(Cin)和反饋電容器(Cf)的比率。通過提高的放大器開環(huán)增益，可以抑制來自Cpm、Cin和Cf的寄生效應(yīng)，以將增益失真最小化，其中是在亞閾值區(qū)中工作的輸入晶體管的寄生電容。
[0014]通過將輔助放大器集成到常規(guī)折疊共源共柵(FC)放大器中同時仍消耗與常規(guī)FC放大器所消耗的電流量相當(dāng)?shù)碾娏髁?，來實現(xiàn)所述放大器的開環(huán)增益增強。所述放大器的總增益是FC放大器的增益和輔助放大器的增益之和。
[0015]用于增益增強的輔助放大器通過兩個共源(CS)放大器來實現(xiàn)。第一放大器可以由具有與二極管連接的負載或電流源負載的差分對形成。第一放大級的輸出分別連接至FC放大器的各電流源晶體管的兩個柵極，所述各電流源晶體管被用作第二 CS放大器。第二 CS放大器被嵌入到FC放大器的折疊分支中以用于將電流消耗最小化。
[0016]輸入信號由兩條路線放大(參見圖3):—條是通過FC放大器的差分輸入對Mla-Mlb ；另一條由Mlc;-Mld和M5a-M5b的第一 CS放大器以及由M4a-M4b和從M4a漏極呈現(xiàn)出的阻抗形成的第二 CS放大器來進行放大。增益提升放大器的總增益被導(dǎo)出如下:
【權(quán)利要求】
1.一種完全集成的神經(jīng)信號的神經(jīng)放大器，包括: (a)工作電極和對電極，所述工作電極和所述對電極兩者都連接至隔直流電容器Cin； (b)電容性反饋電路，其用于將所述神經(jīng)放大器的增益設(shè)置為所述輸入電容器(Cin)和反饋電容器(Cf)的比率；以及 (c)具有增益提升器的折疊共源共柵(FC)放大器，其中所述增益提升器包括兩個共源(CS)放大器，其中所述第一共源(CS)放大器由具有與二極管連接的負載的差分對形成，其中所述第一共源(CS)放大器的各差分輸出分別連接至所述折疊共源共柵(FC)放大器的各電流源晶體管的兩個柵極，所述各電流源晶體管被用作第二共源(CS)放大器，其中所述第二共源(CS)放大器被嵌入到所述折疊共源共柵(FC)放大器的折疊分支中以用于將電流消耗最小化。
2.根據(jù)權(quán)利要求1所述的神經(jīng)放大器，其中，所述神經(jīng)信號為局部場電位(LFP)、神經(jīng)元峰電位、皮質(zhì)電圖信號。
3.根據(jù)權(quán)利要求1所述的神經(jīng)放大器，其中，所述神經(jīng)放大器被單片集成在單一的半導(dǎo)體芯片上。
4.根據(jù)權(quán)利要求1所述的神經(jīng)放大器，其中，所述神經(jīng)放大器不需要外部/片外電容器。
5.根據(jù)權(quán)利要求1所述的神經(jīng)放大器，其中，所述神經(jīng)放大器具有約4μW或更小的功耗。
【文檔編號】A61B5/04GK103687536SQ201280035320
【公開日】2014年3月26日 申請日期:2012年6月19日 優(yōu)先權(quán)日:2011年6月20日
【發(fā)明者】Y·羅, W·劉 申請人:加利福尼亞大學(xué)董事會