一種連接凸陣探頭的便攜式b超發(fā)射接收系統(tǒng)及方法
【專利摘要】一種連接凸陣探頭的便攜式B超發(fā)射接收系統(tǒng)及方法，屬于醫(yī)療器械領(lǐng)域。該系統(tǒng)包括：FPGA、高壓脈沖發(fā)生電路、高壓收/發(fā)隔離開關(guān)電路和高壓多路復(fù)用開關(guān)電路，回波處理電路，凸陣探頭；FPGA產(chǎn)生的低壓脈沖激勵信號經(jīng)過高壓脈沖發(fā)生電路后產(chǎn)生高壓脈沖信號，該信號通過高壓收/發(fā)隔離開關(guān)電路的高壓發(fā)送通道傳至高壓多路復(fù)用開關(guān)電路，高壓多路復(fù)用開關(guān)電路將其復(fù)用到凸陣探頭上，激勵凸陣探頭陣元的各組子陣發(fā)射聲波束；聲波束遇到被測物體后會產(chǎn)生回波，回波信號通過高壓多路復(fù)用開關(guān)電路和高壓收/發(fā)隔離開關(guān)電路的低壓接收通道傳至回波處理電路。為B超診斷儀的“便攜”提供可能，并在信噪比及回波信號質(zhì)量方面大幅優(yōu)越于分立方案。
【專利說明】一種連接凸陣探頭的便攜式B超發(fā)射接收系統(tǒng)及方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于醫(yī)療器械領(lǐng)域，具體涉及一種連接凸陣探頭的便攜式B超發(fā)射接收系統(tǒng)及方法。

【背景技術(shù)】
[0002]在家庭醫(yī)療、戶外急診，甚至于軍事急救等特殊診治環(huán)境下，通常需要通過超聲儀器來迅速診斷病情，以降低患者和傷員的死亡率。傳統(tǒng)的超聲設(shè)備因體積大、攜帶不便等原因往往不能滿足實際需求，因此，就需要體積小、攜帶方便的便攜式超聲診斷儀。
[0003]傳統(tǒng)B超儀體積大的一個原因就是其發(fā)射接收部分采用分立元件的方案實現(xiàn)，分立器件實現(xiàn)的B超發(fā)射接收系統(tǒng)具有信噪比低、功耗大、占用PCB面積大、性能受環(huán)境影響較大等一系列缺點。


【發(fā)明內(nèi)容】

[0004]針對現(xiàn)有技術(shù)存在的不足，本發(fā)明提供一種連接凸陣探頭的便攜式B超發(fā)射接收系統(tǒng)及方法。
[0005]本發(fā)明的技術(shù)方案:
[0006]一種連接凸陣探頭的便攜式B超發(fā)射接收系統(tǒng)，該系統(tǒng)包括:FPGA、高壓脈沖發(fā)生電路、高壓收/發(fā)隔離開關(guān)電路和高壓多路復(fù)用開關(guān)電路，回波處理電路，凸陣探頭；
[0007]所述FPGA的控制和輸出端與高壓脈沖發(fā)生器的信號輸入端相連接，同時，F(xiàn)PGA的控制端還連接高壓收/發(fā)隔離開關(guān)電路和高壓多路復(fù)用開關(guān)電路；所述高壓脈沖發(fā)生電路與高壓收/發(fā)隔離開關(guān)電路相連接，所述高壓收/發(fā)隔離開關(guān)電路同時與高壓多路復(fù)用開關(guān)電路和回波處理電路相連接；所述高壓多路復(fù)用開關(guān)電路連接凸陣探頭；
[0008]所述高壓脈沖發(fā)生電路，用于從FPGA接收一定路數(shù)的低壓脈沖激勵信號、將該信號轉(zhuǎn)換成能夠激勵凸陣探頭發(fā)射聲波的相應(yīng)路數(shù)的高壓脈沖信號、將該高壓脈沖信號傳至高壓收/發(fā)隔離開關(guān)電路；
[0009]所述高壓收/發(fā)隔離開關(guān)電路，包括多個高壓收/發(fā)隔離開關(guān)，用于將接收的高壓脈沖信號從高壓發(fā)送通道傳至高壓多路復(fù)用開關(guān)電路、將接收的回波信號從低壓接收通道傳至回波處理電路；所述高壓收/發(fā)隔離開關(guān)用于隔離低壓信號流通所用的低壓接收通道和高壓信號流通所用的高壓發(fā)送通道；
[0010]所述高壓多路復(fù)用開關(guān)電路，包括多個高壓開關(guān)，用于通過切換各個高壓開關(guān)的通斷狀態(tài)，依次將接收到的一定路數(shù)的高壓脈沖信號作用在凸陣探頭陣元的各組子陣上，依次激勵凸陣探頭陣元的各組子陣發(fā)射所需的聲波束；所述各組子陣為凸陣探頭的陣元中相鄰的與該高壓脈沖信號的路數(shù)相同個數(shù)的陣元的組合；與聲波束對應(yīng)的回波信號依次通過相應(yīng)的高壓開關(guān)傳至高壓收/發(fā)隔離開關(guān)電路；
[0011 ] 所述FPGA，包括:脈沖激勵信號發(fā)射控制模塊、高壓收/發(fā)隔離開關(guān)初始化配置模塊和聞壓多路復(fù)用開關(guān)切換控制1?塊；
[0012]所述脈沖激勵信號發(fā)射控制模塊，用于產(chǎn)生所需的低壓脈沖激勵信號，并將該信號傳至高壓脈沖發(fā)生電路；
[0013]所述高壓收/發(fā)隔離開關(guān)初始化配置模塊，用于配置高壓收/發(fā)隔離開關(guān)的通斷狀態(tài)、鉗位電流；
[0014]所述高壓多路復(fù)用開關(guān)切換控制模塊，用于控制高壓多路復(fù)用開關(guān)電路中多個高壓開關(guān)的通斷狀態(tài)；
[0015]采用所述的連接凸陣探頭的便攜式B超發(fā)射接收系統(tǒng)發(fā)射聲波與接收回波的方法，包括如下步驟:
[0016]步驟1:初始化高壓收/發(fā)隔離開關(guān)電路；
[0017]對高壓收/發(fā)隔離開關(guān)電路中各個高壓收/發(fā)隔離開關(guān)的通斷狀態(tài)和鉗位電流進行初始化配置；
[0018]步驟2:第一次配置高壓多路復(fù)用開關(guān)電路；
[0019]將高壓多路復(fù)用開關(guān)電路中，所需的高壓開關(guān)均配置為導(dǎo)通狀態(tài)；
[0020]步驟3 =FPGA發(fā)出η路低壓脈沖激勵信號并傳至高壓脈沖發(fā)生電路；
[0021]步驟4:根據(jù)接收的低壓脈沖激勵信號，高壓脈沖發(fā)生電路產(chǎn)生η路高壓脈沖信號;
[0022]步驟5:步驟4產(chǎn)生的η路高壓脈沖信號通過高壓收/發(fā)隔離開關(guān)電路和高壓多路復(fù)用開關(guān)電路作用在凸陣探頭陣元的第I組子陣；
[0023]凸陣探頭共有m個陣元，以相鄰的η個陣元組成一組子陣，則共有m_n+l組子陣；
[0024]步驟6:凸陣探頭陣元的第I組子陣受到激勵后發(fā)出一束聲波；
[0025]步驟7:步驟6發(fā)射的聲波束經(jīng)過被測物體的反射產(chǎn)生回波；
[0026]步驟8:凸陣探頭將接收的回波轉(zhuǎn)換成電信號，即回波信號；
[0027]步驟9:回波信號經(jīng)過高壓多路復(fù)用開關(guān)電路和高壓收/發(fā)隔離開關(guān)電路，傳至回波處理電路；
[0028]步驟10:按照步驟2至步驟9的方法，依次重復(fù)執(zhí)行步驟2至步驟9，依次完成凸陣探頭陣元的第2組、第3組、直至第m-n+1組子陣的聲波發(fā)射與回波接收。
[0029]本發(fā)明的工作原理為:所述FPGA產(chǎn)生一定路數(shù)的低壓脈沖激勵信號，并將該一定路數(shù)的低壓脈沖激勵信號發(fā)送至高壓脈沖發(fā)生電路，高壓脈沖發(fā)生電路產(chǎn)生相應(yīng)路數(shù)的高壓脈沖信號，該一定高壓脈沖信號通過高壓收/發(fā)隔離開關(guān)電路的高壓發(fā)送通道傳至高壓多路復(fù)用開關(guān)電路，高壓多路復(fù)用開關(guān)電路將該一定路數(shù)的高壓脈沖信號復(fù)用到陣元數(shù)高于該高壓脈沖信號的路數(shù)的凸陣探頭上，即按照凸陣探頭中相鄰陣元依次組成多組子陣，依次將該一定路數(shù)的高壓脈沖信號作用在各組子陣上，依次激勵凸陣探頭陣元的各組子陣發(fā)射所需的聲波束；所述各組子陣為凸陣探頭中相鄰的與高壓脈沖信號的路數(shù)相同個數(shù)的陣元的組合；聲波束遇到被測物體后會產(chǎn)生回波，凸陣探頭接收回波并將該回波轉(zhuǎn)換成電信號得到回波信號，回波信號通過高壓多路復(fù)用開關(guān)電路傳至高壓收/發(fā)隔離開關(guān)電路，再通過高壓收/發(fā)隔離開關(guān)電路的低壓接收通道傳至回波處理電路進行處理。
[0030]有益效果:本發(fā)明的連接凸陣探頭的便攜式B超發(fā)射接收系統(tǒng)及方法與現(xiàn)有技術(shù)相比具有以下優(yōu)勢:采用全集成化方案，為B超診斷儀的“便攜”提供可能，同時降低了系統(tǒng)功耗，并在信噪比及回波信號質(zhì)量方面大幅優(yōu)越于分立方案。

【專利附圖】

【附圖說明】
[0031]圖1為本發(fā)明【具體實施方式】的連接凸陣探頭的便攜式B超發(fā)射接收系統(tǒng)的結(jié)構(gòu)示意圖；
[0032]圖2為本發(fā)明【具體實施方式】的FPGA與高壓脈沖發(fā)生電路的連接關(guān)系示意圖；
[0033]圖3為本發(fā)明【具體實施方式】的FPGA與高壓收/發(fā)隔離開關(guān)電路的連接關(guān)系示意圖；
[0034]圖4為本發(fā)明【具體實施方式】的FPGA與高壓多路復(fù)用開關(guān)電路的連接關(guān)系示意圖；
[0035]圖5為本發(fā)明【具體實施方式】的高壓脈沖發(fā)生電路與高壓收/發(fā)隔離開關(guān)電路的連接關(guān)系不意圖；
[0036]圖6為本發(fā)明【具體實施方式】的高壓收/發(fā)隔離開關(guān)電路與高壓多路復(fù)用開關(guān)電路的連接關(guān)系不意圖；
[0037]圖7為本發(fā)明【具體實施方式】的高壓多路復(fù)用開關(guān)電路與凸陣探頭的連接關(guān)系示意圖；
[0038]圖8為本發(fā)明【具體實施方式】的采用連接凸陣探頭的B超發(fā)射接收系統(tǒng)發(fā)射聲波與接收回波的方法流程圖；
[0039]圖9為本發(fā)明【具體實施方式】的高壓收/發(fā)隔離開關(guān)初始化結(jié)果仿真圖；
[0040]圖10為本發(fā)明【具體實施方式】的高壓復(fù)用開關(guān)電路配置信號以及脈沖激勵信號仿真圖；
[0041]圖11為本發(fā)明【具體實施方式】的高壓復(fù)用開關(guān)電路配置信號的示波器波形圖；
[0042]圖12為本發(fā)明【具體實施方式】的某一路高壓脈沖信號的示波器波形圖。
[0043]圖13為本發(fā)明【具體實施方式】的回波信號圖。

【具體實施方式】
[0044]下面結(jié)合附圖對本發(fā)明的【具體實施方式】進行詳細(xì)說明。
[0045]本實施方式的一種連接凸陣探頭的便攜式B超發(fā)射接收系統(tǒng)，如圖1所示，該系統(tǒng)包括:FPGA、高壓脈沖發(fā)生電路、高壓收/發(fā)隔離開關(guān)電路和高壓多路復(fù)用開關(guān)電路、回波處理電路，凸陣探頭；
[0046]本實施方式的FPGA選用的是Altera公司的型號為EP2C5Q208C8N的FPGA。本實施方式的高壓脈沖發(fā)生電路主要由4片型號為MAX4940的高壓脈沖發(fā)生器構(gòu)成。本實施方式的高壓收/發(fā)隔離開關(guān)電路電路主要由2片型號為MAX4936的高壓收/發(fā)隔離開關(guān)構(gòu)成。本實施方式的高壓多路復(fù)用開關(guān)電路主要由5片型號為MAX4968的高壓多路復(fù)用開關(guān)構(gòu)成。
[0047]本實施方式的回波處理電路主要有型號為AFE5805EVM和型號為TSW1250的評估電路板構(gòu)成。本實施方案的凸陣探頭是由海鷹公司生產(chǎn)的中心頻率為3.5MHz的凸陣探頭。
[0048]本實施方式的EP2C5Q208C8N型FPGA與4片MAX4940芯片構(gòu)成的高壓脈沖發(fā)生電路的連接關(guān)系如圖2所示，F(xiàn)PGA的引腳1/00?1/03分別與第一 MAX4940芯片的引腳PULSER_CP0?PULSER_CP3引腳依次相連、FPGA的引腳1/04?1/07分別與第一 MAX4940芯片的引腳TOLSERJM)?PULSER_CN3引腳依次相連、FPGA的引腳1/08?1/011分別與第二MAX4940芯片的引腳PULSER_CP4?PULSER_CP7引腳依次相連、FPGA的引腳1/012?1/015分別與第二 MAX4940芯片的引腳PULSER_CN4?PULSER_CN7引腳依次相連、FPGA的引腳I/016?1/019分別與第三MAX4940芯片的PULSER_CP8?PULSER_CP11引腳依次相連、FPGA的引腳1/020?1/023分別與第三MAX4940芯片的PULSER_CN8?PULSER_CN11引腳依次相連、FPGA 的引腳 1/024 ?1/027 分別與第四 MAX4940 芯片的 PULSER_CP12 ?PULSER_CP15引腳依次相連、FPGA的引腳1/028?1/031分別與第四MAX4940芯片的PULSER_CN12?PULSER_CN15引腳依次相連；
[0049]本實施方式的EP2C5Q208C8N型FPGA與2片MAX4936芯片構(gòu)成的高壓收/發(fā)隔離開關(guān)電路的連接關(guān)系以及2片MAX4936芯片構(gòu)成的聞壓收/發(fā)隔尚開關(guān)電路內(nèi)部連接關(guān)系如圖3所示，F(xiàn)PGA的引腳1/032與第一 MAX4936芯片的TR_SW_LE引腳和第二 MAX4936芯片的TR_SW_LE引腳共同相連、引腳1/033與第一 MAX4936芯片的TR_SW_CLR引腳和第二MAX4936芯片的TR_SW_CLR引腳共同相連、引腳1/034與第一 MAX4936芯片的TR_SW_CLK引腳和第二 MAX4936芯片的TR_SW_CLK引腳共同相連、引腳1/035與第一 MAX4936芯片的TR_Sff_DIN相連；第一 MAX4936芯片的TR_SW_D0UT引腳和第二 MAX4936芯片的TR_SW_DIN弓丨腳相連；
[0050]本實施方式的EP2C5Q208C8N型FPGA與5片MAX4968芯片構(gòu)成的高壓多路復(fù)用開關(guān)電路的連接關(guān)系以及5片MAX4968芯片構(gòu)成的聞壓多路復(fù)用開關(guān)電路內(nèi)部連接關(guān)系如圖4所示，F(xiàn)PGA的引腳1/036與第一、第二、第三、第四、第五MAX4968芯片的MUX_LE引腳共同相連、引腳1/037與第一、第二、第三、第四、第五MAX4968芯片的MUX_CLR引腳共同相連、引腳1/038與第一、第二、第三、第四、第五MAX4968芯片的MUX_CLK引腳共同相連、引腳I/039與第一 MAX4968芯片的MUX_DIN引腳相連；第一 MAX4968芯片的MUX_D0UT引腳和第二MAX4968芯片的MUX_DIN引腳相連；第二 MAX4968芯片的MUX_D0UT引腳和第三MAX4968芯片的MUX_DIN引腳相連；第三MAX4968芯片的MUX_D0UT引腳和第四MAX4968芯片的MUX_DIN引腳相連；第四MAX4968芯片的MUX_D0UT引腳和第五MAX4968芯片的MUX_DIN引腳相連；
[0051]本實施方式的由4片MAX4940芯片構(gòu)成的高壓脈沖發(fā)生電路和由2片MAX4936芯片構(gòu)成的高壓收/發(fā)隔離開關(guān)電路的連接關(guān)系如圖5所示，高壓脈沖發(fā)生電路中的第一 MAX4940芯片的引腳HV_PULSE_0?HV_PULSE_3依次與高壓收/發(fā)隔離開關(guān)電路中的第一 MAX4968芯片的引腳HVI?HV4相連；第二 MAX4940芯片的引腳HV_PULSE_4?HV_PULSE_7依次與高壓收/發(fā)隔離開關(guān)電路中的第一 MAX4968芯片的引腳HV5?HV8相連；第三MAX4940芯片的引腳HV_PULSE_8?HV_PULSE_11依次與高壓收/發(fā)隔離開關(guān)電路中的第二 MAX4968芯片的引腳HVl?HV4相連；第四MAX4940芯片的引腳HV_PULSE_12?HV_PULSE_15依次與高壓收/發(fā)隔離開關(guān)電路中的第二 MAX4968芯片的引腳HV5?HV8相連；
[0052]本實施方式的由2片MAX4936芯片構(gòu)成的高壓收/發(fā)隔離開關(guān)電路和由5片MAX4968芯片構(gòu)成的聞壓多路復(fù)用開關(guān)電路的連接關(guān)系如圖6所不，聞壓收/發(fā)隔尚開關(guān)電路中的第一 MAX4936芯片的引腳HVMUX_IN_0與高壓多路復(fù)用開關(guān)電路中第一 MAX4968芯片的引腳SWOA?SW4A相連；高壓收/發(fā)隔離開關(guān)電路中的第一 MAX4936芯片的引腳HVMUX_IN_1與高壓多路復(fù)用開關(guān)電路中第一 MAX4968芯片的引腳SW5A?SW9A相連；高壓收/發(fā)隔離開關(guān)電路中的第一 MAX4936芯片的引腳HVMUX_IN_2與高壓多路復(fù)用開關(guān)電路中第一 MAX4968芯片的引腳SWlOA?SW14A相連；高壓收/發(fā)隔離開關(guān)電路中的第一 MAX4936芯片的引腳HVMUX_IN_3與高壓多路復(fù)用開關(guān)電路中第一 MAX4968芯片的引腳SW15A?SW3A相連；高壓收/發(fā)隔離開關(guān)電路中的第一 MAX4936芯片的引腳HVMUX_IN_4與高壓多路復(fù)用開關(guān)電路中第二 MAX4968芯片的引腳SW4A?SW8A相連；高壓收/發(fā)隔離開關(guān)電路中的第一 MAX4936芯片的引腳HVMUX_IN_5與高壓多路復(fù)用開關(guān)電路的中第二MAX4968芯片的引腳SW9A?SW13A相連；高壓收/發(fā)隔離開關(guān)電路中的第一 MAX4936芯片的引腳HVMUX_IN_6與高壓多路復(fù)用開關(guān)電路中第二 MAX4968芯片的引腳SW14A?SW15A、第三MAX4968芯片的引腳SWOA?W2A相連；高壓收/發(fā)隔離開關(guān)電路中的第一 MAX4936芯片的引腳HVMUX_IN_7與高壓多路復(fù)用開關(guān)電路中第三MAX4968芯片的引腳SW3A?SW7A相連；高壓收/發(fā)隔離開關(guān)電路中的第二 MAX4936芯片的引腳HVMUX_IN_8與高壓多路復(fù)用開關(guān)電路中第三MAX4968芯片的引腳SW8A?SW12A相連；高壓收/發(fā)隔離開關(guān)電路中的第二 MAX4936芯片的引腳HVMUX_IN_9與高壓多路復(fù)用開關(guān)電路中第三MAX4968芯片的引腳SW13A?SW15A、第四MAX4968芯片的引腳SWOA?SWlA相連；高壓收/發(fā)隔離開關(guān)電路中的第二 MAX4936芯片的引腳HVMUX_IN_10與高壓多路復(fù)用開關(guān)電路中第四MAX4968芯片的引腳SW2A?SW6A相連；高壓收/發(fā)隔離開關(guān)電路中的第二 MAX4936芯片的引腳HVMUX_IN_11與高壓多路復(fù)用開關(guān)電路中第四MAX4968芯片的引腳SW7A?SWllA相連；高壓收/發(fā)隔離開關(guān)電路中的第二 MAX4936芯片的引腳HVMUX_IN_12與高壓多路復(fù)用開關(guān)電路中第四MAX4968芯片的引腳SWl2A?SWl5A、第五MAX4968芯片的引腳SWOA相連；高壓收/發(fā)隔離開關(guān)電路中的第二 MAX4936芯片的引腳HVMUX_IN_13與高壓多路復(fù)用開關(guān)電路中第五MAX4968芯片的引腳SWlA?SW5A相連；高壓收/發(fā)隔離開關(guān)電路中的第二 MAX4936芯片的弓丨腳HVMUX_IN_14與高壓多路復(fù)用開關(guān)電路中第五MAX4968芯片的引腳SW6A?SWlOA相連；高壓收/發(fā)隔離開關(guān)電路中的第二 MAX4936芯片的引腳HVMUX_IN_15與高壓多路復(fù)用開關(guān)電路中第五MAX4968芯片的引腳SWllA?SW15A相連；
[0053]本實施方式的由5片MAX4968芯片構(gòu)成的高壓多路復(fù)用開關(guān)電路和凸陣探頭的連接關(guān)系如圖7所示，高壓多路復(fù)用開關(guān)電路中第一 MAX4968芯片的引腳SWOB?SW15B依次與凸陣探頭的弓 I 腳 PR0BE_0、PR0BE_16、PR0BE_32、PR0BE_48、PR0BE_64、PR0BE_1、PR0BE_17、PR0BE_33、PR0BE_49、PR0BE_65、PR0BE_2、PR0BE_18、PR0BE_34、PR0BE_50、PR0BE_66、PR0BE_3相連；高壓多路復(fù)用開關(guān)電路中的第二 MAX4968芯片的引腳SWOB?SW15B依次與凸陣探頭的弓 I 腳 PR0BE_19、PR0BE_35、PR0BE_51、PR0BE_67、PR0BE_4、PR0BE_20、PR0BE_36、PR0BE_52、PR0BE_68、PR0BE_5、PR0BE_21、PR0BE_37、PR0BE_53、PR0BE_69、PR0BE_6、PR0BE_22相連；高壓多路復(fù)用開關(guān)電路中的第三MAX4968芯片的引腳SWOB?SWl5B依次與凸陣探頭的弓 I 腳 PR0BE_38、PR0BE_54、PR0BE_70、PR0BE_7、PR0BE_23、PR0BE_39、PR0BE_55、PR0BE_71、PR0BE_8、PR0BE_24、PR0BE_40、PR0BE_56、PR0BE_72、PR0BE_9、PR0BE_25、PR0BE_41相連；高壓多路復(fù)用開關(guān)電路中的第四MAX4968芯片的引腳SWOB?SWl5B依次與凸陣探頭的引腳 PR0BE_57、PR0BE_73、PR0BE_10、PR0BE_26、PR0BE_42、PR0BE_58、PR0BE_74、PR0BE_11、PR0BE_27、PR0BE_43、PR0BE_59、PR0BE_75、PR0BE_12、PR0BE_28、PR0BE_44、PR0BE_60相連；高壓多路復(fù)用開關(guān)電路中的第五MAX4968芯片的引腳SWOB?SWl5B依次與凸陣探頭的弓 I 腳 PR0BE_76、PR0BE_13、PR0BE_29、PR0BE_45、PR0BE_61、PR0BE_77、PR0BE_14、PR0BE_30、PR0BE_46、PR0BE_62、PR0BE_78、PR0BE_15、PR0BE_31、PR0BE_47、PR0BE_63、PR0BE_79 相連；
[0054]采用本實施方式的連接凸陣探頭的B超發(fā)射接收系統(tǒng)發(fā)射聲波與接收回波的方法，如圖8所示，其包括如下步驟:
[0055]步驟1:初始化高壓收/發(fā)隔離開關(guān)電路；
[0056]EP2C5Q208C8N型FPGA通過SPI接口對2片采用菊花鏈?zhǔn)竭B接的高壓收/發(fā)隔離開關(guān)MAX4936芯片的通斷狀態(tài)、鉗位電流等進行初始化配置，仿真結(jié)果如圖9所示；
[0057]步驟2:第一次配置高壓多路復(fù)用開關(guān)電路；
[0058]EP2C5Q208C8N型FPGA通過SPI接口對5片采用菊花鏈?zhǔn)竭B接的高壓多路復(fù)用開關(guān)MAX4968芯片的通斷狀態(tài)進行第一次配置，使得高壓激勵信號可以通過特定的16個開關(guān)通道，作用在凸陣探頭的前16號陣元，仿真結(jié)果如圖10所示；示波器測試的配置信號波形如圖11所示；
[0059]步驟3:EP2C5Q208C8N型FPGA發(fā)出16路低壓脈沖激勵信號并傳至高壓脈沖發(fā)生電路；
[0060]在FPGA內(nèi)部,通過使用原圖輸入方式和Verilog語言編程方式,產(chǎn)生一組16路脈沖激勵信號，每一路脈沖激勵信號分別由一個P型脈沖和一個N型脈沖組成；脈沖激勵信號頻率為3.5MHz，死區(qū)等待時間約為30ns ;仿真結(jié)果如圖10所示；
[0061]步驟4:根據(jù)接收的低壓脈沖激勵信號，高壓脈沖發(fā)生電路產(chǎn)生16路高壓脈沖信號;
[0062]步驟3產(chǎn)生的低壓脈沖激勵信號輸入高壓脈沖發(fā)生電路后，產(chǎn)生相對應(yīng)的高壓、高頻雙極性脈沖輸出；示波器測出的一路高壓脈沖信號如圖12所示；
[0063]步驟5:步驟4產(chǎn)生的16路高壓脈沖信號通過高壓收/發(fā)隔離開關(guān)電路和高壓多路復(fù)用開關(guān)電路作用在凸陣探頭的第一組子陣；
[0064]凸陣探頭共有80個陣元，以相鄰的16個陣元組成一組子陣，共65組子陣；
[0065]步驟6:凸陣探頭的第一組子陣中的16個陣元受到激勵后發(fā)出一束聲波；
[0066]步驟7:步驟6發(fā)射的聲波經(jīng)過被測物體的反射產(chǎn)生回波信號；
[0067]根據(jù)被測物體的不同，聲波會在被測物體的表面產(chǎn)生多次回波，例如圖13所示的回波信號。
[0068]步驟8:凸陣探頭將接收的回波轉(zhuǎn)換成電信號；
[0069]步驟9:回波信號經(jīng)過高壓多路復(fù)用開關(guān)電路和高壓收/發(fā)隔離開關(guān)電路，高壓信號被隔離，低壓的有用的信號傳至回波處理電路；
[0070]本實施方式的回波處理電路，包括AFE5805EVM和TSW1250FPGA，首先AFE對接收到的回波信號進行低噪聲放大，以提高回波信號的信噪比；經(jīng)過抗混疊濾波后被高速AD采集量化為數(shù)字信號并通過高速LVDS接口將數(shù)字信號傳送至FPGA中進行回波信號預(yù)處理。
[0071]步驟10:按照步驟2至步驟9的方法，依次重復(fù)執(zhí)行步驟2至步驟9，依次完成凸陣探頭的第2組、第3組、直至第65組子陣的聲波發(fā)射。
【權(quán)利要求】
1.一種連接凸陣探頭的便攜式B超發(fā)射接收系統(tǒng)，其特征在于:該系統(tǒng)包括:FPGA、高壓脈沖發(fā)生電路、高壓收/發(fā)隔離開關(guān)電路和高壓多路復(fù)用開關(guān)電路，回波處理電路，凸陣探頭; 所述FPGA同時與高壓脈沖發(fā)生器、高壓收/發(fā)隔離開關(guān)電路和高壓多路復(fù)用開關(guān)電路相連接；所述高壓脈沖發(fā)生電路與高壓收/發(fā)隔離開關(guān)電路相連接，所述高壓收/發(fā)隔離開關(guān)電路同時與聞壓多路復(fù)用開關(guān)電路和回波處理電路相連接；所述聞壓多路復(fù)用開關(guān)電路連接凸陣探頭； 所述高壓脈沖發(fā)生電路，用于從FPGA接收一定路數(shù)的低壓脈沖激勵信號、將該信號轉(zhuǎn)換成能夠激勵凸陣探頭發(fā)射聲波的相應(yīng)路數(shù)的高壓脈沖信號、將該高壓脈沖信號傳至高壓收/發(fā)隔離開關(guān)電路； 所述高壓收/發(fā)隔離開關(guān)電路，包括多個高壓收/發(fā)隔離開關(guān)，用于將接收的高壓脈沖信號從高壓發(fā)送通道傳至高壓多路復(fù)用開關(guān)電路、將接收的回波信號從低壓接收通道傳至回波處理電路；所述高壓收/發(fā)隔離開關(guān)用于隔離低壓信號流通所用的低壓接收通道和高壓信號流通所用的高壓發(fā)送通道； 所述高壓多路復(fù)用開關(guān)電路，包括多個高壓開關(guān)，用于通過切換各個高壓開關(guān)的通斷狀態(tài)，依次將接收到的一定路數(shù)的高壓脈沖信號作用在凸陣探頭陣元的各組子陣上，依次激勵凸陣探頭陣元的各組子陣發(fā)射所需的聲波束；所述各組子陣為凸陣探頭的陣元中相鄰的與該高壓脈沖信號的路數(shù)相同個數(shù)的陣元的組合；與聲波束對應(yīng)的回波信號依次通過相應(yīng)的高壓開關(guān)傳至高壓收/發(fā)隔離開關(guān)電路。
2.根據(jù)權(quán)利要求1所述的連接凸陣探頭的便攜式B超發(fā)射接收系統(tǒng)，其特征在于:所述FPGA，包括:脈沖激勵信號發(fā)射控制模塊、高壓收/發(fā)隔離開關(guān)初始化配置模塊和高壓多路復(fù)用開關(guān)切換控制模塊； 所述脈沖激勵信號發(fā)射控制模塊，用于產(chǎn)生所需的低壓脈沖激勵信號，并將該信號傳至高壓脈沖發(fā)生電路； 所述高壓收/發(fā)隔離開關(guān)初始化配置模塊，用于配置高壓收/發(fā)隔離開關(guān)的通斷狀態(tài)、鉗位電流； 所述高壓多路復(fù)用開關(guān)切換控制模塊，用于控制高壓多路復(fù)用開關(guān)電路中多個高壓開關(guān)的通斷狀態(tài)。
3.采用權(quán)利要求1所述的連接凸陣探頭的便攜式B超發(fā)射接收系統(tǒng)發(fā)射聲波與接收回波的方法，其特征在于:包括如下步驟: 步驟1:初始化高壓收/發(fā)隔離開關(guān)電路； 步驟2:配置高壓多路復(fù)用開關(guān)電路； 將高壓多路復(fù)用開關(guān)電路中，所需的高壓開關(guān)均配置為導(dǎo)通狀態(tài)； 步驟3 =FPGA發(fā)出η路低壓脈沖激勵信號并傳至高壓脈沖發(fā)生電路； 步驟4:根據(jù)接收的低壓脈沖激勵信號，高壓脈沖發(fā)生電路產(chǎn)生η路高壓脈沖信號；步驟5:步驟4產(chǎn)生的η路高壓脈沖信號通過高壓收/發(fā)隔離開關(guān)電路和高壓多路復(fù)用開關(guān)電路作用在凸陣探頭陣元的一組子陣上； 凸陣探頭共有m個陣元，以相鄰的η個陣元組成一組子陣，則共有m-n+1組子陣； 步驟6:步驟5所述的凸陣探頭陣元的一組子陣受到激勵后發(fā)出一束聲波； 步驟7:步驟6發(fā)射的聲波束經(jīng)過被測物體的反射產(chǎn)生回波； 步驟8:凸陣探頭將接收的回波轉(zhuǎn)換成電信號，即回波信號； 步驟9:回波信號經(jīng)過高壓多路復(fù)用開關(guān)電路和高壓收/發(fā)隔離開關(guān)電路，傳至回波處理電路； 步驟10:按照步驟2至步驟9的方法，依次重復(fù)執(zhí)行步驟2至步驟9，依次完成凸陣探頭陣元的各組子陣的聲波發(fā)射與相應(yīng)的回波接收。
【文檔編號】A61B8/00GK104337548SQ201410604081
【公開日】2015年2月11日 申請日期:2014年10月31日 優(yōu)先權(quán)日:2014年10月31日
【發(fā)明者】張石, 阮宇航, 孫東征, 毛萍, 殷立磊, 張瀟予, 陳鈺文 申請人:東北大學(xué)