技術(shù)總結(jié)
一種處理器的硬件循環(huán)處理系統(tǒng)和方法，通過(guò)在原有的取指單元中增加循環(huán)緩存，將對(duì)應(yīng)循環(huán)體中的前N條指令通過(guò)循環(huán)緩存直接輸出至后續(xù)的譯碼單元，消除循環(huán)處理過(guò)程中，每次從循環(huán)體最后一條指令跳轉(zhuǎn)至循環(huán)體第一條指令時(shí)，由于程序存儲(chǔ)器讀出數(shù)據(jù)的延時(shí)而造成的額外的等待周期，從而實(shí)現(xiàn)硬件循環(huán)的零延時(shí)跳轉(zhuǎn)。本發(fā)明所述方法設(shè)計(jì)簡(jiǎn)單，在原有系統(tǒng)中僅僅需要增加一個(gè)硬件的循環(huán)緩存和對(duì)應(yīng)的選擇模塊，便可實(shí)現(xiàn)硬件循環(huán)的零延時(shí)跳轉(zhuǎn)。另外，本方法還能夠減少取指單元對(duì)程序存儲(chǔ)器的訪問(wèn)，從而降低處理器的功耗。

技術(shù)研發(fā)人員：李煒;陶建平;韓景通
受保護(hù)的技術(shù)使用者：江蘇宏云技術(shù)有限公司
文檔號(hào)碼：201611021587
技術(shù)研發(fā)日：2016.11.21
技術(shù)公布日：2017.05.31