本發(fā)明涉及醫(yī)療設備領域，尤其是涉及一種數(shù)據(jù)采集方法及裝置。

背景技術：

計算機斷層掃描(英文：computedtomography，簡稱：ct)是利用x射線等掃描射線對人體等掃描對象的斷層進行掃描。由于人體等掃描對象的疏密程度不同，因此對x射線等掃描射線的穿透率不同，通過接收穿透掃描對象的x射線等掃描射線，并轉(zhuǎn)換成電信號后經(jīng)過計算機處理，能夠重建出斷層圖像。

圖1為一種常見的ct設備，包括用于放置掃描對象的檢查床20，以及可環(huán)繞檢查床10旋轉(zhuǎn)的掃描主機20。其中，在可旋轉(zhuǎn)的掃描主機10中，通常包括數(shù)據(jù)采集裝置，實現(xiàn)對穿透掃描對象的掃描射線進行采集。

目前，一種數(shù)據(jù)采集裝置包括檢測器陣列，數(shù)據(jù)采集系統(tǒng)(英文：dataacquisitionsystem，簡稱：das)電路，以及后端處理器。其中，檢測器陣列用于將穿透過掃描對象的掃描射線轉(zhuǎn)換成模擬信號，并將模擬信號輸出至das電路，das電路中包括模數(shù)轉(zhuǎn)換器和前端處理器，模數(shù)轉(zhuǎn)換器對接收到的模擬信號進行模數(shù)轉(zhuǎn)換以生成原始數(shù)據(jù)，前端處理器將生成的原始數(shù)據(jù)通過傳輸線直接輸出至后端處理器。

在上述數(shù)據(jù)采集裝置中，為了保證重建的斷層圖像的成像連續(xù)性，并且提高數(shù)據(jù)采集速度從而減少檢查時間，前端處理器和后端處理器之間的傳輸線上的傳輸速率通常較高，因此對傳輸線的傳輸帶寬提出了很高的要求，直接影響了ct設備的可靠性。為了滿足傳輸線的傳輸帶寬要求，一種方式是采用傳輸帶寬要求較高的高頻電纜作為傳輸線，然而這種方式不僅占用布線空間，而且增加了成本。另一種方式是增加傳輸線的數(shù)量，因此需要前端處理器和后端處理器具有更多的輸入輸出管腳，導致成本較高。

技術實現(xiàn)要素：

本發(fā)明解決的技術問題在于提供一種數(shù)據(jù)采集方法及裝置，以實現(xiàn)利用ct設備采集原始數(shù)據(jù)時，能夠滿足前端處理器和后端處理器之間的傳輸帶寬的要求，減少占用的布線空間，并且降低成本。

為此，本發(fā)明解決技術問題的技術方案是：

本發(fā)明實施例提供了一種數(shù)據(jù)采集方法，用于數(shù)據(jù)采集裝置中，所述數(shù)據(jù)采集裝置包括：檢測器陣列、模數(shù)轉(zhuǎn)換器、前端處理器和后端處理器，所述前端處理器和所述后端處理器之間通過傳輸線連接；所述方法包括：

檢測器陣列將穿透掃描對象的掃描射線轉(zhuǎn)換成模擬信號，并將所述模擬信號輸出至模數(shù)轉(zhuǎn)換器；

所述模數(shù)轉(zhuǎn)換器對所述模擬信號進行模數(shù)轉(zhuǎn)換以生成原始數(shù)據(jù)，并將所述原始數(shù)據(jù)輸出至前端處理器；

所述前端處理器對所述原始數(shù)據(jù)進行對數(shù)壓縮，并通過傳輸線將對數(shù)壓縮的原始數(shù)據(jù)傳輸至后端處理器。

可選的，所述前端處理器包括具有存儲器的現(xiàn)場可編程門陣列fpga，所述存儲器中存儲有對數(shù)表；

所述前端處理器對所述原始數(shù)據(jù)進行對數(shù)壓縮，包括：

所述fpga通過查詢存儲的所述對數(shù)表，對所述原始數(shù)據(jù)進行對數(shù)壓縮。

可選的，所述數(shù)據(jù)采集裝置包括：n個檢測器陣列、與n個檢測器陣列對應設置的n個數(shù)據(jù)采集系統(tǒng)das電路和一個后端處理器；每個das電路包括模數(shù)轉(zhuǎn)換器和前端處理器，n大于1；

所述方法還包括：

所述后端處理器同步接收并鎖存所述n個das電路中的前端處理器傳輸?shù)膶?shù)壓縮的原始數(shù)據(jù)。

可選的，所述前端處理器中包括現(xiàn)場可編程門陣列fpga，各個前端處理器中的fpga的配置方程相同。

可選的，所述前端處理器通過傳輸線將對數(shù)壓縮的原始數(shù)據(jù)傳輸至后端處理器，包括：

所述前端處理器通過多根柔性電纜或者含柔性部分的電路板，將對數(shù)壓縮的原始數(shù)據(jù)傳輸至后端處理器。

可選的，所述方法還包括：

所述后端處理器將所述對數(shù)壓縮的原始數(shù)據(jù)，輸出至計算機進行圖像重建。

本發(fā)明實施例提供了一種數(shù)據(jù)采集裝置，包括：檢測器陣列、模數(shù)轉(zhuǎn)換器、前端處理器和后端處理器，所述前端處理器和所述后端處理器之間通過傳輸線連接；

所述檢測器陣列，用于將穿透掃描對象的掃描射線轉(zhuǎn)換成模擬信號，并將所述模擬信號輸出至模數(shù)轉(zhuǎn)換器；

所述模數(shù)轉(zhuǎn)換器，用于對所述模擬信號進行模數(shù)轉(zhuǎn)換以生成原始數(shù)據(jù)，并將所述原始數(shù)據(jù)輸出至前端處理器；

所述前端處理器，用于對所述原始數(shù)據(jù)進行對數(shù)壓縮，并通過傳輸線將對數(shù)壓縮的原始數(shù)據(jù)傳輸至后端處理器。

可選的，所述前端處理器包括具有存儲器的現(xiàn)場可編程門陣列fpga，所述存儲器中存儲有對數(shù)表；

所述fpga用于通過查詢存儲的所述對數(shù)表，對所述原始數(shù)據(jù)進行對數(shù)壓縮。

可選的，所述數(shù)據(jù)采集裝置包括：n個檢測器陣列、與n個檢測器陣列對應設置的n個數(shù)據(jù)采集系統(tǒng)das電路和一個后端處理器；每個das電路包括模數(shù)轉(zhuǎn)換器和前端處理器，n大于1；

所述后端處理器，用于同步接收并鎖存所述n個das電路中的前端處理器傳輸?shù)膶?shù)壓縮的原始數(shù)據(jù)。

可選的，所述前端處理器中包括現(xiàn)場可編程門陣列fpga，各個前端處理器中的fpga的配置方程相同。

可選的，通過傳輸線將對數(shù)壓縮的原始數(shù)據(jù)傳輸至后端處理器時，所述前端處理器具體用于，通過多根柔性電纜或者含柔性部分的電路板，將對數(shù)壓縮的原始數(shù)據(jù)傳輸至后端處理器。

可選的，所述后端處理器，用于將所述對數(shù)壓縮的原始數(shù)據(jù)，輸出至計算機進行圖像重建。

通過上述技術方案可知，本發(fā)明實施例中，檢測器陣列將穿透掃描對象的掃描射線轉(zhuǎn)換成模擬信號，并將所述模擬信號輸出至模數(shù)轉(zhuǎn)換器，所述模數(shù)轉(zhuǎn)換器對所述模擬信號進行模數(shù)轉(zhuǎn)換以生成原始數(shù)據(jù)，并將所述原始數(shù)據(jù)輸出至前端處理器，所述前端處理器對所述原始數(shù)據(jù)進行對數(shù)壓縮，并通過傳輸線將對數(shù)壓縮的原始數(shù)據(jù)傳輸至后端處理器。可見，本發(fā)明實施例中的前端處理器不再將原始數(shù)據(jù)直接傳輸至后端處理器，而是由前端處理器對原始數(shù)據(jù)進行對數(shù)壓縮之后再傳輸至后端處理器，由于對數(shù)壓縮是對圖像重建所需數(shù)據(jù)進行數(shù)據(jù)采集時，所必不可少的數(shù)據(jù)處理操作，因此本發(fā)明實施例不僅沒有增加新的數(shù)據(jù)處理操作，而且能夠減少了前端處理器與后端處理器之間的傳輸線上的傳輸速率，從而降低了對傳輸帶寬的要求。因此本發(fā)明實施例無需傳輸帶寬要求較高的高頻電纜的同時也無需增加傳輸線的數(shù)量，從而不僅減少占用的布線空間，并且降低成本。此外，對于后端處理器來說，由于與前端處理器之間的傳輸速率降低，能夠更加有利于降低后端處理器的設計復雜度。

附圖說明

為了更清楚地說明本發(fā)明實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，還可以根據(jù)這些附圖獲得其它的附圖。

圖1為一種ct設備的結(jié)構(gòu)示意圖；

圖2為本發(fā)明實施例提供的一種方法實施例的流程示意圖；

圖3為本發(fā)明實施例提供的一種裝置實施例的結(jié)構(gòu)示意圖；

圖4為本發(fā)明實施例提供的另一種方法實施例的流程示意圖；

圖5為本發(fā)明實施例提供的另一種裝置實施例的結(jié)構(gòu)示意圖。

具體實施方式

一種用于ct設備的數(shù)據(jù)采集裝置包括至少一個檢測器陣列，與至少一個檢測器陣列對應設置的至少一個das電路，以及一個后端處理器。其中，每個das電路中包括模數(shù)(ad)轉(zhuǎn)換器和前端處理器，每個模數(shù)轉(zhuǎn)換器分別與對應的檢測器陣列相連，每個前端處理器和后端處理器之間都獨立設置一組用于傳輸數(shù)據(jù)的傳輸線。

上述數(shù)據(jù)采集裝置的采集過程如下：球管射出成錐形的x射線等掃描射線后，掃描射線穿透人體等掃描對象，被每個檢測器陣列所接收，每個檢測器陣列將接收的掃描射線轉(zhuǎn)換成模擬信號，將模擬信號輸出至對應設置的das電路，每個das電路中的模數(shù)轉(zhuǎn)換器對接收到的模擬信號進行模數(shù)轉(zhuǎn)換以生成原始數(shù)據(jù)，前端處理器將生成的原始數(shù)據(jù)通過傳輸線傳輸至后端處理器。

目前，每個檢測器陣列通常包括多排檢測器，一方面可以在一個旋轉(zhuǎn)周期內(nèi)同時采集多個斷層的原始數(shù)據(jù)，從而保證了重建的斷層圖像的成像連續(xù)性，對心臟等運動物體進行檢查時能夠有效地避免運動偽影；另一方面還提高了數(shù)據(jù)采集速度從而減少檢查時間，減少對人體的輻射。

然而，這種多排檢測器陣列會使得前端處理器與后端處理器之間的傳輸線上的傳輸速率較高。例如，目前檢測器陣列通常能夠達到256排或者512排檢測器，每排有16個通道，每個前端處理器與后端處理器之間的傳輸線上的傳輸速率能夠達到800兆位/秒。較高的傳輸速率對傳輸線的傳輸帶寬提出了很高的要求，傳輸帶寬的裕量程度直接影響了ct設備的可靠性。并且，由于前端處理器與后端處理器之間的傳輸線可以包括電纜，在電纜的兩端由連接器提供電連接，而電纜和連接器之間的阻抗差異會造成傳輸數(shù)據(jù)的反射，導致傳輸線的傳輸帶寬被限制。

為了滿足傳輸線的傳輸帶寬要求，一種方式是采用傳輸帶寬要求較高的高頻電纜作為傳輸線，然而這種方式需要保證電纜和連接器之間的阻抗基本一致，每個前端處理器和后端處理器都需要采用一組獨立的高頻電纜，不僅占用寶貴的布線空間，而且增加了成本。另一種方式是增加傳輸線的數(shù)量，然而這就需要前端處理器和后端處理器具有更多的輸入/輸出管腳，導致成本較高，例如包括45個前端處理器時，每個前端處理器和后端處理器之間都增加一組差分信號線，就需要后端處理器增加90個輸入/輸出管腳，這對于后端處理器來說不僅造成較高的管腳開銷，甚至需要多個處理芯片來滿足這種管腳的要求。

本發(fā)明實施例解決的技術問題在于提供一種數(shù)據(jù)采集方法及裝置，以實現(xiàn)利用ct設備采集原始數(shù)據(jù)時，能夠滿足前端處理器和后端處理器之間的傳輸帶寬的要求，減少占用的布線空間，并且降低成本。

為了使本技術領域的人員更好地理解本發(fā)明中的技術方案，下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都應當屬于本發(fā)明保護的范圍。

請參閱圖2，本發(fā)明實施例提供了數(shù)據(jù)采集方法的一種方法實施例。

本實施例用于數(shù)據(jù)采集裝置中，所述數(shù)據(jù)采集裝置位于ct設備中，具體包括：至少一個檢測器陣列、至少一個模數(shù)轉(zhuǎn)換器、至少一個前端處理器和一個后端處理器。

例如圖3示出了數(shù)據(jù)采集裝置的一種具體結(jié)構(gòu)，包括n個檢測器陣列：檢測器陣列311、檢測器陣列312、檢測器陣列313、…、檢測器陣列31n，n個模數(shù)轉(zhuǎn)換器：模數(shù)轉(zhuǎn)換器321、模數(shù)轉(zhuǎn)換器322、模數(shù)轉(zhuǎn)換器323、…、模數(shù)轉(zhuǎn)換器32n，n個前端處理器：前端處理器331、前端處理器332、前端處理器333、…、前端處理器33n，以及一個后端處理器34，n大于1。其中，n個檢測器陣列、n個模數(shù)轉(zhuǎn)換器和n個前端處理器一一對應設置，例如，檢測器陣列311、模數(shù)轉(zhuǎn)換器321和前端處理器331對應設置，也就是說檢測器陣列311與模數(shù)轉(zhuǎn)換器321相連，模數(shù)轉(zhuǎn)換器321與前端處理器331相連。每個前端處理器和后端處理器34之間都獨立設置一組用于傳輸數(shù)據(jù)的傳輸線。

本實施例的所述方法包括：

s201:檢測器陣列將穿透掃描對象的掃描射線轉(zhuǎn)換成模擬信號，并將所述模擬信號輸出至模數(shù)轉(zhuǎn)換器。

當球管射出成錐形的x射線等掃描射線后，掃描射線穿透人體等掃描對象，被每個檢測器陣列所接收，每個檢測器陣列將接收的掃描射線轉(zhuǎn)換成模擬信號并輸出至模數(shù)轉(zhuǎn)換器進行模數(shù)轉(zhuǎn)換。

其中，數(shù)據(jù)采集裝置包括n個檢測器陣列時，n個檢測器陣列中的每個檢測器陣列分別將接收到的掃描射線轉(zhuǎn)換成模擬信號，并將模擬信號輸出至與該檢測器陣列對應設置的模數(shù)轉(zhuǎn)換器，n大于1。例如圖3中，檢測器陣列311將轉(zhuǎn)換成的模擬信號輸出至與檢測器陣列311相連的模數(shù)轉(zhuǎn)換器321。

s202:模數(shù)轉(zhuǎn)換器對所述模擬信號進行模數(shù)轉(zhuǎn)換以生成原始數(shù)據(jù)，并將所述原始數(shù)據(jù)輸出至前端處理器。

模數(shù)轉(zhuǎn)換器對模擬信號進行模數(shù)轉(zhuǎn)換后能夠獲得數(shù)字信號，該數(shù)字信號即生成的原始數(shù)據(jù)。

其中，數(shù)據(jù)采集裝置包括n個模數(shù)轉(zhuǎn)換器時，n個模數(shù)轉(zhuǎn)換器中的每個模數(shù)轉(zhuǎn)換器分別對接收到的模擬信號進行模數(shù)轉(zhuǎn)換以生成原始數(shù)據(jù)，并將生成的原始數(shù)據(jù)輸出至與該模數(shù)轉(zhuǎn)換器對應設置的前端處理器，n大于1。例如圖3中，模數(shù)轉(zhuǎn)換器321將生成的原始數(shù)據(jù)輸出至與模數(shù)轉(zhuǎn)換器321相連的前端處理器331。

s203:前端處理器對所述原始數(shù)據(jù)進行對數(shù)壓縮，并通過傳輸線將對數(shù)壓縮的原始數(shù)據(jù)傳輸至后端處理器。

在本發(fā)明實施例中，所述后端處理器接收到對數(shù)壓縮的原始數(shù)據(jù)之后，可以將所述對數(shù)壓縮的原始數(shù)據(jù)輸出至計算機進行圖像重建，獲得重建的斷層圖像。

數(shù)據(jù)采集裝置包括n個前端處理器時，n個前端處理器中的每個前端處理器分別對接收到的原始數(shù)據(jù)進行對數(shù)壓縮，并通過與后端處理器之間的傳輸線將對數(shù)壓縮的原始數(shù)據(jù)傳輸至后端處理器。例如圖3中，前端處理器331對接收到的原始數(shù)據(jù)進行對數(shù)壓縮，并通過前端處理器331與后端處理器34之間的傳輸線將對數(shù)壓縮的原始數(shù)據(jù)傳輸至后端處理器34。其中，后端處理器可以同步接收并鎖存n個前端處理器傳輸?shù)膶?shù)壓縮的原始數(shù)據(jù)。

其中，對數(shù)壓縮指的是利用對數(shù)函數(shù)，對原始數(shù)據(jù)進行取對數(shù)處理。實際上，對數(shù)壓縮是對圖像重建所需數(shù)據(jù)進行數(shù)據(jù)采集時，所必不可少的數(shù)據(jù)處理操作，通常由后端處理器執(zhí)行。而本發(fā)明實施例中，由前端處理器執(zhí)行對數(shù)壓縮后再進行數(shù)據(jù)傳輸，不僅沒有增加新的數(shù)據(jù)處理操作，而且能夠較大程度地減少了前端處理器與后端處理器之間傳輸?shù)臄?shù)據(jù)量，從而減少了前端處理器與后端處理器之間的傳輸線上的傳輸速率。舉例說明，假設對數(shù)壓縮之前每組原始數(shù)據(jù)的數(shù)據(jù)量為24位，傳輸速率為800兆位/秒，經(jīng)過對數(shù)壓縮后原始數(shù)據(jù)的數(shù)據(jù)量減少為16位，單位時間內(nèi)傳輸?shù)臄?shù)據(jù)量減少了1/3，因此傳輸速率也降低至不到600兆位/秒。

通過上述技術方案可知，本發(fā)明實施例中，前端處理器不再將原始數(shù)據(jù)直接傳輸至后端處理器，而是由前端處理器對原始數(shù)據(jù)進行對數(shù)壓縮之后再傳輸至后端處理器，由于對數(shù)壓縮是對圖像重建所需數(shù)據(jù)進行數(shù)據(jù)采集時，所必不可少的數(shù)據(jù)處理操作，因此本發(fā)明實施例不僅沒有增加新的數(shù)據(jù)處理操作，而且能夠減少了前端處理器與后端處理器之間的傳輸線上的傳輸速率，從而降低了對傳輸帶寬的要求，因此本發(fā)明實施例無需傳輸帶寬要求較高的高頻電纜的同時也無需增加傳輸線的數(shù)量，從而不僅減少占用的布線空間，并且降低成本。而且，對于后端處理器來說，由于與前端處理器之間的傳輸速率降低，能夠更加有利于降低后端處理器的設計復雜度。

在本發(fā)明實施例中，由于端口的出口方向、硬件的物理位置等原因，可能會導致前端處理器和后端處理器之間連接困難。因此為了實現(xiàn)方便配接，前端處理器可以通過多根柔性電纜或者含柔性部分的電路板，將對數(shù)壓縮的原始數(shù)據(jù)傳輸至后端處理器。

在本發(fā)明實施例中，前端處理器和后端處理器均可以通過現(xiàn)場可編程門陣列(英文：field－programmablegatearray，簡稱：fpga)實現(xiàn)。下面通過一個具體實施例加以說明。

請參閱圖4，本發(fā)明實施例提供了數(shù)據(jù)采集方法的另一種方法實施例。本實施例可以用于如圖5所示的數(shù)據(jù)采集裝置中。其中，該數(shù)據(jù)采集裝置位于ct設備中，具體可以位于ct設備中可環(huán)繞旋轉(zhuǎn)的治療主機中。該數(shù)據(jù)采集裝置包括n個檢測器陣列：檢測器陣列511、檢測器陣列512、檢測器陣列513、…、檢測器陣列51n，與n個檢測器陣列對應設置的n個數(shù)據(jù)采集系統(tǒng)das電路：das電路521、das電路522、das電路523、…、das電路52n，和一個后端處理器53，n大于1。每個das電路包括一個模數(shù)(ad)轉(zhuǎn)換器和一個fpga，后端處理器53包括fpga531和時鐘發(fā)生器532。每個das電路中的ad轉(zhuǎn)換器分別與對應的檢測器陣列相連，每個das電路中的fpga和fpga531之間都獨立設置一組用于傳輸數(shù)據(jù)的傳輸線。

本實施例的所述方法包括：

s401:每個檢測器陣列分別將穿透過掃描對象的掃描射線轉(zhuǎn)換成模擬信號，并將所述模擬信號輸出至與該檢測器陣列對應設置的das電路中的ad轉(zhuǎn)換器。

在本發(fā)明實施例中，可以通過球管射出成錐形的x射線等掃描射線后，掃描射線穿透人體等掃描對象，被每個檢測器陣列所接收。每個檢測器陣列可以包括多排檢測器，例如包括256排或者512排檢測器，每排有16個通道。

具體地，檢測器陣列511將檢測器陣列511接收到的掃描射線轉(zhuǎn)換成模擬信號，并將該模擬信號輸出至das電路521中的ad轉(zhuǎn)換器，檢測器陣列512將檢測器陣列512接收到的掃描射線轉(zhuǎn)換成模擬信號，并將該模擬信號輸出至das電路522中的ad轉(zhuǎn)換器,…，依次類推。

s402：每個das電路中的ad轉(zhuǎn)換器分別對接收到的模擬信號進行模數(shù)轉(zhuǎn)換以生成原始數(shù)據(jù)，并將生成的原始數(shù)據(jù)分別輸出至該das電路中的fpga。

具體地，das電路521中的ad轉(zhuǎn)換器對接收到的模擬信號進行模數(shù)轉(zhuǎn)換以生成原始數(shù)據(jù)，并將生成的原始數(shù)據(jù)輸出至該das電路521中的fpga，das電路522中的ad轉(zhuǎn)換器對接收到的模擬信號進行模數(shù)轉(zhuǎn)換以生成原始數(shù)據(jù)，并將生成的原始數(shù)據(jù)輸出至該das電路522中的fpga,…，依次類推。

s403:每個das電路中的fpga對接收到的原始數(shù)據(jù)進行對數(shù)壓縮，并通過與fpga531之間的傳輸線將對數(shù)壓縮的原始數(shù)據(jù)傳輸至fpga531。

具體地，das電路521中的fpga對接收到的原始數(shù)據(jù)進行對數(shù)壓縮，并通過das電路521與fpga531之間獨立設置的傳輸線將經(jīng)對數(shù)壓縮的原始數(shù)據(jù)傳輸至fpga531，das電路522中的fpga對接收到的原始數(shù)據(jù)進行對數(shù)壓縮，并通過das電路522與fpga531之間獨立設置的傳輸線將經(jīng)對數(shù)壓縮的原始數(shù)據(jù)傳輸至fpga531，…，依次類推。

其中，每個das電路中的fpga可以為具有存儲器的fpga，并且在fpga的存儲器中存儲有對數(shù)表，每個das電路中的fpga可以通過查詢存儲的對數(shù)表，對接收到的原始數(shù)據(jù)進行對數(shù)壓縮。

s404：fpga531同步接收并鎖存n個das電路中的fpga分別傳輸?shù)慕?jīng)對數(shù)壓縮的原始數(shù)據(jù)。

其中，fpga531可以利用時鐘發(fā)生器532提供的時鐘信號，在時鐘信號的邊沿處鎖存接收到的對數(shù)壓縮的原始數(shù)據(jù)。在鎖存對數(shù)壓縮的原始數(shù)據(jù)之后，fpga531還可以將鎖存的數(shù)據(jù)傳輸至計算機進行圖像重建，以獲得重建的斷層圖像。

本發(fā)明實施例中，由于每個das電路中的fpga執(zhí)行的操作相同，因此為了避免對多個fpga分別進行設計，降低電路設計復雜度，可以使得每個das電路中的fpga所設置的配置方程相同。

在本實施例中，為了保證能夠正確接收多個das電路分別發(fā)送的對數(shù)壓縮的原始數(shù)據(jù)，在時鐘信號的邊沿處所有數(shù)據(jù)都必須處于穩(wěn)定狀態(tài)。如果傳輸速率較高，則對das電路與后端處理器之間的傳輸線的布線長度，布線規(guī)律一致性，以及后端處理器的電路制作工藝都提出了較高的要求。而本發(fā)明實施例中，由多個das電路中的fpga分別進行對數(shù)壓縮，降低了das電路與后端處理器的傳輸帶寬。舉例說明，假設對數(shù)壓縮之前每組原始數(shù)據(jù)的數(shù)據(jù)量為24位，傳輸速率為800兆位/秒，經(jīng)過對數(shù)壓縮后數(shù)據(jù)量減少為16位，單位時間內(nèi)傳輸?shù)臄?shù)據(jù)量減少了1/3，因此傳輸速率也降低至不到600兆位/秒，從而無需使用800兆位/秒的帶寬要求的高頻電纜作為傳輸線，而只需使用能夠滿足600兆位/秒的帶寬要求的高頻電纜，從而不僅減少占用的布線空間，并且降低了成本。

對應上述方法實施例，本發(fā)明實施例還提供了對應的裝置實施例，下面具體說明。

本發(fā)明實施例提供了一種數(shù)據(jù)采集裝置，包括：檢測器陣列、模數(shù)轉(zhuǎn)換器、前端處理器和后端處理器，所述前端處理器和所述后端處理器之間通過傳輸線連接。

所述檢測器陣列，用于將穿透掃描對象的掃描射線轉(zhuǎn)換成模擬信號，并將所述模擬信號輸出至模數(shù)轉(zhuǎn)換器；

所述模數(shù)轉(zhuǎn)換器，用于對所述模擬信號進行模數(shù)轉(zhuǎn)換以生成原始數(shù)據(jù)，并將所述原始數(shù)據(jù)輸出至前端處理器；

所述前端處理器，用于對所述原始數(shù)據(jù)進行對數(shù)壓縮，并通過傳輸線將對數(shù)壓縮的原始數(shù)據(jù)傳輸至后端處理器。

例如圖3示出了數(shù)據(jù)采集裝置的一種具體結(jié)構(gòu)，包括n個檢測器陣列：檢測器陣列311、檢測器陣列312、檢測器陣列313、…、檢測器陣列31n，n個模數(shù)轉(zhuǎn)換器：模數(shù)轉(zhuǎn)換器321、模數(shù)轉(zhuǎn)換器322、模數(shù)轉(zhuǎn)換器323、…、模數(shù)轉(zhuǎn)換器32n，n個前端處理器：前端處理器331、前端處理器332、前端處理器333、…、前端處理器33n，以及一個后端處理器34，n大于1。其中，n個檢測器陣列、n個模數(shù)轉(zhuǎn)換器和n個前端處理器一一對應設置，例如，檢測器陣列311、模數(shù)轉(zhuǎn)換器321和前端處理器331對應設置，也就是說檢測器陣列311與模數(shù)轉(zhuǎn)換器321相連，模數(shù)轉(zhuǎn)換器321與前端處理器331相連。每個前端處理器和后端處理器34之間都獨立設置一組用于傳輸數(shù)據(jù)的傳輸線。

可選的，所述前端處理器包括具有存儲器的現(xiàn)場可編程門陣列fpga，所述存儲器中存儲有對數(shù)表；

所述fpga用于通過查詢存儲的所述對數(shù)表，對所述原始數(shù)據(jù)進行對數(shù)壓縮。

可選的，所述數(shù)據(jù)采集裝置包括：n個檢測器陣列、與n個檢測器陣列對應設置的n個數(shù)據(jù)采集系統(tǒng)das電路和一個后端處理器；每個das電路包括模數(shù)轉(zhuǎn)換器和前端處理器，n大于1；所述后端處理器，用于同步接收并鎖存所述n個das電路中的前端處理器傳輸?shù)膶?shù)壓縮的原始數(shù)據(jù)。

可選的，所述前端處理器中包括現(xiàn)場可編程門陣列fpga，各個前端處理器中的fpga的配置方程相同。

可選的，通過傳輸線將對數(shù)壓縮的原始數(shù)據(jù)傳輸至后端處理器時，所述前端處理器具體用于，通過多根柔性電纜或者含柔性部分的電路板，將對數(shù)壓縮的原始數(shù)據(jù)傳輸至后端處理器。

可選的，所述后端處理器，用于將所述對數(shù)壓縮的原始數(shù)據(jù)，輸出至計算機進行圖像重建。

所屬領域的技術人員可以清楚地了解到，為描述的方便和簡潔，上述描述的數(shù)據(jù)采集裝置的具體工作過程，可以參考前述方法實施例中的對應過程，在此不再贅述。

在本申請所提供的幾個實施例中，應該理解到，所揭露的裝置和方法，可以通過其它的方式實現(xiàn)。例如，以上所描述的裝置實施例僅僅是示意性的，例如多個組件可以結(jié)合或者可以集成到另一個系統(tǒng)，或一些特征可以忽略，或不執(zhí)行。另一點，所顯示或討論的相互之間的耦合或直接耦合或通信連接可以是通過一些接口的間接耦合或通信連接，可以是電性，機械或其它的形式。

另外，在本發(fā)明各個實施例中的各個組件可以集成在一個系統(tǒng)中，也可以是各個組件單獨物理存在，也可以兩個或兩個以上單元集成在一個系統(tǒng)中。上述集成的單元既可以采用硬件的形式實現(xiàn)，也可以采用軟件功能單元的形式實現(xiàn)。

本發(fā)明的技術方案本質(zhì)上或者說對現(xiàn)有技術做出貢獻的部分或者該技術方案的全部或部分可以以軟件產(chǎn)品的形式體現(xiàn)出來，該計算機軟件產(chǎn)品存儲在一個存儲介質(zhì)中，包括若干指令用以使得一臺計算機設備(可以是個人計算機，服務器，或者網(wǎng)絡設備等)執(zhí)行本發(fā)明各個實施例所述方法的全部或部分步驟。而前述的存儲介質(zhì)包括：u盤、移動硬盤、只讀存儲器(rom，read轉(zhuǎn)換器-onlymemory)、隨機存取存儲器(ram，randomaccessmemory)、磁碟或者光盤等各種可以存儲程序代碼的介質(zhì)。

以上所述，以上實施例僅用以說明本發(fā)明的技術方案，而非對其限制；盡管參照前述實施例對本發(fā)明進行了詳細的說明，本領域的普通技術人員應當理解：其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分技術特征進行等同替換；而這些修改或者替換，并不使相應技術方案的本質(zhì)脫離本發(fā)明各實施例技術方案的精神和范圍。