專利名稱：疊加字符信息于視頻信號(hào)用芯片的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種信息系統(tǒng)用芯片，特別是一種疊加字符信息于視頻信號(hào)用芯片。
目前，國內(nèi)外要實(shí)現(xiàn)在模擬視頻信號(hào)中疊加入一定量字符信息的字符信息疊加設(shè)備有兩種。一種是將攝像機(jī)輸出的視頻信號(hào)先輸入圖像卡或圖形編輯器轉(zhuǎn)換成數(shù)字圖像，再在計(jì)算機(jī)中運(yùn)用相應(yīng)的操作軟件以實(shí)現(xiàn)字符信息的疊加；另一種是用一些標(biāo)準(zhǔn)的集成電路和分類元件組成專用的字符疊加設(shè)備。這二種字符信息疊加設(shè)備雖能滿足技術(shù)要求，但前者由于設(shè)備的價(jià)格較高(一般在數(shù)千元至幾十萬元)和操作上有一定的專業(yè)性，故通常只在一些專業(yè)單位使用(如電視臺(tái)等)，后者由于設(shè)備的造價(jià)相對(duì)較低(現(xiàn)市場(chǎng)最低價(jià)在陸佰多元)，但仍屬價(jià)格較高，體積較大。而且這兩種設(shè)備因體積過達(dá)，難以安裝在攝像機(jī)內(nèi)。
為達(dá)上述目的，本實(shí)用新型采用下述技術(shù)方案一種疊加字符信息于視頻信號(hào)用芯片，包括面板、硅片、底板以及通過鍵合線與硅片連接而處于底板邊緣的引腳，其特征在于其電路結(jié)構(gòu)是芯片電路由地址碼生成單元、內(nèi)部時(shí)序控制單元、自激振蕩環(huán)路單元、視頻同步信號(hào)處理單元和疊加字符信息處理單元組成；自激振蕩環(huán)路單元有外接自激振蕩環(huán)路的輸入輸出引腳，而在片內(nèi)與內(nèi)部時(shí)序控制單元連接；視頻同步信號(hào)處理單元有視頻復(fù)合同步信號(hào)輸入引腳，而在片內(nèi)輸出連接內(nèi)部時(shí)序控制單元；地址碼生成單元有輸入內(nèi)部邏輯控制信號(hào)的引腳、連接片外疊加字符儲(chǔ)存器的輸出引腳和輸出引腳，而片內(nèi)與內(nèi)部時(shí)序控制單元連接；內(nèi)部時(shí)序控制單元有輸入內(nèi)部邏輯控制信號(hào)、疊加字符水平位置調(diào)節(jié)信號(hào)和疊加字符垂直位置調(diào)節(jié)信號(hào)的引腳，在片內(nèi)輸出連接疊加字符信息處理單元；疊加字符信息處理單元有輸入片外疊加字符儲(chǔ)存器輸出信號(hào)的輸入引腳、輸入內(nèi)部邏輯控制信號(hào)引腳和輸出疊加字符信息引腳；芯片有輸入工作電源引腳。
上述的地址碼生成單元電路由一個(gè)非門和三個(gè)十六進(jìn)制計(jì)算單元組成。
上述的三個(gè)計(jì)算單元相同，每個(gè)計(jì)算單元由七個(gè)非門、六個(gè)三輸入與門、一個(gè)二輸入與非門、一個(gè)三輸入與非門、一個(gè)四輸入與非門、一個(gè)二輸入與門、一個(gè)四輸入與門、二個(gè)五輸入與門、四個(gè)二輸入或門和四個(gè)D觸發(fā)器組成。
上述的內(nèi)部時(shí)序控制單元電路由四個(gè)非門、一個(gè)五輸入與非門、一個(gè)D觸發(fā)器和兩個(gè)帶清零端的D觸發(fā)器組成。
上述的自激振蕩環(huán)路單元電路由二個(gè)非門和一個(gè)四輸入與非門組成。
上述的視頻同步信號(hào)處理單元電路由一個(gè)非門組成。
上述的疊加字符信息處理單元電路由二個(gè)非門、十七個(gè)二輸入與非門、一個(gè)D觸發(fā)器和八個(gè)帶清零與置位端D觸發(fā)器的組成。
本實(shí)用新型與現(xiàn)有技術(shù)相比較，具有如下顯而易見的優(yōu)點(diǎn)本實(shí)用新型能對(duì)由標(biāo)準(zhǔn)視頻信號(hào)中提取的復(fù)合同步信號(hào)和場(chǎng)同步信號(hào)進(jìn)行處理，結(jié)合芯片本身的一個(gè)自激振蕩信號(hào)，產(chǎn)生一組能訪問片外疊加字符信息存儲(chǔ)器件的地址碼信號(hào)、讀信號(hào)和控制內(nèi)部電路協(xié)調(diào)工作的控制信號(hào)，并將由片外疊加字符信息存儲(chǔ)器件讀入得并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)輸出，用于在視頻信號(hào)上疊加。本實(shí)用新型體積小，價(jià)格低廉，而且還能裝于攝像機(jī)內(nèi)。本實(shí)用新型適用于各種攝像監(jiān)控系統(tǒng)。
圖2是


圖1示例的未加芯片封蓋的引腳內(nèi)部連線結(jié)構(gòu)示意圖。
圖3是
圖1示例加了封蓋的俯視圖。
圖4是
圖1示例電路結(jié)構(gòu)方框圖。
圖5是
圖1示例電路原理圖。
圖6是圖5中計(jì)算單元的電路原理圖。
圖7是圖5疊加字符信息處理單元的電路原理圖。
圖8是
圖1示例的典型應(yīng)用電路圖。
圖8示出本芯片的典型應(yīng)用電路圖。
電路中工作電源Vcc為+5V。IC2為SD01C01QI，即本實(shí)施例芯片的代碼。IC4(LM1881)等用于提取視頻信號(hào)中的場(chǎng)同步和復(fù)合同步信號(hào)。IC1A(74LS221)和W1(電位器)等用于調(diào)整疊加字符在監(jiān)視器屏幕上水平顯示位置。IC1B(74LS221)和W2(電位器)等用于調(diào)整疊加字符在監(jiān)視器屏幕上垂直顯示位置。IC5A、IC5B(74LS14，兩個(gè)非門)和W3(電位器)等用于與SD01C01QI內(nèi)部的自激振蕩環(huán)路單元組成一個(gè)自激振蕩環(huán)路，調(diào)節(jié)W3可調(diào)整監(jiān)視器屏幕上所顯示疊加字符的寬窄。Q1和W4(電位器)等用于將字符信息疊加到視頻信號(hào)上，調(diào)節(jié)W4可改變監(jiān)視器屏幕上所顯示疊加字符的亮暗。IC3(AT28C16)用于存放疊加字符的點(diǎn)陣數(shù)據(jù)信息。視頻信號(hào)輸入與字符疊加信號(hào)輸出是在同一個(gè)端口VIDEO上。
其工作原理如下主要依據(jù)芯片電路方框圖(圖4)和電路原理圖(圖5)，并結(jié)合本芯片典型應(yīng)用電路圖(圖8)進(jìn)行說明。
從標(biāo)準(zhǔn)視頻信號(hào)中提取的復(fù)合同步信號(hào)由C-SYN(18)端輸入片內(nèi)視頻同步信號(hào)處理單元10，進(jìn)行取反處理后直接輸入片內(nèi)內(nèi)部時(shí)序控制單元8；從標(biāo)準(zhǔn)視頻信號(hào)中提取的場(chǎng)同步信號(hào)經(jīng)片外單穩(wěn)態(tài)電路的處理后，由221BQ(2)端輸入片內(nèi)內(nèi)部時(shí)序控制單元8。這兩個(gè)信號(hào)與片內(nèi)自激振蕩環(huán)路單元9產(chǎn)生的自激振蕩信號(hào)一起，在片內(nèi)內(nèi)部時(shí)序控制單元8產(chǎn)生控制內(nèi)部電路協(xié)調(diào)工作的控制信號(hào)和計(jì)數(shù)時(shí)鐘脈沖信號(hào)。這些控制信號(hào)與由Ch1(43)、Ch2(42)、C11(21)和C12(20)端輸入的片外內(nèi)部邏輯控制信號(hào)一起協(xié)調(diào)片內(nèi)各個(gè)功能單元的工作狀態(tài)和工作方式。計(jì)數(shù)時(shí)鐘脈沖信號(hào)輸入片內(nèi)地址碼生成單元7產(chǎn)生九位能尋址片外疊加字符信息存儲(chǔ)器件的地址碼信號(hào)和一位讀片外疊加字符信息存儲(chǔ)器件中數(shù)據(jù)的讀信號(hào)，這些信號(hào)分別由A0(32)、A1(33)、A2(35)、A3(36)、A4(37)、A5(38)、A6(39)、A7(40)、A8(41)和RD(17)端輸出，在片外疊加字符信息存儲(chǔ)器件中尋址到所需的數(shù)據(jù)單元，然后讀取數(shù)據(jù)。這個(gè)數(shù)據(jù)為一個(gè)八位的并行數(shù)據(jù)，它由D0(24)～D7(31)八個(gè)數(shù)據(jù)輸入端并行輸入至片內(nèi)疊加字符信息處理單元11，經(jīng)處理后，產(chǎn)生八位串行數(shù)據(jù)由Dout(19)端輸出。
由于由Dout(19)端輸出的每一位數(shù)據(jù)是一個(gè)0或1的二進(jìn)制碼，就可用它來控制片外的信號(hào)疊加電路。當(dāng)數(shù)據(jù)為0時(shí)，在視頻信號(hào)上不疊加任何信號(hào)；當(dāng)數(shù)據(jù)為1時(shí)，在視頻信號(hào)上疊加一個(gè)固定電平的信號(hào)，使監(jiān)視器屏幕上顯示一個(gè)比原信號(hào)亮的亮點(diǎn)。所有由片外疊加字符信息存儲(chǔ)器件中讀入的數(shù)據(jù)，經(jīng)處理后均按這個(gè)方式控制片外的信號(hào)疊加電路，則在監(jiān)視器屏幕上將顯示疊加了字符的視頻圖象。
另外，由221BQ(2)端輸入的經(jīng)片外單穩(wěn)態(tài)電路處理后的場(chǎng)同步信號(hào)，其信號(hào)周期不變，但信號(hào)的高低電平脈寬是可由片外單穩(wěn)態(tài)電路調(diào)節(jié)的。這個(gè)信號(hào)輸入片內(nèi)內(nèi)部時(shí)序控制單元，將產(chǎn)生一個(gè)控制信號(hào)，以控制整個(gè)電路在一個(gè)場(chǎng)同步周期中何時(shí)工作，進(jìn)而起到調(diào)節(jié)疊加字符在屏幕上的垂直顯示位置。221AA(3)、221AB(4)、221AQ(5)和221AQ(6)端連接一個(gè)片外單穩(wěn)態(tài)電路，用于調(diào)節(jié)復(fù)合同步信號(hào)的高低電平脈寬，這個(gè)信號(hào)在片內(nèi)內(nèi)部時(shí)序控制單元8中將產(chǎn)生一個(gè)控制信號(hào)，以控制整個(gè)電路在一個(gè)行同步周期中何時(shí)工作，進(jìn)而起到調(diào)節(jié)疊加字符在屏幕上的水平顯示位置。
權(quán)利要求1.一種疊加字符信息于視頻信號(hào)用芯片，包括芯片底座(5)、硅片(4)、硅片封蓋(3)以及通過鍵合線(2)與硅片(4)連接而處于芯片底座(5)邊緣的引腳(1)，其特征在于硅片(4)的電路結(jié)構(gòu)是芯片電路由地址碼生成單元(7)、內(nèi)部時(shí)序控制單元(8)、自激振蕩環(huán)路單元(9)、視頻同步信號(hào)處理單元(10)和疊加字符信息處理單元(11)組成；自激振蕩環(huán)路單元(9)有外接自激振蕩環(huán)路的輸入輸出引腳(Fin、Fout)，而在片內(nèi)與內(nèi)部時(shí)序控制單元(8)連接；視頻同步信號(hào)處理單元(10)有視頻復(fù)合同步信號(hào)輸入引腳(C-SYN)，而在片內(nèi)輸出連接內(nèi)部時(shí)序控制單元(8)；地址碼生成單元(7)有輸入內(nèi)部邏輯控制信號(hào)的引腳(Ch1、Ch2)、連接片外疊加字符儲(chǔ)存器的輸出引腳(A8-A0)和輸出引腳(RD)，而片內(nèi)與內(nèi)部時(shí)序控制單元(8)連接；內(nèi)部時(shí)序控制單元(8)有輸入內(nèi)部邏輯控制信號(hào)、疊加字符水平位置調(diào)節(jié)信號(hào)和疊加字符垂直位置調(diào)節(jié)信號(hào)的引腳(C11、221AA、221AB、221AQ、221AQ、221BQ)，在片內(nèi)輸出連接疊加字符信息處理單元(11)；疊加字符信息處理單元(11)有輸入片外疊加字符儲(chǔ)存器輸出信號(hào)的輸入引腳(D7-D0)、輸入內(nèi)部邏輯控制信號(hào)引腳(C12)和輸出疊加字符信息引腳(Dout)；芯片有輸入工作電源引腳(Vcc、GND)。
2.根據(jù)權(quán)利要求1所述的疊加字符信息于視頻信號(hào)用芯片，其特征在于地址碼生成單元(7)電路由一個(gè)非門(U1)和三個(gè)十六進(jìn)制計(jì)算單元(U2、U3、U4)組成。
3.根據(jù)權(quán)利要求2所述的疊加字符信息于視頻信號(hào)用芯片，其特征在于三個(gè)計(jì)算單元(U2、U3、U4)相同，每個(gè)計(jì)算單元由七個(gè)非門(U46、U47、U49、U54、U60、U66、U72)、六個(gè)三輸入與門(U48、U50、U56、U59、U62、U68)、一個(gè)二輸入與非門(U55)、一個(gè)三輸入與非門(U61)、一個(gè)四輸入與非門(U67)、一個(gè)二輸入與門(U53)、一個(gè)四輸入與門(U65)、二個(gè)五輸入與門(U71、U73)、四個(gè)二輸入或門(U51、U57、U63、U69)和四個(gè)D觸發(fā)器(U52、U58、U64、U70)組成。
4.根據(jù)權(quán)利要求1所述的疊加字符信息于視頻信號(hào)用芯片，其特征在于內(nèi)部時(shí)序控制單元(8)電路由四個(gè)非門(U5、U6、U10、U11)、一個(gè)五輸入與非門(U12)、一個(gè)D觸發(fā)器(U9)和兩個(gè)帶清零端的D觸發(fā)器(U7、U8)組成。
5.根據(jù)權(quán)利要求1所述的疊加字符信息于視頻信號(hào)用芯片，其特征在于自激振蕩環(huán)路單元(9)電路由二個(gè)非門(U15、U16)和一個(gè)四輸入與非門(U17)組成。
6.根據(jù)權(quán)利要求1所述的疊加字符信息于視頻信號(hào)用芯片，其特征在于視頻同步信號(hào)處理單元(10)電路由一個(gè)非門(U13)組成。根據(jù)權(quán)利要求1所述的疊加字符信息于視頻信號(hào)用芯片，其特征在于疊加字符信息處理單元(11)電路由二個(gè)非門(U18、U36)、十七個(gè)二輸入與非門(U19-U26、U37-U45)、一個(gè)D觸發(fā)器(U35)和八個(gè)帶清零與置位端D觸發(fā)器(U27-U34)的組成。
專利摘要本實(shí)用新型涉及一種疊加字符信號(hào)于視頻信號(hào)用芯片。它包含有芯片底座、硅片、硅片封蓋以及通過鍵合線與硅片連接而處于芯片底座邊緣的引腳，其電路由地址碼生成單元、內(nèi)部時(shí)序控制單元、自激振蕩環(huán)路單元、視頻同步信號(hào)處理單元和疊加字符信息處理單元組成。本實(shí)用新型對(duì)由標(biāo)準(zhǔn)視頻信號(hào)中提取的復(fù)合同步信號(hào)和場(chǎng)同步信號(hào)進(jìn)行處理，結(jié)合芯片本身的一個(gè)自激振蕩信號(hào)，產(chǎn)生一組能訪問芯片外疊加字符信息存儲(chǔ)器件的地址碼信號(hào)、讀信號(hào)和控制內(nèi)部電路協(xié)調(diào)工作的控制信號(hào)，并將由片外疊加字符信息存儲(chǔ)器件讀入的并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)輸出，用于在視頻信號(hào)上疊加。本實(shí)用新型體積小，價(jià)格低廉，而且還能裝于攝像機(jī)內(nèi)，適用于各種攝像監(jiān)控系統(tǒng)。
文檔編號(hào)H04N5/14GK2590306SQ0226148
公開日2003年12月3日 申請(qǐng)日期2002年11月12日 優(yōu)先權(quán)日2002年11月12日
發(fā)明者張金藝, 姜玉稀 申請(qǐng)人:上海大學(xué), 上海上大眾芯微電子有限公司