專利名稱：液晶驅(qū)動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種輸出用以使液晶顯示區(qū)段(segment)點(diǎn)亮或熄滅的區(qū)段信號(hào)及共同(common)信號(hào)的液晶驅(qū)動(dòng)電路。
背景技術(shù)：
—般而言，區(qū)段式(segment type)的液晶顯示面板是在共同電極和區(qū)段電極分別施加共同信號(hào)及區(qū)段信號(hào)而進(jìn)行顯示。共同信號(hào)為反復(fù)顯現(xiàn)固定波形型態(tài)(waveformpattern)的信號(hào)。另一方面，區(qū)段信號(hào)則為對(duì)應(yīng)于顯示數(shù)據(jù)的任意波形型態(tài)。在共同電極與區(qū)段電極之間產(chǎn)生對(duì)應(yīng)于共同信號(hào)和區(qū)段信號(hào)的電場(chǎng)，從而使配置在該等電極間的液晶開啟(on)/關(guān)斷(off)，藉此控制液晶的點(diǎn)亮或熄滅。 圖10是顯示具有4個(gè)共同信號(hào)C0M1至COM4的液晶面板12的構(gòu)成圖。在該液晶面板12中，設(shè)有4個(gè)共同電極，并設(shè)有與各共同電極相對(duì)向的n個(gè)(例如50個(gè))的區(qū)段電極。各共同電極與n個(gè)區(qū)段電極之間配置有液晶LC。并且在4個(gè)共同電極分別施加有共同信號(hào)C0M1至C0M4，在n個(gè)區(qū)段電極分別施加有區(qū)段信號(hào)SEG1至SEGn。
圖11是顯示1/4工作周期*1/3偏壓驅(qū)動(dòng)方式的共同信號(hào)C0M1至COM4與1個(gè)區(qū)段信號(hào)SEGj的例子的信號(hào)波形圖(j為1至n的任意的值)。共同信號(hào)C0M1至COM4為由高電位VLCD(電源電位)、低電位VSS(接地電位二 0V)、第1中間電位(=2/3 VLCD)及第2中間電位(=1/3* VLCD)的4個(gè)電位所構(gòu)成的固定波形型態(tài)，且各共同信號(hào)C0M1至COM4逐一移位達(dá)前述波形型態(tài)的周期的1/4期間。區(qū)段信號(hào)SEGj也是由前述4個(gè)電位所構(gòu)成，但其波形型態(tài)是依顯示數(shù)據(jù)而任意決定。 在圖11的區(qū)段信號(hào)SEGj的例中，對(duì)應(yīng)于共同信號(hào)COM3的區(qū)段j只在圖示的期間點(diǎn)亮。這是由于共同信號(hào)COM3與區(qū)段信號(hào)SEGj的電位差達(dá)到高電位值VLCD，使液晶LC開啟的緣故。除此之外的期間，由于共同信號(hào)C0M1至COM4與區(qū)段信號(hào)SEGj的電位差未達(dá)VLCD，因此任何的區(qū)段皆熄滅。這是由于液晶LC關(guān)斷的緣故。 在此，共同信號(hào)C0M1至COM4與區(qū)段信號(hào)SEGj為交流信號(hào)。即，在點(diǎn)亮期間是交替輸出VLCD與VSS，在熄滅期間是交替輸出2個(gè)中間電位。這是由于若長(zhǎng)期間于液晶LC持續(xù)施加直流偏壓的話會(huì)使液晶LC產(chǎn)生殘影的緣故。 圖12是顯示產(chǎn)生1/3偏壓驅(qū)動(dòng)方式的共同信號(hào)COMi、區(qū)段信號(hào)SEGj的液晶驅(qū)動(dòng)電路的構(gòu)成圖。若為1/4工作周期驅(qū)動(dòng)方式，共同信號(hào)C0Mi則為4個(gè)共同信號(hào)C0M1至C0M4中的任意一個(gè)信號(hào)，區(qū)段信號(hào)SEGj則為n個(gè)區(qū)段信號(hào)SEG1至SEGn中的任意一個(gè)信號(hào)。
首先，為了產(chǎn)生第1中間電位VLCD1 ( = 2/3 VLCD)與第2中間電位VLCD2 (=1/3 VLCD)，而在高電位VLCD與低電位VSS之間串聯(lián)連接有第1 、第2、第3偏壓電阻器VR1 、VR2、 VR3。高電位VLCD、低電位VSS、第1中間電位VLCD1、第2中間電位VLCD2被輸入至共同信號(hào)輸出電路IO及區(qū)段信號(hào)輸出電路11。接著，共同信號(hào)輸出電路io輸出共同信號(hào)COMi，區(qū)段信號(hào)輸出電路ll輸出區(qū)段信號(hào)SEGj。如圖10所示，共同信號(hào)C0Mi與區(qū)段信號(hào)SEGj被施加至液晶面板12。此種的液晶驅(qū)動(dòng)電路被記載于專利文獻(xiàn)1中。
(專利文獻(xiàn)1)日本特開平9-197366號(hào)公報(bào)

發(fā)明內(nèi)容
發(fā)明所欲解決的問題 然而，由于被施加共同信號(hào)C0Mi的共同電極與被施加區(qū)段信號(hào)SEGj的區(qū)段電極隔著液晶LC而形成電容耦合，故在共同信號(hào)COMi或區(qū)段信號(hào)SEGj的切換時(shí)，液晶面板12會(huì)出現(xiàn)須狀的脈沖噪聲，造成顯示不良。 因此，如圖12的電路所示，可考慮在第1、第2、第3偏壓電阻VR1、VR2、VR3的2個(gè)連接點(diǎn)設(shè)置外接電容器C1、 C2，用來吸收脈沖噪聲。但由于外接電容器C1、 C2是與內(nèi)建液晶驅(qū)動(dòng)電路的IC 一同安裝在印刷基板上，因此會(huì)有使安裝面積增大的問題。
解決問題的手段 本發(fā)明的液晶驅(qū)動(dòng)電路的主要特征如下。 本發(fā)明的液晶驅(qū)動(dòng)電路是通過分別將共同信號(hào)與區(qū)段信號(hào)輸出至液晶面板的共用電極與區(qū)段電極而使前述液晶面板進(jìn)行顯示的1/n(n為2以上的正整數(shù))偏壓驅(qū)動(dòng)的液晶驅(qū)動(dòng)電路；該液晶驅(qū)動(dòng)電路包括有n段的偏壓電阻器群，串聯(lián)連接于高電位與低電位之間，而產(chǎn)生高電位與低電位之間的(n-l)個(gè)中間電位；共同信號(hào)輸出電路，輸出由高電位、低電位、(n-l)個(gè)中間電位之中的至少l個(gè)中間電位所構(gòu)成的共同信號(hào)；及區(qū)段信號(hào)輸出電路，輸出由高電位、低電位、(n-l)個(gè)中間電位之中的至少l個(gè)中間電位所構(gòu)成的區(qū)段信號(hào)；前述共同信號(hào)輸出電路是在前述共同信號(hào)在高電位與低電位之間變化時(shí)，使前述共同信號(hào)經(jīng)過(n-l)個(gè)中間電位之中的至少1個(gè)中間電位的期間而以階梯狀變化；前述區(qū)段信號(hào)輸出電路是在前述區(qū)段信號(hào)在高電位與低電位之間變化時(shí)，使前述區(qū)段信號(hào)經(jīng)過(n-l)個(gè)中間電位之中的至少1個(gè)中間電位的期間而以階梯狀變化。 此外，本發(fā)明的液晶驅(qū)動(dòng)電路是通過分別將共同信號(hào)與區(qū)段信號(hào)輸出至液晶面板的共用電極與區(qū)段電極而使前述液晶面板進(jìn)行顯示的1/n(n為2以上的正整數(shù))偏壓驅(qū)動(dòng)的液晶驅(qū)動(dòng)電路；該液晶驅(qū)動(dòng)電路包括有n段的偏壓電阻器群，串聯(lián)連接于高電位與低電位之間，而產(chǎn)生高電位與低電位之間的(n-l)個(gè)中間電位；n段的升壓(boost)電阻器群，串聯(lián)連接于高電位與低電位之間，而產(chǎn)生高電位與低電位之間的(n-l)個(gè)中間電位；共同信號(hào)輸出電路，輸出由高電位、低電位、(n-l)個(gè)中間電位之中的至少l個(gè)中間電位所構(gòu)成的共同信號(hào)；區(qū)段信號(hào)輸出電路，輸出由高電位、低電位、(n-l)個(gè)中間電位之中的至少l個(gè)中間電位所構(gòu)成的區(qū)段信號(hào)；及開關(guān)電路，在前述共同信號(hào)或前述區(qū)段信號(hào)變化時(shí)，將由前述n段的升壓電阻器群所產(chǎn)生的前述(n-l)個(gè)中間電位之中的至少l個(gè)中間電位輸出至前述共同信號(hào)輸出電路及前述區(qū)段信號(hào)輸出電路。
發(fā)明效果 依據(jù)本發(fā)明的液晶驅(qū)動(dòng)電路，能夠抑制液晶面板的脈沖噪聲以防止顯示不良，而且不會(huì)伴隨有安裝面積的增加。


圖1是本發(fā)明實(shí)施形態(tài)的1/3偏壓驅(qū)動(dòng)方式液晶驅(qū)動(dòng)電路的電路構(gòu)成圖。 圖2是本發(fā)明實(shí)施形態(tài)的1/4偏壓驅(qū)動(dòng)方式液晶驅(qū)動(dòng)電路的電路構(gòu)成圖。 圖3是本發(fā)明實(shí)施形態(tài)的1/3偏壓驅(qū)動(dòng)方式液晶驅(qū)動(dòng)電路的輸出電壓波形圖。 圖4是本發(fā)明實(shí)施形態(tài)的1/4偏壓驅(qū)動(dòng)方式液晶驅(qū)動(dòng)電路的輸出電壓波形圖。 圖5(a)至(d)是說明本發(fā)明實(shí)施形態(tài)的液晶驅(qū)動(dòng)電路的噪聲脈沖抑制效果的圖。 圖6是本發(fā)明實(shí)施形態(tài)的1/3偏壓驅(qū)動(dòng)方式液晶驅(qū)動(dòng)電路的具體電路構(gòu)成圖。 圖7是本發(fā)明實(shí)施形態(tài)的1/3偏壓驅(qū)動(dòng)方式液晶驅(qū)動(dòng)電路的動(dòng)作例的信號(hào)波形圖。 圖8是本發(fā)明實(shí)施形態(tài)的1/4偏壓驅(qū)動(dòng)方式液晶驅(qū)動(dòng)電路的具體電路構(gòu)成圖。 圖9是本發(fā)明實(shí)施形態(tài)的1/4偏壓驅(qū)動(dòng)方式液晶驅(qū)動(dòng)電路的動(dòng)作例的信號(hào)波形圖。 圖10是液晶面板的構(gòu)成圖。 圖11是1/3偏壓驅(qū)動(dòng)方式的共同信號(hào)與區(qū)段信號(hào)的例子的信號(hào)波形圖。 圖12是先前技術(shù)例的1/3偏壓驅(qū)動(dòng)方式液晶驅(qū)動(dòng)電路的電路構(gòu)成圖。 圖13是說明1/3偏壓驅(qū)動(dòng)方式中的液晶面板的脈沖噪聲的圖。 圖14是說明1/3偏壓驅(qū)動(dòng)方式中的液晶面板的脈沖噪聲的圖。 圖號(hào)說明 12液晶面板 10、30共同信號(hào)輸出電路 11、40區(qū)段信號(hào)輸出電路 AS1至AS12、ASA至ASI 模擬開關(guān) BR1、BR21第1升壓電阻器 BR2、BR22第2升壓電阻器 BR3、 BR23第3升壓電阻器 服24第4升壓電阻器 C1、C2外接電容器 CK1至CK12 、 CKA至CKL 時(shí)脈 C0M1至COMi共同信號(hào) LC液晶 MP1 、 MP2、 MPA、 MPB P通道型MOS晶體管 MN1 、 MN2、 MN3、 MNA、 MNB N通道型MOS晶體管 SEG1至SEGj區(qū)段信號(hào) SW1、SWA第1開關(guān) SW2、SWB第2開關(guān) SWC第3開關(guān) VLCD高電位 VLCD1第1中間電位 VLCD2第2中間電位
VLCD3第3中間電位 VR1、VR21第1偏壓電阻器 VR2、 VR22第2偏壓電阻器 VR3、 VR23第3偏壓電阻器 VR24第4偏壓電阻器 VSS低電位
具體實(shí)施例方式
在說明本發(fā)明實(shí)施形態(tài)之前，首先以1/3偏壓驅(qū)動(dòng)方式為例，檢討容易產(chǎn)生液晶面板12的脈沖噪聲的情況。例如，設(shè)想輸出如圖13所示的共同信號(hào)C0M1、C0M2、區(qū)段信號(hào)SEG1至液晶面板12的情形。在該情形中，于期間TA，共同信號(hào)C0M1從高電位VLCD變化至低電位VSS (=接地電位OV)，區(qū)段信號(hào)SEG1則反過來從低電位VSS變化至高電位VLCD。故，相對(duì)應(yīng)的電極間的電位差達(dá)到VLCD，使對(duì)應(yīng)于共同C0M1的區(qū)段SEG1點(diǎn)亮。
在該期間TA中，共同信號(hào)COM2雖從第2中間電位VLCD2變化至VLCD1，但由于此時(shí)區(qū)段信號(hào)SEG1從低電位VSS上升至高電位VLCD，因此在共同信號(hào)COM2會(huì)產(chǎn)生脈沖噪聲。這是由于被施加共同信號(hào)COM2的共同電極與被施加區(qū)段信號(hào)SEG1的區(qū)段電極如前所述形成電容耦合的緣故。同樣地，在共同信號(hào)COM2從高電位VLCD下降至低電位VSS時(shí)，在區(qū)段信號(hào)SEG1會(huì)產(chǎn)生脈沖噪聲。 圖14是顯示產(chǎn)生脈沖噪聲的其他波形例圖。在圖14的情形中，當(dāng)區(qū)段信號(hào)SEG1從低電位VSS變化至高電位VLCD，共同信號(hào)C0M1從第2中間電位VLCD2變化至第1中間電位VLCD1時(shí)，在共同信號(hào)C0M1會(huì)產(chǎn)生脈沖噪聲。 由綜合以上的情況，可歸納出容易出現(xiàn)與顯示不良息息相關(guān)的脈沖噪聲的情形為共同信號(hào)COMi與區(qū)段信號(hào)SEGj之中， 一方為第1中間電位VLCD1或第2中間電位VLCD2，而另一方在高電位VLCD與低電位VSS之間以最大振幅變化。這是由于第1及第2中間電位VLCD1 、VLCD2為由第1、第2、第3偏壓電阻器VR1 、VR2、VR3造成的電阻分壓所產(chǎn)生，故相較于高電位VLCD與低電位VSS，其電位并不穩(wěn)定的緣故。 在此，根據(jù)以上的檢討，針對(duì)本發(fā)明實(shí)施形態(tài)進(jìn)行說明。圖l是顯示產(chǎn)生l/3偏壓驅(qū)動(dòng)方式的共同信號(hào)COMi、區(qū)段信號(hào)SEGj的液晶驅(qū)動(dòng)電路的區(qū)塊構(gòu)成圖。與圖12相同的構(gòu)成部分賦予相同的符號(hào)。如圖所示，為了產(chǎn)生第1中間電位VLCDl( = 2/3 VLCD)與第2中間電位VLCD2 ( = 1/3 VLCD)，而在提供高電位VLCD (例如5V)的配線與提供低電位VSS(例如OV)的配置之間串聯(lián)連接第1、第2、第3偏壓電阻器VR1、VR2、VR3。第1、第2、第3偏壓電阻器VR1 、 VR2、 VR3的電阻值設(shè)定為彼此相等。 如此，自第1偏壓電阻器VR1與第2偏壓電阻器VR2的連接點(diǎn)產(chǎn)生第1中間電位VLCD1，自第2偏壓電阻器VR2與第3偏壓電阻器VR3的連接點(diǎn)產(chǎn)生第2中間電位VLCD2。
此外，在提供高電位VLCD的配線與提供低電位VSS的配線之間串聯(lián)連接第1、第2、第3升壓(boost)電阻器BR1、BR2、BR3。第1、第2、第3升壓電阻器服l、服2、服3的電阻值設(shè)定為彼此相等。此外，在第1偏壓電阻器VR1與第2偏壓電阻器VR2的連接點(diǎn)和第1升壓電阻器BR1與第2升壓電阻器BR2的連接點(diǎn)之間連接有第1開關(guān)SW1。
此外，在第2偏壓電阻器VR2與第3偏壓電阻器VR3的連接點(diǎn)和第2升壓電阻器BR2與第3升壓電阻器BR3的連接點(diǎn)之間連接有第2開關(guān)SW2。第1開關(guān)SW1若導(dǎo)通，則相 對(duì)應(yīng)的2個(gè)連接點(diǎn)便會(huì)短路；第2開關(guān)SW2若導(dǎo)通，則相對(duì)應(yīng)的2個(gè)連接點(diǎn)便會(huì)短路。藉 此，以低阻抗產(chǎn)生第1中間電位VLCD1與第2中間電位VLCD2。 如上述，由于第1、第2、第3升壓電阻器BR1、 BR2、 BR3是為了以低阻抗輸出第1 中間電位VLCD1與第2中間電位VLCD2而設(shè)置，因此較佳為具有比第1、第2、第3偏壓電阻 器VR1、VR2、VR3低的電阻值。例如，第1、第2、第3偏壓電阻器VR1、VR2、VR3的電阻值為 30KQ，而第1、第2、第3升壓電阻器服1、服2、BR3的電阻值為3KQ。 此外，高電位VLCD 、低電位VSS 、第1中間電位VLCD1 、第2中間電位VLCD2被輸入 至共同信號(hào)輸出電路30及區(qū)段信號(hào)輸出電路40。此外，共同信號(hào)輸出電路30輸出由該等 4個(gè)電位構(gòu)成的共同信號(hào)COMi，區(qū)段信號(hào)輸出電路40輸出由該等4個(gè)電位構(gòu)成的區(qū)段信號(hào) SEGj。如圖1、圖10所示，共同信號(hào)COMi與區(qū)段信號(hào)SEGj被施加至液晶面板12。
如圖3及圖4所示，前述液晶顯示電路具有2個(gè)主要特征。若以1/3偏壓驅(qū)動(dòng)方 式為例，參照?qǐng)D3進(jìn)行說明，則第1特征為當(dāng)共同信號(hào)COMi以最大振幅變化時(shí)，亦即從高 電位VLCD變化至低電位VSS時(shí)，使共同信號(hào)COMi以高電位VLCD —第1中間電位VLCD1 — 第2中間電位VLCD2 —低電位VSS的方式以1/3VLCD的步階呈階梯狀變化。
—般而言，共同信號(hào)COMi具備2種期間從高電位VLCD往低電位VSS變化的期間 (VLCD — VSS的期間)、及之后第1中間電位VLCD1與第2中間電位VLCD2交替出現(xiàn)的期間 (VLCD2 — VLCD1 — VLCD2 —…)。前者的期間是通過區(qū)段信號(hào)SEGj從低電位VSS往高電 位VLCD變化從而使液晶LC開啟的期間。后者的期間則是液晶LC關(guān)斷的期間。因此第l 特征即在前者的期間使共同信號(hào)COMi以1/3VLCD的步階呈階梯狀變化。
對(duì)于區(qū)段信號(hào)SEGj亦同。S卩，當(dāng)區(qū)段信號(hào)SEGj以最大振幅變化時(shí)、亦即從高電位 VLCD變化至低電位VSS時(shí)，使區(qū)段信號(hào)SEGj以高電位VLCD —第1中間電位VLCD1 —第2 中間電位VLCD2—低電位VSS的方式以1/3VLCD的步階呈階梯狀變化。區(qū)段信號(hào)SEGj會(huì)有 反過來從低電位VSS變化至高電位VLCD的時(shí)候，此時(shí)則使區(qū)段信號(hào)SEGj以低電位VSS — 第2中間電位VLCD2 —第1中間電位VLCD1 —高電位VLCD的方式變化。
如此，通過使共同信號(hào)COMi及區(qū)段信號(hào)SEGj以最大振幅的1/3的振幅來變化，便 能夠?qū)⑸鲜龅碾娙蓠詈纤鶎?dǎo)致的脈沖噪聲的峰值抑制為1/3。 1/4偏壓驅(qū)動(dòng)方式的電路構(gòu)成如圖2所示。與圖1的電路的相異點(diǎn)在于偏壓電 阻器VR21至VR24的個(gè)數(shù)為4個(gè)，升壓電阻器BR21至BR24的個(gè)數(shù)為4個(gè)。此外，開關(guān)SWA 至SWC的個(gè)數(shù)為3個(gè)亦為一相異點(diǎn)。藉此，產(chǎn)生3個(gè)中間電位(VLCD1 = 3/4 VLCD、 VLCD2 =2/4 VLCD、VLCD3 = 1/4 VLCD)。此外，在該電路中，通過使共同信號(hào)COMi與區(qū)段信號(hào) SEGj如圖4所示地變化則亦能夠期待與圖1的電路相同的效果。 gp，當(dāng)共同信號(hào)COMi從VSS變化至VLCD時(shí)，使共同信號(hào)COMi以 VSS — VLCD3 — VLCD1 — VLCD的方式階梯狀地變化。此外，此時(shí)區(qū)段信號(hào)SEGj雖從VLCD 變化至VSS，但是使區(qū)段信號(hào)SEGj經(jīng)由中間電位VLCD2而以VLCD — VLCD2 — VSS的方式 變化。之后液晶LC雖進(jìn)入關(guān)斷期間，然在此期間中，共同信號(hào)COMi為交替反復(fù)VLCD1與 VLCD3，區(qū)段信號(hào)SEGj為固定于VLCD2。換句話說，COMi是以SEGj的電位為中心而反復(fù)進(jìn) 行反轉(zhuǎn)。 另外，在圖4中，雖然混合了共同信號(hào)COMi及區(qū)段信號(hào)SEGj以1/4VLCD步階變化的情形和以2/4VLCD變化的情形，但亦可在發(fā)生電壓變化的所有時(shí)序(timing)將電壓變化 的步階統(tǒng)一為1/4VLCD。此時(shí)，電路規(guī)模會(huì)稍微增加。 依據(jù)本發(fā)明人的實(shí)驗(yàn)，如圖3所示，令共同信號(hào)C0Mi與區(qū)段信號(hào)SEGj的一方成為 高電位VLCD、另一方成為低電位VSS的信號(hào)期間(液晶LC為ON的顯示期間)為Tl，令共 同信號(hào)COMi及區(qū)段信號(hào)SEGj以階梯狀變化時(shí)的第1中間電位VLCD1、第2中間電位VLCD2 的信號(hào)期間為T2，則較佳為T2 = Tl/(20至200)，即T2較佳為Tl的1/20至1/200(1/20 以下、1/200以上)。 就T2的一例而言，約30 ii秒。這是由于若T2太短則脈沖噪聲的峰值的抑制效果 會(huì)變小，若T2太長(zhǎng)則消耗電流會(huì)增加，且會(huì)有液晶的點(diǎn)亮期間變短而招致顯示不良的疑慮 的緣故。在圖4中，T1與T2的關(guān)系亦同上述。但是令共同信號(hào)C0Mi的VLCD1、VLCD3的信 號(hào)期間為T2。 第2特征為當(dāng)共同信號(hào)COMi、區(qū)段信號(hào)SEGj的電位變化時(shí)，使該等信號(hào)暫時(shí)以 低阻抗輸出。即，在圖3、圖4中，設(shè)定低阻抗期間。要設(shè)定低阻抗期間，在圖l的l/3偏壓 驅(qū)動(dòng)方式液晶驅(qū)動(dòng)電路中，只要使開關(guān)SW1及SW2導(dǎo)通即可。 此外，在圖2的1/4偏壓驅(qū)動(dòng)方式液晶驅(qū)動(dòng)電路中，只要使開關(guān)SWA、SWB及SWC導(dǎo)
通即可。 藉此，便能夠使共同信號(hào)C0Mi、區(qū)段信號(hào)SEGj從其產(chǎn)生來源的電阻器電路以低阻 抗產(chǎn)生，且實(shí)際輸出該等信號(hào)的共同信號(hào)輸出電路30、區(qū)段信號(hào)輸出電路40的輸出阻抗亦 降低。 在此，針對(duì)上述第1、第2特征的脈沖噪聲抑制效果，以1/3偏壓驅(qū)動(dòng)方式為例，參 照?qǐng)D5進(jìn)行說明。首先，第1特征的效果為當(dāng)使共同信號(hào)C0Mi、區(qū)段信號(hào)SEGj以階梯狀 變化時(shí)會(huì)如圖5(b)所示，脈沖噪聲的峰值降為圖5(a)原本的脈沖噪聲的峰值的1/3。
第2特征的效果為當(dāng)使共同信號(hào)COMi、區(qū)段信號(hào)SEGj以低阻抗輸出時(shí)會(huì)如圖 5(c)所示，雖然脈沖噪聲的峰值未改變，但脈沖寬度變窄。而當(dāng)具備第l及第2特征時(shí)，會(huì) 如圖5(d)所示，可抑制脈沖噪聲的峰值與脈沖寬度兩者。 是以，本發(fā)明的液晶驅(qū)動(dòng)電路若具備第1、第2特征的任一特征，則可獲得相對(duì)應(yīng)
的脈沖噪聲抑制效果。此外，若具備第1、第2特征兩者，則可獲得抑制脈沖噪聲的峰值與抑
制脈沖寬度的兩種抑制效果。[液晶驅(qū)動(dòng)電路的具體電路構(gòu)成] 接著，針對(duì)液晶驅(qū)動(dòng)電路的具體電路構(gòu)成與動(dòng)作進(jìn)行說明。圖6是1/3偏壓驅(qū)動(dòng) 方式的電路構(gòu)成，圖7是1/3偏壓驅(qū)動(dòng)方式的驅(qū)動(dòng)信號(hào)。 此外，圖8是1/4偏壓驅(qū)動(dòng)方式的電路構(gòu)成，圖9是1/4偏壓驅(qū)動(dòng)方式的驅(qū)動(dòng)信號(hào)。 在此以1/3偏壓驅(qū)動(dòng)方式為例來進(jìn)行說明。 如圖6所示，在用來產(chǎn)生第1中間電位VLCD1與第2中間電位VLCD2的電阻電路 中，第1開關(guān)SW1、第2開關(guān)SW2是由CMOS的模擬開關(guān)來形成。第1開關(guān)SW1、第2開關(guān)SW2 是構(gòu)成為在時(shí)脈(clock)CK13為H電平(高電位VLCD)時(shí)導(dǎo)通。 此外，第1至第3升壓電阻器BR1至BR3與NMOS晶體管(N通道型MOS晶體管) 麗3串聯(lián)連接。NMOS晶體管麗3的柵極被施加有時(shí)脈CK12，且NMOS晶體管麗3在時(shí)脈CK12 為H電平時(shí)導(dǎo)通。這是為了在不使用第1至第3升壓電阻器BR1至BR3時(shí)防止流通不必要的電流以謀求低消耗電力化。 接著，針對(duì)共同信號(hào)輸出電路30的構(gòu)成進(jìn)行說明。此電路是由3個(gè)區(qū)塊構(gòu)成。第 1區(qū)塊是選擇性地輸出高電位VLCD、第1中間電位VLCDl、第2中間電位VLCD2、低電位VSS 四個(gè)電位之中的任一電位。具體而言，此區(qū)塊是為了在共同信號(hào)COMi以最大振幅VLCD變 化時(shí)使共同信號(hào)CMOi以階梯狀變化而用。 第1區(qū)塊具有PMOS晶體管(P通道型MOS晶體管)MP1及與該P(yáng)MOS晶體管MP1串 聯(lián)連接的NMOS晶體管麗l 。 PMOS晶體管MP1是于源極被施加有高電位VLCD，于柵極被施加 有時(shí)脈CK4。 NMOS晶體管麗l的源極被施加有低電位VSS，于柵極被施加有時(shí)脈CK7。
在時(shí)脈CK4為L(zhǎng)電平(低電位VSS)時(shí)，PMOS晶體管MP1導(dǎo)通，輸出高電位VLCD。 此夕卜，在時(shí)脈CK7為H電平(高電位VLCD)時(shí)，NM0S晶體管MN1導(dǎo)通，輸出低電位VSS。
在PMOS晶體管MP1與NMOS晶體管MN1的連接點(diǎn)，連接有2個(gè)模擬開關(guān)AS1、AS2。 模擬開關(guān)AS1是由時(shí)脈CK5來控制導(dǎo)通/關(guān)斷，在時(shí)脈CK5為H電平時(shí)，輸出第1中間電位 VLCD1至前述連接點(diǎn)。模擬開關(guān)AS2是由時(shí)脈CK6來控制導(dǎo)通/關(guān)斷，在時(shí)脈CK6為H電平 時(shí)，輸出第2中間電位VLCD2至前述連接點(diǎn)。 第2區(qū)塊是由以相應(yīng)于時(shí)脈CK1且互補(bǔ)性地導(dǎo)通的方式控制的2個(gè)模擬開關(guān)AS3、 AS4構(gòu)成。此區(qū)塊是于第1中間電位VLCD1 、第2中間電位VLCD2交替反復(fù)輸出的非顯示期 間進(jìn)行動(dòng)作。模擬開關(guān)AS3控制第1中間電位VLCD1的輸出，模擬開關(guān)AS4則控制第2中 間電位VLCD2的輸出。 第3區(qū)塊是由以相應(yīng)于時(shí)脈CK2且互補(bǔ)性地導(dǎo)通的方式控制的2個(gè)模擬開關(guān)AS5、 AS6構(gòu)成。第1區(qū)塊的輸出信號(hào)VLCD03CM被輸入至模擬開關(guān)AS5，第2區(qū)塊的輸出信號(hào) VLCD12CM被輸入至模擬開關(guān)AS6。 SP，當(dāng)時(shí)脈CK2為H電平(高電位VLCD)時(shí)，模擬開關(guān)AS5導(dǎo)通，輸出第1區(qū)塊的 輸出信號(hào)VLCD03CM以作為共同信號(hào)C0Mi，當(dāng)時(shí)脈CK2為L(zhǎng)電平(低電位VSS)時(shí)，模擬開關(guān) AS6導(dǎo)通，輸出第2區(qū)塊的輸出信號(hào)VLCD12CM以作為共同信號(hào)COMi。
此外，區(qū)段信號(hào)輸出電路40亦具有相同的電路構(gòu)成。S卩，該電路是由3個(gè)區(qū)塊構(gòu) 成。第1區(qū)塊是選擇性地輸出高電位VLCD、第1中間電位VLCD1、第2中間電位VLCD2、低 電位VSS四個(gè)電位之中的任一電位。具體而言，此區(qū)塊是為了在區(qū)段信號(hào)SEGj以最大振幅 VLCD變化時(shí)使區(qū)段信號(hào)SEGj以階梯狀變化而用。 第1區(qū)塊具有PMOS晶體管MP2及與該P(yáng)MOS晶體管MP2串聯(lián)連接的NMOS晶體管 MN2。 PMOS晶體管MP2是于源極被施加有高電位VLCD，于柵極被施加有時(shí)脈CK8。 NMOS晶 體管MN2是于源極被施加有低電位VSS，于柵極被施加有時(shí)脈CKll。在時(shí)脈CK8為L(zhǎng)電平 (低電位VSS)時(shí)，PM0S晶體管MP2導(dǎo)通，輸出高電位VLCD。又，在時(shí)脈CK11為H電平(高 電位VLCD)時(shí)，NMOS晶體管MN2導(dǎo)通，輸出低電位VSS。 在PMOS晶體管MP2與NMOS晶體管MN2的連接點(diǎn)，連接有2個(gè)模擬開關(guān)AS7、AS8。 模擬開關(guān)AS7是由時(shí)脈CK9來控制導(dǎo)通/關(guān)斷，在時(shí)脈CK9為H電平時(shí)，輸出第1中間電位 VLCD1至前述連接點(diǎn)。模擬開關(guān)AS8是由時(shí)脈CK10來控制導(dǎo)通/關(guān)斷，在時(shí)脈CK10為H電 平時(shí)，輸出第2中間電位VLCD2至前述連接點(diǎn)。 第2區(qū)塊是由以相應(yīng)于時(shí)脈CK1且互補(bǔ)性地導(dǎo)通的方式控制的2個(gè)模擬開關(guān)AS9、 AS10構(gòu)成。模擬開關(guān)AS9控制第1中間電位VLCD1的輸出，模擬開關(guān)AS10則控制第2中間電位VLCD2的輸出。 第3區(qū)塊是由以相應(yīng)于時(shí)脈CK3且互補(bǔ)性地導(dǎo)通的方式控制的2個(gè)模擬開關(guān) AS11、AS12構(gòu)成。第1區(qū)塊的輸出信號(hào)VLCD03SG被輸入至模擬開關(guān)AS11，第2區(qū)塊的輸出 信號(hào)VLCD12SG被輸入至模擬開關(guān)AS12。 SP，當(dāng)時(shí)脈CK3為H電平時(shí)，模擬開關(guān)AS11導(dǎo)通，輸出第1區(qū)塊的輸出信號(hào) VLCD03SG以作為區(qū)段信號(hào)SEGj，當(dāng)時(shí)脈CK3為L(zhǎng)電平時(shí)，模擬開關(guān)AS12導(dǎo)通，輸出第2區(qū) 塊的輸出信號(hào)VLCD12SG以作為區(qū)段信號(hào)SEGj。 圖7是顯示1/3偏壓驅(qū)動(dòng)方式液晶驅(qū)動(dòng)電路的動(dòng)作例的信號(hào)波形圖。在圖7中， 顯示有時(shí)脈CK1至CK13的波形、共同信號(hào)COMi及區(qū)段信號(hào)SEGj的波形。
如圖示，當(dāng)共同信號(hào)COMi為高電位VLCD時(shí)、且區(qū)段信號(hào)SEGj為低電位VSS的期 間為液晶LC開啟的期間(即進(jìn)行顯示的期間)，之后共同信號(hào)COMi從高電位VLCD變化至 低電位VSS，區(qū)段信號(hào)SEGj變化至高電位VLCD。在該變化后亦為液晶LC開啟的期間。并 且，在如上述共同信號(hào)COMi及區(qū)段信號(hào)SEGj為了使液晶LC點(diǎn)亮而以最大振幅變化時(shí)，共 同信號(hào)COMi及區(qū)段信號(hào)SEGj是以階梯狀變化。此外，在共同信號(hào)COMi及區(qū)段信號(hào)SEGj 變化時(shí)，設(shè)有低阻抗期間。 另外，在圖7中，在將時(shí)脈CK13上升至H電平以使開關(guān)SW1、 SW2導(dǎo)通前，將時(shí)脈 CK12上升至H電平的理由是為了通過事先使NMOS晶體管麗3導(dǎo)通，而于第1至第3升壓電 阻器BR1至BR3流通啟動(dòng)電流，從而使第1及第2中間電位VLCD1、 VLCD2穩(wěn)定化。
在圖8的l/4偏壓驅(qū)動(dòng)方式的電路中，基本上亦是以同樣的想法來構(gòu)成電路。艮卩， 在該電路中，使用有模擬開關(guān)ASA至ASI、時(shí)脈CKA至CKL、PMOS晶體管MPA、MPB、NMOS晶體 管MNA、MNB。在圖9中，顯示有時(shí)脈CKA至CKL的波形、共同信號(hào)COMi及區(qū)段信號(hào)SEGj的 波形。 另外，不需再贅言，本發(fā)明并不限定于上述實(shí)施形態(tài)，在未超出本發(fā)明主旨的范圍 內(nèi)當(dāng)可進(jìn)行變更。例如，雖然是將第1中間電位VLCD1設(shè)定為2/3 VLCD、將第2中間電位 VLCD2設(shè)定為1/3 'VLCD，但只要可將液晶LC設(shè)定為關(guān)斷狀態(tài)，則亦可設(shè)定成上述之外的比 率。此時(shí)，第1至第3偏壓電阻器VR1至VR3、第1至第3升壓電阻器BR1至BR3的各電阻 值比亦相應(yīng)其進(jìn)行設(shè)定。
權(quán)利要求
一種液晶驅(qū)動(dòng)電路，是通過分別將共同信號(hào)與區(qū)段信號(hào)輸出至液晶面板的共用電極與區(qū)段電極而使所述液晶面板進(jìn)行顯示的1/n(n為2以上的正整數(shù))偏壓驅(qū)動(dòng)的液晶驅(qū)動(dòng)電路；該液晶驅(qū)動(dòng)電路包括有n段的偏壓電阻器群，串聯(lián)連接于高電位與低電位之間，而產(chǎn)生高電位與低電位之間的(n-1)個(gè)中間電位；共同信號(hào)輸出電路，輸出由高電位、低電位、(n-1)個(gè)中間電位之中的至少1個(gè)中間電位所構(gòu)成的共同信號(hào)；及區(qū)段信號(hào)輸出電路，輸出由高電位、低電位、(n-1)個(gè)中間電位之中的至少1個(gè)中間電位所構(gòu)成的區(qū)段信號(hào)；所述共同信號(hào)輸出電路是在所述共同信號(hào)在高電位與低電位之間變化時(shí)，使所述共同信號(hào)經(jīng)過(n-1)個(gè)中間電位之中的至少1個(gè)中間電位的期間而以階梯狀變化；所述區(qū)段信號(hào)輸出電路是在所述區(qū)段信號(hào)在高電位與低電位之間變化時(shí)，使所述區(qū)段信號(hào)經(jīng)過(n-1)個(gè)中間電位之中的至少1個(gè)中間電位的期間而以階梯狀變化。
2. 如權(quán)利要求1所述的液晶驅(qū)動(dòng)電路，其特征在于，在所述共同信號(hào)及所述區(qū)段信號(hào)在高電位與低電位之間變化時(shí)，令所述共同信號(hào)的(n-1)個(gè)中間電位之中的至少1個(gè)中間電位的期間為T2，令所述共同信號(hào)、所述區(qū)段信號(hào)的高電位或低電位的期間為Tl，則T2為Tl的1/20至1/200。
3. —種液晶驅(qū)動(dòng)電路，是通過分別將共同信號(hào)與區(qū)段信號(hào)輸出至液晶面板的共用電極與區(qū)段電極而使所述液晶面板進(jìn)行顯示的1/n(n為2以上的正整數(shù))偏壓驅(qū)動(dòng)的液晶驅(qū)動(dòng)電路；該液晶驅(qū)動(dòng)電路包括有n段的偏壓電阻器群，串聯(lián)連接于高電位與低電位之間，而產(chǎn)生高電位與低電位之間的(n-1)個(gè)中間電位；n段的升壓電阻器群，串聯(lián)連接于高電位與低電位之間，而產(chǎn)生高電位與低電位之間的(n-1)個(gè)中間電位；共同信號(hào)輸出電路，輸出由高電位、低電位、(n-1)個(gè)中間電位之中的至少l個(gè)中間電位所構(gòu)成的共同信號(hào)；區(qū)段信號(hào)輸出電路，輸出由高電位、低電位、(n-1)個(gè)中間電位之中的至少l個(gè)中間電位所構(gòu)成的區(qū)段信號(hào)；及開關(guān)電路，在所述共同信號(hào)或所述區(qū)段信號(hào)變化時(shí)，將由所述n段的升壓電阻器群所產(chǎn)生的所述(n-1)個(gè)中間電位之中的至少l個(gè)中間電位輸出至所述共同信號(hào)輸出電路及所述區(qū)段信號(hào)輸出電路。
4. 如權(quán)利要求3所述的液晶驅(qū)動(dòng)電路，其特征在于，所述n段的升壓電阻器群具有比所述n段的偏壓電阻器群低的電阻值。
5. 如權(quán)利要求3或4所述的液晶驅(qū)動(dòng)電路，其特征在于，所述開關(guān)電路為連接在所述n段的偏壓電阻器群的(n-1)個(gè)連接點(diǎn)與所述n段的升壓電阻器群的(n-1)個(gè)連接點(diǎn)之間的(n-1)個(gè)開關(guān)；且在所述共同信號(hào)或所述區(qū)段信號(hào)變化時(shí)使所述(n-1)個(gè)開關(guān)導(dǎo)通。
6. 如權(quán)利要求3至5中任一項(xiàng)所述的液晶驅(qū)動(dòng)電路，其特征在于，所述共同信號(hào)輸出電路是在所述共同信號(hào)在高電位與低電位之間變化時(shí)，使所述共同信號(hào)經(jīng)過(n-1)個(gè)中間電位之中的至少1個(gè)中間電位的期間而以階梯狀變化；所述區(qū)段信號(hào)輸出電路是在所述區(qū)段信號(hào)在高電位與低電位之間變化時(shí)，使所述區(qū)段信號(hào)經(jīng)過(n-1)個(gè)中間電位之中的至少1個(gè)中間電位的期間而以階梯狀變化。
7. —種液晶驅(qū)動(dòng)電路，是通過分別將共同信號(hào)與區(qū)段信號(hào)輸出至液晶面板的共用電極與區(qū)段電極而使所述液晶面板進(jìn)行顯示的液晶驅(qū)動(dòng)電路；該液晶驅(qū)動(dòng)電路包括有第1至第3偏壓電阻器，串聯(lián)連接于高電位與低電位之間，而產(chǎn)生高電位與低電位之間的第1及第2中間電位；共同信號(hào)輸出電路，輸出由高電位、低電位、第1及第2中間電位所構(gòu)成的共同信號(hào)；及區(qū)段信號(hào)輸出電路，輸出由高電位、低電位、第1及第2中間電位所構(gòu)成的區(qū)段信號(hào)；所述共同信號(hào)輸出電路是在所述共同信號(hào)在高電位與低電位之間變化時(shí)，使所述共同信號(hào)經(jīng)過第1及第2中間電位的期間而以階梯狀變化；所述區(qū)段信號(hào)輸出電路是在所述區(qū)段信號(hào)在高電位與低電位之間變化時(shí)，使所述區(qū)段信號(hào)經(jīng)過第1及第2中間電位的期間而以階梯狀變化。
8. 如權(quán)利要求7所述的液晶驅(qū)動(dòng)電路，其特征在于，在所述共同信號(hào)及所述區(qū)段信號(hào)在高電位與低電位之間變化時(shí)，令所述共同信號(hào)的第1及第2中間電位的各者的期間為T2，令所述共同信號(hào)、所述區(qū)段信號(hào)的高電位或低電位的期間為Tl，則T2為Tl的1/20至1/200。
9. 一種液晶驅(qū)動(dòng)電路，是通過分別將共同信號(hào)與區(qū)段信號(hào)輸出至液晶面板的共用電極與區(qū)段電極而使所述液晶面板進(jìn)行顯示的液晶驅(qū)動(dòng)電路；該液晶驅(qū)動(dòng)電路包括有第1至第3偏壓電阻器，串聯(lián)連接于高電位與低電位之間，而產(chǎn)生高電位與低電位之間的第1及第2中間電位；第1至第3升壓電阻器，串聯(lián)連接于高電位與低電位之間，而產(chǎn)生高電位與低電位之間的第1及第2中間電位；共同信號(hào)輸出電路，輸出由高電位、低電位、第1及第2中間電位所構(gòu)成的共同信號(hào)；區(qū)段信號(hào)輸出電路，輸出由高電位、低電位、第1及第2中間電位所構(gòu)成的區(qū)段信號(hào)；及開關(guān)電路，在所述共同信號(hào)或所述區(qū)段信號(hào)變化時(shí)，將由所述第1至第3升壓電阻器所產(chǎn)生的所述第1及第2中間電位輸出至所述共同信號(hào)輸出電路及所述區(qū)段信號(hào)輸出電路。
10. 如權(quán)利要求9所述的液晶驅(qū)動(dòng)電路，其特征在于，所述第1至第3升壓電阻器具有比所述第1至第3偏壓電阻器低的電阻值。
11. 如權(quán)利要求9或10所述的液晶驅(qū)動(dòng)電路，其特征在于，所述開關(guān)電路包括第1開關(guān)，連接在所述第1偏壓電阻器與所述第2偏壓電阻器的連接點(diǎn)、和所述第1升壓電阻器與所述第2升壓電阻器的連接點(diǎn)之間；及第2開關(guān)，連接在所述第2偏壓電阻器與所述第3偏壓電阻器的連接點(diǎn)、和所述第2升壓電阻器與所述第3升壓電阻器的連接點(diǎn)之間；且在所述共同信號(hào)或所述區(qū)段信號(hào)變化時(shí)使所述第1及第2開關(guān)導(dǎo)通。
12. 如權(quán)利要求9至11中任一項(xiàng)所述的液晶驅(qū)動(dòng)電路，其特征在于，所述共同信號(hào)輸出電路是在所述共同信號(hào)在高電位與低電位之間變化時(shí)，使所述共同信號(hào)經(jīng)過第1及第2中間電位的期間而階梯狀地變化；所述區(qū)段信號(hào)輸出電路是在所述區(qū)段信號(hào)在高電位與低電 位之間變化時(shí)，使所述區(qū)段信號(hào)經(jīng)過第1及第2中間電位的期間而階梯狀地變化。
全文摘要
本發(fā)明的目的在于提供一種抑制液晶面板的脈沖噪聲并且不會(huì)伴隨有安裝面積的增加的液晶驅(qū)動(dòng)電路。本發(fā)明的液晶驅(qū)動(dòng)電路是當(dāng)共同信號(hào)COMi以最大振幅變化時(shí)，亦即從高電位VLCD變化至低電位VSS時(shí)，使共同信號(hào)COMi以高電位VLCD→第1中間電位VLCD1→第2中間電位VLCD2→低電位VSS的方式以1/3VLCD的步階呈階梯狀變化。針對(duì)區(qū)段信號(hào)SEGj亦同，當(dāng)區(qū)段信號(hào)SEGj從低電位VSS變化至高電位VLCD時(shí)，使區(qū)段信號(hào)SEGj以低電位VSS→第2中間電位VLCD2→第1中間電位VLCD1→高電位VLCD的方式呈階梯狀變化。藉此，便能夠?qū)㈦娙蓠詈纤鶎?dǎo)致的脈沖噪聲的峰值抑制為1/3。
文檔編號(hào)G09G3/36GK101727867SQ20091020726
公開日2010年6月9日 申請(qǐng)日期2009年10月23日 優(yōu)先權(quán)日2008年10月24日
發(fā)明者后藤賢介, 德永哲也, 片桐典和 申請(qǐng)人:三洋電機(jī)株式會(huì)社;三洋半導(dǎo)體株式會(huì)社