本實(shí)用新型涉及驅(qū)動(dòng)電路的技術(shù)領(lǐng)域，特別是一種襪機(jī)選針器驅(qū)動(dòng)電路的技術(shù)領(lǐng)域。

背景技術(shù)：

眾所周知，在機(jī)械紡織行業(yè)，根據(jù)工藝要求，控制針的運(yùn)行方式可以縫制花樣。目前，通用的做法是采用選針器來(lái)實(shí)現(xiàn)針的自動(dòng)化運(yùn)行，傳統(tǒng)選針器一個(gè)通道驅(qū)動(dòng)是用一個(gè)PMOS一個(gè)NMOS加上2個(gè)光耦驅(qū)動(dòng)。由于襪機(jī)的選針器的通道驅(qū)動(dòng)較多，并且需要專門設(shè)計(jì)保護(hù)電路，從而增加了系統(tǒng)的體積。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的目的就是解決現(xiàn)有技術(shù)中的問(wèn)題，提出一種襪機(jī)選針器驅(qū)動(dòng)電路，能夠大大減少系統(tǒng)的體積。

為實(shí)現(xiàn)上述目的，本實(shí)用新型提出了一種襪機(jī)選針器驅(qū)動(dòng)電路，包括芯片、第一電容、第二電容、第三電容、第四電容、第一電阻、第二電阻、第三電阻、第四電阻、第五電阻、第六電阻、第七電阻和第八電阻，所述第一電容的兩端分別與芯片的1引腳和2引腳連接，所述第二電容的一端與芯片的3引腳連接，另一端與24V電源正極連接，所述第一電阻的一端與芯片的27引腳連接，另一端與FPGA連接，所述第二電阻的一端與芯片的26引腳連接，另一端與FPGA連接，所述第三電阻的一端與芯片的25引腳連接，另一端與FPGA連接，所述第四電阻的一端與芯片的24引腳連接，另一端與FPGA連接，所述第五電阻的一端與芯片的23引腳連接，另一端與FPGA連接，所述第六電阻的一端與芯片的22引腳連接，另一端與FPGA連接，所述第七電阻的一端與芯片的21引腳連接，另一端與FPGA連接，所述第八電阻的一端與芯片的20引腳連接，另一端與FPGA連接，所述芯片的4引腳、11引腳和第四電容的正極均與24V電源正極連接，所述芯片的6引腳、9引腳、14引腳、28引腳、29引腳、第四電容的負(fù)極和第三電容的一端均與24V電源負(fù)極連接，所述第三電容的另一端與芯片的15引腳連接，所述芯片的19引腳接地，所述芯片的5引腳、7引腳、8引腳和10引腳分別與選針器的四個(gè)通道負(fù)載的一端連接，通道負(fù)載的另一端接地，所述芯片的16引腳和17引腳均與FPGA連接，所述芯片的18引腳與FPGA連接。

作為優(yōu)選，所述芯片為DRV8844芯片。

作為優(yōu)選，所述通道負(fù)載為一個(gè)線圈，線圈內(nèi)設(shè)有半軟磁材料的芯棒。

本實(shí)用新型的有益效果：本實(shí)用新型通過(guò)采用DRV8844芯片可以帶四個(gè)通道負(fù)載，并且芯片自帶過(guò)流保護(hù)，保護(hù)報(bào)警，軟件恢復(fù)等功能，具有體積小，可靠性高，安全性大大增強(qiáng)的特點(diǎn)。

本實(shí)用新型的特征及優(yōu)點(diǎn)將通過(guò)實(shí)施例結(jié)合附圖進(jìn)行詳細(xì)說(shuō)明。

【附圖說(shuō)明】

圖1是本實(shí)用新型一種襪機(jī)選針器驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖。

圖中：1-芯片、2-第一電容、3-第二電容、4-第三電容、5-第四電容、6-第一電阻、7-第二電阻、8-第三電阻、9-第四電阻、10-第五電阻、11-第六電阻、12-第七電阻、13-第八電阻。

【具體實(shí)施方式】

參閱圖1，本實(shí)用新型一種襪機(jī)選針器驅(qū)動(dòng)電路，包括芯片1、第一電容2、第二電容3、第三電容4、第四電容5、第一電阻6、第二電阻7、第三電阻8、第四電阻9、第五電阻10、第六電阻11、第七電阻12和第八電阻13，所述第一電容2的兩端分別與芯片1的1引腳和2引腳連接，所述第二電容3的一端與芯片1的3引腳連接，另一端與24V電源正極連接，所述第一電阻6的一端與芯片1的27引腳連接，另一端與FPGA連接，所述第二電阻7的一端與芯片1的26引腳連接，另一端與FPGA連接，所述第三電阻8的一端與芯片1的25引腳連接，另一端與FPGA連接，所述第四電阻9的一端與芯片1的24引腳連接，另一端與FPGA連接，所述第五電阻10的一端與芯片1的23引腳連接，另一端與FPGA連接，所述第六電阻11的一端與芯片1的22引腳連接，另一端與FPGA連接，所述第七電阻12的一端與芯片1的21引腳連接，另一端與FPGA連接，所述第八電阻13的一端與芯片1的20引腳連接，另一端與FPGA連接，所述芯片1的4引腳、11引腳和第四電容5的正極均與24V電源正極連接，所述芯片1的6引腳、9引腳、14引腳、28引腳、29引腳、第四電容5的負(fù)極和第三電容4的一端均與24V電源負(fù)極連接，所述第三電容4的另一端與芯片1的15引腳連接，所述芯片1的19引腳接地，所述芯片1的5引腳、7引腳、8引腳和10引腳分別與選針器的四個(gè)通道負(fù)載的一端連接，通道負(fù)載的另一端接地，所述芯片1的16引腳和17引腳均與FPGA連接，所述芯片1的18引腳與FPGA連接，所述芯片1為DRV8844芯片，所述通道負(fù)載為一個(gè)線圈，線圈內(nèi)設(shè)有半軟磁材料的芯棒。

本實(shí)用新型工作過(guò)程：

本實(shí)用新型一種襪機(jī)選針器驅(qū)動(dòng)電路在工作過(guò)程中，先由CPU根據(jù)花型數(shù)據(jù)，發(fā)送選針驅(qū)動(dòng)的控制指令到FPGA，F(xiàn)PGA解析指令內(nèi)容，確定哪一路實(shí)施驅(qū)動(dòng)，驅(qū)動(dòng)的方向，然后產(chǎn)生控制信號(hào)，先將方向信號(hào)輸出，就是與DRV8844，21，23，25，27相連的信號(hào)，然后打開相應(yīng)通道的使能，也就是DRV8844的20，22，24，26腳信號(hào)。使能信號(hào)給出后DRV8844驅(qū)動(dòng)打開開始對(duì)負(fù)載充電，1.6毫秒后關(guān)閉使能，斷開充電電路，負(fù)載保持在當(dāng)前狀態(tài)，驅(qū)動(dòng)動(dòng)作完成。當(dāng)負(fù)載出現(xiàn)短路等異常情況時(shí)，DRV8844的18腳會(huì)有信號(hào)輸出，并強(qiáng)制關(guān)閉輸出，當(dāng)控制部分收到信號(hào)后強(qiáng)制關(guān)閉所有驅(qū)動(dòng)，并提示用戶排除故障，故障排除后通過(guò)DRV8844的16腳信號(hào)可以將DRV8844解除關(guān)閉狀態(tài)，恢復(fù)正常工作模式。

上述實(shí)施例是對(duì)本實(shí)用新型的說(shuō)明，不是對(duì)本實(shí)用新型的限定，任何對(duì)本實(shí)用新型簡(jiǎn)單變換后的方案均屬于本實(shí)用新型的保護(hù)范圍。