專利名稱：自掃描型發(fā)光器件陣列的驅(qū)動電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種自掃描型發(fā)光器件陣列的驅(qū)動電路，特別是，涉及使其不使用電流源的驅(qū)動電路。進一步說，本發(fā)明涉及一種使用這種驅(qū)動電路的自掃描型發(fā)光器件陣列。
在同一襯底上集成有多個發(fā)光器件的發(fā)光器件陣列，是與該驅(qū)動用IC組合，并用作光打印機等的寫入用光源。本發(fā)明人重視具有pnpn構(gòu)造作為發(fā)光器件陣列的構(gòu)成元件的發(fā)光晶體閘流管，已經(jīng)公開的專利申請(特開平1-238962號公報、特開平2-14584號公報、特開平2-92650號公報、特開平2-92651號公報)可以實現(xiàn)發(fā)光點的自掃描發(fā)光器件陣列，并作為光打印機用光源顯示出了組裝上簡便、能縮小發(fā)光器件間距、以及可以制作小型的自掃描型發(fā)光器件陣列等特點。
把這種自掃描型發(fā)光器件陣列應(yīng)用于光打印機等的時候，不希望因傳輸動作而引起發(fā)光。因此，提出一種將任務(wù)分為僅僅擔(dān)當(dāng)傳輸功能的移位部分和擔(dān)當(dāng)發(fā)光功能的發(fā)光部分并且分別使用發(fā)光晶體閘流管，借助于用金屬等覆蓋發(fā)光晶體閘流管對移位部分的發(fā)光進行遮光，就可以避開該傳輸發(fā)光的影響(特開平2-2636688)。
另一方面，因為使用
圖1的發(fā)光晶體閘流管的I-L特性例所示低電流區(qū)域中的光輸出小的特性的發(fā)光晶體閘流管，所以可能充分抑制傳輸動作時的光輸出。另外，在圖1中，橫軸表示電流，縱軸表示光輸出功率(μW)。箭頭A表示傳輸時的發(fā)光(傳輸發(fā)光)，箭頭B表示寫入時的發(fā)光(寫入發(fā)光)。
在這樣的情況下，可以不需要分成移位部分和發(fā)光部分的構(gòu)造，而兼有移位部分和發(fā)光部分的發(fā)光器件陣列也足夠用作光打印機用的光源。這種自掃描型發(fā)光器件陣列的情況下，需要供給兩種電流即傳輸時需要的電流It(以下，稱為傳輸電流)和某個發(fā)光器件寫入時需要的電流Iw(以下，稱為寫入電流)。
圖2表示供給傳輸電流It和寫入電流Iw的現(xiàn)有自掃描型發(fā)光器件陣列等效電路。該自掃描型發(fā)光器件陣列是一種2相(φ1,φ2)驅(qū)動方式的陣列。圖中，T1、T2、T3、…表示發(fā)光晶體閘流管；D1、D2、D3、…表示結(jié)型二極管，R1、R2、R3、…表示柵極負載電阻。發(fā)光晶體閘流管的陰極與基板電極連接，奇數(shù)號的發(fā)光晶體閘流管T1、T3、…與時針脈沖φ1導(dǎo)線11連接，偶數(shù)號的發(fā)光晶體閘流管T2、T4、…與時針脈沖φ2導(dǎo)線12連接。發(fā)光晶體閘流管的柵極經(jīng)由柵極負載電阻R1、R2、R3、…連接電源φGK導(dǎo)線14，進而相鄰的柵極電極相互通過二極管D1、D2、D3、…連接起來。各導(dǎo)線11、12、14，介以端子21、22、24與驅(qū)動電路62連接。并且，發(fā)光晶體閘流管T1的柵電極與觸發(fā)脈沖φs用端子23連接。
另外，圖2中，10為自掃描型發(fā)光器件陣列芯片，表示已集成化的部分。芯片10上外帶驅(qū)動電路。芯片10的各端子21、22、23，通過電阻41、42、43而與脈沖電壓源51、52、53連接；端子24與電壓源60連接起來。并且，電阻41和脈沖電壓源51的串聯(lián)電路上并聯(lián)連接脈沖電壓源31，電阻42和脈沖電壓源52的串聯(lián)電路上并聯(lián)連接脈沖電壓源32。
這種構(gòu)造的自掃描型發(fā)光器件陣列中，傳輸電流It由電阻41、42和脈沖電壓源51、52產(chǎn)生。想寫入所希望的發(fā)光晶體閘流管時，并使其發(fā)光時，按照傳輸動作，接通該發(fā)光晶體閘流管，由脈沖電壓源31、32流入需要的寫入電流Iw。
圖3表示脈沖電源發(fā)生的電壓和電流源發(fā)生的各電流波形、發(fā)光晶體閘流管的傳輸發(fā)光和寫入發(fā)光的樣子。v(數(shù)字)表示數(shù)字示出的脈沖電壓源的電壓，i(數(shù)字)表示數(shù)字示出的電流源的電流，L(Tn)表示第n號發(fā)光晶體閘流管的光輸出。
當(dāng)觸發(fā)用脈沖電壓源53的脈沖電壓v(53)為L(Low)電平，時鐘脈沖φ1用脈沖電壓源51的脈沖電壓v(51)為H(High)電平時，發(fā)光晶體閘流管T1接通。在光輸出L(T1)的波形方面，a表示傳輸發(fā)光的光輸出強度，b表示寫入發(fā)光的光輸出強度。
如以上的那樣，發(fā)光晶體閘流管T1接通以后，通過2相時鐘脈沖φ1,φ2的重復(fù)，使接通狀態(tài)繼續(xù)傳輸下去。在接通狀態(tài)下雖然發(fā)光晶體閘流管不斷傳輸發(fā)光，但是光輸出極小。通過從脈沖電壓源31、32供給寫入電流i(31)、i(32)，發(fā)光晶體閘流管進行寫入發(fā)光。
在上述的現(xiàn)有自掃描型發(fā)光器件陣列中，脈沖電流源存在著其電路復(fù)雜，特性離散大的問題。
并且，在圖3中，例如第2狀態(tài)的發(fā)光晶體閘流管T5雖然是“不寫入”，但需要保持接通狀態(tài)的電流，因此稍稍發(fā)光。在“不寫入”的狀態(tài)下的發(fā)光將變成噪音，因此使其盡可能小是希望的，并且為了減少光輸出，需要增大決定傳輸電流It大小的電阻41、42的電阻值?？墒窃龃笤撾娮柚?，有降低傳輸速度的問題。
本發(fā)明的目的在于，提供一種可以用簡單的電路構(gòu)成，實現(xiàn)與脈沖電流源同樣功能的驅(qū)動電路。
本發(fā)明的另一個目的在于提供一種具有在“不寫入”時可以減少光輸出，而不降低傳輸速度的功能的驅(qū)動電路。
本發(fā)明的再一個目的在于提供一種具有這種驅(qū)動電路的自掃描型發(fā)光器件陣列。
本發(fā)明的驅(qū)動電路，是對于自掃描型發(fā)光器件陣列的電路。自掃描型發(fā)光器件陣列具有一維排列多個具有控制閾值電壓或閾值電流的控制電極的3端發(fā)光器件；用具有電壓或電流單向性的電性裝置互相連接相鄰發(fā)光器件的控制電極；在上述各發(fā)光器件其余2端子中的一方，分別每隔一個器件，供給2相的時鐘脈沖φ1、φ2，當(dāng)用一方的相時鐘脈沖使某一發(fā)光器件接通時，通過上述電性裝置使其發(fā)光器件近旁的發(fā)光器件的閾值電壓或閾值電流變化，通過另一方的相時鐘脈沖，使與上述某一發(fā)光器件相鄰的發(fā)光器件接通，并把寫入電流供給接通的發(fā)光器件并進行寫入發(fā)光的構(gòu)成。
這種自掃描型發(fā)光器件陣列的時鐘脈沖φ1、φ2端子，在發(fā)光器件的接通狀態(tài)下保持穩(wěn)壓特性，然而對φ1、φ2端子可以設(shè)置電壓源與電阻的串聯(lián)電路，并進行與電流源同樣的作用。作為電壓源，輸入端子使用與電源連接的緩沖器。在芯片的時鐘脈沖端子與脈沖電壓源之間設(shè)置緩沖器與電阻的串聯(lián)電路，向緩沖器的柵極端子輸入從脈沖電壓源來的脈沖電壓。
另一方面，供給時鐘脈沖的一側(cè)也使用緩沖器與電阻的串聯(lián)電路，成為將該串聯(lián)電路連接到脈沖電壓源的構(gòu)成。這時一般地說，緩沖器的柵極端子接地。
倘若采用具有緩沖器和電阻這種構(gòu)成的驅(qū)動電路，與使用電流源的現(xiàn)有驅(qū)動電路比較，則具有構(gòu)成變得極其簡單，并可用CMOS邏輯IC構(gòu)成的優(yōu)點。進而，這種緩沖器也可以與電阻一起，制作在與發(fā)光器件同一個芯片上。
進而，為了減少“不寫入”時的光輸出，解決傳送速度降低的這個問題，可以在傳輸時減少電阻值，而在傳輸結(jié)束后轉(zhuǎn)換成大的電阻值。因此設(shè)置2組供給時鐘脈沖的緩沖器與電阻的串聯(lián)電路，并且互相連接電阻輸出一側(cè)。假定2個電阻值為大小不同的值，按照由脈沖電壓源供給2個串聯(lián)電路的脈沖通過控制，改變傳輸時和傳輸后流動的電流的大小。
這樣構(gòu)成的驅(qū)動電路與上述同樣，可用CMOS邏輯IC構(gòu)成，也可以制作在與發(fā)光器件同一的芯片上。
圖1是表示低電流區(qū)光輸出小的發(fā)光晶體閘流管的特性。
圖2是表示現(xiàn)有的自掃描型發(fā)光器件陣列的等效電路圖。
圖3是表示用于說明圖2的自掃描型發(fā)光器件陣列動作的波形圖。
圖4是表示本發(fā)明的自掃描型發(fā)光器件陣列的等效電路圖。
圖5是表示圖4的緩沖電路的構(gòu)成圖。
圖6A是表示圖5的緩沖器真值表。
圖6B是表示圖5的緩沖器的輸入輸出圖。
圖7是表示圖4的自掃描型發(fā)光器件陣列的電壓波形圖。
圖8是表示圖5的緩沖電路的具體例圖。
圖9是表示圖8的緩沖電路的變形例圖。
圖10是表示圖8的緩沖電路的變形例圖。
圖11是表示緩沖電路的其它構(gòu)成圖。
圖12是表示圖11的緩沖電路的具體例圖。
用于實施發(fā)明的最佳方式圖4是本發(fā)明一個實施例的自掃描型發(fā)光器件陣列的等效電路圖。該自掃描型發(fā)光器件陣列，是在自掃描型發(fā)光器件陣列10外帶有驅(qū)動電路64。在至于與圖2的構(gòu)成元件相同的元件，帶有同樣的參照號碼。
在該實施例的驅(qū)動電路中，由脈沖電壓源和緩沖電路構(gòu)成供給傳輸電流It和寫入電流Iw的電路。具體點說，接到時鐘脈沖φ1端子21的電路由脈沖電壓源54、55和緩沖電路90構(gòu)成，接到時鐘脈沖φ2端子22的驅(qū)動電路由脈沖電壓源56、57和緩沖電路91構(gòu)成。
緩沖電路90、91由相同電路構(gòu)成，而且在圖5中把緩沖電路90作為代表來表示。緩沖電路90由傳輸用緩沖器81、寫入用緩沖器82、以及分別接到兩個輸出端子的電阻44、45而構(gòu)成。緩沖器81的輸入端子71接到脈沖電壓源54，而且柵極端子接地。并且，緩沖器82的輸入端子接到+5V電源，柵極端子72接到脈沖電壓源55。電阻44、45一起接到輸出端子73，輸出端子73又接到時鐘脈沖φ1端子21上。
圖6A示出兩個緩沖器81、82的真值表。X表示輸入，y表示柵極輸入，z表示輸出。圖6B表示緩沖器的輸入輸出x、y、z。由該真值表可知，傳輸用緩沖器81按照脈沖電壓源54輸出的脈沖電壓的H電平或L電平，使其輸出為H電平或L電平。緩沖器81的輸出，作為傳輸電流It供給芯片10的端子21。并且，寫入用緩沖器82，在脈沖電壓源55的輸出脈沖電壓為L電平時，輸出為H電平，把寫入電流Iw供給端子21。當(dāng)脈沖電壓源55的輸出脈沖電壓為H電平時，輸出變成高阻抗，就不給端子21提供寫入電流Iw。
同樣，緩沖電路91將傳輸電流It(時鐘脈沖φ2)和寫入電流Iw供給芯片10的端子22。
電阻44的值就該決定傳輸中流動需要的電流It。在這里，設(shè)定緩沖器81的輸出電壓在H電平時為+5V，在L電平時為0V，設(shè)定發(fā)光晶體閘流管接通時φ1、φ2的端子21、22的恒定電壓為1.5V，流動1mA的傳輸電流，因此電阻44的值為3.5kΩ。另一方面，電阻45流動20mA的寫入電流Iw，因此為175Ω。
在圖7中，示出了電壓V(53)、V(54)V(55)、V(56)、V(57)的波形。觸發(fā)電壓V(53)為L電平時，電壓V(54)為H電平，由圖6A的真值表可知，緩沖器81的輸出變成H電平，發(fā)光晶體閘流管T1接通。如以上的那樣，發(fā)光晶體閘流管T1接通以后，通過2相時鐘脈沖φ1、φ2的重復(fù)，晶體閘流管的接通狀態(tài)將繼續(xù)傳輸下去。
當(dāng)某一發(fā)光晶體閘流管接通時，脈沖電壓源55的輸出電壓V(55)變成L電平時，緩沖器82的輸出變成H電平，就流動寫入電流。因此發(fā)光晶體閘流管就成為進行寫入發(fā)光。
至于緩沖器81、82，雖然也可以使用市場出售的IC的TC74VHC244(東芝制造)等緩沖器，但是把包括電阻的緩沖電路全部一并集成化是理想的。圖8表示采用C-MOS集成緩沖電路90的例子。另外，如以上的那樣，由電阻45的電阻值決定寫入電流Iw的大小，因此在集成化電路90外帶有電阻45的方面，有時在電阻精度這點上也有利。圖9是對應(yīng)于外帶電阻45時的電路。在圖9中雖然把電阻44接入+5V一側(cè)，但是也可以變更成圖10所示的位置。并且要是減小NMOSFET46的溝道寬度，加大其接通電阻的話，也可以省去電阻44。
另外，在圖3中，例如發(fā)光晶體閘流管T6為“不寫入”但需要變成接通狀態(tài)的電流，因此稍微發(fā)光(電平a)，理想的是“不寫入”狀態(tài)的發(fā)光應(yīng)極其之小，而使光輸出減少，因此需要增加傳輸電流It大小的電阻44的電阻值。可是，增加該電阻值，象已經(jīng)說過的那樣，存在降低傳輸速度的問題。為了解決該問題，使用在傳輸時，減小電阻44的電阻值，而在傳輸結(jié)束后，可以轉(zhuǎn)換到大的值。為了實現(xiàn)它，也可以將圖5的緩沖電路90置換成圖11的緩沖電路94。在緩沖電路94中，新添加傳輸用的緩沖器84，將輸入連接到+5V，并在柵極上設(shè)置新的端子74。設(shè)若與傳輸用緩沖器81、82的輸出連接的電阻91、94的值分別為RA、RB。由于傳輸時輸入端子71、74為L電平，則可以用RA和RB的并聯(lián)電阻值決定的電流使發(fā)光晶體閘流管接通。傳輸結(jié)束后，端子74成為H電平，保持晶體閘流管的接通狀態(tài)下，所以只在電阻91中流過足夠的保持電流。
現(xiàn)在，在保持電流為100μA的情況下，設(shè)若接通時晶體閘流管的陰極電壓為1.5V，H電平為5V，則RA為35kΩ。設(shè)若RB為1.03kΩ，則RA和RB的并聯(lián)電阻值成為1kΩ。
另一方面，在圖5的緩沖電路90中，設(shè)若電阻44的電阻值為35kΩ，則傳輸時間(用于移動晶體閘流管的接通狀態(tài)所需要的時間)，大致等于φ1端子21(或φ2端子22)的電容與電阻44的電阻值(35kΩ)相乘積表示的時間常數(shù)。例如設(shè)φ1端子21(或φ2端子22)的電容為30pF，則傳輸時間大約為1μS。例如，設(shè)若向晶體閘流管以500kdot/s的速度進行寫入，則寫入發(fā)光時間約為可能的最大寫入發(fā)光時間的50％左右。
對此，在使用圖11所示的緩沖電路94的方法中，只在傳輸時要使用RA+RB的并聯(lián)電阻值(1kΩ)，傳輸結(jié)束后則只使用電阻RA(35kΩ)，因而傳輸時間為30ns，以1Mdot/s的速度寫入，寫入時間保證為可能的最大寫入發(fā)光時間的98.5％。
圖11的緩沖電路94可由CMOS用象圖12那樣的電路構(gòu)成，與圖8～圖10的電路同樣，可以作為集成電路來實現(xiàn)。
在以上的實施例中，雖然采用在芯片10上外帶有緩沖電路，可是也可以除電阻45外把該電路一起集成到芯片10上。前面也已作過說明，將電阻45除外的理由，是因為由電阻45決定寫入電流Iw的大小，因此需要使用高精度的電阻。
倘若采用以上說明過的本發(fā)明的驅(qū)動電路，就可以用緩沖電阻簡單構(gòu)成脈沖電流源。并且，倘若采用本發(fā)明，就可以提供一種具有能夠減少光輸出而不降低“不寫入”時傳輸速度的功能的驅(qū)動電路。
權(quán)利要求
1.一種自掃描型發(fā)光器件陣列的驅(qū)動電路，具有一維排列多個具有控制閾值電壓或閾值電流的控制電極的3端子發(fā)光器件；用具有電壓或電流單向性的電性裝置互相連接相鄰發(fā)光器件的控制電極；在上述各發(fā)光器件其余2端子之中的一方，分別每隔一個器件，供給2相的時鐘脈沖，當(dāng)用一方的相時鐘脈沖使某一發(fā)光器件接通時，通過上述電性裝置使其發(fā)光器件近旁的發(fā)光器件的閾值電壓或閾值電流變化，通過另一方的相時鐘脈沖，使與上述某一發(fā)光器件相鄰的發(fā)光器件接通，并把寫入電流供給接通的發(fā)光器件并寫入發(fā)光，其特征是還包括由第1脈沖電壓源、從該第1脈沖電壓源來的脈沖電壓供給輸入端子的第1緩沖器、和與該第1緩沖器的輸出端子連接的第1電阻而構(gòu)成，并發(fā)生上述時鐘脈沖的電路；以及由第2脈沖電壓源、從該第2脈沖電壓源來的脈沖電壓供給柵極端子，而且輸入端子與電源連接的第2緩沖器、和與該第2緩沖器的輸出端子連接的第2電阻而構(gòu)成，并發(fā)生上述寫入電流的電路。
2.根據(jù)權(quán)利要求1所述的驅(qū)動電路，其特征是上述第2電阻的值，選擇為使上述接通的發(fā)光器件能寫入發(fā)光，流過必需的寫入電流的電阻值。
3.一種自掃描型發(fā)光器件陣列，包括一維排列多個具有控制閾值電壓或閾值電流的控制電極的3端子發(fā)光器件的發(fā)光器件陣列；具有互相連接相鄰發(fā)光器件的控制電極的電流單向性的電性裝置；在上述各發(fā)光器件其余2端子之中的一方，分別每隔一個器件，供給2相的時鐘脈沖的2條時鐘脈沖線，當(dāng)用一方的相時鐘脈沖使某一發(fā)光器件接通時，通過上述電性裝置使其發(fā)光器件近旁的發(fā)光器件的閾值電壓或閾值電流變化，通過另一方的相時鐘脈沖，使與上述某一發(fā)光器件相鄰的發(fā)光器件接通，并把寫入電流供給接通的發(fā)光器件并進行寫入發(fā)光，其特征是包括由第1脈沖電壓源、從該第1脈沖電壓源來的脈沖電壓供給輸入端子的第1緩沖器、和與該第1緩沖器的輸出端子連接的第1電阻而構(gòu)成，并發(fā)生上述時鐘脈沖的電路；以及由第2脈沖電壓源、從該第2脈沖電壓源來的脈沖電壓供給柵極端子，而且輸入端子與電源連接的第2緩沖器、和與該第2緩沖器的輸出端子連接的第2電阻而構(gòu)成，并發(fā)生上述寫入電流的電路。
4.根據(jù)權(quán)利要求3所述的驅(qū)動電路，其特征是上述第2電阻的值選擇為使上述接通的發(fā)光器件能寫入發(fā)光，流入所需的寫入電流的電阻值。
5.根據(jù)權(quán)利要求4所述的驅(qū)動電路，其特征是上述第1電阻與上述第1和第2緩沖器都在與上述發(fā)光器件和電性裝置同一芯片上集成。
6.根據(jù)權(quán)利要求4所述的驅(qū)動電路，其特征是上述第1和第2電阻與上述第1和第2緩沖器都在與上述發(fā)光器件和電性裝置同一芯片上集成。
7.根據(jù)權(quán)利要求3～6中任一項所述的驅(qū)動電路，其特征是上述發(fā)光器件是具有在低電流區(qū)的光輸出小的特性的發(fā)光晶體閘流管。
8.一種自掃描型發(fā)光器件陣列的驅(qū)動電路，具有一維排列多個具有控制閾值電壓或閾值電流的控制電極的3端子發(fā)光器件；用具有電壓或電流單向性的電性裝置互相連接相鄰發(fā)光器件的控制電極；在上述各發(fā)光器件其余2端子之中的一方，分別每隔一個器件，供給2相的時鐘脈沖，當(dāng)用一方的相時鐘脈沖使某一發(fā)光器件接通時，通過上述電性裝置使其發(fā)光器件近旁的發(fā)光器件的閾值電壓或閾值電流變化，通過另一方的相時鐘脈沖，使與上述某一發(fā)光器件相鄰的發(fā)光器件接通，并把寫入電流供給接通的發(fā)光器件并寫入發(fā)光，其特征是具有由第1脈沖電壓源、從該第1脈沖電壓源來的脈沖電壓供給輸入端子的第1緩沖器、和與該第1緩沖器的輸出端子連接的第1電阻、第2脈沖電壓源、從該第2脈沖電壓源來的脈沖電壓供給柵極端子而且輸入端子與電源連接的第2緩沖器、和與該第2緩沖器的輸出端子連接的第2電阻而構(gòu)成，并在發(fā)光器件的接通狀態(tài)的傳輸時和發(fā)光器件的接通狀態(tài)傳輸后，發(fā)生可使電流變化成為2階段的上述時鐘脈沖的電路；以及由第3脈沖電壓源、從該第3脈沖電壓源來的脈沖電壓供給柵極端子，且輸入端子與電源連接的第3緩沖器、和與第3緩沖器的輸出端子連接第3電阻而構(gòu)成，并發(fā)生上述寫入電流的電路。
9.根據(jù)權(quán)利要求8所述的驅(qū)動電路，其特征是上述第1電阻的值，選擇為比上述第2電阻的值還大的電阻值；以及上述第3電阻的值，選擇為使上述接通的發(fā)光器件進行寫入發(fā)光，流入需要的寫入電流的電阻值。
10.一種自掃描型發(fā)光器件陣列，包括一維排列多個具有控制閾值電壓或閾值電流的控制電極的3端子發(fā)光器件的發(fā)光器件陣列；具有互相連接相鄰發(fā)光器件的控制電極的電流單向性的電性裝置；在上述各發(fā)光器件其余2端子之中的一方，分別每隔一個器件，供給2相的時鐘脈沖的2條時鐘脈沖線，當(dāng)用一方的相時鐘脈沖使某一發(fā)光器件接通時，通過上述電性裝置使其發(fā)光器件近旁的發(fā)光器件的閾值電壓或閾值電流變化，通過另一方的相時鐘脈沖，使與上述某一發(fā)光器件相鄰的發(fā)光器件接通，并把寫入電流供給接通的發(fā)光器件并進行寫入發(fā)光，其特征是具備由第1脈沖電壓源、從該第1脈沖電壓源來的脈沖電壓供給輸入端子的第1緩沖器、與該第1緩沖器的輸出端子連接的第1電阻、第2脈沖電壓源、從該第2脈沖電壓源來的脈沖電壓供給柵極端子，而且輸入端子與電源連接的第2緩沖器、和與該第2緩沖器的輸出端子連接的第2電阻而構(gòu)成，并在發(fā)光器件接通狀態(tài)的傳輸時和發(fā)光器件接通狀態(tài)的傳輸后，可發(fā)生2個階段變化電流的上述時鐘脈沖的電路；以及由第3脈沖電壓源、從該第3脈沖電壓源來的脈沖電壓供給柵極端子，且輸入端子與電源連接的第3緩沖器、和與第3緩沖器的輸出端子連接的第3電阻而構(gòu)成，并發(fā)生上述寫入電流的電路。
11.根據(jù)權(quán)利要求10所述的自掃描型發(fā)光器件陣列，其特征是上述第1電阻的值選擇為比上述第2電阻的值還大的電阻值。上述第3電阻的值，選擇為使上述接通的發(fā)光器件進行寫入發(fā)光，流入需要的寫入電流的電阻值。
12.根據(jù)權(quán)利要求11所述的自掃描型發(fā)光器件陣列，其特征是上述第1和第2電阻，上述第1、第2和第3緩沖器都在與上述發(fā)光器件和電性裝置同一芯片上集成。
13.根據(jù)權(quán)利要求11所述的自掃描型發(fā)光器件陣列，其特征是上述第1、第2和第3電阻，上述第1、第2和第3緩沖器都在與上述發(fā)光器件和電性裝置同一芯片上集成。
14.根據(jù)權(quán)利要求10～13任一項所述的自掃描型發(fā)光器件陣列，其特征是上述發(fā)光器件是具有在低電流區(qū)的光輸出小的特性的發(fā)光晶體閘流管。
全文摘要
提供一種使用于自掃描型發(fā)光器件陣列,并且能夠以簡單的電路構(gòu)成實現(xiàn)于電壓源同樣功能的驅(qū)動電路。驅(qū)動電路具有第1和第2緩沖器,和接這些緩沖器的輸出端子的第1和第2電阻。第1緩沖器的輸入端子接到第1脈沖電壓源,且柵極端子接地。第2緩沖器的輸入端子接+5V,且柵極端子接第2脈沖電壓源。第1和第2電阻一起接驅(qū)動電路的輸出端子,且該輸出端子接到時鐘脈沖端子上。
文檔編號B41J2/45GK1322169SQ00802049
公開日2001年11月14日 申請日期2000年10月10日 優(yōu)先權(quán)日1999年10月22日
發(fā)明者大野誠治 申請人:日本板硝子株式會社