專利名稱：熱敏頭片的組合保護(hù)電路及熱敏打印機(jī)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于熱敏打印機(jī)技術(shù)領(lǐng)域，具體地說，是涉及一種用于保護(hù)熱敏打印機(jī)中 的熱敏頭片的組合保護(hù)電路設(shè)計(jì)。
背景技術(shù)：
目前的票據(jù)打印機(jī)通常都是熱敏打印機(jī)，熱敏頭片是其內(nèi)部的關(guān)鍵部件。針對熱 敏頭片的加熱工作原理，在處于加熱過程中的熱敏頭片，如果出現(xiàn)某些軟件或者硬件異常 不能有效控制加熱結(jié)束，則將直接出現(xiàn)一個無限制熱源。因?yàn)槭且粋€持續(xù)發(fā)熱的過程，因此 隨著熱量的積累，一定會給打印機(jī)帶來不可預(yù)料的災(zāi)難后果。在常規(guī)的一些針對熱敏頭片的保護(hù)電路設(shè)計(jì)中，采用較多的方法是借助熱敏頭片 內(nèi)部封裝的熱敏電阻來檢測熱敏頭片的溫度，并將溫度檢測值定時地反饋給系統(tǒng)CPU/MCU。 當(dāng)系統(tǒng)CPU/MCU判斷熱敏頭片的當(dāng)前溫度超過限定閾值時，關(guān)斷施加到熱敏頭片的輸入電 源，以控制熱敏頭片停止工作，實(shí)現(xiàn)保護(hù)。在輸入電源的控制電路設(shè)計(jì)中，通常采用一顆場 效應(yīng)開關(guān)管MOSFET連接在輸入電源與熱敏頭片的供電端口之間，通過系統(tǒng)CPU/MCU控制 MOSFET導(dǎo)通或者關(guān)斷來實(shí)現(xiàn)對輸入電源選通的控制。在實(shí)際應(yīng)用過程中，由于MOSFET需要 開關(guān)大電流，也是一個極易損壞的器件，因此，一旦MOSFET發(fā)生擊穿短路故障，則系統(tǒng)便無 法對熱敏頭片進(jìn)行控制，也就無法實(shí)現(xiàn)對熱敏頭片的保護(hù)。因此，這種傳統(tǒng)的設(shè)計(jì)方式雖然 硬件成本較低，但是整機(jī)可靠性較差。當(dāng)然，對于現(xiàn)有的某些熱敏打印機(jī)系統(tǒng)來說，也有通過在系統(tǒng)內(nèi)部的軟/硬件中 設(shè)計(jì)看門狗功能來防止程序當(dāng)?shù)簦M(jìn)而確保系統(tǒng)CPU/MCU能夠?qū)崦纛^片進(jìn)行準(zhǔn)確控制。 但是，由于系統(tǒng)失效的原因復(fù)雜多樣，因此這種方法通常僅能作為一種廉價的解決方案來 使用，對于要求高可靠性的場合并不適用。

發(fā)明內(nèi)容
本發(fā)明為了解決現(xiàn)有針對熱敏頭片的保護(hù)電路可靠性低的問題，提供了 一種熱敏 頭片的組合保護(hù)電路，采用多種保護(hù)手段相結(jié)合的方式共同對熱敏頭片施加保護(hù)，從而顯 著提高了整個系統(tǒng)的可靠性。為解決上述技術(shù)問題，本發(fā)明采用以下技術(shù)方案予以實(shí)現(xiàn)—種熱敏頭片的組合保護(hù)電路，包括CPU和連接在熱敏頭片的供電端口、用于控 制熱敏頭片上電/斷電的電源控制電路；為了實(shí)現(xiàn)對熱敏頭片的雙重保護(hù)，在熱敏頭片的 總輸出有效控制端口上還進(jìn)一步連接有可編程邏輯單元，在所述可編程邏輯單元中配置有 分頻定時/計(jì)數(shù)器，所述可編程邏輯單元在分頻定時/計(jì)數(shù)器計(jì)數(shù)到達(dá)設(shè)定值時，若仍未接 收到CPU發(fā)出的清空或者預(yù)置指令，則向熱敏頭片的總輸出有效控制端口輸出無效電平， 控制熱敏頭片停止加熱。進(jìn)一步的，所述可編程邏輯單元連接CPU，在接收到CPU發(fā)出的清空或者預(yù)置指令 時，對分頻定時/計(jì)數(shù)器的計(jì)數(shù)值進(jìn)行清空或者預(yù)置處理。
又進(jìn)一步的，在所述可編程邏輯單元中配置有清空/預(yù)置寄存器，CPU通過總線對 所述清空/預(yù)置寄存器的各位進(jìn)行配置，進(jìn)而通過所述清空/預(yù)置寄存器對分頻定時/計(jì) 數(shù)器的計(jì)數(shù)值進(jìn)行清空或者預(yù)置。再進(jìn)一步的，在所述可編程邏輯單元中配置有定時控制寄存器，接收CPU發(fā)出的 計(jì)數(shù)方式配置數(shù)據(jù)，進(jìn)而控制所述分頻定時/計(jì)數(shù)器進(jìn)行遞加計(jì)數(shù)或者遞減計(jì)數(shù)。更進(jìn)一步的，在所述可編程邏輯單元中還配置有溢出控制寄存器，連接所述的分 頻定時/計(jì)數(shù)器，在分頻定時/計(jì)數(shù)器計(jì)數(shù)到達(dá)設(shè)定值而溢出時，輸出低電平信號至所述熱 敏頭片的總輸出有效控制端口。優(yōu)選的，所述可編程邏輯單元連接外部有源振蕩器，通過外部有源振蕩器向所述 的分頻定時/計(jì)數(shù)器提供計(jì)數(shù)時鐘；所述分頻定時/計(jì)數(shù)器由32位D觸發(fā)器串聯(lián)構(gòu)成。其中，所述可編程邏輯單元可以是FPGA或者CPLD。為了實(shí)現(xiàn)對熱敏頭片的第三重保護(hù)，通過所述CPU輸出的用于觸發(fā)熱敏頭片的m 組觸發(fā)信號均由CPU輸出的一路單穩(wěn)態(tài)觸發(fā)邏輯信號進(jìn)行牽制；當(dāng)CPU運(yùn)行程序正常時，定 時觸發(fā)所述的單穩(wěn)態(tài)觸發(fā)邏輯信號使其保持穩(wěn)態(tài)輸出，以確保所述的m組觸發(fā)信號能夠?qū)?應(yīng)輸出至熱敏頭片的m組觸發(fā)信號端口；反之，將熱敏頭片的m組觸發(fā)信號端口置為無效狀 態(tài)，控制熱敏頭片停止加熱；所述m為自然數(shù)。進(jìn)一步的，所述CPU通過單穩(wěn)態(tài)觸發(fā)邏輯電路，依據(jù)邏輯要求輸出所述的單穩(wěn)態(tài) 觸發(fā)邏輯信號，并傳輸至m組與門的其中一路輸入端，所述的m組觸發(fā)信號經(jīng)反相器取反 后，對應(yīng)傳輸至所述m組與門的另外一路輸入端，所述m組與門的輸出端各自經(jīng)一反相器與 熱敏頭片的m組觸發(fā)信號端口對應(yīng)連接?；谏鲜鰺崦纛^片組合保護(hù)電路，本發(fā)明又提供了一種基于所述組合保護(hù)電路設(shè) 計(jì)的熱敏打印機(jī)，通過對熱敏打印機(jī)中的熱敏頭片施加多重保護(hù)，以確保熱敏頭片的安全 運(yùn)行。即一方面在熱敏頭片的供電端口連接電源控制電路，通過控制熱敏頭片上電或者斷 電，來改變熱敏頭片的工作狀態(tài)；另一方面，在熱敏頭片的總輸出有效控制端口上同時設(shè)置 可編程邏輯單元，通過硬件守護(hù)邏輯確保在系統(tǒng)程序出錯時能夠控制熱敏頭片停止加熱， 實(shí)現(xiàn)對熱敏頭片的保護(hù)。具體來講，可以利用可編程邏輯單元內(nèi)部配置的分頻定時/計(jì)數(shù) 器進(jìn)行計(jì)時，當(dāng)程序運(yùn)行正常時，CPU定時發(fā)出清空/預(yù)置指令，對分頻定時/計(jì)數(shù)器的計(jì) 數(shù)值進(jìn)行清空或者預(yù)置處理，以避免其計(jì)數(shù)達(dá)到設(shè)定值而產(chǎn)生溢出；而當(dāng)系統(tǒng)程序失效時， 由于此時的CPU無法正常輸出清空/預(yù)置指令，當(dāng)分頻定時/計(jì)數(shù)器計(jì)數(shù)到達(dá)設(shè)定值時，則 向熱敏頭片的總輸出有效控制端口輸出無效電平，進(jìn)而控制熱敏頭片停止加熱，防止在系 統(tǒng)程序失控狀況下熱敏頭片遭受損壞。與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)和積極效果是本發(fā)明采用組合保護(hù)策略對熱敏 頭片的控制進(jìn)行牽制，使用可編程邏輯電路實(shí)現(xiàn)一個硬件的守護(hù)邏輯，一旦系統(tǒng)沒有對守 護(hù)邏輯進(jìn)行預(yù)先設(shè)定的解鎖操作，則守護(hù)邏輯可以立即觸發(fā)保護(hù)信號，控制熱敏頭片停止 加熱，以防止在系統(tǒng)程序失控或者部分硬件損壞時造成熱敏頭片的損壞，或者因?yàn)闊崦纛^ 片無限制持續(xù)加熱而引發(fā)起火的危險。同時，再配合對熱敏頭片輸入電源的保護(hù)邏輯或者 進(jìn)一步使用單穩(wěn)態(tài)觸發(fā)邏輯來牽制輸出到熱敏頭片的觸發(fā)信號，從而在增加很少硬件開銷 的基礎(chǔ)上使得整個系統(tǒng)的可靠性顯著提高。結(jié)合附圖閱讀本發(fā)明實(shí)施方式的詳細(xì)描述后，本發(fā)明的其他特點(diǎn)和優(yōu)點(diǎn)將變得更
4加清楚。


圖1是本發(fā)明所提出的熱敏頭片組合保護(hù)電路的系統(tǒng)整體架構(gòu)圖；圖2是圖1中可編程邏輯單元的內(nèi)部組建示意圖；圖3是圖2中分頻定時/計(jì)數(shù)器的一種實(shí)施例的電路原理圖；圖4是圖1中單穩(wěn)態(tài)觸發(fā)邏輯電路II的電路原理圖；圖5是圖1中組合邏輯電路的一種實(shí)施例的電路原理圖。圖6是熱敏頭片內(nèi)部加熱驅(qū)動片的邏輯電路具體實(shí)施例方式下面結(jié)合附圖對本發(fā)明的具體實(shí)施方式

作進(jìn)一步詳細(xì)地說明。本發(fā)明為了保證在系統(tǒng)程序失控的狀態(tài)下仍能對熱敏頭片進(jìn)行有效保護(hù)，在保留 傳統(tǒng)的輸入電源保護(hù)邏輯的基礎(chǔ)上，在熱敏頭片的總輸出有效控制端口 B. E. 0上增加一級 硬件守護(hù)邏輯，以對系統(tǒng)程序的運(yùn)行狀況進(jìn)行監(jiān)控，一旦系統(tǒng)沒有在規(guī)定的時間內(nèi)對所述 硬件守護(hù)邏輯進(jìn)行預(yù)先設(shè)定的解鎖操作，則守護(hù)邏輯立即觸發(fā)保護(hù)信號，控制熱敏頭片停 止加熱，以實(shí)現(xiàn)對熱敏頭片的保護(hù)。具體設(shè)計(jì)方法可以在熱敏頭片的總輸出有效控制端口 B. E. 0上連接一個與系統(tǒng) CPU/MCU連接通信的可編程邏輯單元，并在其內(nèi)部配置分頻定時/計(jì)數(shù)器。根據(jù)系統(tǒng)程序的 運(yùn)行周期設(shè)定合適的定時時間(所述定時時間應(yīng)大于系統(tǒng)程序的運(yùn)行周期)，即計(jì)數(shù)設(shè)定 值。當(dāng)系統(tǒng)程序當(dāng)?shù)?，無法在規(guī)定的時間內(nèi)向可編程邏輯單元提供清空或者預(yù)置指令時，則 分頻定時/計(jì)數(shù)器一直計(jì)數(shù)，直到達(dá)到設(shè)定值而產(chǎn)生溢出信號。此時，可編程邏輯單元認(rèn)為 系統(tǒng)程序失控，向熱敏頭片的總輸出有效控制端口 B. E.0輸出使其無效的電平信號，控制 熱敏頭片停止加熱，以免造成損壞。反之，若系統(tǒng)程序運(yùn)行正常，則CPU/MCU會在分頻定時 /計(jì)數(shù)器計(jì)數(shù)到達(dá)設(shè)定值之前，對分頻定時/計(jì)數(shù)器的計(jì)數(shù)值進(jìn)行清空或者預(yù)置操作，使其 不會出現(xiàn)計(jì)數(shù)到達(dá)設(shè)定值的情況，由此，可編程邏輯單元向熱敏頭片的總輸出有效控制端 口 B. E.0保持輸出有效電平，控制熱敏頭片持續(xù)工作。下面以熱敏打印機(jī)為例，通過一個具體的實(shí)施例來詳細(xì)闡述所述熱敏頭片組合保 護(hù)電路的具體組建結(jié)構(gòu)及其工作原理。實(shí)施例一，本實(shí)施例為了實(shí)現(xiàn)對熱敏頭片的保護(hù)，首先在熱敏頭片的供電端口 VPP 上連接電源控制電路，如圖1所示，可以具體由單穩(wěn)態(tài)觸發(fā)邏輯電路I和MOSFET電源控制 電路組建而成。當(dāng)熱敏頭片工作在正常溫度范圍內(nèi)時，熱敏打印機(jī)中的CPU/MCU輸出有效 電平的電源控制信號INIT_PRN#至單穩(wěn)態(tài)觸發(fā)邏輯電路I，經(jīng)脈沖展寬處理后，生成用于 驅(qū)動MOSFET電源控制電路動作的控制信號POWER，控制MOSFET場效應(yīng)管閉合，以連通系 統(tǒng)電源與熱敏頭片供電端口 VPP的連接通路，使熱敏頭片上電運(yùn)行。而當(dāng)熱敏頭片溫度過 高時，系統(tǒng)CPU/MCU通過采集封裝在熱敏頭片中的熱敏電阻反饋的檢測信號感知這一狀 況，進(jìn)而輸出無效電平狀態(tài)的電源控制信號INIT_PRN#通過單穩(wěn)態(tài)觸發(fā)邏輯電路I控制 MOSFET場效應(yīng)管斷開，切斷系統(tǒng)電源為熱敏頭片的供電，使熱敏頭片斷電，停止運(yùn)行，避免 事故發(fā)生。
此種保護(hù)形式只有在打印機(jī)系統(tǒng)程序運(yùn)行正常時才能確保對熱敏頭片的有效保 護(hù)，一旦系統(tǒng)程序當(dāng)?shù)?，系統(tǒng)CPU/MCU便無法正常地輸出電源控制信號INIT_PRN#，因而對 熱敏頭片的保護(hù)也就無從談起。為了增強(qiáng)對熱敏頭片的保護(hù)，擺脫對系統(tǒng)程序運(yùn)行狀況的依賴，本實(shí)施例又提出 了以下硬件守護(hù)邏輯。參見圖1所示，B. E. 0為熱敏頭片中加熱驅(qū)動片的總輸出有效控制端口，高電平有 效，用于對熱敏頭片中各加熱點(diǎn)是否加熱進(jìn)行總體控制。若B. E. 0端口被置為無效的低電 平信號，則熱敏頭片中的各加熱點(diǎn)均停止加熱，打印機(jī)不進(jìn)行打印。利用熱敏頭片的這一特性，本實(shí)施例在熱敏頭片的總輸出有效控制端口 B. E. 0上 連接一個可編程邏輯單元。所述可編程邏輯單元可以采用現(xiàn)場可編程門陣列FPGA或者復(fù) 雜可編程邏輯器件CPLD等芯片實(shí)現(xiàn)，內(nèi)部具有可編程特性，使用硬件描述語言來實(shí)現(xiàn)硬件 守護(hù)邏輯功能。其內(nèi)部的所有Flip-Flop寄存器映射在系統(tǒng)CPU/MCU的內(nèi)存空間，CPU/MCU 通過總線來實(shí)現(xiàn)對FPGA或CPLD中各寄存器的讀寫和控制，對硬件守護(hù)邏輯的操作如同讀 寫內(nèi)存一樣方便、快捷。在可編程邏輯單元內(nèi)部配置有3個寄存器和一個定時/計(jì)數(shù)器，參見圖2所示，具 體為清空/預(yù)置寄存器、定時控制寄存器、溢出控制寄存器和分頻定時/計(jì)數(shù)器。外部的有 源振蕩器可以經(jīng)過32位的分頻，通過設(shè)置分頻因子和遞加計(jì)數(shù)或遞減計(jì)數(shù)控制位，實(shí)現(xiàn)多 種時間間隔的定時/計(jì)數(shù)的輸出。在本實(shí)施例中，所述分頻定時/計(jì)數(shù)器的位數(shù)可以結(jié)合 有源振蕩器的頻點(diǎn)、計(jì)時時間等綜合考慮，本實(shí)施例以32位的分頻定時/計(jì)數(shù)器為例進(jìn)行 后續(xù)的說明。硬件守護(hù)邏輯相關(guān)的寄存器列表如下表一所示
權(quán)利要求
一種熱敏頭片的組合保護(hù)電路，包括CPU和連接在熱敏頭片的供電端口、用于控制熱敏頭片上電/斷電的電源控制電路；其特征在于在熱敏頭片的總輸出有效控制端口上連接有可編程邏輯單元，在所述可編程邏輯單元中配置有分頻定時/計(jì)數(shù)器，所述可編程邏輯單元在分頻定時/計(jì)數(shù)器計(jì)數(shù)到達(dá)設(shè)定值時，若仍未接收到CPU發(fā)出的清空或者預(yù)置指令，則向熱敏頭片的總輸出有效控制端口輸出無效電平，控制熱敏頭片停止加熱。
2.根據(jù)權(quán)利要求1所述的熱敏頭片的組合保護(hù)電路，其特征在于所述可編程邏輯單 元連接CPU，在接收到CPU發(fā)出的清空或者預(yù)置指令時，對分頻定時/計(jì)數(shù)器的計(jì)數(shù)值進(jìn)行 清空或者預(yù)置處理。
3.根據(jù)權(quán)利要求2所述的熱敏頭片的組合保護(hù)電路，其特征在于在所述可編程邏輯 單元中配置有清空/預(yù)置寄存器，CPU通過總線對所述清空/預(yù)置寄存器的各位進(jìn)行配置， 進(jìn)而通過所述清空/預(yù)置寄存器對分頻定時/計(jì)數(shù)器的計(jì)數(shù)值進(jìn)行清空或者預(yù)置。
4.根據(jù)權(quán)利要求3所述的熱敏頭片的組合保護(hù)電路，其特征在于在所述可編程邏輯 單元中配置有定時控制寄存器，接收CPU發(fā)出的計(jì)數(shù)方式配置數(shù)據(jù)，進(jìn)而控制所述分頻定 時/計(jì)數(shù)器進(jìn)行遞加計(jì)數(shù)或者遞減計(jì)數(shù)。
5.根據(jù)權(quán)利要求4所述的熱敏頭片的組合保護(hù)電路，其特征在于在所述可編程邏輯 單元中還配置有溢出控制寄存器，連接所述的分頻定時/計(jì)數(shù)器，在分頻定時/計(jì)數(shù)器計(jì)數(shù) 到達(dá)設(shè)定值而溢出時，輸出低電平信號至所述熱敏頭片的總輸出有效控制端口。
6.根據(jù)權(quán)利要求1至5中任一項(xiàng)所述的熱敏頭片的組合保護(hù)電路，其特征在于所述 可編程邏輯單元連接外部有源振蕩器，通過外部有源振蕩器向所述的分頻定時/計(jì)數(shù)器提 供計(jì)數(shù)時鐘；所述分頻定時/計(jì)數(shù)器由32位D觸發(fā)器串聯(lián)構(gòu)成。
7.根據(jù)權(quán)利要求6所述的熱敏頭片的組合保護(hù)電路，其特征在于所述可編程邏輯單 元為FPGA或者CPLD。
8.根據(jù)權(quán)利要求1至5中任一項(xiàng)所述的熱敏頭片的組合保護(hù)電路，其特征在于通過 所述CPU輸出的用于觸發(fā)熱敏頭片的m組觸發(fā)信號均由CPU輸出的一路單穩(wěn)態(tài)觸發(fā)邏輯信 號進(jìn)行牽制；當(dāng)CPU運(yùn)行程序正常時，定時觸發(fā)所述的單穩(wěn)態(tài)觸發(fā)邏輯信號保持穩(wěn)態(tài)輸出， 以使所述的m組觸發(fā)信號對應(yīng)輸出至熱敏頭片的m組觸發(fā)信號端口 ；反之，將熱敏頭片的m 組觸發(fā)信號端口置為無效狀態(tài)；所述m為自然數(shù)。
9.根據(jù)權(quán)利要求8所述的熱敏頭片的組合保護(hù)電路，其特征在于所述CPU通過單穩(wěn) 態(tài)觸發(fā)邏輯電路，依據(jù)邏輯要求輸出所述的單穩(wěn)態(tài)觸發(fā)邏輯信號，并傳輸至m組與門的其 中一路輸入端，所述的m組觸發(fā)信號經(jīng)反相器取反后，對應(yīng)傳輸至所述m組與門的另外一路 輸入端，所述m組與門的輸出端各自經(jīng)一反相器與熱敏頭片的m組觸發(fā)信號端口對應(yīng)連接。
10.一種熱敏打印機(jī)，包括熱敏頭片，其特征在于還包括如權(quán)利要求1至9中任一項(xiàng) 權(quán)利要求所述的熱敏頭片的組合保護(hù)電路。
全文摘要
本發(fā)明公開了一種熱敏頭片的組合保護(hù)電路，包括CPU和連接在熱敏頭片的供電端口、用于控制熱敏頭片上電/斷電的電源控制電路；為了實(shí)現(xiàn)對熱敏頭片的多重保護(hù)，在熱敏頭片的總輸出有效控制端口上還進(jìn)一步連接有可編程邏輯單元，在所述可編程邏輯單元中配置有分頻定時/計(jì)數(shù)器，所述可編程邏輯單元在分頻定時/計(jì)數(shù)器計(jì)數(shù)到達(dá)設(shè)定值時，若仍未接收到CPU發(fā)出的清空或者預(yù)置指令，則向熱敏頭片的總輸出有效控制端口輸出無效電平，控制熱敏頭片停止加熱。本發(fā)明采用組合保護(hù)策略對熱敏頭片的控制進(jìn)行牽制，可以防止在系統(tǒng)程序失控或者部分硬件損壞時造成熱敏頭片的損壞，實(shí)現(xiàn)對熱敏打印機(jī)的有效保護(hù)。
文檔編號B41J2/375GK101954798SQ201010243259
公開日2011年1月26日 申請日期2010年7月30日 優(yōu)先權(quán)日2010年7月30日
發(fā)明者袁德玲 申請人:青島海信智能商用設(shè)備有限公司