專利名稱：具有內置電平轉移器的移位寄存器的制作方法
本申請要求享有2001年12月12日提出的第P2001-78450號和2002年10月25日提出的第P2002-65541號韓國專利申請的權益，它們在此全部引用以作參考。
驅動電路包括驅動選通線的選通驅動器(gate driver)和驅動數(shù)據(jù)線的數(shù)據(jù)驅動器。該選通驅動器把一掃描信號依次連續(xù)地供給選通線，從而依次連續(xù)地驅動液晶顯示板上的液晶盒。只要有一選通信號供給任何一條選通線，數(shù)據(jù)驅動器就把一視頻信號提供給相應的數(shù)據(jù)線。通過根據(jù)LCD中每一液晶的視頻信號在象素電極與公共電極之間施加一電場，從而顯示圖像。
根據(jù)LCD中薄膜晶體管內半導體層是用非晶硅制成的還是用多晶硅制成的，把這些晶體管分為非晶硅類型和多晶硅類型。
采用非晶硅類型薄膜晶體管的LCD中象素密度較低，因為非晶硅的電荷遷移率(charge mobility)較小。另外，使用非晶硅類型的薄膜晶體管并不好，因為它使得LCD的生產成本更高，其原因在于外圍驅動電路如選通驅動器和數(shù)據(jù)驅動器需要分別制造和安裝在液晶顯示板中。另一方面，用多晶硅類型的薄膜晶體管可以使得LCD的制造成本較低。多晶硅類型薄膜晶體管的電荷遷移率較高，因此這種類型薄膜晶體管用來在LCD中創(chuàng)建較高的象素密度。多晶硅類型的薄膜晶體管也可以形成有埋設和安裝在液晶顯示板內的外圍驅動電路。因此，在進一步的討論中采用使用多晶硅類型薄膜晶體管的LCD。


圖1示意性示出了一種使用傳統(tǒng)多晶硅類型薄膜晶體管的LCD結構。
參見圖1，LCD包括配有一圖像顯示區(qū)域12、數(shù)據(jù)移位寄存器14和選通移位寄存器16、采樣開關陣列15的液晶顯示板10；其上安裝有由控制電路和數(shù)據(jù)驅動IC集成的控制芯片22和一電平轉移器陣列24的印刷電路板PCB20；和把液晶顯示板10接至PCB20的柔性印刷電路FPC膜18。
圖像顯示區(qū)域12通過一液晶盒LC矩陣顯示圖像。每一個液晶盒LC是一開關裝置，它連接在一選通線GL與一數(shù)據(jù)線DL之間，包括多晶硅制成的薄膜晶體管TFT。由于該薄膜晶體管TFT由具有產生一快速響應速度的電荷遷移率(是非晶硅的一百倍)的多晶硅制成，所以，以點連續(xù)(point sequence)的方式驅動液晶盒LC。數(shù)據(jù)線DL接收來自采樣開關陣列15的視頻信號，該陣列15由數(shù)據(jù)移位寄存器14驅動。選通線GL接收來自選通移位寄存器16的掃描信號。
數(shù)據(jù)移位寄存器14包括多級，它們的輸出端分別接至采樣開關陣列15的采樣開關。如圖2所示，這些級以級聯(lián)的方式連接，它們轉移一來自控制芯片22的源起始脈沖(source start pulse)，從而把采樣信號依次連續(xù)地加到采樣開關上。
更具體地說，圖2中所示的級ST1至STn以級聯(lián)的方式接至一起始脈沖SP的輸入線，并且分別接至四相時鐘信號(C1至C4)的三個時鐘信號供給線。如圖3所示，通過一個時鐘以一相位延遲的方式依次送入四個相位時鐘信號C1至C4。借助來自時鐘信號C1至C4的三個時鐘脈沖，各級ST1至STn中的每一個都將起始脈沖SP向后移動一個時鐘以輸出它。把從移位寄存器各級ST1至STn的每一個中輸出的信號SO1至Son作為采樣信號使用，還作為下一級的啟示脈沖使用。
選通移位寄存器16包括多級，它們的輸出端分別接至選通線GL。如圖2所示，這些級以級聯(lián)的方式連接，并且轉移一來自控制芯片22的起始脈沖，從而把掃描脈沖依次連續(xù)地加到選通線GL上。
采樣開關陣列15有一接至每一條數(shù)據(jù)線DL的輸出端，并且包括用來自數(shù)據(jù)移位寄存器14的采樣信號驅動的多個采樣開關(圖中未示)。響應于所述采樣信號，這些采樣開關依次連續(xù)地對來自控制芯片22的視頻信號進行采樣，用以將它們加到數(shù)據(jù)線DL上。
這樣，由于使用了多晶硅，所以在同一過程中形成包括在液晶顯示板10內的圖像顯示區(qū)域12和數(shù)據(jù)移位寄存器14、采樣開關陣列15和選通移位寄存器這種情況下，如果液晶顯示板10中的薄膜晶體管TFT僅由相同類型的晶體管組成，即，由NMOS或PMOS薄膜晶體管組成，那么其生產成本可以比CMOS薄膜晶體管組成的薄膜晶體管TFT的生產成本更低。由于在采用CMOS薄膜晶體管的情況下包括P和N兩種溝道，所以其優(yōu)點在于驅動電壓范圍寬且易于做成一個集成電路，不過其缺點在于，由于需要許多處理過程，所以生產成本高且可靠性低。因此，傾向于朝使用PMOS或NMOS薄膜晶體管的方向開發(fā)液晶顯示板10，這種晶體管減少了處理過程數(shù)目，從而降低了生產成本并且具有相對更高的可靠性。
包括在控制芯片22中的控制電路(圖中未示)把得自外部的視頻數(shù)據(jù)發(fā)送給數(shù)據(jù)驅動IC(圖中未示)，并且提供數(shù)據(jù)移位寄存器14和選通移位寄存器16所需的驅動控制信號。該數(shù)據(jù)驅動IC(圖中未示)把來自控制電路(圖中未示)的視頻信號轉換為作為模擬信號的一個視頻信號，用以通過FPC膜18把它施加到采樣開關陣列15上。
電平轉移器陣列24增大從控制電路輸入的驅動控制信號(即，時鐘信號)的振幅(swing width)，并且把它們加到數(shù)據(jù)移位寄存器14和選通移位寄存器16上。例如，電平轉移器陣列24使由控制電路產生且有一10V以下振蕩電壓(swing voltage)的時鐘信號受到電平轉移處理，以便使其具有10V或更大的振幅(包括負電壓)并輸出它。這是因為為了驅動液晶顯示板10中形成的薄膜晶體管，應當提供10V或更大振幅的脈沖。
換句話說，如果液晶顯示板10包括PMOS薄膜晶體管，那么用來驅動包括在采樣開關陣列15和象素區(qū)域12中的PMOS薄膜晶體管的驅動脈沖需要在負方向上具有10V以上的振幅。為了提供這樣一個驅動脈沖，必須把在負方向上具有10V以上振幅的脈沖作為時鐘信號施加給選通和數(shù)據(jù)移位寄存器14和16。如果用一信號芯片如控制芯片22實現(xiàn)為外部電路，那么可易于產生具有10V以內振幅的時鐘信號，但是難以產生具有10V以上振幅或負值的時鐘信號。換句話說，難以在產生具有10V以上振幅或負值的電壓的同時確保器件的性能而以此制造單獨一塊芯片上的IC。因此，在現(xiàn)有技術中，利用安裝在PCB20上的一個分立芯片，實現(xiàn)用來對一10V的驅動脈沖作電平轉移處理以使其具有包括一負電壓的10V以上振幅的電平轉移器陣列24。該結構的缺點在于很難將安裝在PCB20上的外部電路做得小巧緊湊。另外，由于必須從該外部電路把包括正負電壓且具有10V以上振幅的時鐘信號施加給液晶顯示板10的數(shù)據(jù)移位寄存器14和選通移位寄存器16，所以會遇到功耗較大的問題。
本發(fā)明的一個優(yōu)點在于提供一種只使用同一類型溝道的薄膜晶體管且具有內置電平轉移器的移位寄存器，它能夠降低輸入信號的最小電壓電平。
本發(fā)明的另一個優(yōu)點在于提供一種掃描驅動器，它包括有一內置電平轉移器的移位寄存器。
本發(fā)明的又一優(yōu)點在于提供一種數(shù)據(jù)驅動器，它包括有一內置電平轉移器的移位寄存器。
本發(fā)明的再一優(yōu)點在于提供一種液晶顯示裝置，它包括有一內置電平轉移器的移位寄存器。
為了實現(xiàn)本發(fā)明的這些和其他優(yōu)點，根據(jù)本發(fā)明的一種有一內置電平轉移器的移位寄存器，包括以級聯(lián)的方式連接的多級，它們用來對通過一輸入端輸入的起始脈沖進行移位并且依次連續(xù)地輸出該移位脈沖；和多個電平轉移器，它們用來對來自每一級的移位脈沖電壓電平作電平轉移，并且輸出它。
根據(jù)本發(fā)明的一種用來將一掃描脈沖加到一顯示板掃描線上的掃描驅動器有一移位寄存器，該移位寄存器包括以級聯(lián)的方式連接的多級，它們用來對通過一輸入端輸入的起始脈沖進行移位并且依次連續(xù)地輸出該移位脈沖；和多個電平轉移器，它們用來對來自每一級的移位脈沖電壓電平作電平轉移，并且將它作為掃描脈沖輸出。
一種根據(jù)本發(fā)明用來將一視頻信號加到一顯示板數(shù)據(jù)線上的數(shù)據(jù)驅動器具有一采樣開關陣列和一移位寄存器，該陣列響應于一輸出采樣信號，對該視頻信號進行采樣和輸出，該移位寄存器包括以級聯(lián)(concave)的方式連接的多級，它們用來對通過一輸入端輸入的起始脈沖進行移位并且依次連續(xù)地輸出該移位脈沖；和多個電平轉移器，它們用來對來自每一級的移位脈沖電壓電平作電平轉移，并且將它作為采樣脈沖輸出。
一種根據(jù)本發(fā)明的液晶顯示裝置包括一用于顯示圖像的液晶顯示板，它具有一液晶盒矩陣；一掃描驅動器，它用來把一掃描脈沖加到液晶顯示板的掃描線上；和一數(shù)據(jù)驅動器，它用來把一視頻信號加到液晶顯示板的數(shù)據(jù)線上。這里，掃描驅動器具有第一移位寄存器，該第一移位寄存器包括以級聯(lián)(concave)的方式連接的多個第一級，它們用來對通過一輸入端輸入的起始脈沖進行移位并且依次連續(xù)地輸出該移位脈沖；和多個第一電平轉移器，它們用來對來自每一個第一級的移位脈沖電壓電平作電平轉移，并且將它作為掃描脈沖輸出。而數(shù)據(jù)驅動器具有一采樣開關陣列和一第二移位寄存器，該陣列響應于一輸出采樣信號，對該視頻信號進行采樣和輸出，該第二移位寄存器包括以級聯(lián)(concave)的方式連接的多個第二級，它們用來對通過一輸入端輸入的起始脈沖進行移位并且依次連續(xù)地輸出該移位脈沖；和多個第二電平轉移器，它們用來對來自每一個第二級的移位脈沖電壓電平作電平轉移，并且將它作為采樣脈沖輸出。
這里，移位寄存器僅由同一類型溝道的薄膜晶體管組成。
特別是，移位寄存器僅由P溝道薄膜晶體管組成。
電平轉移器把移位脈沖的最小電壓電平降低到一負電壓并且輸出它。
第一級和第二級中的每一個都包括一輸出緩沖器，它用來根據(jù)第一節(jié)點和第二節(jié)點的電壓選擇和輸出第一時鐘信號或第一電源電壓；第一控制器，它用來根據(jù)起始脈沖控制第一節(jié)點；和第二控制器，它用來根據(jù)起始脈沖和第二時鐘信號控制第二節(jié)點。
第一控制器包括第一晶體管，它在起始脈沖與第一節(jié)點之間有一導電通路，還有一根據(jù)起始脈沖控制該導電通路的控制電極。
第一控制器還包括第二晶體管，它在第一晶體管的一個輸出端與第一節(jié)點之間有一導電通路，還有一根據(jù)第三時鐘信號控制該導電通路的控制電極。
第一控制器還包括第三晶體管，它在第一節(jié)點與第一電源電壓的一輸入線之間有一導電通路，還有一根據(jù)第二節(jié)點上的電壓控制該導電通路的控制電極。
第二控制器包括第四晶體管，它在第二電源電壓的一輸入線與第二節(jié)點之間有一導電通路，還有一根據(jù)第二時鐘信號控制該導電通路的控制電極；和第五晶體管，它在第二節(jié)點與第一電源電壓的該輸入線之間有一導電通路，還有一根據(jù)起始脈沖控制該導電通路的控制電極。
輸出緩沖器包括第六晶體管，它在第一時鐘信號的一輸入線與該級的一輸出線之間有一導電通路，還有一根據(jù)第一節(jié)點上的電壓控制該導電通路的控制電極；和第七晶體管，它在該級的該輸出線與第一電源電壓的一輸入線之間有一導電通路，還有一根據(jù)第二節(jié)點上的電壓控制該導電通路的控制電極。
輸出緩沖器還包括第一電容器，它接在第六晶體管的控制電極與該級的該輸出線之間，用來緩沖(bootstrapping)該控制電極的電壓。
每一個電平轉移器包括一輸出部分，它用來根據(jù)第三節(jié)點上的電壓選擇和輸出第一電源電壓或者第三電源電壓和第三控制器，它用來根據(jù)第四時鐘信號和第一節(jié)點控制第三節(jié)點。
第三控制器包括第八晶體管，它在第三節(jié)點與電平轉移器的一輸出線之間有一導電通路，還有一根據(jù)第四時鐘信號控制該導電通路的控制電極；和第九晶體管，它在第三電源電壓的一輸入線與第三節(jié)點之間有一導電通路，還有一根據(jù)第一節(jié)點上的電壓控制該導電通路的控制電極。
輸出部分包括第十晶體管，它在第三電源電壓的該輸入線與該電平轉移器的該輸出線之間有一導電通路，還有一根據(jù)第三節(jié)點上的電壓控制該導電通路的控制電極；和第十一晶體管，它在該電平轉移器的該輸出線與第一電源電壓的該輸入線之間有一導電通路，還有一根據(jù)第四時鐘信號控制該導電通路的控制電極。
電平轉移器還包括第十二晶體管，它在該電平轉移器的該輸出線與第一電源電壓的該輸入線之間有一導電通路，還有一根據(jù)第二節(jié)點上的該電壓控制該導電通路以防止該電平轉移器輸出線的輸出電壓因外部噪聲而畸變的控制電極。
電平轉移器還包括第十三晶體管，它在第三節(jié)點與該電平轉移器之間有一導電通路，還有一根據(jù)第二節(jié)點上的該電壓控制該導電通路以防止該電平轉移器輸出線的輸出電壓因一電流而畸變的控制電極，該電流是第三節(jié)點處于漂移狀態(tài)(floating state)時從第十晶體管泄漏的電流。
電平轉移器還包括第十四晶體管，它在該電平轉移器的該輸出線與第一電源電壓的該輸入線之間有一導電通路，還有一根據(jù)第三脈沖信號控制該導電通路的控制電極，該控制電極的控制防止通過令第十晶體管導通而使該電平轉移器輸出線的輸出電壓有畸變，第十晶體管的導通是由根據(jù)起始脈沖輸入階段中第一節(jié)點上的電壓使得第九晶體管導通而引起的。
電平轉移器還包括第十五晶體管，它在第三電源電壓的該輸入線與第九晶體管的一輸入線之間有一導電通路，還有一根據(jù)第三電源電壓控制該導電通路的控制電極，該控制電極的控制防止該電平轉移器輸出線的輸出電壓因從第九晶體管泄漏的電流而畸變。
輸出部分還包括接在第十晶體管的控制電極與該電平轉移器輸出線之間的第二電容器，它用來自益放大該控制電極的電壓。
第三電源電壓具有最高的電壓電平，然后是第二電源電壓，第一電源電壓具有最低的電壓電平。
第一至第四時鐘信號的相位依第一、第四、第二、第三時鐘信號的順序延遲一個時鐘信號，并且第三時鐘信號的相位與起始脈沖的相位相同。
這里，第三控制器包括第八晶體管，它在第三節(jié)點與電平轉移器的一輸出線之間有一導電通路，還有一根據(jù)第二時鐘信號控制該導電通路的控制電極；和第九晶體管，它在第三電源電壓的一輸入線與第三節(jié)點之間有一導電通路，還有一根據(jù)第一節(jié)點上的電壓控制該導電通路的控制電極，并且輸出部分包括第十晶體管，它在第三電源電壓的該輸入線與該電平轉移器的該輸出線之間有一導電通路，還有一根據(jù)第三節(jié)點上的電壓控制該導電通路的控制電極；和第十一晶體管，它在該電平轉移器的該輸出線與第一電源電壓的該輸入線之間有一導電通路，還有一根據(jù)第二時鐘信號控制該導電通路的控制電極。
這里，一來自電平轉移器的輸出脈沖與前一個電平轉移器的一個輸出脈沖有部分重疊。
包括在液晶顯示板、掃描驅動器和數(shù)據(jù)驅動器內的一薄膜晶體管具有用于一半導體層的多晶硅，并且掃描驅動器和數(shù)據(jù)驅動器內置于液晶顯示板內。
應理解的是，前面總的描述和以下的詳細描述僅是示例性和解釋性的，意欲用它們對所要求保護的本發(fā)明提供進一步解釋。
這些附圖中圖1示出一示意性方框圖，它表示一種使用多晶硅的現(xiàn)有技術液晶顯示裝置的結構；圖2示出圖1所示一移位寄存器的詳細方框圖；圖3示出圖2所示移位寄存器的輸入和輸出波形；圖4示出一方框圖，它表示一種根據(jù)本發(fā)明一實施例具有一電平轉移器的移位寄存器結構；圖5A至5C示出圖4所示移位寄存器的輸入和輸出波形；圖6示出根據(jù)本發(fā)明第一實施例具有一電平轉移器的移位寄存器詳細電路圖；圖7示出圖6移位寄存器的輸入和輸出波形；圖8示出根據(jù)本發(fā)明第二實施例具有一電平轉移器的移位寄存器詳細電路圖；圖9示出圖8移位寄存器的輸入和輸出波形；
圖10示出根據(jù)本發(fā)明第三實施例具有一電平轉移器的移位寄存器詳細電路圖；以及圖11示出一示意性方框圖，它表示一種根據(jù)本發(fā)明一實施例包括具有一電平轉移器的移位寄存器的多晶硅液晶顯示裝置結構。
參見圖4，其中示出一種根據(jù)本發(fā)明一實施例具有一內置電平轉移器的移位寄存器方框圖。
這種具有內置電平轉移器的移位寄存器包括一移位級(shift stage)陣列32，它由n個移位級ST1至STn組成，這些移位級以級聯(lián)的方式接至一起始脈沖SP的一輸入線；和一電平轉移器陣列34，它由n個電平轉移器LS1至LSn組成，這些電平轉移器接至各級ST1至STn的每一個輸出端。
在移位寄存器32中，起始脈沖SP輸入至第一級ST1，而前一級中每一個的輸出信號分別輸入至第二級ST2至第n級STn。各級ST1至STn接收第一時鐘信號C1至第四時鐘信號C4中的三個時鐘信號。第一時鐘信號C1至第四時鐘信號C4中的每一個都有一如圖5A所示的順次延遲相位。各級ST1至STn借助三個接收的時鐘信號轉移起始脈沖SP，從而順次輸出如圖5B所示的移位信號SO1，SO2，...，SOn。這種情況下，各級ST1至STn借助輸入時鐘信號C1至C4和起始脈沖輸出振蕩電壓為10V或更小的輸出信號SO1，SO2，...，Son。每一個接收的時鐘信號也有10V振蕩電壓。如圖4所示，每一個電平轉移器LS1至LSn接收四個時鐘信號C1至C4中剩下的一個時鐘信號。電平轉移器LS1至LSn對從各級ST1至STn中輸出的移位信號SO1，SO2，...，SOn作電平轉移處理，從而輸出如圖5C所示的信號LO1，LO2，...，LOn。輸出信號LO1，LO2，...，LOn具有10V以上的振蕩電壓。尤其是，電平轉移器LS1至LSn將從各級ST1至STn輸出的移位信號SO1，SO2，...，Son的最小電壓電平降低至一負電壓(或者向下移動到一負電壓電平)，然后輸出改變的電壓電平。
把來自具有一內置電平轉移器的移位寄存器的輸出信號LO1，LO2，...，LOn用作從一掃描(選通)驅動器上加到掃描線上的掃描脈沖，從而順次驅動顯示板的掃描(選通)線。而且，把來自具有一內置電平轉移器的移位寄存器的輸出信號LO1，LO2，...，LOn用作從數(shù)據(jù)驅動器上加到采樣開關上的采樣信號，從而對視頻信號進行采樣并且將其供給顯示板的數(shù)據(jù)線。
圖6示出圖4所示第一和第二級ST1和SR2以及第一和第二電平轉移器LS1和LS2的詳細電路結構。
參見圖6，第一級ST1包括第一控制器50，它根據(jù)起始脈沖SP和第四時鐘信號CL4控制一Q節(jié)點；第二控制器52，它根據(jù)起始脈沖SP和第三時鐘信號CL3控制一QB節(jié)點；一緩沖器54，它根據(jù)Q節(jié)點和QB節(jié)點的電壓和選擇第一時鐘信號C1或者第一電源電壓VSS并且輸出它。
第一控制器50通過Q節(jié)點控制緩沖器54的第六PMOS晶體管T6，從而通過該輸出線將第一時鐘信號C1用作輸出信號SO1。為此，第一控制器50包括第一PMOS晶體管T1，它作為一個二極管接至起始脈沖SP的輸入線；第二PMOS晶體管T2，它接至第一PMOS晶體管T1、一提供第四時鐘信號C4的輸入線和Q節(jié)點。
第二控制器52通過QB節(jié)點控制緩沖器54的第七PMOS晶體管T7，從而通過該輸出線將第一電源電壓VSS用作輸出信號SO1。為此，第二控制器52包括第四PMOS晶體管T4，它連接在提供第二電源電壓VDD的輸入線、提供第三時鐘信號C3的輸入線與QB節(jié)點之間；第五PMOS晶體管T5，它連接在第四PMOS晶體管T4、提供起始脈沖SP的輸入線與提供第一電源電壓VSS的輸入線之間。
緩沖器54包括第六晶體管T6，它根據(jù)Q節(jié)點的電壓選擇第一時鐘信號C1并且將其加到輸出線上；第七PMOS晶體管T7，它根據(jù)QB節(jié)點的電壓選擇第一電源電壓VSS并且將其加到輸出線上。
第一控制器50還包括第三PMOS晶體管T3，它連接在Q節(jié)點、QB節(jié)點和第一電源電壓VSS的輸入線之間，它與第七PMOS晶體管T7一起同時控制Q節(jié)點。
而且，第一級ST1還包括第一電容器CQ，它連接在第六PMOS晶體管T6的柵極端與源極端之間，即，連接在Q節(jié)點與輸出線之間；第二電容器CQB，它連接在第七PMOS晶體管T7的柵極端與源極端之間，即，連接在QB節(jié)點與第一電源電壓VSS之間。
第一電平轉移器LS1包括第三控制器58，它根據(jù)第二時鐘信號C2和Q節(jié)點的狀態(tài)控制QL節(jié)點；一輸出部分60，它根據(jù)第二時鐘信號C2和QL節(jié)點的電壓選擇負電壓VNEG或第一電源電壓VSS。
第三控制器58根據(jù)第二時鐘信號C2和Q節(jié)點的狀態(tài)，使得負電壓VNEG加到第一電平轉移器LS1的輸出線上。為此，第三控制器58包括第八PMOS晶體管T8，它連接在提供第二時鐘信號C2的輸入線與QL節(jié)點之間；第九PMOS晶體管T9，它連接在負電壓VNEG、第一級ST1的Q節(jié)點與第一電平轉移器LS1的QL節(jié)點之間。
輸出部分60包括第十PMOS晶體管T10，它根據(jù)QL節(jié)點的電壓選擇負電源電壓VNEG，從而將其供給輸出線；第十一PMOS晶體管T11，它根據(jù)第二時鐘信號C2選擇第一電源電壓VSS，從而將其輸出給輸出線。
第一電平轉移器LS1還包括第十二PMOS晶體管T12，它連接在第一電平轉移器LS1的輸出線、第一級ST1的QB節(jié)點和第一電源電壓VSS輸入線之間，用以防止使輸出線上的輸出信號LO1畸變。而且，第一電平轉移器LS1還包括第三電容器CQL，它連接在第十PMOS晶體管T10的柵極端與源極端之間，即，連接在QL節(jié)點與第一電平轉移器LO1的輸出線之間。
為具有如上所述結構的第一級ST1和電平轉移器LS1提供第一至第四時鐘信號C1至C4，這些時鐘信號如圖7所示具有順次延遲一個時鐘信號的相位形狀。這里，第四時鐘信號C4的相位與起始脈沖SP同步。把包括起始脈沖SP的第一至第四時鐘信號C1至C4用作振蕩電壓為10V或更小的負極性脈沖。這種情況下，假定10V電平為低電平狀態(tài)而0V電壓為高電平狀態(tài)。
參照這樣一種驅動波形，以下將描述第一級ST11與電平轉移器LS1的工作。
在時間間隔t1中，如果起始脈沖SP和第四時鐘信號C4在一高電平狀態(tài)同步，那么第一和第二PMOS晶體管T1和T2導通，從而把大約2V的電壓加入到Q節(jié)點。這樣，其柵極端接至Q節(jié)點的第六和第九PMOS晶體管T6和T9緩慢導通。另外，通過起始脈沖SP的高電平狀態(tài)使第五PMOS晶體管T5導通，從而從第一電源電壓(VSS)將一10V電壓加入到QB節(jié)點。因此，其柵極端接至QB節(jié)點的第三和第七PMOS晶體管T3和T7截止。由此，把保持在一低電平狀態(tài)的第一時鐘信號C1的10V電壓加到第一級ST1的輸出線上，經導通的第六PMOS晶體管T6，對低電平狀態(tài)下的輸出線加入電壓(即10V)。而且，通過導通的PMOS晶體管T9，將-8V的負電壓VNEG加入到QL節(jié)點，從而稍微導通第十PMOS晶體管T10，但是由于QB節(jié)點處于高電平狀態(tài)，所以第十二PMOS晶體管T12導通而將10V電壓加入到第一電平轉移器LS1的輸出線。
在時間間隔t2中，如果起始脈沖SP和第四時鐘信號C4變成低電平狀態(tài)而第一時鐘信號C1變成高電平狀態(tài)，那么第六PMOS晶體管T6柵極端與源極端之間限定的一個內部寄生電容器Cgs(圖中未示)和第一電容器CQ引起一自益放大現(xiàn)象。這樣，Q節(jié)點上加有高達-7V高電平狀態(tài)的電壓。
因此，第六PMOS晶體管T6導通，迅速將第一時鐘信號C1的0V高壓加入到第一級ST1的輸出線，以使該輸出線達到0V的高電平狀態(tài)。而且，第九PMOS晶體管T9導通，經導通的第十PMOS晶體管T10，迅速將一個-8V負電壓(VNEG)加入到第一電平轉移器LS1的輸出線。這種情況下，第十PMOS晶體管T10內限定的一個內部寄生電容器Cgs(圖中未示)和第三電容器CQL在QL節(jié)點處引起一自益放大現(xiàn)象，這又產生高達-18V的一個高電平狀態(tài)，由此將迅速將一負電壓VNEG加入到電平轉移器LS1的輸出線。
在時間間隔t3中，如果第一時鐘信號C1變成低電平狀態(tài)而第二時鐘信號C2變成高電平狀態(tài)，那么Q節(jié)點上的電壓再次降到2V左右，并且經導通的第六PMOS晶體管T6，把第一時鐘信號C1的一個低電平狀態(tài)電壓(即，10V)加入到第一級ST1的輸出線上。另外，第十一PMOS晶體管T11由第二時鐘信號C2的一個高電平狀態(tài)導通，從而將大約10V的第一電源電壓VSS加至第一電平轉移器LS1的輸出線。這種情況下，第八PMOS晶體管T8由第二時鐘信號C2的一個高電平狀態(tài)導通，從而將大約7.2V的電壓加入到QL節(jié)點，由此使得第十PMOS晶體管T10截止。
在時間間隔t4中，如果第三時鐘信號C3變成一高電平狀態(tài)，那么第四PMOS晶體管T4導通，將0V的第二電源電壓VDD加入到QB節(jié)點，由此使得第三、第七和第十二PMOS晶體管T3、T7和T12導通。加至Q節(jié)點的2V左右電壓經導通的第三PMOS晶體管T3轉換成10V，而第一級ST1的輸出線經導通的第七晶體管T7保持在10V。另外，通過導通的第十二PMOS晶體管T12，第一電平轉移器LS1的輸出線保持在10V。這種情況下，第二電容器CQB防止QB節(jié)點上的電壓因來自第三和第七PMOS晶體管T3和T8的漏電流而產生畸變。
在時間間隔t5中，如果第四時鐘信號變成一高電平狀態(tài)，那么第二PMOS晶體管T2導通。但是，由于第一和第五PMOS晶體管T1和T5保持在截止狀態(tài)，所以QB節(jié)點保持在0V。這樣，PMOS晶體管T3、T7和T12繼續(xù)保持截止狀態(tài)，從而使第一級ST1的輸出線和第一電平轉移器LS1的輸出線保持在10V。
第二級ST2和第二電平轉移器LS2具有與如前所述的第一級ST1和第一電平轉移器LS1相同的結構，不過如上所述，用第一級ST1的輸出信號代替起始脈沖SP并且用與第一級ST1和電平轉移器LS1中使用的時鐘信號有一個時鐘信號相差的時鐘信號來使第二級ST2和第二電平轉移器LS2工作。因此，第二級ST2和第二電平轉移器LS2輸出比第一級ST1和電平轉移器LS1的信號向后移動一個時鐘信號的電平移位信號LO2和信號SO2。
圖8示出了根據(jù)本發(fā)明另一個實施例的具有一內置電平轉移器的移位寄存器，并且示出了第一級ST1和第一電平轉移器LS1的詳細電路。
圖8所示的第一級ST1具有與圖6所示第一級ST1相同的結構。若與圖6所示的第一電平轉移器LS1相比，圖8所示的第一電平轉移器LS1還包括第十三PMOS晶體管T13，它防止由第十PMOS晶體管T10的漏電流引起的輸出信號LS1的畸變；第十四PMOS晶體管T14，它防止因對QL節(jié)點的預先加電導致的輸出信號LS1的畸變。為此，第十三PMOS晶體管T13連接在QL節(jié)點、QB節(jié)點與第一電平轉移器LS1的輸出線之間，而第十四PMOS晶體管T14連接在第一電平轉移器LS1的輸出線、第二PMOS晶體管T2的柵極端與第一電源電壓VSS的輸入線之間。
此后，將結合圖9所示驅動波形描述具有如上所述結構的第一級ST1和第一移位寄存器LS1的工作。
在時間間隔t1中，如果起始脈沖SP和第四時鐘信號C4在一高電平狀態(tài)同步，那么第一和第二PMOS晶體管T1和T2導通，從而把大約2V的電壓加入到Q節(jié)點。這樣，其柵極端接至Q節(jié)點的第六和第九PMOS晶體管T6和T9緩慢導通。另外，通過起始脈沖SP的高電平狀態(tài)使第五PMOS晶體管T5導通，從而從第一電源電壓(VSS)將一10V電壓加入到QB節(jié)點。因此，其柵極端接至QB節(jié)點的第三和第七PMOS晶體管T3和T7截止。由此，把保持在一低電平狀態(tài)的第一時鐘信號C1的10V電壓加到移位寄存器56的輸出線上，經導通的第六PMOS晶體管T6，對低電平狀態(tài)下的輸出線加電(即10V)。這里，通過導通的PMOS晶體管T9，將-8V的負電壓VNEG預先加至QL節(jié)點，使得-8V電壓的電流流入第一電平轉移器LS1的輸出線，由此使有畸變的輸出信號LO1變形。第十四PMOS晶體管T14防止第一電平轉移器LS1的輸出LO1在T1時間間隔中有畸變。為此，第十四PMOS晶體管T14的柵極端接至第二PMOS晶體管T2的柵極端，而其源極端和漏極端分別接至第一電平轉移器LS1的輸出線和第一電源電壓VSS輸入線。這樣，即使在T1時間間隔內預先對QL節(jié)點加電從而使第十PMOS晶體管T10導通，第十四PMOS晶體管T14也由第四時鐘信號C4的高電平狀態(tài)導通，由此將第一電平轉移器LS1的輸出線保持在10V。
在時間間隔t2中，如果起始脈沖SP和第四時鐘信號C4變成低電平狀態(tài)而第一時鐘信號C1變成高電平狀態(tài)，那么第六PMOS晶體管T6柵極端與源極端之間限定的一個內部寄生電容器Cgs(圖中未示)和第一電容器CQ引起一自益放大現(xiàn)象。這樣，Q節(jié)點上加有高達-7V高電平狀態(tài)的電壓。因此，第六PMOS晶體管T6導通，并且將第一時鐘信號C1的一個高電壓(即0V)迅速加到第一級ST1的輸出線，使其輸出線處與0V的高電平狀態(tài)。而且，第九PMOS晶體管T9導通，從而經導通的第十PMOS晶體管T10將-8V的負電壓(VNEG)加至第一電平轉移器LS1的輸出線。這種情況下，第十一PMOS晶體管T10內形成的一個內部寄生電容器Cgs(圖中未示)和第二電容器CQL在QL節(jié)點產生一自益放大現(xiàn)象，這又產生一個升高到-18V的高電平狀態(tài)，由此將一個-8V的負電壓VNEG迅速加至第一電平轉移器LS1的輸出線。
在時間間隔t3中，如果第一時鐘信號C1變成低電平狀態(tài)而第二時鐘信號C2變成高電平狀態(tài)，那么Q節(jié)點上的電壓再次降到2V左右，并且經導通的第六PMOS晶體管T6，把第一時鐘信號C1的一個低電平狀態(tài)電壓(即，10V)加入到第一級ST1的輸出線上。另外，第十一PMOS晶體管T11由第二時鐘信號C2的一個高電平狀態(tài)導通，從而將大約10V的第一電源電壓VSS加至第一電平轉移器LS1的輸出線。這種情況下，第八PMOS晶體管T8由第二時鐘信號C2的一個高電平狀態(tài)導通，從而將大約7.2V的電壓加入到QL節(jié)點，由此使得第十PMOS晶體管T10截止。
在時間間隔t4中，如果第三時鐘信號C3變成一高電平狀態(tài)，那么第四PMOS晶體管T4導通，將0V的第二電源電壓VDD加入到QB節(jié)點，由此使得第三、第七和第十二PMOS晶體管T3、T7和T12導通。加至Q節(jié)點的2V左右電壓經導通的第三PMOS晶體管T3轉換成10V，而第一級ST1的輸出線經導通的第七晶體管T7保持在10V。另外，通過導通的第十二PMOS晶體管T12，第一電平轉移器LS1的輸出線保持在10V。這種情況下，第二電容器CQB防止QB節(jié)點上的電壓因來自第三和第七PMOS晶體管T3和T8的漏電流而畸變。經導通的第三PMOS晶體管T3，把加至Q節(jié)點的2V左右電壓泄放至10V，并且第一級ST1的輸出線經導通的第七晶體管T7保持在10V。另外，借助導通的第十二PMOS晶體管T12，第一電平轉移器LS1的輸出線保持在10V。
這里，由于第九PMOS晶體管T9進入截止狀態(tài)，所以將QL節(jié)點引入一漂移狀態(tài)。這種情況下，因為有來自第十PMOS晶體管T10的漏電流，所以QL節(jié)點緩慢地從7V左右的電壓變至—高電平狀態(tài)，即8V。因此，第十PMOS晶體管T10緩慢導通，使得第一電平轉移器LS1輸出線上的電壓可能會有畸變。第十三PMOS晶體管T13防止第一電平轉移器LS1的輸出信號LO1在T4時間間隔內有畸變。為此，第十三PMOS晶體管T13的柵極端接至QB節(jié)點，而其源極端和漏極端分別接至QL節(jié)點和第一電平轉移器LS1的輸出線。這樣一個第十三PMOS晶體管T13由導通的第四PMOS晶體管T4所導致的QB節(jié)點高電平狀態(tài)所導通。因而，QL節(jié)點電連接到第一電平轉移器LS1上，從而防止產生一漂移范圍。此外，把第一電平轉移器LS1輸出線上的一個10V低電平狀態(tài)電壓加至QL節(jié)點，由此將第十PMOS晶體管T10保持在一截止狀態(tài)，從而第一電平轉移器LS1的輸出線可以保持在10V的低電平狀態(tài)。
在時間間隔t5中，如果第四時鐘信號C4變成一高電平狀態(tài)，那么第二PMOS晶體管T2導通。但是，由于第一和第五PMOS晶體管T1和T5保持在截止狀態(tài)，所以QB節(jié)點保持在0V。這樣，PMOS晶體管T3、T7和T12繼續(xù)保持截止狀態(tài)，從而使第一級ST1的輸出線和第一電平轉移器LS1的輸出線保持在10V。
圖10示出根據(jù)本發(fā)明另一個實施例的移位寄存器，尤其示出了第一級ST1和第一電平轉移器LS1的詳細電路結構。
圖10所示的第一級ST1具有與圖8所示第一級ST1相同的結構。若與圖8所示的第一電平轉移器LS1相比，圖10所示的第一電平轉移器LS1還包括第十五PMOS晶體管T15，它防止由第九PMOS晶體管T9的漏電流使QL節(jié)點電壓變形引起的輸出信號LO1畸變。為此，第十五PMOS晶體管T15作為二極管66連接在負電壓VNEG輸入線與第十晶體管T10的源極端之間。
此后，將結合圖9所示的驅動波形描述具有如上所述結構的第一級ST1和第一電平轉移器LS1的工作。
在時間間隔t1中，如果起始脈沖SP和第四時鐘信號C4在一高電平狀態(tài)同步，那么第一和第二PMOS晶體管T1和T2導通，從而把大約2V的電壓加入到Q節(jié)點。這樣，其柵極端接至Q節(jié)點的第六和第九PMOS晶體管T6和T9緩慢導通。另外，通過起始脈沖SP的高電平狀態(tài)使第五PMOS晶體管T5導通，從而從第一電源電壓(VSS)將一10V電壓加入到QB節(jié)點。因此，其柵極端接至QB節(jié)點的第三和第七PMOS晶體管T3和T7截止。由此，把保持在一低電平狀態(tài)的第一時鐘信號C1的10V電壓加到第一級ST1的輸出線上，經導通的第六PMOS晶體管T6，對低電平狀態(tài)下的輸出線加電(即10V)。即使在T1時間間隔內通過預先對QL節(jié)點加電使第十PMOS晶體管T10導通，第十四PMOS晶體管T14也由第四時鐘信號C4的高電平狀態(tài)導通，由此將第一電平轉移器LS1的輸出線保持在10V。
在時間間隔t2中，如果起始脈沖SP和第四時鐘信號C4變成低電平狀態(tài)而第一時鐘信號C1變成高電平狀態(tài)，那么第六PMOS晶體管T6柵極與源極之間限定的一個內部寄生電容器Cgs(圖中未示)和第一電容器CQ引起一自益放大現(xiàn)象。這樣，Q節(jié)點上加有高達-7V高電平狀態(tài)的電壓。因此，第六PMOS晶體管T6導通，并且將第一時鐘信號C1的一個高電壓(即0V)迅速加到第一級ST1的輸出線，從而使第一級ST1的輸出線處與0V的高電平狀態(tài)。而且，第九PMOS晶體管T9導通，從而經導通的第十PMOS晶體管T10將-8V的負電壓(VNEG)加至第一電平轉移器LS1的輸出線。
另一方面，Q節(jié)點上的電壓很大程度取決于一PMOS晶體管的閾值電壓Vth。因此，由于有該閾值Vth的差，所以加至第一電平轉移器LS1的高電平狀態(tài)電壓可能會有畸變。更具體地說，當Q節(jié)點的電壓升高到大約-7V時，QL節(jié)點還因導通的第九PMOS晶體管T9的寄生電容器Cgs和第三電容器CQL而發(fā)生一自益放大現(xiàn)象，從而有一高達約-18V的電壓。這里，當PMOS晶體管的閾值Vth為-3V時，第九PMOS晶體管T9在Vgs＝1V和Vds＝-10V的條件下進入一截止狀態(tài)，從而可以保持加至QL節(jié)點上的-18V電壓，以維持通過導通的第十PMOS晶體管T10加至第一電平轉移器LS1輸出線的-8V電壓而沒有任何畸變。另一方面，當PMOS晶體管的閾值Vth為-1V時，加至QL節(jié)點上的-18V電壓通過來自第九PMOS晶體管T9的漏電流泄放至-8V，從而發(fā)生一電壓畸變現(xiàn)象，迫使第一電平轉移器LS1輸出線上的電壓落至-6.9V。為了阻止來自第九PMOS晶體管T9的這種漏電流，進一步把第十五PMOS晶體管T15作為一二級管66引入到負電壓.(VNEG)輸入線與第九PMOS晶體管T9之間。
在時間間隔t3中，如果第一時鐘信號C1變成低電平狀態(tài)而第二時鐘信號C2變成高電平狀態(tài)，那么Q節(jié)點上的電壓再次降到2V左右，并且經導通的第六PMOS晶體管T6，把第一時鐘信號C1的一個低電平狀態(tài)電壓(即，10V)加入到第一級ST1的輸出線上。另外，第八PMOS晶體管T8由第二時鐘信號C2的一個高電平狀態(tài)導通，從而將大約7.2V的電壓加至QL節(jié)點，由此使第十PMOS晶體管T10截止。同時，第十一PMOS晶體管T11由第二時鐘信號C2的一個高電平狀態(tài)導通，從而將大約10V的第一電源電壓VSS加至第一電平轉移器LS1的輸出線。
在時間間隔t4中，如果第三時鐘信號C3變成一高電平狀態(tài)，那么第四PMOS晶體管T4導通，將0V的第二電源電壓VDD加入到QB節(jié)點，由此使得第三、第七和第十三PMOS晶體管T3、T7和T13導通。加至Q節(jié)點的2V左右電壓經導通的第三PMOS晶體管T3轉換成10V，而第一級ST1的輸出線經導通的第七晶體管T7保持在10V。另外，借助導通的第十三PMOS晶體管T13，第一電平轉移器LS1的輸出線保持在10V。
在時間間隔t5中，如果第四時鐘信號C4變成一高電平狀態(tài)，那么第二PMOS晶體管T2導通。但是，由于第一和第五PMOS晶體管T1和T5保持在截止狀態(tài)，所以QB節(jié)點保持在0V。這樣，PMOS晶體管T3、T7和T12繼續(xù)保持截止狀態(tài)，從而使第一級ST1的輸出線和第一電平轉移器LS1的輸出線保持在10V。
如上所述，在使用振蕩電壓為10V或更小的時鐘信號和起始脈沖時，根據(jù)本發(fā)明具有內置電平轉移器的移位寄存器輸出振蕩電壓為10V以上的移位信號。尤其是，根據(jù)本發(fā)明具有內置電平轉移器的移位寄存器可以只使用PMOS晶體管令最小的電壓電平沿一負方向下調。具有這種內置電平轉移器的移位寄存器可以用于圖11所示液晶顯示裝置的選通(掃描)驅動器和數(shù)據(jù)驅動器以及電致發(fā)光EL顯示裝置。
這里，當將上述具有內置電平轉移器的移位寄存器用于一數(shù)據(jù)驅動器時，需要具有更快工作速度的電路工作。但是，如果電平轉移器LS的下降時間特性不好，那么需要將第三時鐘信號C3而不是第二時鐘信號C2輸入給包括在電平轉移器LS中的第八和第十一PMOS晶體管T8和T11，用以提供一交疊的驅動信號。更具體地說，當?shù)诙r鐘信號C2如上所述輸入至第八和第十一PMOS晶體管T8和T11時，第八和第十一PMOS晶體管T8和T11在時間間隔t3內由第二時鐘信號C2的高電平狀態(tài)導通，為電平轉移器LS的輸出線加入10V的低電平狀態(tài)電壓。另一方面，當?shù)谌龝r鐘信號C3輸入至第八和第十一PMOS晶體管T8和T11時，第八和第十一PMOS晶體管T8和T11在時間間隔t3內由第二時鐘信號C2的低電平狀態(tài)截止，以將電平轉移器的輸出線保持在-8V的高電平狀態(tài)。然后，第八和第十一PMOS晶體管T8和T11在時間間隔t4內由第三時鐘信號C3的高電平狀態(tài)導通，為電平轉移器LS的輸出線加入10V的低電平狀態(tài)電壓。因此，電平轉移器在時間間隔t3和t4結束后保持在一高電平狀態(tài)。這種情況下，時間間隔t3內有一不好下降時間特性的輸出波形與前一級電平轉移器的輸出波形交疊以防其使用，而把保持在一穩(wěn)定高電平狀態(tài)的時間間隔t4內的輸出波形用作一采樣信號。
圖11示意性示出了根據(jù)本發(fā)明一個實施例的多晶硅類型LCD結構。
參見圖11，LCD包括液晶顯示板30，它配有一圖像顯示區(qū)域39、一數(shù)據(jù)移位寄存器51、一選通移位寄存器53和一采樣開關陣列35；安裝有一控制芯片42的印刷電路板PCB40，該控制芯片42由控制電路和一數(shù)據(jù)驅動IC集成而成；一柔性印刷電路FPC膜44，它用來把液晶顯示板30電連接到PCB40上。
在同一過程中形成包括在液晶顯示板30內的圖像顯示區(qū)域39、數(shù)據(jù)移位寄存器51、采樣開關陣列35和選通移位寄存器53。這種情況下，包括在液晶顯示板30內的每一個薄膜晶體管都僅構成為NMOS或PMOS薄膜晶體管，以便使生產過程的數(shù)目最小并且提高LCD的可靠性。
圖像顯示區(qū)域39包括用來顯示圖像的以一矩陣圖案排列的液晶盒LC，以點連續(xù)的方式驅動它們。每一個液晶盒LC包括連接在選通線GL與數(shù)據(jù)線DL之間交叉點上的一個開關器件。每一個開關器件包括由由多晶硅制成的薄膜晶體管TFT。這種由多晶硅制成的薄膜晶體管TFT具有是單晶硅百倍的電荷遷移率，確保了快速相應速度。數(shù)據(jù)線DL經采樣開關陣列35接收視頻信號。選通線GL經選通移位寄存器53接收采樣脈沖。
選通移位寄存器53包括由如上所述的多級組成的移位級陣列36；由每一個都連接在移位級與選通線GL之間的電平轉移器組成的電平轉移器陣列38。
移位級陣列36的各級將起始脈沖SP從控制芯片42進行移位以將移位后的脈沖順次供給電平轉移器。
電平轉移器陣列38的各電平轉移器提高來自該級移位后脈沖的振蕩電壓，用以把具有升高后振蕩電壓的移位脈沖作為—掃描脈沖加至選通線GL。例如，電平轉移器陣列38把從移位級陣列36輸入的具有10V或更小振蕩電壓的移位后信號作電平轉移，以使其具有包括一負電壓的10V以上振幅，并且將進行電平轉移處理之后的信號作為一掃描脈沖輸出。
如上所述，數(shù)據(jù)移位寄存器51包括由多級組成的移位級陣列31；由每一個都連接在各移位級與采樣開關陣列35的各采樣開關之間的電平轉移器組成的電平轉移器陣列38。
移位級陣列31的各級將起始脈沖SP從控制芯片42進行移位以將移位后的脈沖順次供給電平轉移器。
電平轉移器陣列33的各電平轉移器提高來自該級移位后脈沖的振蕩電壓，用以把具有升高后振蕩電壓的移位脈沖作為一采樣脈沖加至采樣開關。例如，電平轉移器陣列333把從移位級陣列31輸入的具有10V或更小振蕩電壓的移位后信號作電平轉移，以使其具有包括一負電壓的10V以上振幅，并且將進行電平轉移處理之后的信號作為一采樣信號輸出。
采樣開關陣列35包括多個采樣開關(圖中未示)，這些采樣開關的輸出端接至數(shù)據(jù)線DL并且由從數(shù)據(jù)移位寄存器51中輸入的采樣信號驅動。響應于這些采樣開關響應于采樣信號對從控制芯片42中輸入的視頻信號順次進行采樣，以將采樣后視頻信號加至數(shù)據(jù)線DL。
包括在控制信號42內的控制電路(圖中未示)把來自其外部的視頻數(shù)據(jù)發(fā)送給一數(shù)據(jù)驅動IC(圖中未示)，并且通過FPC膜44提供數(shù)據(jù)移位寄存器51和選通移位寄存器53所需的驅動控制信號。這種情況下，從控制芯片42加至數(shù)據(jù)移位寄存器51和選通移位寄存器53的每一個時鐘信號都具有10V或更小的振蕩電壓，從而可以降低功耗。數(shù)據(jù)驅動IC把從控制電路輸入的視頻數(shù)據(jù)轉換成模擬信號，并且通過FPC膜44將其加至采樣開關陣列35。
如上所述，根據(jù)本發(fā)明具有內置電平轉移器的移位寄存器可以有一僅采用同一類型多晶硅薄膜晶體管的內置電平轉移器，從而可以將輸入信號的最小電壓電平沿一負方向向下移動，將其作為一移位信號輸出。因此，減小了加至移位寄存器上的時鐘信號和起始脈沖的振幅，從而降低了功耗。
而且，根據(jù)本發(fā)明具有內置電平轉移器的移位寄存器可以用于使用多晶硅的電致發(fā)光(EL)顯示裝置或者液晶顯示裝置中液晶顯示板的選通(掃描)和數(shù)據(jù)驅動器。這種情況下，它可以作為一象素矩陣在同一過程中形成，從而內置于顯示板中以使其能夠減小供給顯示板的時鐘信號和起始脈沖的振幅，由此降低了功耗。
對本領域的那些技術人員來說，在不脫離本發(fā)明的實質或范圍的情況下，可以在本發(fā)明中作各種修改和變換。這樣，假定本發(fā)明的這些修改和變換落在所附權利要求書及其等同物的范圍內，那么意欲使本發(fā)明覆蓋這些修改和變換。
權利要求
1.一種液晶顯示裝置包括一用于顯示圖像的液晶顯示板，它具有一液晶盒矩陣；一掃描驅動器，它用來把一掃描脈沖加到液晶顯示板的掃描線上；和一數(shù)據(jù)驅動器，它用來把一視頻信號加到液晶顯示板的數(shù)據(jù)線上，并且其中掃描驅動器具有第一移位寄存器，該第一移位寄存器包括以級聯(lián)(concave)的方式連接的多個第一級，它們用來對通過一輸入端輸入的起始脈沖進行移位并且依次連續(xù)地輸出該移位脈沖；和多個第一電平轉移器，它們用來對來自每一個第一級的移位脈沖電壓電平作電平轉移，并且將它作為掃描脈沖輸出，并且，其中數(shù)據(jù)驅動器具有一采樣開關陣列和一第二移位寄存器，該陣列響應于一輸出采樣信號，對該視頻信號進行采樣和輸出，該第二移位寄存器包括以級聯(lián)的方式連接的多個第二級，它們用來對通過一輸入端輸入的起始脈沖進行移位并且依次連續(xù)地輸出該移位脈沖；和多個第二電平轉移器，它們用來對來自每一個第二級的移位脈沖電壓電平作電平轉移，并且將它作為采樣脈沖輸出。
2.根據(jù)權利要求1的液晶顯示裝置，其中第一和第二移位寄存器僅包括同一類型溝道的薄膜晶體管。
3.根據(jù)權利要求2的液晶顯示裝置，其中第一和第二移位寄存器僅包括P型溝道薄膜晶體管。
4.根據(jù)權利要求1的液晶顯示裝置，其中第一和第二電平轉移器把移位脈沖的最小電壓電平降低到一負電壓并且輸出它。
5.根據(jù)權利要求1的液晶顯示裝置，其中第一級和第二級中的每一個都包括一輸出緩沖器，它用來根據(jù)第一節(jié)點和第二節(jié)點的電壓選擇和輸出第一時鐘信號或第一電源電壓；第一控制器，它用來根據(jù)起始脈沖控制第一節(jié)點；和第二控制器，它用來根據(jù)起始脈沖和第二時鐘信號控制第二節(jié)點。
6.根據(jù)權利要求5的液晶顯示裝置，其中第一控制器包括第一晶體管，它在起始脈沖與第一節(jié)點之間有一導電通路，還有一根據(jù)起始脈沖控制該導電通路的控制電極。
7.根據(jù)權利要求6的液晶顯示裝置，其中第一控制器還包括第二晶體管，它在第一晶體管的一個輸出端與第一節(jié)點之間有一導電通路，還有一根據(jù)第三時鐘信號控制該導電通路的控制電極。
8.根據(jù)權利要求7的液晶顯示裝置，其中第一控制器還包括第三晶體管，它在第一節(jié)點與第一電源電壓的一輸入線之間有一導電通路，還有一根據(jù)第二節(jié)點上的電壓控制該導電通路的控制電極。
9.根據(jù)權利要求8的液晶顯示裝置，其中第二控制器包括第四晶體管，它在第二電源電壓的一輸入線與第二節(jié)點之間有一導電通路，還有一根據(jù)第二時鐘信號控制該導電通路的控制電極；和第五晶體管，它在第二節(jié)點與第一電源電壓的該輸入線之間有一導電通路，還有一根據(jù)起始脈沖控制該導電通路的控制電極。
10.根據(jù)權利要求9的液晶顯示裝置，其中輸出緩沖器包括第六晶體管，它在第一時鐘信號的一輸入線與該級的一輸出線之間有一導電通路，還有一根據(jù)第一節(jié)點上的電壓控制該導電通路的控制電極；和第七晶體管，它在該級的該輸出線與第一電源電壓的一輸入線之間有一導電通路，還有一根據(jù)第二節(jié)點上的電壓控制該導電通路的控制電極。
11.根據(jù)權利要求10的液晶顯示裝置，其中輸出緩沖器還包括第一電容器，它接在第六晶體管的控制電極與該級的該輸出線之間，用來自益放大(bootstrapping)該控制電極的電壓。
12.根據(jù)權利要求10的液晶顯示裝置，其中每一個電平轉移器包括一輸出部分，它用來根據(jù)第三節(jié)點上的電壓選擇和輸出第一電源電壓或者第三電源電壓和第三控制器，它用來根據(jù)第四時鐘信號和第一節(jié)點控制第三節(jié)點。
13.根據(jù)權利要求12的液晶顯示裝置，其中第三控制器包括第八晶體管，它在第三節(jié)點與電平轉移器的一輸出線之間有一導電通路，還有一根據(jù)第四時鐘信號控制該導電通路的控制電極；和第九晶體管，它在第三電源電壓的一輸入線與第三節(jié)點之間有一導電通路，還有一根據(jù)第一節(jié)點上的電壓控制該導電通路的控制電極。
14.根據(jù)權利要求13的液晶顯示裝置，其中輸出部分包括第十晶體管，它在第三電源電壓的該輸入線與該電平轉移器的該輸出線之間有一導電通路，還有一根據(jù)第三節(jié)點上的電壓控制該導電通路的控制電極；和第十一晶體管，它在該電平轉移器的該輸出線與第一電源電壓的該輸入線之間有一導電通路，還有一根據(jù)第四時鐘信號控制該導電通路的控制電極。
15.根據(jù)權利要求14的液晶顯示裝置，其中該電平轉移器還包括第十二晶體管，它在該電平轉移器的該輸出線與第一電源電壓的該輸入線之間有一導電通路，還有一根據(jù)第二節(jié)點上的該電壓控制該導電通路以防止該電平轉移器輸出線的輸出電壓因外部噪聲而畸變的控制電極。
16.根據(jù)權利要求15的液晶顯示裝置，其中該電平轉移器還包括第十三晶體管，它在第三節(jié)點與該電平轉移器之間有一導電通路，還有一根據(jù)第二節(jié)點上的該電壓控制該導電通路以防止該電平轉移器輸出線的輸出電壓因一電流而畸變的控制電極，該電流是第三節(jié)點處于漂移狀態(tài)(floating state)時從第十晶體管泄漏的電流。
17.根據(jù)權利要求16的液晶顯示裝置，其中該電平轉移器還包括第十四晶體管，它在該電平轉移器的該輸出線與第一電源電壓的該輸入線之間有一導電通路，還有一根據(jù)第三脈沖信號控制該導電通路的控制電極，該控制電極的控制防止通過令第十晶體管導通而使該電平轉移器輸出線的輸出電壓有畸變，第十晶體管的導通是由根據(jù)起始脈沖輸入階段中第一節(jié)點上的電壓使得第九晶體管導通而引起的。
18.根據(jù)權利要求17的液晶顯示裝置，其中電平轉移器還包括第十五晶體管，它在第三電源電壓的該輸入線與第九晶體管的一輸入線之間有一導電通路，還有一根據(jù)第三電源電壓控制該導電通路的控制電極，該控制電極的控制防止該電平轉移器輸出線的輸出電壓因從第九晶體管泄漏的電流而畸變。
19.根據(jù)權利要求14的液晶顯示裝置，其中輸出部分還包括接在第十晶體管的控制電極與該電平轉移器輸出線之間的第二電容器，它用來自益放大該控制電極的電壓。
20.根據(jù)權利要求12的液晶顯示裝置，其中第三電源電壓具有最高的電壓電平，第一電源電壓具有最低的電壓電平，而第二電源電壓處于第三電源電壓與第一電源電壓之間。
21.根據(jù)權利要求12的液晶顯示裝置，其中第一至第四時鐘信號的相位依第一、第四、第二、第三時鐘信號的順序延遲一個時鐘信號，并且第三時鐘信號的相位與起始脈沖的相位相同。
22.根據(jù)權利要求21的液晶顯示裝置，其中第三控制器包括第八晶體管，它在第三節(jié)點與電平轉移器的一輸出線之間有一導電通路，還有一根據(jù)第二時鐘信號控制該導電通路的控制電極；和第九晶體管，它在第三電源電壓的一輸入線與第三節(jié)點之間有一導電通路，還有一根據(jù)第一節(jié)點上的電壓控制該導電通路的控制電極，并且輸出部分包括第十晶體管，它在第三電源電壓的該輸入線與該電平轉移器的該輸出線之間有一導電通路，還有一根據(jù)第三節(jié)點上的電壓控制該導電通路的控制電極；和第十一晶體管，它在該電平轉移器的該輸出線與第一電源電壓的該輸入線之間有一導電通路，還有一根據(jù)第二時鐘信號控制該導電通路的控制電極。
23.根據(jù)權利要求22的液晶顯示裝置，其中來自該電平轉移器的一輸出脈沖與前一個電平轉移器的輸出脈沖有部分重疊。
24.根據(jù)權利要求1的液晶顯示裝置，其中包括在液晶顯示板、掃描驅動器和數(shù)據(jù)驅動器內的一薄膜晶體管具有用于一半導體層的多晶硅，并且掃描驅動器和數(shù)據(jù)驅動器內置于液晶顯示板內。
25.一種具有一內置電平轉移器的移位寄存器，包括以級聯(lián)的方式連接的多級，它們用來對通過一輸入端輸入的起始脈沖進行移位并且依次連續(xù)地輸出該移位脈沖；和多個電平轉移器，它們用來對來自每一級的移位脈沖電壓電平作電平轉移，并且輸出它。
26.根據(jù)權利要求25的具有一內置電平轉移器的移位寄存器，其中這些級和電平轉移器僅包括同一類型溝道的薄膜晶體管。
27.據(jù)權利要求26的具有一內置電平轉移器的移位寄存器，其中這些級和電平轉移器僅包括P型溝道薄膜晶體管。
28.根據(jù)權利要求25的具有一內置電平轉移器的移位寄存器，其中電平轉移器把移位脈沖的最小電壓電平降低到一負電壓并且輸出它。
29.根據(jù)權利要求25的具有一內置電平轉移器的移位寄存器，其中每一級都包括一輸出緩沖器，它用來根據(jù)第一節(jié)點和第二節(jié)點的電壓選擇和輸出第一時鐘信號或第一電源電壓；第一控制器，它用來根據(jù)起始脈沖控制第一節(jié)點；和第二控制器，它用來根據(jù)起始脈沖和第二時鐘信號控制第二節(jié)點。
30.根據(jù)權利要求29的具有一內置電平轉移器的移位寄存器，其中第一控制器包括第一晶體管，它在起始脈沖與第一節(jié)點之間有一導電通路，還有一根據(jù)起始脈沖控制該導電通路的控制電極。
31.根據(jù)權利要求30的具有一內置電平轉移器的移位寄存器，其中第一控制器還包括第二晶體管，它在第一晶體管的一個輸出端與第一節(jié)點之間有一導電通路，還有一根據(jù)第三時鐘信號控制該導電通路的控制電極。
32.根據(jù)權利要求31的具有一內置電平轉移器的移位寄存器，其中第一控制器還包括第三晶體管，它在第一節(jié)點與第一電源電壓的一輸入線之間有一導電通路，還有一根據(jù)第二節(jié)點上的電壓控制該導電通路的控制電極。
33.根據(jù)權利要求32的具有一內置電平轉移器的移位寄存器，其中第二控制器包括第四晶體管，它在第二電源電壓的一輸入線與第二節(jié)點之間有一導電通路，還有一根據(jù)第二時鐘信號控制該導電通路的控制電極；和第五晶體管，它在第二節(jié)點與第一電源電壓的該輸入線之間有一導電通路，還有一根據(jù)起始脈沖控制該導電通路的控制電極。
34.根據(jù)權利要求33的具有一內置電平轉移器的移位寄存器，其中輸出緩沖器包括第六晶體管，它在第一時鐘信號的一輸入線與該級的一輸出線之間有一導電通路，還有一根據(jù)第一節(jié)點上的電壓控制該導電通路的控制電極；和第七晶體管，它在該級的該輸出線與第一電源電壓的一輸入線之間有一導電通路，還有一根據(jù)第二節(jié)點上的電壓控制該導電通路的控制電極。
35.根據(jù)權利要求34的具有一內置電平轉移器的移位寄存器，其中輸出緩沖器還包括第一電容器，它接在第六晶體管的控制電極與該級的該輸出線之間，用來自益放大該控制電極的電壓。
36.根據(jù)權利要求34的具有一內置電平轉移器的移位寄存器，其中每一個電平轉移器包括一輸出部分，它用來根據(jù)第三節(jié)點上的電壓選擇和輸出第一電源電壓或者第三電源電壓和第三控制器，它用來根據(jù)第四時鐘信號和第一節(jié)點控制第三節(jié)點。
37.根據(jù)權利要求36的具有一內置電平轉移器的移位寄存器，其中第三控制器包括第八晶體管，它在第三節(jié)點與電平轉移器的一輸出線之間有一導電通路，還有一根據(jù)第四時鐘信號控制該導電通路的控制電極；和第九晶體管，它在第三電源電壓的一輸入線與第三節(jié)點之間有一導電通路，還有一根據(jù)第一節(jié)點上的電壓控制該導電通路的控制電極。
38.根據(jù)權利要求37的具有一內置電平轉移器的移位寄存器，其中輸出部分包括第十晶體管，它在第三電源電壓的該輸入線與該電平轉移器的該輸出線之間有一導電通路，還有一根據(jù)第三節(jié)點上的電壓控制該導電通路的控制電極；和第十一晶體管，它在該電平轉移器的該輸出線與第一電源電壓的該輸入線之間有一導電通路，還有一根據(jù)第四時鐘信號控制該導電通路的控制電極。
39.根據(jù)權利要求38的具有一內置電平轉移器的移位寄存器，其中該電平轉移器還包括第十二晶體管，它在該電平轉移器的該輸出線與第一電源電壓的該輸入線之間有一導電通路，還有一根據(jù)第二節(jié)點上的該電壓控制該導電通路以防止該電平轉移器輸出線的輸出電壓因外部噪聲而畸變的控制電極。
40.根據(jù)權利要求39的具有一內置電平轉移器的移位寄存器，其中該電平轉移器還包括第十三晶體管，它在第三節(jié)點與該電平轉移器之間有一導電通路，還有一根據(jù)第二節(jié)點上的該電壓控制該導電通路以防止該電平轉移器輸出線的輸出電壓因一電流而畸變的控制電極，該電流是第三節(jié)點處于漂移狀態(tài)時從第十晶體管泄漏的電流。
41.根據(jù)權利要求40的具有一內置電平轉移器的移位寄存器，其中該電平轉移器還包括第十四晶體管，它在該電平轉移器的該輸出線與第一電源電壓的該輸入線之間有一導電通路，還有一根據(jù)第三脈沖信號控制該導電通路的控制電極，該控制電極的控制防止通過令第十晶體管導通而使該電平轉移器輸出線的輸出電壓有畸變，第十晶體管的導通是由根據(jù)起始脈沖輸入階段中第一節(jié)點上的電壓使得第九晶體管導通而引起的。
42.根據(jù)權利要求41的具有一內置電平轉移器的移位寄存器，其中該電平轉移器還包括第十五晶體管，它在第三電源電壓的該輸入線與第九晶體管的一輸入線之間有一導電通路，還有一根據(jù)第三電源電壓控制該導電通路的控制電極，該控制電極的控制防止該電平轉移器輸出線的輸出電壓因從第九晶體管泄漏的電流而畸變。
43.根據(jù)權利要求38的具有一內置電平轉移器的移位寄存器，其中輸出部分還包括接在第十晶體管的控制電極與該電平轉移器輸出線之間的第二電容器，它用來自益放大該控制電極的電壓。
44.根據(jù)權利要求36的具有一內置電平轉移器的移位寄存器，其中第三電源電壓具有最高的電壓電平，第一電源電壓具有最低的電壓電平，而第二電源電壓處于第三電源電壓與第一電源電壓之間。
45.根據(jù)權利要求36的具有一內置電平轉移器的移位寄存器，其中第一至第四時鐘信號的相位依第一、第四、第二、第三時鐘信號的順序延遲一個時鐘信號，并且第三時鐘信號的相位與起始脈沖的相位相同。
46.根據(jù)權利要求45的具有一內置電平轉移器的移位寄存器，其中第三控制器包括第八晶體管，它在第三節(jié)點與電平轉移器的一輸出線之間有一導電通路，還有一根據(jù)第二時鐘信號控制該導電通路的控制電極；和第九晶體管，它在第三電源電壓的一輸入線與第三節(jié)點之間有一導電通路，還有一根據(jù)第一節(jié)點上的電壓控制該導電通路的控制電極，并且輸出部分包括第十晶體管，它在第三電源電壓的該輸入線與該電平轉移器的該輸出線之間有一導電通路，還有一根據(jù)第三節(jié)點上的電壓控制該導電通路的控制電極；和第十一晶體管，它在該電平轉移器的該輸出線與第一電源電壓的該輸入線之間有一導電通路，還有一根據(jù)第二時鐘信號控制該導電通路的控制電極。
47.根據(jù)權利要求46的具有一內置電平轉移器的移位寄存器，其中來自該電平轉移器的一輸出脈沖與前一個電平轉移器的輸出脈沖有部分重疊。
48.一種用來將一掃描脈沖加到一顯示板的掃描線上的掃描驅動器，包括一移位寄存器，該移位寄存器包括以級聯(lián)的方式連接的多級，它們用來對通過一輸入端輸入的起始脈沖進行移位并且依次連續(xù)地輸出該移位脈沖；和多個電平轉移器，它們用來對來自每一級的移位脈沖電壓電平作電平轉移，并且將其作為掃描脈沖輸出。
49.根據(jù)權利要求48的掃描驅動器，其中移位寄存器僅包括同一類型溝道的薄膜晶體管。
50.根據(jù)權利要求49的掃描驅動器，其中移位寄存器僅包括P型溝道薄膜晶體管。
51.根據(jù)權利要求48的掃描驅動器，其中電平轉移器把移位脈沖的最小電壓電平降低到一負電壓并且輸出它。
52.根據(jù)權利要求48的掃描驅動器，其中每一級都包括一輸出緩沖器，它用來根據(jù)第一節(jié)點和第二節(jié)點的電壓選擇和輸出第一時鐘信號或第一電源電壓；第一控制器，它用來根據(jù)起始脈沖控制第一節(jié)點；和第二控制器，它用來根據(jù)起始脈沖和第二時鐘信號控制第二節(jié)點。
53.根據(jù)權利要求52的掃描驅動器，其中第一控制器包括第一晶體管，它在起始脈沖與第一節(jié)點之間有一導電通路，還有一根據(jù)起始脈沖控制該導電通路的控制電極。
54.根據(jù)權利要求53的掃描驅動器，其中第一控制器還包括第二晶體管，它在第一晶體管的一個輸出端與第一節(jié)點之間有一導電通路，還有一根據(jù)第三時鐘信號控制該導電通路的控制電極。
55.根據(jù)權利要求54的掃描驅動器，其中第一控制器還包括第三晶體管，它在第一節(jié)點與第一電源電壓的一輸入線之間有一導電通路，還有一根據(jù)第二節(jié)點上的電壓控制該導電通路的控制電極。
56.根據(jù)權利要求55的掃描驅動器，其中第二控制器包括第四晶體管，它在第二電源電壓的一輸入線與第二節(jié)點之間有一導電通路，還有一根據(jù)第二時鐘信號控制該導電通路的控制電極；和第五晶體管，它在第二節(jié)點與第一電源電壓的該輸入線之間有一導電通路，還有一根據(jù)起始脈沖控制該導電通路的控制電極。
57.根據(jù)權利要求56的掃描驅動器，其中輸出緩沖器包括第六晶體管，它在第一時鐘信號的一輸入線與該級的一輸出線之間有一導電通路，還有一根據(jù)第一節(jié)點上的電壓控制該導電通路的控制電極；和第七晶體管，它在該級的該輸出線與第一電源電壓的一輸入線之間有一導電通路，還有一根據(jù)第二節(jié)點上的電壓控制該導電通路的控制電極。
58.根據(jù)權利要求57的掃描驅動器，其中輸出緩沖器還包括第一電容器，它接在第六晶體管的控制電極與該級的該輸出線之間，用來自益放大該控制電極的電壓。
59.根據(jù)權利要求57的掃描驅動器，其中每一個電平轉移器包括一輸出部分，它用來根據(jù)第三節(jié)點上的電壓選擇和輸出第一電源電壓或者第三電源電壓和第三控制器，它用來根據(jù)第四時鐘信號和第一節(jié)點控制第三節(jié)點。
60.根據(jù)權利要求59的掃描驅動器，其中第三控制器包括第八晶體管，它在第三節(jié)點與電平轉移器的一輸出線之間有一導電通路，還有一根據(jù)第四時鐘信號控制該導電通路的控制電極；和第九晶體管，它在第三電源電壓的一輸入線與第三節(jié)點之間有一導電通路，還有一根據(jù)第一節(jié)點上的電壓控制該導電通路的控制電極。
61.根據(jù)權利要求60的掃描驅動器，其中輸出部分包括第十晶體管，它在第三電源電壓的該輸入線與該電平轉移器的該輸出線之間有一導電通路，還有一根據(jù)第三節(jié)點上的電壓控制該導電通路的控制電極；和第十一晶體管，它在該電平轉移器的該輸出線與第一電源電壓的該輸入線之間有一導電通路，還有一根據(jù)第四時鐘信號控制該導電通路的控制電極。
62.根據(jù)權利要求61的掃描驅動器，其中該電平轉移器還包括第十二晶體管，它在該電平轉移器的該輸出線與第一電源電壓的該輸入線之間有一導電通路，還有一根據(jù)第二節(jié)點上的該電壓控制該導電通路以防止該電平轉移器輸出線的輸出電壓因外部噪聲而畸變的控制電極。
63.根據(jù)權利要求62的掃描驅動器，其中該電平轉移器還包括第十三晶體管，它在第三節(jié)點與該電平轉移器之間有一導電通路，還有一根據(jù)第二節(jié)點上的該電壓控制該導電通路以防止該電平轉移器輸出線的輸出電壓因一電流而畸變的控制電極，該電流是第三節(jié)點處于漂移狀態(tài)時從第十晶體管泄漏的電流。
64.根據(jù)權利要求63的掃描驅動器，其中該電平轉移器還包括第十四晶體管，它在該電平轉移器的該輸出線與第一電源電壓的該輸入線之間有一導電通路，還有一根據(jù)第三脈沖信號控制該導電通路的控制電極，該控制電極的控制防止通過令第十晶體管導通而使該電平轉移器輸出線的輸出電壓有畸變，第十晶體管的導通是由根據(jù)起始脈沖輸入階段中第一節(jié)點上的電壓使得第九晶體管導通而引起的。
65.根據(jù)權利要求64的掃描驅動器，其中該電平轉移器還包括第十五晶體管，它在第三電源電壓的該輸入線與第九晶體管的一輸入線之間有一導電通路，還有一根據(jù)第三電源電壓控制該導電通路的控制電極，該控制電極的控制防止該電平轉移器輸出線的輸出電壓因從第九晶體管泄漏的電流而畸變。
66.根據(jù)權利要求61的掃描驅動器，其中輸出部分還包括接在第十晶體管的控制電極與該電平轉移器輸出線之間的第二電容器，它用來自益放大該控制電極的電壓。
67.根據(jù)權利要求59的掃描驅動器，其中第三電源電壓具有最高的電壓電平，第一電源電壓具有最低的電壓電平，而第二電源電壓處于第三電源電壓與第一電源電壓之間。
68.根據(jù)權利要求59的掃描驅動器，其中第一至第四時鐘信號的相位依第一、第四、第二、第三時鐘信號的順序延遲一個時鐘信號，并且第三時鐘信號的相位與起始脈沖的相位相同。
69.根據(jù)權利要求68的掃描驅動器，其中第三控制器包括第八晶體管，它在第三節(jié)點與電平轉移器的一輸出線之間有一導電通路，還有一根據(jù)第二時鐘信號控制該導電通路的控制電極；和第九晶體管，它在第三電源電壓的一輸入線與第三節(jié)點之間有一導電通路，還有一根據(jù)第一節(jié)點上的電壓控制該導電通路的控制電極，并且輸出部分包括第十晶體管，它在第三電源電壓的該輸入線與該電平轉移器的該輸出線之間有一導電通路，還有一根據(jù)第三節(jié)點上的電壓控制該導電通路的控制電極；和第十一晶體管，它在該電平轉移器的該輸出線與第一電源電壓的該輸入線之間有一導電通路，還有一根據(jù)第二時鐘信號控制該導電通路的控制電極。
70.根據(jù)權利要求69的掃描驅動器，其中來自該電平轉移器的一輸出脈沖與前一個電平轉移器的輸出脈沖有部分重疊。
71.一種用來將一視頻信號加到一顯示板的數(shù)據(jù)線上的數(shù)據(jù)驅動器，包括一采樣開關陣列，它用來響應于一輸入采樣信號對該視頻信號進行采樣和輸出；和一移位寄存器，它包括以級聯(lián)的方式連接的多級，它們用來對通過一輸入端輸入的起始脈沖進行移位并且依次連續(xù)地輸出該移位脈沖；和多個電平轉移器，它們用來對來自每一級的移位脈沖電壓電平作電平轉移，并且將其作為采樣信號輸出。
72.根據(jù)權利要求71的數(shù)據(jù)驅動器，其中移位寄存器僅包括同一類型溝道的薄膜晶體管。
73.根據(jù)權利要求72的數(shù)據(jù)驅動器，其中移位寄存器僅包括P型溝道薄膜晶體管。
74.根據(jù)權利要求71的數(shù)據(jù)驅動器，其中電平轉移器把移位脈沖的最小電壓電平降低到一負電壓并且輸出它。
75.根據(jù)權利要求71的數(shù)據(jù)驅動器，其中每一級都包括一輸出緩沖器，它用來根據(jù)第一節(jié)點和第二節(jié)點的電壓選擇和輸出第一時鐘信號或第一電源電壓；第一控制器，它用來根據(jù)起始脈沖控制第一節(jié)點；和第二控制器，它用來根據(jù)起始脈沖和第二時鐘信號控制第二節(jié)點。
76.根據(jù)權利要求75的數(shù)據(jù)驅動器，其中第一控制器包括第一晶體管，它在起始脈沖與第一節(jié)點之間有一導電通路，還有一根據(jù)起始脈沖控制該導電通路的控制電極。
77.根據(jù)權利要求76的數(shù)據(jù)驅動器，其中第一控制器還包括第二晶體管，它在第一晶體管的一個輸出端與第一節(jié)點之間有一導電通路，還有一根據(jù)第三時鐘信號控制該導電通路的控制電極。
78.根據(jù)權利要求77的數(shù)據(jù)驅動器，其中第一控制器還包括第三晶體管，它在第一節(jié)點與第一電源電壓的一輸入線之間有一導電通路，還有一根據(jù)第二節(jié)點上的電壓控制該導電通路的控制電極。
79.根據(jù)權利要求78的數(shù)據(jù)驅動器，其中第二控制器包括第四晶體管，它在第二電源電壓的一輸入線與第二節(jié)點之間有一導電通路，還有一根據(jù)第二時鐘信號控制該導電通路的控制電極；和第五晶體管，它在第二節(jié)點與第一電源電壓的該輸入線之間有一導電通路，還有一根據(jù)起始脈沖控制該導電通路的控制電極。
80.根據(jù)權利要求79的數(shù)據(jù)驅動器，其中輸出緩沖器包括第六晶體管，它在第一時鐘信號的一輸入線與該級的一輸出線之間有一導電通路，還有一根據(jù)第一節(jié)點上的電壓控制該導電通路的控制電極；和第七晶體管，它在該級的該輸出線與第一電源電壓的一輸入線之間有一導電通路，還有一根據(jù)第二節(jié)點上的電壓控制該導電通路的控制電極。
81.根據(jù)權利要求80的數(shù)據(jù)驅動器，其中輸出緩沖器還包括第一電容器，它接在第六晶體管的控制電極與該級的該輸出線之間，用來自益放大該控制電極的電壓。
82.根據(jù)權利要求80的數(shù)據(jù)驅動器，其中每一個電平轉移器包括一輸出部分，它用來根據(jù)第三節(jié)點上的電壓選擇和輸出第一電源電壓或者第三電源電壓和第三控制器，它用來根據(jù)第四時鐘信號和第一節(jié)點控制第三節(jié)點。
83.根據(jù)權利要求82的數(shù)據(jù)驅動器，其中第三控制器包括第八晶體管，它在第三節(jié)點與電平轉移器的一輸出線之間有一導電通路，還有一根據(jù)第四時鐘信號控制該導電通路的控制電極；和第九晶體管，它在第三電源電壓的一輸入線與第三節(jié)點之間有一導電通路，還有一根據(jù)第一節(jié)點上的電壓控制該導電通路的控制電極。
84.根據(jù)權利要求83的數(shù)據(jù)驅動器，其中輸出部分包括第十晶體管，它在第三電源電壓的該輸入線與該電平轉移器的該輸出線之間有一導電通路，還有一根據(jù)第三節(jié)點上的電壓控制該導電通路的控制電極；和第十一晶體管，它在該電平轉移器的該輸出線與第一電源電壓的該輸入線之間有一導電通路，還有一根據(jù)第四時鐘信號控制該導電通路的控制電極。
85.根據(jù)權利要求84的數(shù)據(jù)驅動器，其中該電平轉移器還包括第十二晶體管，它在該電平轉移器的該輸出線與第一電源電壓的該輸入線之間有一導電通路，還有一根據(jù)第二節(jié)點上的該電壓控制該導電通路以防止該電平轉移器輸出線的輸出電壓因外部噪聲而畸變的控制電極。
86.根據(jù)權利要求85的數(shù)據(jù)驅動器，其中該電平轉移器還包括第十三晶體管，它在第三節(jié)點與該電平轉移器之間有一導電通路，還有一根據(jù)第二節(jié)點上的該電壓控制該導電通路以防止該電平轉移器輸出線的輸出電壓因一電流而畸變的控制電極，該電流是第三節(jié)點處于漂移狀態(tài)時從第十晶體管泄漏的電流。
87.根據(jù)權利要求86的數(shù)據(jù)驅動器，其中該電平轉移器還包括第十四晶體管，它在該電平轉移器的該輸出線與第一電源電壓的該輸入線之間有一導電通路，還有一根據(jù)第三脈沖信號控制該導電通路的控制電極，該控制電極的控制防止通過令第十晶體管導通而使該電平轉移器輸出線的輸出電壓有畸變，第十晶體管的導通是由根據(jù)起始脈沖輸入階段中第一節(jié)點上的電壓使得第九晶體管導通而引起的。
88.根據(jù)權利要求87的數(shù)據(jù)驅動器，其中該電平轉移器還包括第十五晶體管，它在第三電源電壓的該輸入線與第九晶體管的一輸入線之間有一導電通路，還有一根據(jù)第三電源電壓控制該導電通路的控制電極，該控制電極的控制防止該電平轉移器輸出線的輸出電壓因從第九晶體管泄漏的電流而畸變。
89.根據(jù)權利要求84的數(shù)據(jù)驅動器，其中輸出部分還包括接在第十晶體管的控制電極與該電平轉移器輸出線之間的第二電容器，它用來自益放大該控制電極的電壓。
90.根據(jù)權利要求82的數(shù)據(jù)驅動器，其中第三電源電壓具有最高的電壓電平，第一電源電壓具有最低的電壓電平，而第二電源電壓處于第三電源電壓與第一電源電壓之間。
91.根據(jù)權利要求82的數(shù)據(jù)驅動器，其中第一至第四時鐘信號的相位依第一、第四、第二、第三時鐘信號的順序延遲一個時鐘信號，并且第三時鐘信號的相位與起始脈沖的相位相同。
92.根據(jù)權利要求91的數(shù)據(jù)驅動器，其中第三控制器包括第八晶體管，它在第三節(jié)點與電平轉移器的一輸出線之間有一導電通路，還有一根據(jù)第二時鐘信號控制該導電通路的控制電極；和第九晶體管，它在第三電源電壓的一輸入線與第三節(jié)點之間有一導電通路，還有一根據(jù)第一節(jié)點上的電壓控制該導電通路的控制電極，并且輸出部分包括第十晶體管，它在第三電源電壓的該輸入線與該電平轉移器的該輸出線之間有一導電通路，還有一根據(jù)第三節(jié)點上的電壓控制該導電通路的控制電極；和第十一晶體管，它在該電平轉移器的該輸出線與第一電源電壓的該輸入線之間有一導電通路，還有一根據(jù)第二時鐘信號控制該導電通路的控制電極。
93.根據(jù)權利要求92的數(shù)據(jù)驅動器，其中來自該電平轉移器的一輸出脈沖與前一個電平轉移器的輸出脈沖有部分重疊。
全文摘要
一種移位寄存器僅使用相同類型溝道的一個薄膜晶體管并且有一內置電平轉移器。一種具有一內置電平轉移器的移位寄存器包括多級和多個電平轉移器。這些級以級聯(lián)的方式連接，用以對通過一輸入端輸入的起始脈沖進行移位并且依次連續(xù)地輸出該移位脈沖。這些多個電平轉移器對來自每一級的移位脈沖電壓電平作電平轉移，并且輸出它。
文檔編號G09G3/36GK1428759SQ021561
公開日2003年7月9日 申請日期2002年12月12日 優(yōu)先權日2001年12月12日
發(fā)明者樸在德, 河龍珉, 金秉求 申請人:Lg.菲利浦Lcd株式會社