專利名稱：用于液晶顯示器的幀緩沖器像素電路的制作方法
技術領域：
本發(fā)明涉及用于顯示系統(tǒng)的像素電路，特別涉及一種用于液晶顯示器的幀緩沖器像素電路。
背景技術：
圖1示出了相關技術顯示設備10。它包括由顯示控制電路30控制的像素電路顯示板20，所述顯示控制電路30具有幀存儲器40。相關技術像素電路顯示器每種顏色需要多于8位的灰度級表現(xiàn)，并且需要足夠低的操作電壓，以便能夠實現(xiàn)被更好地供電的顯示設備，例如膝上型計算機或個人數(shù)字助理(PDA)。在顯示期間，相關技術像素電路使用用于地址選擇的地址驅動器、和用于圖像寫入和讀取周期的掃描驅動器。
圖2圖示了用于液晶顯示器的早期幀緩沖器像素的相關技術。開始，當寫入信號為ON(選通)時，在數(shù)據(jù)寫入時間期間，將與數(shù)據(jù)電平(level)成比例的電壓存儲在Cmem存儲電容器中。然后，當在數(shù)據(jù)寫入完成之后施加讀取信號時，將所存儲的電壓傳送給Cpixel電容器，幀緩沖器像素使得能夠在將新圖像的新數(shù)據(jù)加載到Cmen的同時顯示先前存儲的圖像。
相關技術幀緩沖器像素電路具有各種缺點。例如，在Cmem存儲電容器和Clcd電容器之間存在電荷共享，當讀取信號變?yōu)镺N時，這兩個電容器被短路，如圖3(C)-(E)所示。圖3(C)示出的Cmem存儲電容器和圖3(E)示出的Clcd電容器的電壓電平在施加讀取信號之后變?yōu)橄嗟?，如圖3(D)所示。因此，Cmem存儲電容器的電容必須比Clcd電容器的電容大得多，以便使電荷共享問題減到最小。然而，即使對于大得多的Cmem存儲電容器，也由于電荷共享效應而總是存在一些電壓降。
此外，在Clcd電容器處沒有電荷泄漏(drain)。也就是說，來自先前圖像的Clcd節(jié)點處的剩余電荷干擾對新圖像進行寫入的新電壓。具體地說，Clcd電容器的實際電壓電平根據(jù)先前圖像電壓而變化，如圖3(E)所示。
而且，Clcd電容器不是由電力驅動，而是由來自Cmem存儲電容器的電荷驅動。因而，需要首先在Clcd電容器的保持時間和Cmem存儲電容器的電容方面對Clcd電容器進行優(yōu)化。由于這些缺點，相關技術幀緩沖器像素提供較差的亮度和對比率。
圖4圖示了第二相關技術幀緩沖器像素電路。幀緩沖器像素使用NMOS晶體管M3的柵極氧化層作為存儲電容器。當寫入信號是ON時，在數(shù)據(jù)寫入時間期間，根據(jù)數(shù)據(jù)電平的電壓被存儲在M3的柵極電容器中。當數(shù)據(jù)寫入完成時，對應于讀取信號的上拉信號變?yōu)镺N，并給像素電極(例如，Clcd電容器)充電。在施加上拉信號之前，下拉信號將先前存儲在像素電極中的電荷泄漏。Clcd的電荷泄漏確保尤其在新圖像的數(shù)據(jù)電平低于先前的圖像數(shù)據(jù)電平時顯示正確的電壓。
圖5示出了圖4的幀緩沖器像素的仿真結果。如圖5(E)所示，由于與Clcd電容器一起形成另一條通向地的路徑的M3的固有(intrinsic)柵極電容器，在像素電極處產生(induce)不希望的電荷。作為分壓器工作的這兩個電容器確定在數(shù)據(jù)寫入時間期間在Clcd處產生的電壓。參照圖5，對于在仿真中使用的參數(shù)，在數(shù)據(jù)寫入時間期間產生了存儲電容器處的電壓的大約1/3，如圖5(C)和5(E)所示。所產生的電荷影響圖像質量，尤其是對比率。為了減小電荷產生的問題，應當增大柵極電容Cgs對Clcd電容的比率，并且應當將所存儲的電荷保持至少一幀時間。因此，為了實現(xiàn)高對比率，在大多數(shù)毫秒級幀時間的應用中，像素電路需要用于比液晶顯示器(LCD)電容器高得多的柵極電容值的相當大的空間(space)，以便保持所存儲的電壓。
在適當?shù)牡胤酵ㄟ^引用而將以上參考資料合并于此，以便適當?shù)亟虒渌蛱鎿Q細節(jié)、特征和/或技術背景。

發(fā)明內容
本發(fā)明的目的是解決至少上述問題和/或缺點，并提供至少在下文中描述的優(yōu)點。
本發(fā)明的另一目的是提供一種增強的幀緩沖器像素電路，其可實現(xiàn)高對比率，并以更短的寫入時間顯示高質量圖像。
在幀緩沖器像素電路的優(yōu)選實施例中，使用兩個單獨的電容器，以便通過使數(shù)據(jù)寫入或讀取時間期間產生的電荷減到最少、將暗電平(dark level)保持在其最低亮度從而節(jié)省數(shù)據(jù)寫入時間來產生更高的對比率。單獨電容器的電容不依賴于彼此的電容，并因此可以獨立地進行設計，使得時間常數(shù)足夠長，以便將所存儲的電荷保持一個幀的時間。與柵極電容相反，單獨電容器的電容不是電壓相關的。lcd電容器Clcd直接由電源驅動，流入lcd電容器的電流由存儲在存儲電容器處的電壓電平控制。此外，在存儲電容器Cmem和lcd電容器Clcd之間不存在電容共享。僅在數(shù)據(jù)讀取信號是on(選通)時，才存在所產生的電荷，然而，對于所有數(shù)據(jù)電平，電荷產生的量相同。因而，電荷產生不改變灰度等級(gray level)，并且還可以通過使用最小尺寸的晶體管來使在lcd電容器處產生的電荷減到最少。在幀緩沖器像素電路的優(yōu)選實施例中，可以將模擬-脈沖寬度調制(PWM)轉換器放置在像素電極(即，lcd電容器)Clcd之后。具體地說，像素電容器Cpixel優(yōu)選地連接到具有基準電壓Vref的比較器，以便產生PWM脈沖來驅動二進制顯示器，例如鐵電液晶顯示器和數(shù)字鏡顯示器(DMD)，從而顯著減小子幀頻率。
具有上述優(yōu)點的這種像素電路可應用于大多數(shù)使用有源驅動的顯示器，例如TFT LCD、硅上液晶(LCOS)、電致發(fā)光(EL)顯示器、等離子顯示板(PDP)和場發(fā)射顯示器(FED)、場序制色彩顯示器、投影顯示器、以及直視顯示器如頭戴式顯示器(HMD)。這種技術也可用于LCOS束偏轉器、相位陣列束偏轉器，并且在采用硅襯底底板的反射式顯示器中尤為有效。
本發(fā)明的其它優(yōu)點、目的和特征將部分在以下描述中闡述，部分將在審查以下內容時對本領域普通技術人員來說變得清楚、或者可以從本發(fā)明的實踐中得知。如同在所附權利要求中具體指出的那樣，可以實現(xiàn)和達到本發(fā)明的目的及優(yōu)點。


將參考以下附圖來詳細描述本發(fā)明，在附圖中，相同的附圖標記指示相同的元件，其中圖1是圖示相關技術像素板顯示器的一般結構的圖。
圖2是圖示第一相關技術幀緩沖器像素電路的圖。
圖3示出對圖2的幀緩沖器像素電路的仿真結果。
圖4是圖示第二相關技術幀緩沖器像素電路的圖。
圖5示出對圖4的幀緩沖器像素電路的仿真結果。
圖6示出改進(refined)的幀緩沖器像素電路。
圖7示出根據(jù)本發(fā)明另一優(yōu)選實施例的幀緩沖器像素電路。
圖8示出對圖6的幀緩沖器像素電路的仿真結果。
圖9示出根據(jù)施加到柵極的電壓的柵極電容的表。
圖10示出根據(jù)本發(fā)明優(yōu)選實施例的具有CMOS的幀緩沖器像素電路。
圖11示出對圖10的優(yōu)選實施例幀緩沖器像素的仿真結果，其圖示了關于時間的節(jié)點處的電壓電平。
圖12是使用NMOS和PMOS晶體管實現(xiàn)的本發(fā)明的實施例的圖。
圖13示出根據(jù)本發(fā)明優(yōu)選實施例的具有PMOS的幀緩沖器像素電路。
圖14是圖示根據(jù)本發(fā)明優(yōu)選實施例的具有比較器的幀緩沖器像素電路的電路圖。
圖15是示出根據(jù)本發(fā)明一個實施例的可以如何生成PWM波形的圖。
圖16示出圖示從圖13的像素電壓和基準電壓生成的PWM波形的圖。
圖17示出圖示被改變以施加伽馬(gamma)校正的基準電壓的波形的圖。
圖18示出根據(jù)本發(fā)明優(yōu)選實施例的具有場序制色彩的單板投影顯示器。
圖19示出根據(jù)本發(fā)明優(yōu)選實施例的具有部分場序制色彩的雙板投影顯示器。
具體實施例方式
現(xiàn)在將參考附圖描述本發(fā)明的優(yōu)選實施例。圖6示出了第一改進幀緩沖器像素電路。在該改進幀緩沖器像素電路中，存儲電容器Cmem被放置在圖4的相關技術幀緩沖器像素電路中，從而消除了由與Clcd電容器一起形成通向地的另一路徑的晶體管M3的柵極電容引起的電荷產生問題。在電容器Cmem放置在相關技術幀緩沖器電路中、并且晶體管M3優(yōu)選地由最小尺寸的晶體管制成之后，圖像質量大大提高，此外，如下所述，可以優(yōu)化電容器Cgs和Clcd的值，以獲得最佳圖像質量。
圖7示出了第二改進幀緩沖器像素電路。在該第二改進幀緩沖器像素電路中，使用兩個場效應晶體管(FET)M1和M2作為控制或傳輸晶體管(passtransistor)。具有對應于讀取信號的輸入信號的上拉晶體管M4耦接在存儲電容器M3和LCD電容器Clcd以及下拉晶體管M5之間。在該電路中，當寫入信號為ON時，傳輸晶體管M1和M2將像素數(shù)據(jù)值傳送到M3晶體管的柵極。此時，由于上拉晶信號保持為低，因此M3晶體管未處于導通狀態(tài)，使得沒有電流流過M4或M5晶體管的源電極和漏電極。
在加載數(shù)據(jù)值之后，M1和M2晶體管優(yōu)選地被關斷。這將保持存儲在M3柵極上的新像素數(shù)據(jù)值。隨后，在顯示先前數(shù)據(jù)值的末尾，下拉信號被切換為高，并導通M5晶體管，M5晶體管隨后將像素電極Clcd上的任何電荷放掉。之后，下拉信號變?yōu)榈?，并關斷M5晶體管。然后，上拉信號切換為高，并導通M4晶體管，這使得電流流過M3晶體管。當施加讀取信號時，存儲在M3晶體管柵極上的數(shù)據(jù)值控制電流量，該電流量確定在像素電極Clcd處與電壓電平成比例地充入的電壓。本實施例的這兩個傳輸晶體管的布置優(yōu)勢在于很多方面。首先，使用兩個傳輸晶體管保證一個節(jié)點中的所有電壓都被傳遞給其它節(jié)點。相比之下，如果只使用一個晶體管，則在所施加的電壓的較低或較高范圍處存在電壓降。例如，如果使用NMOS，則當施加上行干線(upper rail)電壓VDD時，VDD-Vth被傳遞給其它節(jié)點。Vth＝NMOS的閾值電壓。對于PMOS，作為下行干線電壓輸入，VSS+Vth被傳遞給其它節(jié)點。
其次，因為晶體管M4將柵極電容器M3和像素電容器Clcd斷開，所以消除了電荷共享和電荷產生的問題。在數(shù)據(jù)寫入時間期間，根據(jù)數(shù)據(jù)電平的電壓被首先存儲在存儲電容器，晶體管M3的柵極電容器中。由于這兩個電容器因M4晶體管而被隔離開，因此沒有在數(shù)據(jù)寫入時間期間產生的電荷，這在圖8(C)和(D)中清楚地示出。
圖8示出了對圖7的改進幀緩沖器像素進行的仿真結果。在圖8(E)中，對于每個數(shù)據(jù)電平，Clcd電容器處的電壓在整個幀時間內保持穩(wěn)定，并且當寫入信號為on(選通)時，在LCD處不存在所產生的電荷。具體地說，可以獨立地優(yōu)化M3晶體管的Cgs值和Clcd，以便將存儲在每個電容器中的電荷保持一個幀的時間，這是因為不存在連接這兩個電容器的寄生路徑。對于整個幀時間，最暗電平保持在其最低亮度電平而不發(fā)生改變，并且對比率在沒有亮度改變的情況下增大。具體地說，對比率與使用單獨電容器還是使用柵極電容器無關。因此，可以在沒有顯著劣化的情況下顯示先前存儲的圖像。對于優(yōu)化，注意，由于M3的Cgs和Clcd之間的M4晶體管將任意可能的寄生電路徑斷開，因此可以獨立地優(yōu)化M3的Cgs和Clcd。然而，當讀取信號被選通時，存在具有M4的Cgs和Clcd的其它電路徑，并且在Clcd處產生電荷。無論在M3的Cgs處存儲了什么電壓，在數(shù)據(jù)讀取時間期間在Clcd處產生的電荷都相同。優(yōu)化M4的Cgs和Clcd并不重要。因此，對于M4，使用最小尺寸的晶體管是理想的。
此外，在此像素電路中使用的柵極電容取決于施加到柵極上的電壓，如圖9所示。在圖9中，從圖8示出的特定仿真獲得柵極電容器的值，其中NMOS和PMOS分別具有7.5μm和7.3μm的寬度，并且分別具有9.2μm和9.5μm的長度。PMOS和NMOS的閾值電壓分別是0.94V和0.77V。如果施加到器件的柵極上的電壓變得接近該器件的閾值電壓，則柵極電容開始減小。因此，具有作為存儲電容器的柵極電容器的像素具有電容不一致的缺點，從而要求在M3處存儲的電壓大于M3的閾值電壓。
此外，注意當讀取信號為選通時，如果M4的Vgs與Clcd電容的比率是可比的，則即使沒有由于施加在存儲電容器上的電壓而在Clcd電容器處產生的電荷，也可能有在Clcd電容器處產生的電荷。所產生的電荷是相同的，而與存儲在存儲器處的電壓無關，從而使對比率不會減小。
圖8(E)示出了在數(shù)據(jù)讀取期間，當顯示數(shù)據(jù)電平是0時在Clcd處產生的電荷。這起因于M4的寄生電容，所述寄生電容與Clcd電容器形成了通向地的電路徑。但是，可以通過使M4的柵極電容器最小并使Clcd電容最大來容易地消除所產生的電荷。此外，仍然可以獨立進行對Clcd電容器和M3的Cgs的優(yōu)化。
圖10示出了本發(fā)明的幀緩沖器像素電路的第一優(yōu)選實施例。在該優(yōu)選實施例中，像素電路包括單獨的電容器Cmem，其被放置在晶體管M3之前。Cmem是存儲電容器，并用來代替CMOS晶體管的寄生柵極電容器。具有單獨電容器Cmem的這一像素電路通過消除在數(shù)據(jù)寫入和讀取時間期間在Clcd處產生的電荷而產生更高的對比率，從而將暗電平保持在其最低亮度。這樣，幀緩沖器像素的設計由于所增加的單獨電容器而變得更容易。對這兩個電容器Cmem和Clcd的優(yōu)化可獨立進行。此外，Cmem的電容不依賴于所存儲的電壓，而柵極電容根據(jù)所存儲的電壓改變它的值?？梢詫⑺鎯Φ碾妷罕３窒嗤某掷m(xù)時間，而與電壓電平無關?？梢允褂萌我夂线m的電容器來形成Cmem。然而，優(yōu)選的是，通過使用具有雙多晶(POLY)層的典型CMOS工藝例如AMI 0.5μm雙多晶三金屬CMOS工藝來制作Cmem。對于此電路，子幀頻率和像素大小相關。對于幀頻率為60Hz的場序制色彩顯示器，總的子幀頻率將是180Hz，并且子幀時間為大約5.5毫秒。對于更高的子幀頻率，電壓保持時間即RC時間減少。這樣，由于與電容大小成比例的RC時間減小，因此像素也減小。電容器的大小占據(jù)了像素的主要面積。此外，在此電路中，可以優(yōu)化電容器。確定電容的大小以將所存儲的電壓保持一定的時間周期將實現(xiàn)該優(yōu)化。由于可以獨立地確定Cmem和Clcd以便將所存儲的電壓保持相同的子幀時間，因此電容器可以是相同的。對于需要60Hz幀頻率的TFT顯示器，可以使用大約100ff的電容來將95％的所存儲的電壓保持16.7毫秒。具有三倍大的子幀頻率的場序制色彩顯示器需要大約30ff的電容，這是TFT顯示器電容的三分之一。
根據(jù)該實施例，在存儲電容器Cmem和LCD電容器Clcd之間沒有電荷共享，如圖11(A)-(E)所示?？梢酝ㄟ^使用最小尺寸的晶體管來使在LCD電極處產生的電荷減到最少。該LCD電極直接由電源驅動，并且所充入的電壓由存儲在存儲電容器Cmem處的電壓電平控制。在此像素電路中，可以獨立設計每個電容器，使得時間常數(shù)足夠長，以便將所存儲的電荷保存一個幀的時間。具體地說，單獨電容器的電容不依賴于所存儲的電壓電平。此外，在亮度和對比率之間不存在權衡(trade off)。因而，可以同時提高亮度和對比率。由于數(shù)據(jù)寫入和顯示先前圖像同時進行，因此數(shù)據(jù)寫入時間也僅受到整個幀時間的限制。該數(shù)據(jù)寫入時間限制免除了數(shù)據(jù)處理時間的負擔，尤其是移位寄存器的操作速度，而非幀緩沖器像素需要盡可能快的數(shù)據(jù)寫入時間，以獲得更多的觀看時間。這樣，幀緩沖器像素電路通過節(jié)省數(shù)據(jù)寫入時間提供了高質量圖像。
此外，幀緩沖器像素電路的這個實施例彌補了顯示器尤其是場序制色彩顯示器的亮度。幀緩沖器像素技術也可以與任意形式的模擬液晶(LC)模式例如HAN(混合準直向列型)、OCB(光補償雙折射)、ECB(電控雙折射)、FLC(鐵電液晶)一起使用。尤其是，在設計幀緩沖器像素電路時具有極大的靈活性，幾乎所有類型的電容器都可用于存儲電容器和液晶電容器。
例如，可以將NMOS和PMOS晶體管的組合用作補償NMOS和PMOS晶體管的電壓相關特性的電容器。如果將PMOS和NMOS的柵極電容器并聯(lián)地用于存儲器，則總電容是這兩個電容器的和，并且組合電容器將不會經歷在閾值電壓附近的急劇下降。例如，NMOS電容器將只經歷NMOS的閾值電壓即約0.7V附近的電容下降，但是因為柵極電容不受影響，所以由于PMOS的閾值，組合電容器耐受了NMOS閾值處的NMOS柵極電容器的減小。圖12示出了以這種方式構造的電路。
圖13圖示了根據(jù)本發(fā)明另一優(yōu)選實施例的幀緩沖器像素電路。參考圖13，M3晶體管優(yōu)選為PMOS。由于這些晶體管作為提供電路中的電流源的柵極晶體管工作，因此該PMOS分別連接到上拉和讀取的反相信號。在此實施例中，晶體管M3、M4和M5可以是PMOS晶體管。在此情況下，像素電壓將從VSS變化為GND，其中，V22＜0。并且，對于適當?shù)牟僮?，需要將用于M3、M4和M5的脈沖極性反轉。此外，數(shù)據(jù)也將是負的。另外，在第一實施例和第二實施例中，可以省略M2晶體管而不損失幀緩沖器電路的任何一般功能或性能以及超越傳統(tǒng)幀緩沖器電路的任何優(yōu)勢。
圖14示出了本發(fā)明的第三優(yōu)選實施例。在該圖中，圖示了具有模擬-PWM(脈沖寬度調制)轉換器的幀緩沖器像素電路。將比較器放置在像素電極之后。該比較器比較存儲在像素電容器處的電壓和在給像素電極充電的同時全局提供的電壓Vref。如果Vpixel＞Vref，則像素電極處的電壓是5伏特或者是驅動電壓(VDD)，而如果Vpixel＜Vref，則像素電極處的電壓是0伏特或者是地(GND)。使用從比較器產生的PWM脈沖來以減小的子幀頻率驅動二進制顯示器，例如鐵電液晶顯示器(FLCD)和數(shù)字鏡顯示器(DMD)。在此實施例中，比較器的增加被設計用來驅動模擬顯示器。如圖15所示，Vref的形狀確定分別將5伏特電平和0伏特電平維持多長時間。
圖16示出了通過全局基準電壓Vref和所存儲的像素電壓Vpixel產生的PWM波形。在具有保持在VDD或GND的公共電極的像素電極處的PWM波形將二進制設備切換為ON或OFF(關斷)。根據(jù)像素電壓，確定ON時間和OFF時間，從而允許具有減小的子幀頻率的二進制灰度級表現(xiàn)。典型的二進制器件是諸如可變形微鏡器件(DMD)和鐵電液晶顯示器(FLCD)的器件，其使用場序制色彩方法來實現(xiàn)全色彩圖像。該PWM波形顯著減少了切換的數(shù)目，作為結果，數(shù)目減少的切換增大了DMD的壽命，并減輕了FLCD的切換時間負擔，從而允許更多的灰度級電平。換句話說，由于切換次數(shù)減少，因此實現(xiàn)了更高質量的圖像顯示。此外，可以通過施加伽馬(gamma)校正來改變Vref的波形，如圖17所示。由于光強通常不與模擬電壓成線性比例，因此對于產生更好的圖像，伽馬校正更好。
本發(fā)明的幀緩沖器像素電路可應用于場序制色彩顯示器，該顯示器具有比三板顯示器低的亮度，但是其光學機構非常緊湊。該電路也可應用于反射式和發(fā)射式顯示器。在通常采用硅襯底底板的反射式顯示器例如硅上液晶(LCOS)中，它將更加有效。此外，可以將該電路應用于直視顯示器和投影顯示器，例如磷酸鹽結石(phosphate buffered saline)(PBS)顯示器系統(tǒng)。直視顯示器包括頭戴式顯示器(HMD)、用于監(jiān)視器的顯示器、個人數(shù)字助理(PDA)、取景器等。具有場序制色彩的投影顯示器示例在圖18和19中示出。在圖18中，圖示了具有場序制色彩的單板投影顯示器。在圖19中，圖示了具有部分場序制色彩的雙板投影顯示器。幀緩沖器像素電路的主要目的是增大顯示器的亮度而不損失對比率。本發(fā)明將在這些應用中有效，然而它可應用于三板投影顯示器，以更多地增大該系統(tǒng)的亮度。
針對優(yōu)選實施例描述了本發(fā)明。僅在閱讀此公開之后對本領域普通技術人員變得清楚的改進和修改被認為是在本申請的精神和范圍內。
前述實施例和優(yōu)點僅僅是示例性的，而不應被解釋為限制本發(fā)明。本教導可容易地應用于其它類型的裝置。對本發(fā)明的描述意欲為說明性的，而不是要限制權利要求的范圍。對本領域普通技術人員來說，很多替換、修改和改變將是清楚的。在權利要求書中，部件加功能的句子意欲涵蓋在此描述的、執(zhí)行所述功能的結構以及結構等同物和等同結構。
權利要求書(按照條約第19條的修改)1.一種幀緩沖器像素系統(tǒng)，包括存儲單元，用于存儲在幀時間期間充入的第一數(shù)據(jù)值；第一控制器，用于允許存儲第一數(shù)據(jù)值；第二存儲單元，用于在幀期間顯示第二數(shù)據(jù)；顯示器，用于顯示存儲在第二存儲器中的第二數(shù)據(jù)值；第二控制器，用于啟動第二存儲器，從而啟動顯示器；泄漏器，用于在顯示之后將數(shù)據(jù)值漏出；以及第三控制器，用于啟動泄漏器。
2.根據(jù)權利要求1的系統(tǒng)，其中，第一存儲單元包括其電容與所存儲的數(shù)據(jù)值無關的電容器、以及柵極晶體管。
3.根據(jù)權利要求2的系統(tǒng)，其中，電容器包括具有雙多晶層的互補金屬氧化物半導體(CMOS)。
4.根據(jù)權利要求2的系統(tǒng)，其中，柵極晶體管包括NMOS晶體管或PMOS晶體管。
5.根據(jù)權利要求1的系統(tǒng)，其中，第一控制器包括場效應晶體管(FET)。
6.根據(jù)權利要求5的系統(tǒng)，其中，第一控制器包括傳輸柵極，其由分別被寫入和反相寫入信號控制的NMOS晶體管和PMOS晶體管組成。
7.根據(jù)權利要求1的系統(tǒng)，其中，第二控制器包括連接到讀取信號的柵極。
8.根據(jù)權利要求1的系統(tǒng)，其中，顯示器包括電容器，該電容器可被獨立地優(yōu)化，以將所存儲的電荷保持一個幀的時間。
9.根據(jù)權利要求1的系統(tǒng)，其中第三控制器包括連接到下拉信號的柵極。
10.根據(jù)權利要求1的系統(tǒng)，其中，顯示器是液晶顯示器電容器。
11.一種幀緩沖器像素系統(tǒng)，包括第一存儲單元，用于存儲在幀時間期間充入的第一數(shù)據(jù)值；第一控制器，用于允許存儲第一數(shù)據(jù)值；第二存儲單元，用于在幀期間顯示第二數(shù)據(jù)值；顯示器，用于顯示存儲在第二存儲單元中的第二數(shù)據(jù)值；第二控制器，用于啟動第二存儲器，并啟動顯示器；
泄漏器，用于在顯示之后將數(shù)據(jù)值漏出；第三控制器，用于啟動泄漏器；以及模擬-脈沖寬度調制(PWM)轉換器，其被插入在第二存儲器之后。
12.根據(jù)權利要求11的系統(tǒng)，其中，第一存儲單元包括其電容與所存儲的數(shù)據(jù)值無關的電容器、以及柵極晶體管。
13.根據(jù)權利要求12的系統(tǒng)，其中，電容器包括具有雙多晶層的互補金屬氧化物半導體(CMOS)。
14.根據(jù)權利要求12的系統(tǒng)，其中，柵極晶體管包括NMOS晶體管或PMOS晶體管。
15.根據(jù)權利要求11的系統(tǒng)，其中，第一控制器包括場效應晶體管(FET)。
16.根據(jù)權利要求15的系統(tǒng)，其中，第一控制器包括傳輸柵極，其由分別被寫入和反相寫入信號控制的NMOS晶體管和PMOS晶體管組成。
17.根據(jù)權利要求11的系統(tǒng)，其中，第二控制器包括連接到讀取信號的柵極。
18.根據(jù)權利要求11的系統(tǒng)，其中，顯示器包括電容器，該電容器可被獨立地優(yōu)化，以將所存儲的電荷保持一個幀的時間。
19.根據(jù)權利要求11的系統(tǒng)，其中，第三控制器包括連接到下拉信號的柵極。
20.根據(jù)權利要求11的系統(tǒng)，其中，轉換器包括像素電容器、基準電壓和比較器。
21.根據(jù)權利要求20的系統(tǒng)，其中，基準電壓在從幀緩沖像素生成的電壓范圍內擺動。
22.一種模擬幀緩沖器像素系統(tǒng)，包括第一存儲單元，用于存儲第一模擬數(shù)據(jù)；第一控制器，用于允許將第一模擬數(shù)據(jù)存儲在第一存儲單元中；第二存儲單元，用于存儲與第一模擬數(shù)據(jù)成比例并且對應于要顯示的灰度級像素值的第二模擬數(shù)據(jù)；顯示器，用于顯示對應于存儲在第二存儲單元中的第二模擬數(shù)據(jù)的像素值；第二控制器，用于允許將第二模擬數(shù)據(jù)存儲在第二存儲單元中；以及泄漏單元，用于在顯示像素值之后將電壓從第二存儲單元中漏出。
23.根據(jù)權利要求22的系統(tǒng)，其中，第一存儲單元包括電容器，該電容器具有與存儲在第一存儲單元中的第一數(shù)據(jù)無關的電容，所述電容器耦接到傳輸柵極。
24.根據(jù)權利要求23的系統(tǒng)，其中，電容器包括具有雙多晶層的互補金屬氧化物半導體(CMOS)。
25.根據(jù)權利要求23的系統(tǒng)，其中，傳輸柵極包括NMOS晶體管或PMOS晶體管的至少一種。
26.根據(jù)權利要求22的系統(tǒng)，其中，第一控制器包括場效應晶體管(FET)。
27.根據(jù)權利要求26的系統(tǒng)，其中，第一控制器包括傳輸柵極，該傳輸柵極包括分別由寫入和反相寫入信號控制的NMOS晶體管和PMOS晶體管。
28.根據(jù)權利要求22的系統(tǒng)，其中，第二控制器包括具有耦接到讀取信號的柵極的晶體管。
29.根據(jù)權利要求22的系統(tǒng)，其中，顯示器包括像素電極和電容器，該電容器被獨立地優(yōu)化，以將對應于像素值的電荷保持一個幀的時間。
30.根據(jù)權利要求22的系統(tǒng)，其中，泄漏單元包括具有連接到下拉信號的柵極的晶體管。
31.根據(jù)權利要求22的系統(tǒng)，其中，顯示器是液晶顯示器。
32.根據(jù)權利要求22的系統(tǒng)，還包括模擬-脈沖寬度調制(PWM)轉換器，其耦接到第二存儲單元的輸出。
33.根據(jù)權利要求22的系統(tǒng)，還包括電源，耦接到包括電容器的第二存儲單元，其中第二控制器允許電源將第二存儲單元的電容器充電到對應于第二模擬數(shù)據(jù)的值，第二控制器允許電源通過第一存儲單元、基于第一模擬值給第二存儲單元的電容器充電。
34.一種用于顯示系統(tǒng)的幀緩沖器像素電路，包括第一存儲單元，其存儲第一模擬數(shù)據(jù)；第二存儲單元，其存儲與第一存儲單元中的第一模擬數(shù)據(jù)成比例的第二模擬數(shù)據(jù)；控制器，其將第一存儲單元耦接到第二存儲單元，以使得能夠將第二模擬數(shù)據(jù)存儲在第二存儲單元中；以及像素電極，用于顯示對應于存儲在第二存儲單元中的第二模擬數(shù)據(jù)的像素值。
35.根據(jù)權利要求34的1電路，還包括耦接到包括電容器的第二存儲單元的電源，其中，控制器允許該電源基于第一模擬值將第二存儲單元的電容器充電到與第二模擬數(shù)據(jù)相對應的值。
權利要求
1.一種幀緩沖器像素系統(tǒng)，包括存儲單元，用于存儲在幀時間期間充入的第一數(shù)據(jù)值；第一控制器，用于允許存儲第一數(shù)據(jù)值；第二存儲單元，用于在幀期間顯示第二數(shù)據(jù)；顯示器，用于顯示存儲在第二存儲器中的第二數(shù)據(jù)值；第二控制器，用于啟動第二存儲器，從而啟動顯示器；泄漏器，用于在顯示之后將數(shù)據(jù)值漏出；以及第三控制器，用于啟動泄漏器。
2.根據(jù)權利要求1的系統(tǒng)，其中，第一存儲單元包括其電容與所存儲的數(shù)據(jù)值無關的電容器、以及柵極晶體管。
3.根據(jù)權利要求2的系統(tǒng)，其中，電容器包括具有雙多晶層的互補金屬氧化物半導體(CMOS)。
4.根據(jù)權利要求2的系統(tǒng)，其中，柵極晶體管包括NMOS晶體管或PMOS晶體管。
5.根據(jù)權利要求1的系統(tǒng)，其中，第一控制器包括場效應晶體管(FET)。
6.根據(jù)權利要求5的系統(tǒng)，其中，第一控制器包括傳輸柵極，其由分別被寫入和反相寫入信號控制的NMOS晶體管和PMOS晶體管組成。
7.根據(jù)權利要求1的系統(tǒng)，其中，第二控制器包括連接到讀取信號的柵極。
8.根據(jù)權利要求1的系統(tǒng)，其中，顯示器包括電容器，該電容器可被獨立地優(yōu)化，以將所存儲的電荷保持一個幀的時間。
9.根據(jù)權利要求1的系統(tǒng)，其中第三控制器包括連接到下拉信號的柵極。
10.根據(jù)權利要求1的系統(tǒng)，其中，顯示器是液晶顯示器電容器。
11.一種幀緩沖器像素系統(tǒng)，包括第一存儲單元，用于存儲在幀時間期間充入的第一數(shù)據(jù)值；第一控制器，用于允許存儲第一數(shù)據(jù)值；第二存儲單元，用于在幀期間顯示第二數(shù)據(jù)值；顯示器，用于顯示存儲在第二存儲單元中的第二數(shù)據(jù)值；第二控制器，用于啟動第二存儲器，并啟動顯示器；泄漏器，用于在顯示之后將數(shù)據(jù)值漏出；第三控制器，用于啟動泄漏器；以及模擬-脈沖寬度調制(PWM)轉換器，其被插入在第二存儲器之后。
12.根據(jù)權利要求11的系統(tǒng)，其中，第一存儲單元包括其電容與所存儲的數(shù)據(jù)值無關的電容器、以及柵極晶體管。
13.根據(jù)權利要求12的系統(tǒng)，其中，電容器包括具有雙多晶層的互補金屬氧化物半導體(CMOS)。
14.根據(jù)權利要求12的系統(tǒng)，其中，柵極晶體管包括NMOS晶體管或PMOS晶體管。
15.根據(jù)權利要求11的系統(tǒng)，其中，第一控制器包括場效應晶體管(FET)。
16.根據(jù)權利要求15的系統(tǒng)，其中，第一控制器包括傳輸柵極，其由分別被寫入和反相寫入信號控制的NMOS晶體管和PMOS晶體管組成。
17.根據(jù)權利要求11的系統(tǒng)，其中，第二控制器包括連接到讀取信號的柵極。
18.根據(jù)權利要求11的系統(tǒng)，其中，顯示器包括電容器，該電容器可被獨立地優(yōu)化，以將所存儲的電荷保持一個幀的時間。
19.根據(jù)權利要求11的系統(tǒng)，其中，第三控制器包括連接到下拉信號的柵極。
20.根據(jù)權利要求11的系統(tǒng)，其中，轉換器包括像素電容器、基準電壓和比較器。
21.根據(jù)權利要求20的系統(tǒng)，其中，基準電壓在從幀緩沖像素生成的電壓范圍內擺動。
全文摘要
一種具有兩個控制晶體管(圖6)、以及作為存儲電容器放置在該存儲電容器之前的單獨電容器的增強的幀緩沖器像素電路，通過消除所產生的電荷并解決在存儲電容器和液晶顯示器(LCD)電容器之間的電荷共享問題來產生高對比率。存儲晶體管可以由CMOS或PMOS制成。僅在將比較器放置在像素電極電路之后時，幀緩沖器像素才可用來驅動表示ON和OFF的二進制顯示器，以便以減小的子幀頻率來表現(xiàn)灰度等級。
文檔編號G09G3/20GK1723484SQ03825699
公開日2006年1月18日 申請日期2003年4月14日 優(yōu)先權日2002年11月7日
發(fā)明者李相錄, 詹姆斯·C·莫里齊奧, 克里斯蒂那·M·約翰遜 申請人:杜克大學