專利名稱：混合鎖存觸發(fā)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種觸發(fā)器，特別是關(guān)于一種混合鎖存觸發(fā)器。
背景技術(shù)：
目前薄膜晶體管液晶顯示器(TFT-LCD)已逐漸成為各種數(shù)字產(chǎn)品的標準輸出設(shè)備，但是需要設(shè)計適當?shù)尿?qū)動電路來保證它穩(wěn)定工作。
通常，液晶顯示器驅(qū)動電路可以被分為兩部分，即源極驅(qū)動電路與柵極驅(qū)動電路。源極驅(qū)動電路用于控制TFT-LCD每一像素單元的灰階，柵極驅(qū)動電路則用于控制每一像素單元的掃描。兩種驅(qū)動電路都應(yīng)用移位寄存器作為核心電路，而鎖存器與觸發(fā)器是用作移位寄存器的通常選擇。觸發(fā)器有許多種類型，例如SR觸發(fā)器、JK觸發(fā)器、D觸發(fā)器和T觸發(fā)器。其中，D觸發(fā)器最常用于移位寄存器中。因此，D觸發(fā)器也常作為核心電路用于TFT-LCD驅(qū)動電路中。
但是現(xiàn)有技術(shù)的D觸發(fā)器具有許多缺點，如長穿透周期和時鐘訊號偏移，為此，業(yè)界發(fā)明一種混合鎖存觸發(fā)器(Hybrid LatchFlip-Flop，HLFF)以解決這些問題。
《ISSCC技術(shù)論文摘要》1996年刊第138-139頁揭示如圖1所示的一種混合鎖存觸發(fā)器，該現(xiàn)有技術(shù)的混合鎖存觸發(fā)器100包括一反轉(zhuǎn)單元110、一觸發(fā)單元130和一緩存單元150、一時鐘輸入節(jié)點101、一數(shù)據(jù)輸入端103和一數(shù)據(jù)輸出端105。該觸發(fā)單元130包括一數(shù)據(jù)采樣單元140和一保持單元149。
該反轉(zhuǎn)單元110包括一第一反相器111、一第二反相器112和一第三反相器113。其中，該第一反相器111的輸入端與時鐘信號節(jié)點101相連接，該第一反相器111的輸出端連接該第二反相器112的輸入端，該第二反相器112的輸出端連接該第三反相器113的輸入端，該第三反相器113的輸出端連接該觸發(fā)單元130。
該數(shù)據(jù)采樣單元140包括4個正溝道金屬氧化半導(dǎo)體PMOS(Positive-Channel Metal Oxide Semiconductor)型晶體管(即一第一PMOS型晶體管131、一第二PMOS型晶體管132、一第三PMOS型晶體管133和一第四PMOS型晶體管134)和6個負溝道金屬氧化半導(dǎo)體NMOS(Negative-Channel Metal Oxide Semiconductor)型晶體管(即一第一NMOS型晶體管141、一第二NMOS型晶體管142、一第三NMOS型晶體管143、一第四NMOS型晶體管144、一第五NMOS型晶體管145和一第六NMOS型晶體管146)，其中，該第一、二、三、四PMOS型晶體管131、132、133、134的源極都連接一電源節(jié)點104(即源極電壓VDD節(jié)點)。該第一PMOS型晶體管131的柵極，第一NMOS型晶體管141柵極和第四NMOS型晶體管144的柵極都連接時鐘信號輸入端101，第二PMOS型晶體管132的柵極和第二NMOS型晶體管142的柵極都連接該數(shù)據(jù)輸入端103。第三反相器113的數(shù)據(jù)輸出端連接第三NMOS型晶體管143的柵極、第六NMOS型晶體管146的柵極和第三PMOS型晶體管133的柵極。第一PMOS型晶體管131的漏極分別連接第一NMOS型晶體管141的漏極、第二PMOS型晶體管132的漏極、第三PMOS型晶體管133的漏極、第四PMOS型晶體管134的柵極、第五NMOS型晶體管145的柵極。第一NMOS型晶體管141的源極連接第二NMOS型晶體管142的漏極。第二NMOS型晶體管的源極連接第三NMOS型晶體管的漏極。第四PMOS型晶體管134的漏極連接第四NMOS型晶體管144的漏極。第四NMOS型晶體管144的源極連極到第五NMOS型晶體管145的漏極。第五NMOS型晶體管的源極連接第六NMOS型晶體管146的漏極。第三NMOS型晶體管143和第六NMOS型晶體管146的源極都接地(零伏特)。
該保持單元149包括一第四反相器147和一第五反相器148。其中，第四反相器147的輸入端和第五反相器148的輸出端連接第四PMOS型晶體管134的漏極，同時第四反相器147的輸出端和第五反相器148的輸入端連接緩存單元150。
該緩存單元150包括一第六反相器151。其中，第六反相器151輸入端連接第四反相器147的輸出端，第六反相器151輸出端連接數(shù)據(jù)輸出端105。
工作時，提供一時鐘信號給時鐘信號輸入端101，當鐘信號是低電壓時，第一NMOS型晶體管141和第四NMOS型晶體管144關(guān)閉，第一PMOS型晶體管131開啟。反轉(zhuǎn)單元110中三個反相器轉(zhuǎn)換時鐘信號的低電壓成為高電壓，該高電壓使第三NMOS型晶體管143和第六NMOS型晶體管146開啟，且第三PMOS型晶體管133關(guān)閉。則如圖1所示的節(jié)點V1的電壓被充電成高電壓VDD，該電壓關(guān)閉第PMOS型晶體管134，保持數(shù)據(jù)輸出端105的電壓值不變。
時鐘信號上升沿到來時，第一NMOS型晶體管141和第四NMOS型晶體管144開啟，第三NMOS型晶體管143和第六NMOS型晶體管146延遲開啟狀態(tài)一段時間，該一段時間由反轉(zhuǎn)單元110的延遲時間決定。假設(shè)數(shù)據(jù)輸入端103此時是低電壓，則第二PMOS型晶體管132開啟，節(jié)點V1被充電成高電壓VDD，第五NMOS型晶體管145開啟，且第PMOS型晶體管134關(guān)閉，第PMOS型晶體管134源極通過第四、第五和第六NMOS型晶體管144、145和146接地放電為零伏特。另一種情況，假設(shè)數(shù)據(jù)輸入端103此時是高電壓，第二NMOS型晶體管142開啟，第二PMOS型晶體管132關(guān)閉，V1節(jié)點通過第四、第五和第六NMOS型晶體管144、145和146接地放電為零伏特，因V1是低電壓則第五NMOS型晶體管145關(guān)閉，第PMOS型晶體管134開啟，第PMOS型晶體管134的漏極輸出高電壓到保持單元149，上述的時間段內(nèi)，該觸發(fā)單元130視為開啟，數(shù)據(jù)輸入端103的數(shù)據(jù)可以被采樣且鎖存。一旦圖1中所示節(jié)點CKDB轉(zhuǎn)為低電壓是低電壓后，V1與數(shù)據(jù)輸入端的連接減弱，該觸發(fā)單元130視為關(guān)閉態(tài)。時鐘下降沿后第一PMOS型晶體管131始終開啟且保持節(jié)點V1的電壓是高電壓VDD，數(shù)據(jù)輸入端103的數(shù)據(jù)不能被采樣。
圖2所示是圖1中混合鎖存觸發(fā)器的工作時序圖，其中V(D)、V(CLOCK)和V(Q)分別代表圖1中數(shù)據(jù)輸入端103、時鐘信號輸入端101和數(shù)據(jù)輸出端105處的電壓波型圖。如圖1和圖2所示，數(shù)據(jù)輸出端105于Tn時間前是低電壓，時鐘上升沿時間Tn時處，數(shù)據(jù)輸入端103是高電壓，數(shù)據(jù)輸入端103的高電壓被采樣且輸出，數(shù)據(jù)輸出端105從低電壓轉(zhuǎn)變?yōu)楦唠妷骸n+1時間前，數(shù)據(jù)輸入端103是低電壓，數(shù)據(jù)輸出端105是高電壓，Tn+1時，數(shù)據(jù)輸入端的低電壓被采樣且輸出，數(shù)據(jù)輸出端105從高電壓轉(zhuǎn)變?yōu)榈碗妷骸n+2前數(shù)據(jù)輸入端103是低電壓，數(shù)據(jù)輸出端105同是低電壓，Tn+2時，數(shù)據(jù)輸入端103的低電壓被采樣，數(shù)據(jù)輸出端105保持為低電壓。Tn+3前數(shù)據(jù)輸入端103是高電壓，數(shù)據(jù)輸出端105是低電壓，Tn+3時，數(shù)據(jù)輸入端103的高電壓被采樣，數(shù)據(jù)輸出端105從低電壓轉(zhuǎn)變?yōu)楦唠妷?，Tn+4前數(shù)據(jù)輸入端103是高電壓，數(shù)據(jù)輸出端105同是高電壓，Tn+4時，數(shù)據(jù)輸入端103的高電壓被采樣，數(shù)據(jù)輸出端105保持為高電壓。Tn+5前數(shù)據(jù)輸入端103是低電壓，數(shù)據(jù)輸出端105是高電壓，Tn+5時，數(shù)據(jù)輸入端103的低電壓被采樣，數(shù)據(jù)輸出端105從高電壓轉(zhuǎn)變?yōu)榈碗妷骸?br> 但是，該混合鎖存觸發(fā)器用于液晶驅(qū)動電路時，每一行電極及列電極都需分別使用一混合鎖存觸發(fā)器100，而現(xiàn)有技術(shù)混合鎖存觸發(fā)器100所含晶體管數(shù)量較多，導(dǎo)致液晶驅(qū)動控制電路的耗電量過高，為了適應(yīng)TFT-LCD低功耗驅(qū)動控制電路的需要，用于TFT-LCD的混合鎖存觸發(fā)器需要較小功耗。即需要一電路同混合鎖存觸發(fā)器100具有同樣功能但功耗較小。

發(fā)明內(nèi)容為解決現(xiàn)有技術(shù)中混合鎖存觸發(fā)器功耗高的問題。本發(fā)明的目的在于提供一種具有更低功耗的混合鎖存觸發(fā)器。
本發(fā)明解決技術(shù)問題的技術(shù)方案是提供一種混合鎖存觸發(fā)器，包括一時鐘信號輸入端、一負脈沖產(chǎn)生器、一觸發(fā)單元、一緩存單元、一數(shù)據(jù)輸入端和一數(shù)據(jù)輸出端，該觸發(fā)單元包括一采樣單元和一保持單元。該時鐘信號輸入端和該負脈沖產(chǎn)生器連接，該負脈沖產(chǎn)生器和該采樣單元相連接，該采樣單元和該保持單元連接，該保持單元和該緩存單元相連接，該數(shù)據(jù)輸入端和該采樣單元相連接，該數(shù)據(jù)輸出端和緩存器連接。
該負脈沖產(chǎn)生器可以是上升沿觸發(fā)型、下降沿觸發(fā)型或雙沿觸發(fā)型，該采樣單元包括七個晶體管或六個晶體管。
相較于現(xiàn)有技術(shù)，由于本發(fā)明的混合鎖存觸發(fā)器采用了負脈沖產(chǎn)生器，該混合鎖存觸發(fā)器中的采樣單元可以僅采用六個或七個晶體管，比現(xiàn)有技術(shù)混合鎖存觸發(fā)器的采樣單元的晶體管數(shù)量少，雖然該負脈沖產(chǎn)生器包括比現(xiàn)有技術(shù)的混合鎖存觸發(fā)器的反轉(zhuǎn)單元有更多的晶體管，但是采用了脈沖觸發(fā)方式后可以分離脈沖產(chǎn)生器和觸發(fā)單元，使該負脈沖產(chǎn)生器在液晶驅(qū)動電路中成為公共電路，該負脈沖產(chǎn)生器包括更多晶體管不會增加功耗。因此本發(fā)明的混合鎖存觸發(fā)器實現(xiàn)了比現(xiàn)有技術(shù)更低功耗的目的。
另外，如果采用雙沿觸發(fā)，不改變時鐘頻率就可以提高本發(fā)明混合鎖存觸發(fā)器的數(shù)據(jù)傳輸容量到現(xiàn)有技術(shù)混合鎖存觸發(fā)器數(shù)據(jù)傳輸容量的兩倍。

圖1是現(xiàn)有技術(shù)混合鎖存觸發(fā)器的電路圖。
圖2是現(xiàn)有技術(shù)混合鎖存觸發(fā)器的工作時序圖。
圖3是本發(fā)明混合鎖存觸發(fā)器的分塊示意圖。
圖4是圖3中混合鎖存觸發(fā)器的負脈沖產(chǎn)生器的第一實施方式電路圖。
圖5是圖3中混合鎖存觸發(fā)器的負脈沖產(chǎn)生器的第二實施方式電路圖。
圖6是圖3中混合鎖存觸發(fā)器的負脈沖產(chǎn)生器的第三實施方式電路圖。
圖7是本發(fā)明混合鎖存觸發(fā)器的觸發(fā)單元的第一實施方式電路圖。
圖8是本發(fā)明混合鎖存觸發(fā)器的觸發(fā)單元的第二實施方式電路圖。
圖9是本發(fā)明混合鎖存觸發(fā)器的觸發(fā)單元的第三實施方式電路圖。
圖10是本發(fā)明混合鎖存觸發(fā)器的觸發(fā)單元的第四實施方式電路圖。
圖11是圖3本發(fā)明混合鎖存觸發(fā)器的工作時序圖。
圖12是本發(fā)明混合鎖存觸發(fā)器用于液晶顯示器驅(qū)動的電路圖。
具體實施方式


請參閱圖3，是本發(fā)明的混合鎖存觸發(fā)器300的結(jié)構(gòu)框圖，該混合鎖存觸發(fā)器300包括一時鐘信號輸入端301、一負脈沖產(chǎn)生器310、一觸發(fā)單元330、一緩存單元350、一數(shù)據(jù)輸入端303和一數(shù)據(jù)輸出端305，該觸發(fā)單元330元包括一采樣單元340和一保持單元349。
該時鐘信號輸入端301和該負脈沖產(chǎn)生器310連接，該負脈沖產(chǎn)生器310通過節(jié)點302連接到該采樣單元340，該采樣單元340通過節(jié)點304連接到該保持單元349，該保持單元通過節(jié)點306連接到緩存單元350，該數(shù)據(jù)輸入端303和該采樣單元340相連接，該數(shù)據(jù)輸出端305和緩存單元350連接。
該負脈沖產(chǎn)生器310可從時鐘信號輸入端301接收時鐘信號，然后將接收到的時鐘信號轉(zhuǎn)變?yōu)樨撁}沖信號。該負脈沖信號由節(jié)點302提供給觸發(fā)單元330。觸發(fā)單元330中，采樣單元340由數(shù)據(jù)輸入端303接收數(shù)據(jù)信號，且從負脈沖產(chǎn)生器310接收負脈沖信號，采樣單元340于每一負脈沖峰值時刻采樣數(shù)據(jù)輸入端303的數(shù)據(jù)信號，即每一負脈沖峰值時刻，如數(shù)據(jù)信號是高電壓，該采樣單元輸出一高電壓，相反，如果數(shù)據(jù)信號是低電壓，則該采樣單元輸出一低電壓。采樣后的數(shù)據(jù)通過節(jié)點304輸入到保持單元349。下一次數(shù)據(jù)采樣前，該保持單元349保持從采樣單元340輸入的采樣結(jié)果，并且從節(jié)點306輸出該采樣結(jié)果到緩存單元350。緩存單元350延遲和放大該采樣結(jié)果，提供一更高驅(qū)動能力到后續(xù)電路。很明顯，該混合鎖存觸發(fā)器300可以實現(xiàn)一般觸發(fā)器的基本功能，即根據(jù)時鐘訊號采樣數(shù)據(jù)訊號且輸出數(shù)據(jù)訊號。本發(fā)明中該混合鎖存觸發(fā)器的負脈沖產(chǎn)生單元可包括三種實施方式，觸發(fā)單元可包括四種實施方式。
請參閱圖4，是圖3中混合鎖存觸發(fā)器的負脈沖產(chǎn)生器的第一實施方式電路圖該負脈沖產(chǎn)生器410包括一第一反相器411、一第二反相器412、一第三反相器413、一第四反相器414和與非門415。第一反相器411的輸入端連接時鐘信號輸入端401，其輸出端連接第二反相器412的輸入端。第二反相器的輸出端連接第三反相器413的輸入端，第三反相器413的輸出端連接與非門415的一輸入端，與非門415的另一輸入端連接時鐘信號輸入端401，與非門415的輸出端連接第四反相器414的輸入端，第四反相器414的輸出端連接節(jié)點402。第一反相器411和第二反相器412延遲來自時鐘信號輸入端的時鐘信號，第三反相器413延遲且反轉(zhuǎn)來自時鐘信號輸入端401的時鐘信號。即節(jié)點401的時鐘信號被第一反相器411、第二反相器412和第三反相器413延遲且反轉(zhuǎn)后輸入到與非門415的一輸入端，節(jié)點401的時鐘信號同時輸入到與非門415的另一輸入端。即時鐘信號的上升沿或下降沿被直接輸入與非門415的一輸入端，該上升沿或下降沿被延遲且反轉(zhuǎn)為下降沿或上升沿后輸入到與非門415的另一輸入端，每次接收到時鐘上升沿后，延遲的下降沿前，與非門415輸出一正電壓，連續(xù)起來則形成正脈沖。該正脈沖經(jīng)過第四反相器414后被反轉(zhuǎn)成負脈沖，且輸出到節(jié)點402。但是每次接收到時鐘下降沿后，延遲的上升沿前，并無脈沖產(chǎn)生。
請參閱圖5，是圖3中混合鎖存觸發(fā)器的負脈沖產(chǎn)生器的第二實施方式電路圖。該負脈沖產(chǎn)生器510包括一第一反相器511、一第二反相器512、一第三反相器513、一第四反相器514和或門516。第一反相器511的輸入端連接時鐘信號輸入端501，其輸出端連接第二反相器512的輸入端。第二反相器512的輸出端連接第三反相器513的輸入端，第三反相器513的輸出端連接或門516的一輸入端，或門516的另一輸入端連接時鐘信號輸入端501，或門516的輸出端連接第四反相器514的輸入端，第四反相器514的輸出端連接節(jié)點502。第一反相器511和第二反相器512延遲來自時鐘信號輸入端的時鐘信號，第三反相器513延遲且反轉(zhuǎn)來自時鐘信號輸入端501的時鐘信號。即節(jié)點501的時鐘信號被第一反相器511、第二反相器512和第三反相器513延遲且反轉(zhuǎn)后輸入到或門516的一輸入端，節(jié)點501的時鐘信號同時輸入到或門516的另一輸入端。即時鐘信號的上升沿或下降沿被直接輸入或門516的一輸入端，該上升沿或下降沿被延遲且反轉(zhuǎn)為下降沿或上升沿后輸入到或門516的另一輸入端，每次接收到時鐘下降沿后，延遲的上升沿前，或門516輸出一正電壓，連續(xù)起來則形成正脈沖。該正脈沖經(jīng)過第四反相器514后被反轉(zhuǎn)成負脈沖，且輸出到節(jié)點502。但是每次接收到時鐘上升沿后，延遲的下降沿前，并無脈沖產(chǎn)生。
請參閱圖6，是圖3中混合鎖存觸發(fā)器的負脈沖產(chǎn)生器的第三實施方式電路圖。值得注意的是該實施方式采用雙沿觸發(fā)型負脈沖產(chǎn)生器后，不需改變時鐘的頻率就可倍增數(shù)據(jù)傳輸?shù)娜萘俊Ｔ撠撁}沖產(chǎn)生器610包括一第一反相器611、一第二反相器612、一第三反相器613、一第四反相器614和異或門617。第一反相器611的輸入端連接時鐘信號輸入端601，其輸出端連接第二反相器612的輸入端。第二反相器612的輸出端連接第三反相器613的輸入端，第三反相器613的輸出端連接異或門617的一輸入端，異或門617的另一輸入端連接時鐘信號輸入端601，異或門617的輸出端連接第四反相器614的輸入端，第四反相器614的輸出端連接節(jié)點602。第一反相器611和第二反相器612延遲來自時鐘信號輸入端的時鐘信號，第三反相器613延遲且反轉(zhuǎn)來自時鐘信號輸入端601的時鐘信號。即節(jié)點601的時鐘信號被第一反相器611、第二反相器612和第三反相器613延遲且反轉(zhuǎn)后輸入到異或門617的一輸入端，節(jié)點601的時鐘信號同時輸入到異或門617的另一輸入端。時鐘信號的上升沿或下降沿被直接輸入異或門617的一輸入端，該上升沿或下降沿被延遲且反轉(zhuǎn)成下降沿或上升沿后輸入到異或門617的另一輸入端，每次接收到時鐘下降沿后，延遲的上升沿前，和每次接收到時鐘上升沿后，延遲的下降沿前，異或門617都輸出一正電壓，連續(xù)起來則形成正脈沖。該正脈沖經(jīng)過第四反相器614后被反轉(zhuǎn)成負脈沖，并且輸出到節(jié)點602。
請參閱圖7，是圖3混合鎖存觸發(fā)器中觸發(fā)單元的第一實施方式電路圖和緩存單元的電路圖。如圖7中所示觸發(fā)單元730包括一采樣單元740和一保持單元749。該采樣單元包括四個PMOS型晶體管(即，第一PMOS型晶體管731、第二PMOS型晶體管732、第三PMOS型晶體管733和第四PMOS型晶體管734)和三個NMOS型晶體管(即，第一NMOS型晶體管741、第二NMOS型晶體管742和第三NMOS型晶體管743)。該保持單元749包括第五反相器747和第六反相器748。
該第一PMOS型晶體管731的源極和第三PMOS型晶體管733的源極都連接到電源節(jié)點VDD。第一PMOS型晶體管731的閘極、第三PMOS型晶體管733的閘極和第一NMOS型晶體管741的閘極都連接到節(jié)點702。第二NMOS型晶體管742的閘極和第二PMOS型晶體管732的閘極都連接到數(shù)據(jù)輸入端703。第一PMOS型晶體管731的汲極連接到第二PMOS型晶體管732的源極。第三PMOS型晶體管733的汲極連接到第PMOS型晶體管734的源極。第二PMOS型晶體管732的汲極、第一NMOS型晶體管741的汲極、第二NMOS型晶體管742的汲極、第三NMOS型晶體管的閘極和第四PMOS型晶體管734的閘極都連接到節(jié)點V7。第一NMOS型晶體管741的源極、第二NMOS型晶體管742的源極和第三NMOS型晶體管743的源極都接地(零伏特)。第三NMOS型晶體管743的汲極和第四PMOS型晶體管734的汲極都通過節(jié)點704連接到保持單元749。
第一PMOS型晶體管731、第PMOS型晶體管732、第一NMOS型晶體管741和第二NMOS型晶體管742構(gòu)成一或非門。節(jié)點702和數(shù)據(jù)輸入端703是該或非門的兩個輸入端，節(jié)點V7是該或非門的輸出端。假設(shè)節(jié)點702是高電壓，數(shù)據(jù)輸入端703無論是低電壓或高電壓，節(jié)點V7都是低電壓，第PMOS型晶體管734開啟，第三NMOS型晶體管743關(guān)閉，因已假設(shè)節(jié)點702是高電壓，第三PMOS型晶體管733關(guān)閉，結(jié)果保持單元749的數(shù)據(jù)不變。另，假設(shè)節(jié)點702是低電壓，數(shù)據(jù)輸入端703是低電壓時，V7節(jié)點是高電壓。節(jié)點702是低電壓，而數(shù)據(jù)輸入端703是高電壓時，V7節(jié)點是低電壓。如果V7節(jié)點是高電壓，第PMOS型晶體管734關(guān)閉，第三NMOS型晶體管743開啟，保持單元749通過節(jié)點704、第三NMOS型晶體管743對地放電，這就等同于輸出一低電壓至保持單元749。另一方面，如果V7節(jié)點是低電壓，第PMOS型晶體管734開啟，第三NMOS型晶體管743關(guān)閉，因假設(shè)節(jié)點702是低電壓，第三PMOS型晶體管734開啟，這樣就輸出一高電壓至保持單元749。結(jié)果由時鐘負緣觸發(fā)，數(shù)據(jù)輸入端的數(shù)據(jù)被采樣。被采樣的數(shù)據(jù)從采樣單元740經(jīng)節(jié)點704輸入至保持單元749。下一數(shù)據(jù)被采樣前，保持單元749反轉(zhuǎn)并保持該采樣數(shù)據(jù)，然后該采樣數(shù)據(jù)經(jīng)節(jié)點706輸入至緩存單元750。
該緩存單元750包括一第七反相器751，該反相器751反轉(zhuǎn)經(jīng)觸發(fā)單元730和節(jié)點706輸入的反轉(zhuǎn)采樣數(shù)據(jù)。于是，該采樣數(shù)據(jù)就恢復(fù)為最原始采樣時的數(shù)據(jù)，然后將原始的采樣數(shù)據(jù)輸入端705。即該緩存單元750是為輸出信號提供一緩存，且為后續(xù)電路提供更高的驅(qū)動能力。
請參閱圖8，是圖3混合鎖存觸發(fā)器中觸發(fā)單元的第二實施方式電路圖和緩存單元的電路圖。如圖8中所示觸發(fā)單元830包括一采樣單元840，一保持單元849。該采樣單元包括四個PMOS型晶體管(即，第一PMOS型晶體管831、第二PMOS型晶體管832、第三PMOS型晶體管833和第PMOS型晶體管834)和三個NMOS型晶體管(即，第一NMOS型晶體管841、第二NMOS型晶體管842和第三NMOS型晶體管843)。該保持單元849包括第五反相器847和第六反相器848。
該第一PMOS型晶體管831的源極、和第三PMOS型晶體管833的源極都連接到電源節(jié)點VDD。第一PMOS型晶體管831的閘極和第二NMOS型晶體管842的閘極都連接到數(shù)據(jù)信號輸入節(jié)端803。第一NMOS型晶體管841的閘極、第二PMOS型晶體管832的閘極和第PMOS型晶體管834的閘極都連接到脈沖信號輸入端802。第一PMOS型晶體管831的汲極連接到第二PMOS型晶體管832的源極。第三PMOS型晶體管833的汲極連接到第PMOS型晶體管834的源極。第二PMOS型晶體管832的汲極、第一NMOS型晶體管841的汲極、第二NMOS型晶體管842的汲極、第三NMOS型晶體管的閘極和第三PMOS型晶體管833的閘極都連接到節(jié)點V8。第一NMOS型晶體管841的源極、第二NMOS型晶體管842的源極和第三NMOS型晶體管843的源極都接地(零伏特)。第三NMOS型晶體管843的汲極和第PMOS型晶體管834的汲極都通過節(jié)點804連接到保持單元849。
第一PMOS型晶體管831、第二PMOS型晶體管832、第一NMOS型晶體管841和第二NMOS型晶體管842構(gòu)成一與非門。節(jié)點802和數(shù)據(jù)信號輸入端803為該與非門的兩個輸入端，節(jié)點V8為該與非門的輸出端。假設(shè)脈沖輸入端802為高電壓，數(shù)據(jù)信號輸入端803無論為低電壓或高電壓，節(jié)點V8都為低電壓，第三PMOS型晶體管833開啟，第三NMOS型晶體管843關(guān)閉，因已假設(shè)節(jié)點802為高電壓，第四PMOS型晶體管834關(guān)閉，結(jié)果保持單元849的數(shù)據(jù)不變。另外，假設(shè)節(jié)點802為低電壓，數(shù)據(jù)信號輸入端803為低電壓時，V8節(jié)點為高電壓。節(jié)點802為低電壓，而數(shù)據(jù)信號輸入端803為高電壓時，V8節(jié)點為低電壓。如果V8節(jié)點為高電壓，第三PMOS型晶體管833關(guān)閉，第三NMOS型晶體管843開啟，保持單元849通過節(jié)點804、第三NMOS型晶體管843對地放電，這就等同于輸出一低電壓至保持單元849。另一方面，如果V8節(jié)點為低電壓，第三PMOS型晶體管833開啟，第三NMOS型晶體管843關(guān)閉，因假設(shè)節(jié)點802為低電壓，第四PMOS型晶體管834開啟，這樣就輸出一高電壓至保持單元849。即，由時鐘負緣觸發(fā)，數(shù)據(jù)信號輸入端803的數(shù)據(jù)被采樣，被采樣的數(shù)據(jù)由采樣單元840經(jīng)節(jié)點804輸入至保持單元849。下一數(shù)據(jù)被采樣前，保持單元849反轉(zhuǎn)并保持該采樣數(shù)據(jù)，然后該采樣數(shù)據(jù)經(jīng)節(jié)點806輸入至緩存單元850。
該緩存單元850包括一第七反相器851，該反相器851反轉(zhuǎn)從觸發(fā)單元830經(jīng)節(jié)點806輸入的反轉(zhuǎn)采樣數(shù)據(jù)。于是，該采樣數(shù)據(jù)就恢復(fù)為最原始采樣時的數(shù)據(jù)，然后將原始的采樣數(shù)據(jù)輸入到節(jié)點805。即該緩存單元850是為輸出信號提供一緩存，且為后續(xù)電路提供更高的驅(qū)動能力。
以上描述中采樣單元840包括七個MOS型晶體管是非常明顯的。因為本發(fā)明脈沖觸發(fā)型混合鎖存觸發(fā)器使用負脈沖信號驅(qū)動采樣過程，節(jié)點802的電壓多數(shù)時間是低電壓，V8節(jié)點多數(shù)是高電壓。因此對于大多數(shù)情況，僅采用第一PMOS型晶體管838就足夠了，且優(yōu)于同時采用第一PMOS型晶體管838和第二PMOS型晶體管832，還可減少本發(fā)明混合鎖存觸發(fā)器中觸發(fā)單元所需晶體管數(shù)量。
請參考圖9，是圖3混合鎖存觸發(fā)器中觸發(fā)單元的第三實施方式電路圖和緩存單元的電路圖。圖9中所示該觸發(fā)單元930包括一采樣單元940，一保持單元949。該采樣單元包括四PMOS型晶體管(即，第一PMOS型晶體管931、第二PMOS型晶體管932、第三PMOS型晶體管933和第四PMOS型晶體管934)和二NMOS型晶體管(即，第一NMOS型晶體管941和第二NMOS型晶體管942)。該保持單元949包括第五反相器947和第六反相器948。
該第一PMOS型晶體管931的源極和第三PMOS型晶體管933的源極都連接到電源節(jié)點VDD。第一PMOS型晶體管931的閘極、第三PMOS型晶體管933的閘極和第一NMOS型晶體管941的閘極都連接到脈沖信號輸入端902。第二PMOS型晶體管932的閘極連接到數(shù)據(jù)信號輸入端903。第一PMOS型晶體管931的汲極連接到第二PMOS型晶體管932的源極。第三PMOS型晶體管933的汲極連接到第四PMOS型晶體管934的源極。第二PMOS型晶體管932的汲極、第一NMOS型晶體管941的汲極、第二NMOS型晶體管942的閘極、和第四PMOS型晶體管934的閘極都連接到節(jié)點V9。第一NMOS型晶體管941的源極和第二NMOS型晶體管942的源極都接地(零伏特)。第二NMOS型晶體管942的汲極和第四PMOS型晶體管934的汲極都通過節(jié)點904連接到保持單元949。假設(shè)節(jié)點902為高電壓，第一PMOS型晶體管931關(guān)閉，第三PMOS型晶體管933關(guān)閉，第一NMOS型晶體管941開啟，節(jié)點V9的高電壓通過第一NMOS型晶體管對地放電為低電壓(零伏特)。因V9節(jié)點為低電壓，第四PMOS型晶體管934開啟，第二NMOS型晶體管關(guān)閉，結(jié)果保持單元949中的數(shù)據(jù)保持不變且與數(shù)據(jù)信號輸入端903的電壓無關(guān)。另一方面，假設(shè)脈沖信號輸入端902變?yōu)榈碗妷海谝籔MOS型晶體管931開啟，第三PMOS型晶體管933開啟，第一NMOS型晶體管關(guān)閉，如果此時數(shù)據(jù)信號輸入端903為低電壓，第二PMOS型晶體管型晶體管932開啟，節(jié)點V9被充電為高電壓，第四PMOS型晶體管934關(guān)閉，第二NMOS型晶體管942開啟。緩存單元949通過節(jié)點904和第二NMOS型晶體管942對地放電為低電壓(零伏特)。結(jié)果等同于輸入一低電壓至保持單元949。如果節(jié)點903此時為高電壓，第二PMOS型晶體管932關(guān)閉，因節(jié)點V9被放電為低電壓，第四PMOS型晶體管934開啟，第二NMOS型晶體管942關(guān)閉，既然第三PMOS型晶體管933也開啟，則輸出一高電壓至保持單元949。即，由時鐘負緣觸發(fā)，數(shù)據(jù)信號輸入端903的數(shù)據(jù)被采樣，被采樣的數(shù)據(jù)由采樣單元940經(jīng)節(jié)點904輸入至保持單元949。下一數(shù)據(jù)被采樣前，保持單元949反轉(zhuǎn)并保持該采樣數(shù)據(jù)，然后該采樣數(shù)據(jù)經(jīng)節(jié)點906輸入至緩存單元950。
該緩存單元950包括一第七反相器951，該反相器951反轉(zhuǎn)經(jīng)觸發(fā)單元930和節(jié)點906輸入的反轉(zhuǎn)采樣數(shù)據(jù)。于是，該采樣數(shù)據(jù)就恢復(fù)為最原始采樣時的數(shù)據(jù)，然后將原始的采樣數(shù)據(jù)輸入端905。即該緩存單元950是為輸出信號提供一緩存，且為后續(xù)電路提供更高的驅(qū)動能力。
請參考圖10，是圖3混合鎖存觸發(fā)器中觸發(fā)單元的第四實施方式電路圖和緩存單元的電路圖。如圖10中所示該觸發(fā)單元1030包括一采樣單元1040，一保持單元1049。該采樣單元包括PMOS型晶體管(即，第一PMOS型晶體管1031、第二PMOS型晶體管1032、第三PMOS型晶體管1033和第PMOS型晶體管1034)和兩個NMOS型晶體管(即，第一NMOS型晶體管1041和第二NMOS型晶體管1042)，該保持單元1049包括第五反相器1047和第六反相器1048。
該第一PMOS型晶體管1031的源極和第三PMOS型晶體管1033的源極都連接到電源節(jié)點VDD。第一PMOS型晶體管1031的閘極和第一NMOS型晶體管1041的閘極都連接到數(shù)據(jù)信號輸入端1003。第一PMOS型晶體管1031的汲極連接到第二PMOS型晶體管1032的源極，第三PMOS型晶體管1033的汲極連接到第PMOS型晶體管1034的源極，第二PMOS型晶體管1032的閘極和第四PMOS型晶體管1034都連接到脈沖信號輸入端1002。第一PMOS型晶體管1031的汲極連接到第二PMOS型晶體管1032的源極。第三PMOS型晶體管1033的汲極連接到第PMOS型晶體管1034的源極。第一PMOS型晶體管1032的汲極、第一NMOS型晶體管1041的汲極、第二NMOS型晶體管1042的閘極、和第三PMOS型晶體管1033的閘極都連接到節(jié)點V10。第一NMOS型晶體管1041的源極和第二NMOS型晶體管1042的源極都接地(零伏特)。第二NMOS型晶體管1042的汲極和第四PMOS型晶體管1034的汲極都通過節(jié)點1004連接到保持單元1049。假設(shè)節(jié)點1002為高電壓，第二PMOS型晶體管1032關(guān)閉，第PMOS型晶體管1034關(guān)閉，假設(shè)數(shù)據(jù)信號輸入端1003為高電壓，第一PMOS型晶體管1039關(guān)閉，第一NMOS型晶體管1041開啟，節(jié)點V10通過第一第一NMOS型晶體管1041對地放電為低電壓(零伏特)。既然V10節(jié)點為低電壓，第三PMOS型晶體管1034開啟，第二NMOS型晶體管關(guān)閉，結(jié)果保持單元1049中的數(shù)據(jù)保持不變且與數(shù)據(jù)信號輸入端1003的電壓無關(guān)。另一方面，假設(shè)節(jié)點1002變?yōu)榈碗妷?，第二PMOS型晶體管1032開啟，第PMOS型晶體管1034開啟，如果此時數(shù)據(jù)信號輸入端1003為低電壓，第一NMOS型晶體管關(guān)閉，第一PMOS型晶體管型晶體管1032開啟，節(jié)點V10被充電為高電壓，第三PMOS型晶體管1033關(guān)閉，第二NMOS型晶體管1042開啟。緩存單元1049通過節(jié)點1004和第二NMOS型晶體管1042對地放電為低電壓(零伏特)。結(jié)果等同于輸入一低電壓至保持單元1049。如果節(jié)點1003此時為高電壓，第一PMOS型晶體管1031關(guān)閉，第一NMOS型晶體管1041開啟，V10通過第一NMOS型晶體管1041對地放電為低電壓(零伏特)，第三PMOS型晶體管1033開啟，第二NMOS型晶體管1042關(guān)閉，既然第四晶體管1034也為開啟，則一高電壓輸出至保持單元1049。即，由時鐘負緣觸發(fā)，數(shù)據(jù)信號輸入端1003的數(shù)據(jù)被采樣，被采樣的數(shù)據(jù)由采樣單元1040經(jīng)節(jié)點1004輸入至保持單元1049。下一數(shù)據(jù)被采樣前，保持單元1049反轉(zhuǎn)并保持該采樣數(shù)據(jù)，然后該采樣數(shù)據(jù)經(jīng)節(jié)點1006輸入至緩存單元1050。
該緩存單元1050包括一第七反相器1051，該反相器1051反轉(zhuǎn)從觸發(fā)單元1030經(jīng)節(jié)點1006輸入的反轉(zhuǎn)采樣數(shù)據(jù)。于是，該采樣數(shù)據(jù)就恢復(fù)為最原始采樣時的數(shù)據(jù)，然后將原始的采樣數(shù)據(jù)輸入端1005。即該緩存單元1050是為輸出信號提供一緩存，且為后續(xù)電路提供更高的驅(qū)動能力。
以上描述本發(fā)明的實施方式中采樣單元940和1040僅包括六個MOS型晶體管。相比較，圖1所示的現(xiàn)有技術(shù)混合鎖存觸發(fā)器的采樣單元140包括十個MOS型晶體管，雖然本發(fā)明混合鎖存觸發(fā)器中負脈沖產(chǎn)生器310需要的晶體管數(shù)量多于圖1所示的現(xiàn)有技術(shù)混合鎖存觸發(fā)器中反轉(zhuǎn)單元110所需的晶體管數(shù)量。但是采用了脈沖觸發(fā)方式后可以分離脈沖產(chǎn)生器和觸發(fā)單元，使該負脈沖產(chǎn)生器在液晶驅(qū)動電路中成為公共電路，參考圖12可知該負脈沖產(chǎn)生單元在液晶驅(qū)動電路中是公共電路，該負脈沖產(chǎn)生器包括更多晶體管不會增加功耗。因此本發(fā)明的混合鎖存觸發(fā)器實現(xiàn)了比現(xiàn)有技術(shù)更低功耗的目的。另外，如果采用雙沿觸發(fā)，不改變時鐘頻率就可以提高本發(fā)明混合鎖存觸發(fā)器的數(shù)據(jù)傳輸容量到現(xiàn)有技術(shù)混合鎖存觸發(fā)器數(shù)據(jù)傳輸容量的兩倍。
現(xiàn)在請參考圖11，是本發(fā)明混合鎖存觸發(fā)器300的工作時序圖。如圖11所示“V(D)”是數(shù)據(jù)輸入端303的數(shù)據(jù)信號波型圖；“V(CLOCK)”是時鐘信號輸入端301的時鐘信號波型圖；“V(CLK)”是節(jié)點302的脈沖信號波型圖；“V(Q)”是數(shù)據(jù)輸出端305的輸出信號波型圖。該圖11中所示的“V(CLK)”波型圖為圖5所示脈沖發(fā)生器510所產(chǎn)生。時鐘在Tn前，V(CLK)和V(CLK)都是低電壓，假設(shè)V(Q)是低電壓，在Tn時，V(CLK)出現(xiàn)一下降沿，因此產(chǎn)生一第一負脈沖V(CLK)，數(shù)據(jù)信號V(D)被采樣。因在Tn時V(D是高電壓，V(Q)也轉(zhuǎn)變?yōu)楦唠妷?。在Tn+1時，V(CLK)出現(xiàn)另一下降沿，因此產(chǎn)生一第二負脈沖V(CLK)，數(shù)據(jù)信號V(D)被采樣。因在Tn+1時V(D)是低電壓，V(Q)也轉(zhuǎn)變?yōu)榈碗妷?。同樣，因在Tn+2時V(D)是低電壓，V(Q)仍保持為低電壓，因在Tn+3時V(D)是高電壓，V(Q)也轉(zhuǎn)變?yōu)楦唠妷?，因在Tn+4時V(D)是高電壓，V(Q)仍保持為高電壓，因在Tn+5時V(D)是低電壓，V(Q)也轉(zhuǎn)變?yōu)榈碗妷?。很明顯，該混合鎖存觸發(fā)器300可以實現(xiàn)一般觸發(fā)器的基本功能。即根據(jù)時鐘訊號采樣數(shù)據(jù)訊號且輸出數(shù)據(jù)訊號。
權(quán)利要求
1.一種混合鎖存觸發(fā)器，包括一時鐘信號輸入端；一負脈沖產(chǎn)生器，該負脈沖產(chǎn)生器和該時鐘信號輸入端連接，該時鐘信號輸入端提供時鐘信號給該負脈沖產(chǎn)生器；一觸發(fā)單元，該觸發(fā)單元包括一采樣單元和一保持單元，該保持單元和采樣單元連接，同時該采樣單元和該負脈沖產(chǎn)生器連接，該負脈沖產(chǎn)生器提供脈沖信號給該觸發(fā)單元；一緩存單元，該緩存單元和該保持單元連接；一數(shù)據(jù)輸入端，該數(shù)據(jù)輸入端和該采樣單元連接，該數(shù)據(jù)輸入端提供數(shù)據(jù)信號給該觸發(fā)單元；一數(shù)據(jù)輸出端，該數(shù)據(jù)輸出端和緩存器連接，輸出信號。
2.如權(quán)利要求1所述的混合鎖存觸發(fā)器，其特征在于該負脈沖產(chǎn)生器是上升沿觸發(fā)型。
3.如權(quán)利要求1所述的混合鎖存觸發(fā)器，其特征在于該負脈沖產(chǎn)生器是下降沿觸發(fā)型。
4.如權(quán)利要求1所述的混合鎖存觸發(fā)器，其特征在于該負脈沖產(chǎn)生器是雙沿發(fā)型。
5.如權(quán)利要求1所述的混合鎖存觸發(fā)器，其特征在于該采樣單元包括七個晶體管。
6.如權(quán)利要求5所述的混合鎖存觸發(fā)器，其特征在于該采樣單元包括四個PMOS型晶體管及三個NMOS型晶體管。
7.如權(quán)利要求1所述的混合鎖存觸發(fā)器，其特征在于該采樣單元包括六個晶體管。
8.如權(quán)利要求7所述的混合鎖存觸發(fā)器，其特征在于該采樣單元包括四個PMOS型晶體管及兩個NMOS型晶體管。
全文摘要
本發(fā)明公開一種用于液晶顯示器驅(qū)動電路的混合鎖存觸發(fā)器，其包括一負脈沖產(chǎn)生器、一觸發(fā)單元和一緩存單元，該觸發(fā)單元包括一采樣單元和一保持單元，由于采用了負脈沖產(chǎn)生器，該采樣單元中采用的晶體管數(shù)量可以縮減到六個或七個，使本發(fā)明的混合鎖存觸發(fā)器具有結(jié)構(gòu)簡單、功耗低的特點，并且可通過使用雙沿觸發(fā)方式，可使該混合鎖存觸發(fā)器的數(shù)據(jù)傳輸容量增大一倍而不需改變時鐘的頻率。
文檔編號G09G3/36GK1664904SQ2004100264
公開日2005年9月7日 申請日期2004年3月6日 優(yōu)先權(quán)日2004年3月6日
發(fā)明者謝朝樺, 彭家鵬 申請人:鴻富錦精密工業(yè)(深圳)有限公司, 群創(chuàng)光電股份有限公司