專利名稱：顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及顯示裝置，尤其涉及具備移位緩存器電路的顯示裝置。
背景技術(shù)：
公知已有一種具備負載電阻的電阻負載型的反相器(inverter)電路(請參照例如非專利文獻1)。
此外，公知亦有一種具備上述非專利文獻1所揭示的電阻負載型的反相器電路的移位緩存器電路。另外，移位緩存器電路例如用于將液晶顯示裝置或有機EL顯示裝置的閘極線或漏極線予以驅(qū)動的電路。圖13為具備公知的電阻負載型的反相器電路的移位緩存器電路的電路圖。參照圖13，公知的第1段的移位緩存器電路104a1是由第1電路部分104b1與第2電路部分104c1所構(gòu)成。此外，移位緩存器電路104a1的下一段的移位緩存器電路104a2則是由第1電路部分104b2與第2電路部分104c2所構(gòu)成。
第1電路部分104b1具備n通道晶體管NT101及NT102；電容C101；以及電阻R101。以下，在本先前技術(shù)的說明中，n通道晶體管NT101、NT102及NT103分別稱為晶體管NT101、NT102及NT103。晶體管NT101的漏極輸入有啟動信號ST，同時源極連接于節(jié)點(node)ND101。該晶體管NT101的閘極連接有頻率信號線CLK1。此外，晶體管NT102的源極連接于負側(cè)電位(VSS)，同時漏極連接于節(jié)點ND102。此外，電容C101的其中一方的電極連接于負側(cè)電位(VSS)，同時另一方的電極則連接于節(jié)點ND101。此外，節(jié)點ND102與正側(cè)電位(VDD)之間連接有電阻R101。通過晶體管NT102與電阻R101即構(gòu)成反相器電路。
此外，第1段移位緩存器電路104a1的第2電路部分104c1，是由晶體管NT103、以及由電阻R102所構(gòu)成的反相器電路所構(gòu)成。晶體管NT103的源極連接于負側(cè)電位(VSS)，同時漏極則連接于節(jié)點ND103。此外，晶體管NT103的閘極連接于第1電路部分104b1的節(jié)點ND102。此外，節(jié)點ND103與正側(cè)電位(VDD)之間，連接有電阻R102。此外，從節(jié)點ND103輸出第1段移位緩存器電路104a1的輸出信號SR1。此外，節(jié)點ND103連接有第2段移位緩存器電路104a2的第1電路部分104b2。
此外，第2段以后的移位緩存器電路亦構(gòu)成為與上述第1段移位緩存器電路104a1同樣的構(gòu)成。另外，后段的移位緩存器電路的第1電路部則構(gòu)成為與前段的移位緩存器電路的輸出節(jié)點連接。
圖14為圖13所示公知的移位緩存器電路的時序圖。其次，參照圖13以及圖14說明公知的移位緩存器電路的動作。
首先，輸入L準位的啟動信號ST作為初期狀態(tài)。然后，在將啟動信號ST設(shè)為H準位之后，再將頻率信號CLK1設(shè)為H準位。借此，由于對于第1段移位緩存器電路104a1的第1電路部分104b1的晶體管NT101的閘極供給H準位的頻率信號CLK1，因此晶體管NT101成為導通(ON)狀態(tài)。由于H準位的啟動信號ST供給至晶體管NT102的閘極，因此晶體管NT102成為導通狀態(tài)。由此，由于節(jié)點ND102的電位下降到L準位，因此晶體管NT103成為不導通(OFF)狀態(tài)。由此，由于節(jié)點ND103的電位上升，因此從第1段移位緩存器電路104a1輸出H準位的信號作為輸出信號SR1。此H準位的信號，亦供給至第2段移位緩存器電路104a2的第1電路部分104b2。另外，頻率信號CLK1為H準位的期間，H準位的電位蓄積于電容C101。
其次，將頻率信號CLK1設(shè)為L準位。由此，晶體管NT101成為不導通狀態(tài)。之后，將啟動信號ST設(shè)為L準位。此際，即使晶體管NT101成為不導通狀態(tài)，節(jié)點ND101的電位亦通過蓄積在電容C101之H準位的電位而保持于H準位，因此晶體管NT102仍保持導通狀態(tài)。由此，由于節(jié)點ND102的電位保持于L準位，因此晶體管NT103的閘極的電位保持于L準位。由此，晶體管NT103由于保持于不導通狀態(tài)，因此從第2電路部分104c1，持續(xù)輸出H準位的信號作為輸出信號SR1。
其次，將輸入至第2段移位緩存器電路104a2的第1電路部分104b2的頻率信號CLK2設(shè)為H準位。由此，在第2段移位緩存器電路104a2輸入來自第1段移位緩存器電路104a1的H準位的輸出信號SR1的狀態(tài)下通過輸入H準位的頻率信號CLK2，而進行與上述第1段移位緩存器電路104a1同樣的動作。因此，即從第2電路部分104c2輸出H準位的輸出信號SR2。
之后，將頻率信號CLK1再度設(shè)為H準位。由此，第1電路部分104b1的晶體管NT101成為導通狀態(tài)。此際，節(jié)點ND101的電位，由于啟動信號ST成為L準位而下降至L準位。因此，晶體管NT102成為不導通狀態(tài)，節(jié)點ND102的電位上升至H準位。由此，晶體管NT103成為導通狀態(tài)，節(jié)點ND103的電位由H準位下降至L準位。因此，從第2電路部分104c1輸出L準位的輸出信號SR1。通過上述的動作，從各段的移位緩存器電路依序輸出時序移位的H準位的輸出信號(SR1、SR2、SR3、...)。
岸野正剛著「半導體組件的基礎(chǔ)」Ohmsha公司出版，1985年4月25日，pp.184-187。

發(fā)明內(nèi)容
但是，以圖13所示的公知的移位緩存器電路而言，在第1段移位緩存器電路104a1中，由于輸出信號SR1為H準位的期間，晶體管NT102保持在導通狀態(tài)，因此會有貫通電流通過電阻R101及晶體管NT102而流動于正側(cè)電位VDD與負側(cè)電位VSS之間的不良情況。此外，輸出信號SR1為L準位的期間，由于晶體管NT103保持在導通狀態(tài)，因此會有貫通電流通過電阻R102及晶體管NT103而流動于正側(cè)電位VDD與負側(cè)電位VSS之間的不良情況。由此，輸出信號SR1不論為H準位時或L準位時，均經(jīng)常會有貫通電流流動于正側(cè)電位VDD與負側(cè)電位VSS之間的不良情況。此外，即使在其它段的移位緩存器電路，由于亦具有與第1段移位緩存器電路104a1同樣的構(gòu)成，因此與第1段移位緩存器電路104a1相同，無論輸出信號為H準位或L準位時，均經(jīng)常會有貫通電流流動于正側(cè)電位VDD與負側(cè)電位VSS之間的不良情況。其結(jié)果，在將上述公知的移位緩存器電路用于用以驅(qū)動液晶顯示裝置或有機EL顯示裝置的閘極線或漏極線的電路時，會有增加液晶顯示裝置或有機EL顯示裝置的消耗電流的問題。
本發(fā)明是為解決上述問題而研創(chuàng)，本發(fā)明的一目的是提供一種可抑制消耗電流增加的顯示裝置。
本發(fā)明的第1形態(tài)的顯示裝置具備將第1電路部予以多個連接而成的移位緩存器電路，該第1電路部具有連接于第1電位側(cè)的第1導電型的第1晶體管；連接于第2電位側(cè)的第1導電型的第2晶體管；連接于第1晶體管的閘極與第2電位之間的第1導電型的第3晶體管；連接于第1晶體管的閘極，且響應(yīng)第1信號而導通的第1導電型的第4晶體管；以及連接于第4晶體管與第1電位之間，且在第1信號為使第4晶體管導通的信號時響應(yīng)第2信號而切斷的第1導電型的第5晶體管。
在此一形態(tài)的顯示裝置中，如上所述，通過設(shè)置連接于第1晶體管的閘極，且響應(yīng)第1信號而導通的第4晶體管；以及連接于第4晶體管與第1電位之間，且在第1信號為使第4晶體管導通的信號時響應(yīng)第2信號而切斷的第5晶體管，即可采用第1信號及第2信號，在4晶體管為導通狀態(tài)時使第5晶體管成為不導通狀態(tài)，同時在第4晶體管為不導通狀態(tài)時使5晶體管成為導通狀態(tài)。借此，由于第4晶體管以及第5晶體管的其中一方經(jīng)常成為不導通狀態(tài)，因此即使連接于第2電位的第3晶體管為導通狀態(tài)時，亦可抑制貫通電流通過第3晶體管、第4晶體管以及第5晶體管而流動于第1電位與第2電位之間。其結(jié)果，可抑制消費電流增加。此外，通過將第1晶體管、第2晶體管、第3晶體管、第4晶體管、以及第5晶體管形成為第1導電型，與形成包括2種導電型的晶體管的移位緩存器電路的情況相比，可使離子注入制造過程的次數(shù)及離子注入屏蔽的片數(shù)減少。借此，即可簡化制造過程，同時可削減制造成本。
在上述形態(tài)的顯示裝置中，較佳者為在第1晶體管的源極、與第4晶體管以及第5晶體管的連接點之間連接有第1電容。如以此方式構(gòu)成，則第5晶體管為導通狀態(tài)時，可將供給自第1電位的電荷存儲于第1電容，因此之后第4晶體管成為導通狀態(tài)，同時第5晶體管成為不導通狀態(tài)時，可通過存儲于第1電容的電荷而使第1晶體管成為導通狀態(tài)。
在上述形態(tài)的顯示裝置中，較佳者為第1信號為第1頻率信號，而第2信號在使輸入第1頻率信號的晶體管導通的期間以外的期間，具有使晶體管導通的期間的第2頻率信號。如以此方式構(gòu)成，則可容易采用第1頻率信號及第2頻率信號，在第4晶體管為導通狀態(tài)時使第5晶體管成為不導通狀態(tài)，同時在第4晶體管為不導通狀態(tài)時使第5晶體管成為導通狀態(tài)。
此時，較佳者為第2頻率信號為第1頻率信號的反轉(zhuǎn)頻率信號。如以此方式構(gòu)成，則可從1個頻率信號產(chǎn)生第1及第2頻率信號，因此可將頻率產(chǎn)生電路簡化。
在上述形態(tài)的顯示裝置中，較佳者為第1晶體管的閘極與源極之間連接有第2電容。如以此方式構(gòu)成，則可容易隨著第1晶體管的源極電位的上升或下降而使第1晶體管的閘極電位上升或下降，俾維持連接第2電容的第1晶體管的閘極與源極間電壓。借此，即可容易地將第1晶體管經(jīng)常維持在導通狀態(tài)。其結(jié)果，即可使第1電路部的輸出電位(第1晶體管的源極電位)上升或下降直到成為第1電位。
在上述形態(tài)的顯示裝置中，較佳者為第3晶體管具有在第2晶體管為導通狀態(tài)時使第1晶體管成為不導通狀態(tài)的功能。如以此方式構(gòu)成，即可容易防止貫通電流通過第1晶體管與第2晶體管而流動于第1電位與第2電位之間。
在上述形態(tài)的顯示裝置中，較佳者為至少第1晶體管、第2晶體管、第3晶體管、第4晶體管、及第5晶體管為p型的場效型晶體管。如以此方式構(gòu)成，則p型的場效型晶體管與n型的場效型晶體管不同，無須作成LDD(Lightly Doped Drain)構(gòu)造，故可將制造過程更為簡化。
在上述形態(tài)的顯示裝置中，較佳者為移位緩存器電路為適用于用以驅(qū)動漏極線的移位緩存器電路、以及用以驅(qū)動閘極線的移位緩存器電路的至少一方。如以此方式構(gòu)成，則在用以驅(qū)動漏極線的移位緩存器電路，即可容易抑制消耗電流增加，同時在用以驅(qū)動閘極線的移位緩存器電路，即可容易抑制消耗電流增加。此外，如應(yīng)用在用以驅(qū)動漏極線的移位緩存器電路與用以驅(qū)動閘極線的移位緩存器電路的兩方，則可更為抑制消耗電流的增加。


圖1為顯示依據(jù)本發(fā)明的第1實施例的液晶顯示裝置的平面圖。
圖2構(gòu)成依據(jù)圖1所示第1實施例的液晶顯示裝置的H驅(qū)動器的移位緩存器電路的電路圖。
圖3為依據(jù)圖1所示第1實施例的液晶顯示裝置的H驅(qū)動器的移位緩存器電路的時序圖。
圖4構(gòu)成依據(jù)本發(fā)明的第2實施例的液晶顯示裝置的V驅(qū)動器的移位緩存器電路的電路圖。
圖5為依據(jù)圖4所示的第2實施例的液晶顯示裝置的V驅(qū)動器的移位緩存器電路的時序圖。
圖6為顯示依據(jù)本發(fā)明的第3實施例的液晶顯示裝置的平面圖。
圖7構(gòu)成依據(jù)圖6所示第3實施例的液晶顯示裝置的H驅(qū)動器的移位緩存器電路的電路圖。
圖8為依據(jù)圖6所示第3實施例的液晶顯示裝置的H驅(qū)動器的移位緩存器電路的時序圖。
圖9構(gòu)成依據(jù)本發(fā)明的第4實施例的液晶顯示裝置的V驅(qū)動器的移位緩存器電路的電路圖。
圖10為依據(jù)圖9所示第4實施例的液晶顯示裝置的V驅(qū)動器的移位緩存器電路的時序圖。
圖11構(gòu)成依據(jù)本發(fā)明的第5實施例的有機EL顯示裝置的平面圖。
圖12主顯示依據(jù)本發(fā)明的第6實施例的有機EL顯示裝置的平面圖。
圖13具備公知的電阻負載型的反相器電路的移位緩存器電路的電路圖。
圖14為圖13所示公知的移位緩存器電路的時序圖。
具體實施例方式
以下，茲根據(jù)附圖以說明本發(fā)明的實施例。
(第1實施例)圖1為顯示依據(jù)本發(fā)明的第1實施例的液晶顯示裝置的平面圖。圖2構(gòu)成依據(jù)圖1所示第1實施例的液晶顯示裝置的H驅(qū)動器的移位緩存器電路的電路圖。
首先，參照圖1，在第1實施例中，在基板50上設(shè)有顯示部分1。另外，圖1的顯示部分1其顯示1像素份的構(gòu)成。此顯示部分1將像素2配置成矩陣狀。各個像素2是由p通道晶體管2a、像素電極2b、與該相對配置并與各像素2共通的對向電極2c、挾持在這些像素電極2b與對向電極2c之間的液晶2d、以及補助電容2e所構(gòu)成。p通道晶體管2a的閘極連接于閘極線。此外，p通道晶體管2a的漏極連接于漏極線。此外，p通道晶體管2a的源極連接有像素電極2b以及補助電容2e。
此外，在基板50上設(shè)有沿著顯示部分1的一邊的用以驅(qū)動(掃描)顯示部分1的漏極線的水平開關(guān)(HSW)3以及H驅(qū)動器4。此外，在基板50上設(shè)有沿著顯示部分1的另一邊的用以驅(qū)動(掃描)顯示部分1的閘極線的V驅(qū)動器5。另外，在圖1，HSW雖僅記載2個，其僅是為了配合對應(yīng)的像素數(shù)的數(shù)量，而有關(guān)H驅(qū)動器4以及V驅(qū)動器5雖亦僅記載2個構(gòu)成這些的移位緩存器，其僅是為了配合對應(yīng)像素數(shù)的數(shù)量。此外，在基板50的外部配置有驅(qū)動IC6。此驅(qū)動IC6具備信號產(chǎn)生電路6a以及電源電路6b。從驅(qū)動IC6對H驅(qū)動器4供給啟動信號HST、頻率信號HCLK、正側(cè)電位HVDD以及負側(cè)電位HVSS。此外，從驅(qū)動IC6對V驅(qū)動器5供給視頻信號Video、啟動信號VST、頻率信號VCLK、致能信號ENB、正側(cè)電位VVDD以及負側(cè)電位VVSS。
此外，如圖2所示，在H驅(qū)動器4的內(nèi)部設(shè)有多個段的移位緩存器電路4a1、4a2、4a3以及4a4。另外，在圖2中，為了簡化附圖，雖僅顯示4段的移位緩存器電路4a1、4a2、4a3、以及4a4，不過實際上設(shè)有對應(yīng)像素數(shù)的段數(shù)。此外，第1段移位緩存器電路4a1由具有同樣構(gòu)成的2個第1電路部分4b1及4c1所構(gòu)成。第1電路部分4b1及4c1具備5個p通道晶體管(p通道晶體管PT1、PT2、PT3、PT4以及PT5)、以及通過將p通道晶體管的源極與漏極間予以連接而形成的電容C1及C2。以下，p通道晶體管PT1至PT5分別稱為晶體管PT1至PT5。
另外，晶體管PT1、晶體管PT2、晶體管PT3、晶體管PT4以及晶體管PT5分別為本發(fā)明中的「第1晶體管」、「第2晶體管」、「第3晶體管」、「第4晶體管」、以及「第5晶體管」的一例。此外，電容C1及電容C2分別為本發(fā)明中的「第1電容」及「第2電容」的一例。
在此，在第1實施例中，設(shè)置于第1電路部分4b1及4c1的p通道晶體管PT1至PT5、以及構(gòu)成電容C1及C2的晶體管，均為由p型的MOS晶體管(場效型晶體管)所構(gòu)成的TFT(薄膜晶體管)所構(gòu)成。
此外，在第1個第1電路部分4b1，晶體管PT1的漏極連接于負側(cè)電位HVSS。另外，此負側(cè)電位HVSS為本發(fā)明中的「第1電位」的一例。此負側(cè)電位HVSS由驅(qū)動IC6(參照圖1)所供給。此外，晶體管PT1的源極與晶體管PT2的漏極連接。而晶體管PT2的源極連接于正側(cè)電位HVDD。另外，此正側(cè)電位HVDD為本發(fā)明中的「第2電位」的一例。此正側(cè)電位HVDD由驅(qū)動IC6(參照圖1)所供給。此外，晶體管PT2的閘極供給有啟動信號HST。
在此，在第1實施例中，在連接有晶體管PT1的閘極的節(jié)點ND1與正側(cè)電位HVDD之間，連接有晶體管PT3，此晶體管PT3具有在晶體管PT2為導通狀態(tài)時使晶體管PT1成為不導通狀態(tài)的功能。借此，即可抑制晶體管PT2與晶體管PT1同時成為導通狀態(tài)。此外，晶體管PT3的閘極供給有啟動信號HST。
此外，在第1實施例中，在連接有晶體管PT1的閘極的節(jié)點ND1與負側(cè)電位HVSS之間連接有晶體管PT4。此外，在晶體管PT4與負側(cè)電位HVSS之間連接有晶體管PT5。在此晶體管PT5的閘極供給有作為頻率信號HCLK1的反轉(zhuǎn)頻率信號的頻率信號HCLK2。另外，頻率信號HCLK1與頻率信號HCLK2在驅(qū)動IC6(參照圖1)中從1個頻率信號產(chǎn)生。此外，頻率信號HCLK1為本發(fā)明中「第1信號」及「第1頻率信號」的一例。此外，頻率信號HCLK2為本發(fā)明中的「第2信號」及「第2頻率信號」的一例。
此外，在第1實施例中，在晶體管PT1的源極(晶體管PT2的漏極)、與晶體管PT4及晶體管PT5的連接點P1之間連接有電容C1。此外，晶體管PT1的閘極與源極之間連接有電容C2。
此外，在第1個第1電路部分4b1的晶體管PT2的漏極與晶體管PT1的源極之間所設(shè)的節(jié)點ND2，連接具有與上述第1個第1電路部分4b1同樣構(gòu)成的第2個第1電路部分4c1。另外，在與第2個第1電路部分4c1的第1個第1電路部分4b1的節(jié)點ND1對應(yīng)的位置，設(shè)有連接第2個第1電路部分4c1的晶體管PT1的閘極的節(jié)點ND3。
此外，從第2個第1電路部分4c1的晶體管PT1的源極與晶體管PT2的漏極之間所設(shè)的節(jié)點ND4(輸出節(jié)點)，輸出第1段的移位緩存器電路4a1的輸出信號SR1。此輸出信號SR1供給至水平開關(guān)3。水平開關(guān)3如圖2所示，具備多個晶體管PT20、PT21、PT22以及PT23。另外，圖2為了簡化附圖而僅圖示4個晶體管PT20、PT21、PT22以及PT23，不過實際上設(shè)有對應(yīng)像素的數(shù)量。晶體管PT20至PT23的閘極分別連接于第1段至第4段的移位緩存器電路4a1至4a4的輸出SR1、SR2、SR3以及SR4。此外，晶體管PT20至PT23的漏極分別連接于各段的漏極線。此外，晶體管PT20至PT23的源極連接于1條視頻信號線Video。
移位緩存器電路4a1至4a4的輸出SR1至SR4輸入至與視頻信號線的數(shù)量(例如輸入R、G、B的3種視頻信號時為3條)對應(yīng)所設(shè)的水平開關(guān)3的閘極。
此外，第1段的移位緩存器電路4a1的節(jié)點ND4(輸出節(jié)點)連接有由2個第1電路部分4b2及4c2所構(gòu)成的第2段的移位緩存器電路4a2。此外，第2段的移位緩存器電路4a2的輸出節(jié)點連接有由2個第1電路部分4b3及4c3所構(gòu)成的第3段的移位緩存器電路4a3之外，同時于第3段的移位緩存器電路4a3的輸出節(jié)點并連接有由2個第1電路部分4b4及4c4所構(gòu)成的第4段的移位緩存器電路4a4。第2段的移位緩存器電路4a2的第1電路部分4b2及4c2、第3段的移位緩存器電路4a3的第1電路部分4b3及4c3、以及第4段的移位緩存器電路4a4的第1電路部分4b4及4c4，分別構(gòu)成為與上述第1段的移位緩存器電路4a1的第1電路部分4b1及4c1的構(gòu)成相同。此外，從第2段的移位緩存器電路4a2、第3段的移位緩存器電路4a3及第4段的移位緩存器電路4a4的輸出節(jié)點，分別輸出輸出信號SR2、SR3以及SR4。
第5段以后的移位緩存器電路(未圖標)構(gòu)成為與上述第1段至第4段的移位緩存器電路4a1至4a4的構(gòu)成相同。另外，后段的移位緩存器電路的第1電路部構(gòu)成為連接于前段的移位緩存器電路的輸出節(jié)點。
圖3依據(jù)圖1所示第1實施例的液晶顯示裝置的H驅(qū)動器的移位緩存器電路的時序圖。另外，在圖3中，SR1、SR2、SR3及SR4分別表示來自第1段、第2段、第3段及第4段的移位緩存器電路4a1至4a4的輸出信號。其次，參照第2及圖3說明依據(jù)第1實施例的液晶顯示裝置的H驅(qū)動器的移位緩存器電路的動作。
首先，將H準位的啟動信號HST輸入至第1段移位緩存器電路4a1的第1個第1電路部分4b1作為初期狀態(tài)。借此，晶體管PT2即成為不導通狀態(tài)，因此節(jié)點ND2的電位成為L準位。因此，第2個第1電路部分4c1的晶體管PT2及PT3成為導通狀態(tài)。由于第2個第1電路部分4c1的晶體管PT3成為導通狀態(tài)而使節(jié)點ND3的電位成為H準位，因此晶體管PT1成為不導通狀態(tài)。如此，由于在第2個第1電路部分4c1中晶體管PT2成為導通狀態(tài)，同時晶體管PT1成為不導通狀態(tài)，因此節(jié)點ND4的電位成為H準位。由此，在初期狀態(tài)下，即從第1段移位緩存器電路4a1的第2個第1電路部分4c1輸出H準位的輸出信號SR1。
此外，在此初期狀態(tài)下，于第1個第1電路部分4b1及第2個第1電路部分4c1，將H準位的頻率信號HCLK1輸入至晶體管PT4，同時將L準位的頻率信號HCLK2輸入至晶體管PT5。由此，在第1電路部分4b1及4c1中晶體管PT4即成為不導通狀態(tài)，同時晶體管PT5成為導通狀態(tài)。
此際，在第1實施例中，在第1第1電路部分4b1及第2個第1電路部分4c1，從負側(cè)電位HVSS通過晶體管PT5供給L準位的電荷，同時該L準位的電荷存儲在晶體管PT1的源極、與晶體管PT4及PT5的連接點PT1之間的電容C1。
在此狀態(tài)下，輸入L準位的啟動信號HST時，第1個第1電路部分4b1的晶體管PT2及PT3即成為導通狀態(tài)。由此，節(jié)點ND1及節(jié)點ND2的電位均成為H準位，因此晶體管PT1保持于不導通狀態(tài)。然后，由于節(jié)點ND2的電位成為H準位，第2個第1電路部分4c1的晶體管PT2及PT3成為不導通狀態(tài)。此時，節(jié)點ND3的電位保持為H準位的狀態(tài)，因此第2個第1電路部分4c1的晶體管PT1仍保持為不導通狀態(tài)。因此，節(jié)點ND4的電位仍保持H準位。由此，即從第2個第1電路部分4c1輸出H準位的輸出信號SR1。
其次，輸入至第1個第1電路部分4b1的晶體管PT4的頻率信號HCLK1成為L準位，同時輸入至晶體管PT5的頻率信號HCLK2成為H準位。
此際，在第1實施例中，在第1個第1電路部分4b1，晶體管PT4即成為導通狀態(tài)，同時晶體管PT5成為不導通狀態(tài)。此時，即使由于晶體管PT5成為不導通狀態(tài)，晶體管PT3及PT4為導通狀態(tài)，亦可抑制貫通電流通過第1個第1電路部分4b1的晶體管PT3、晶體管PT4及晶體管PT5而流動于負側(cè)電位HVSS與正側(cè)電位HVDD之間的情形。此外，由于第1個第1電路部分4b1的晶體管PT3為導通狀態(tài)，因此節(jié)點ND1的電位保持于H準位。由此，第1個第1電路部分4b1的晶體管PT1保持于不導通狀態(tài)。
另一方面，在第2個第1電路部分4c1中，輸入至晶體管PT4的頻率信號HCLK1成為L準位，同時輸入至晶體管PT5的頻率信號HCLK2成為H準位。由此，第2個第1電路部分4c1的晶體管PT4即成為導通狀態(tài)，同時晶體管PT5成為不導通狀態(tài)。
此際，在第1實施例中，第2個第1電路部分4c1中在初期狀態(tài)存儲于電容C1的L準位的電荷，是通過晶體管PT4而供給。此時，由于第2個第1電路部分4c1的晶體管PT3為不導通狀態(tài)，因此節(jié)點ND3的電位成為L準位。由此，第2個第1電路部分4c1的晶體管PT1即成為導通狀態(tài)。
此時，由于第2個第1電路部分4c1的晶體管PT2為不導通狀態(tài)，因此節(jié)點ND4的電位即通過導通狀態(tài)的晶體管PT1下降到負側(cè)電位HVSS側(cè)。此時，節(jié)點ND3由于第2個第1電路部分4c1的電容C2而隨節(jié)點ND4的電位的下降而降低電位，而維持晶體管PT1的閘極與源極間電壓。此外，在第2個第1電路部分4c1中，由于晶體管PT3與晶體管PT5為不導通狀態(tài)，因此即維持電容C2的保持電壓(晶體管PT1的閘極與源極間電壓)。由此，節(jié)點ND4的電位下降時，由于第2個第1電路部分4c1的晶體管PT1經(jīng)常維持導通狀態(tài)，因此屬于輸出電位的節(jié)點ND4的電位即降低到HVSS。其結(jié)果，從第2個第1電路部分4c1輸出L準位的輸出信號SR1。
其次，輸入至第1個第1電路部分4b1的啟動信號HST成為H準位時，第1個第1電路部分4b1的晶體管PT2及PT3即成為不導通狀態(tài)。此時，節(jié)點ND1及節(jié)點ND2在保持于H準位的狀態(tài)下成為漂移狀態(tài)。因此，不會對其他部分造成影響，而從第2個第1電路部分4c1維持L準位的輸出信號SR1。
其次，在第1個第1電路部分4b1及第2個第1電路部分4c1，輸入至晶體管PT4的頻率信號HCLK1成為H準位，同時輸入至晶體管PT5的頻率信號HCLK2成為L準位。由此，在第1電路部分4b1及4c1中，晶體管PT4即成為不導通狀態(tài)，同時晶體管PT5成為導通狀態(tài)。此時，節(jié)點ND1及節(jié)點ND2在保持于H準位的狀態(tài)下成為漂移(floating)狀態(tài)。此外，節(jié)點ND3及節(jié)點ND4的電位維持于L準位。因此，第2個第1電路部分4c1的輸出維持L準位的輸出信號SR1。
此際，在第1實施例中，在第1個第1電路部分4b1及第2個第1電路部分4c1中，頻率信號HCLK1為H準位，而且頻率信號HCLK2為L準位的期間，從負側(cè)電位HVSS通過晶體管PT5供給L準位的電荷，同時該L準位的電荷存儲于電容C1。
其次，在第1個第1電路部分4b1中，輸入至晶體管PT4的頻率信號HCLK1成為L準位，同時輸入至晶體管PT5的頻率信號HCLK2成為H準位。由此，第1個第1電路部分4b1的晶體管PT4即成為導通狀態(tài)，同時晶體管PT5成為不導通狀態(tài)。
此際，在第1實施例中，存儲于第1個第1電路部分4b1的電容C1的L準位的電荷是通過晶體管PT4而供給。此時，第1個第1電路部分4c1的晶體管PT3為不導通狀態(tài)，因此節(jié)點ND1的電位成為L準位。由此，第1個第1電路部分4b1的晶體管PT1即成為導通狀態(tài)。因此，節(jié)點ND2的電位降低至負側(cè)電位HVSS側(cè)。此時，節(jié)點ND1由于電容C2而隨節(jié)點ND2的電位的下降而降低電位，而維持晶體管PT1的閘極與源極間電壓。此外，由于晶體管PT3與晶體管PT5為不導通狀態(tài)，因此維持電容C2的保持電壓(晶體管PT1的閘極與源極間電壓)。由此，節(jié)點ND2的電位下降時，由于晶體管PT1經(jīng)常維持導通狀態(tài)，因此節(jié)點ND2的電位即降低到HVSS。因此，第2個第1電路部分4c1的晶體管PT2及PT3成為導通狀態(tài)。
然后，由于第2個第1電路部分4c1的晶體管PT3成為導通狀態(tài)而使節(jié)點ND3的電位上升至H準位，因此晶體管PT1成為不導通狀態(tài)。由此，抑制第2個第1電路部分4c1的晶體管PT1與晶體管PT2同時成為導通狀態(tài)，因此抑制貫通電流通過第2個第1電路部分4c1的晶體管PT1及PT2流動于負側(cè)電位HVSS與正側(cè)電位HVDD之間的情形。
另一方面，在第2個第1電路部分4c1，輸入至晶體管PT4的頻率信號HCLK1亦成為L準位，同時輸入至晶體管PT5的頻率信號HCLK2成為H準位。
此際，在第1實施例中，在第2個第1電路部分4c1，晶體管PT4成為導通狀態(tài)，同時晶體管PT5成為不導通狀態(tài)。此時，由于晶體管PT5成為不導通狀態(tài)，而可抑制貫通電流通過第2個第1電路部分4c1的晶體管PT3、PT4及PT5而流動于負側(cè)電位HVSS與正側(cè)電位HVDD之間的情形。
然后，由于第2個第1電路部分4c1的晶體管PT2成為導通狀態(tài)，同時晶體管PT1成為不導通狀態(tài)，節(jié)點ND4的電位即從HVSS上升至HVDD而成為H準位。因此，即從第2個第1電路部分4c1輸出H準位的輸出信號SR1。
如上所述，以第1段移位緩存器電路4a1而言，當?shù)?個第1電路部分4b1輸入有L準位的啟動信號HST時，如輸入L準位的頻率信號HCLK1，同時輸入H準位的頻率信號HCLK2時，即從第2個第1電路部分4c1輸出L準位的輸出信號SR1。然后，所輸入的頻率信號HCLK1成為H準位，同時頻率信號HCLK2成為L準位之后，頻率信號HCLK1再度成為L準位，同時頻率信號HCLK2成為H準位時，來自第2個第1電路部分4c1的輸出信號SR1即成為H準位。
另外，來自第2個第1段移位緩存器電路4c1的輸出信號SR1，輸入至第1個第1電路4b2。在第2段移位緩存器電路4a2中，在第1個第1電路部分4b2輸入有第1段移位緩存器電路4a1的L準位的輸出信號SR1時，如輸入H準位的頻率信號HCLK1以及L準位的頻率信號HCLK2時，即從第2個第1電路部分4c2輸出L準位的輸出信號SR2。再者，在第3段的移位緩存器電路4a3中，在第1個第1電路部分4b3輸入有第2段移位緩存器電路4a2的L準位的輸出信號SR2時，如輸入L準位的頻率信號HCLK1以及H準位的頻率信號HCLK2時，即從第2個第1電路部分4c3輸出L準位的輸出信號SR3。如此，來自前段的移位緩存器電路的輸出信號即輸入至下一段的移位緩存器電路，同時頻率信號HCLK1以及HCLK2交替輸入至各段的移位緩存器電路，借此，而從各段的移位緩存器電路依序輸出經(jīng)時序移位的L準位的輸出信號。
然后，經(jīng)時序移位的L準位的信號由于輸入至水平開關(guān)3的晶體管PT20、PT21、PT22及PT23的閘極，晶體管PT20、PT21、PT22及PT23即依次成為導通狀態(tài)。借此，即從視頻信號線Video供給視頻信號至各段的漏極線，因此各段的漏極線即依序被驅(qū)動(掃描)。然后，當連結(jié)至1條閘極線的所有段的漏極線的掃描結(jié)束時，即選擇下一條閘極線。然后，各段的漏極線再度依序被掃描之后，即選擇下一個閘極線。直到連結(jié)至最后的閘極線的各段的漏極線的掃描結(jié)束之前，通過重復此動作，一畫面的掃描即結(jié)束。
在第1實施例中，如上所述，通過設(shè)置連接于晶體管PT1的閘極，且響應(yīng)頻率信號HCLK1而導通的晶體管PT4；以及連接于晶體管PT4與負側(cè)電位HVSS之間，且響應(yīng)作為頻率信號HCLK1的反轉(zhuǎn)頻率信號的頻率信號HCLK2而導通的晶體管PT5，則采用頻率信號HCLK1及頻率信號HCLK2即可于晶體管PT4為導通狀態(tài)時使晶體管PT5成為不導通狀態(tài)，同時于晶體管PT4為不導通狀態(tài)時使晶體管PT5成為導通狀態(tài)。由此，由于晶體管PT4及晶體管PT5的其中一方經(jīng)常成為不導通狀態(tài)，因此抑制連接于正側(cè)電位HVDD的晶體管PT3為導通狀態(tài)時，貫通電流通過晶體管PT3、晶體管PT4及晶體管PT5而流動于負側(cè)電位HVSS與正側(cè)電位HVDD之間的情形。其結(jié)果，可抑制液晶顯示裝置的消耗電流增加。
此外，在第1實施例中，通過將2個第1電路部分4b1以及4c1的晶體管PT1至PT5、以及構(gòu)成電容C1與C2的晶體管以p型MOS晶體管(場效型晶體管)所構(gòu)成的TFT(薄膜晶體管)來構(gòu)成，與形成包括2種導電型的晶體管的移位緩存器電路的情況相比，可使離子注入制造過程的次數(shù)以及離子注入屏蔽的片數(shù)減少。借此，即可簡化制造過程，同時亦可削減制造成本。此外，p型的場效型晶體管與n型的場效型晶體管不同，無須作成LDD(Lightly Doped Drain)構(gòu)造，故可將制造過程更為簡化。
此外，在第1實施例中，通過將電容C1連接于晶體管PT1的源極、與晶體管PT4及晶體管PT5的連接點P1之間，而于晶體管PT5為導通狀態(tài)時將供給自負側(cè)電位HVSS的L準位的電荷存儲于電容C1，因此之后晶體管PT4成為導通狀態(tài)，同時晶體管PT5成為不導通狀態(tài)時，由于存儲于電容C1的L準位的電荷而可將晶體管PT1設(shè)為導通狀態(tài)。
(第2實施例)圖4構(gòu)成依據(jù)本發(fā)明的第2實施例的液晶顯示裝置的V驅(qū)動器的移位緩存器電路的電路圖。參照圖4，在此第2實施例中，有別于上述第1實施例，而就應(yīng)用本發(fā)明在用以驅(qū)動(掃描)閘極線的V驅(qū)動器的情況作說明。
換言之，在依據(jù)此第2實施例的液晶顯示裝置的V驅(qū)動器5中，如圖4所示，設(shè)有多個段的移位緩存器電路5a1以及5a2。在圖4為使附圖簡化而僅顯示2段移位緩存器電路5a1以及5a2m，不過實際上設(shè)置與像素數(shù)量相對應(yīng)的段數(shù)。此外，第1段移位緩存器電路5a1由第1電路部分5b11、5b12、5b13及5b14、以及第2電路部分5c1所構(gòu)成。第1電路部分5b11、5b12、5b13及5b14均具有相同的構(gòu)成。此外，第1電路部分5b11具備5個p通道晶體管(p通道晶體管PT1、PT2、PT3、PT4及PT5)；以及通過將p通道晶體管的源極與漏極間予以連接而形成的電容C1及C2。此外，第2電路部分5c1具備9個p通道晶體管(p通道晶體管PT11、PT12、PT13、PT14、PT15、PT16、PT17、PT18、以及PT19)；以及通過將p通道晶體管的源極與漏極間予以連接而形成的電容C10、電容C11及電容C12。另外，p通道晶體管PT18及PT19，其各自的漏極與源極相互連接。以下p通道晶體管PT1至PT5以及PT11至P519分別稱為晶體管PT1至PT5及PT11及PT19。
在此，在第2實施例中，設(shè)置于第1電路部分5b1及第2電路部分5c1的p通道晶體管PT1至PT5以及PT11至PT19、構(gòu)成電容C1、C10、C11及C12的晶體管，均為由p型的MOS晶體管(場效型晶體管)所構(gòu)成的TFT(薄膜晶體管)所構(gòu)成。
此外，在第1電路部分5b11，晶體管PT1的漏極連接于負側(cè)電位VVSS。晶體管PT1的源極與晶體管PT2的漏極連接。此外，晶體管PT2的源極連接于正側(cè)電位VVDD。此外，晶體管PT2的閘極供給有啟動信號VST。
在此，在第2實施例中，在連接有晶體管PT1的閘極的節(jié)點ND1與正側(cè)電位VVDD之間，設(shè)有晶體管PT3，此晶體管PT3具有在晶體管PT2為導通狀態(tài)時使晶體管PT1成為不導通狀態(tài)的功能。借此，即可抑制晶體管PT2與晶體管PT1同時成為導通狀態(tài)。此外，晶體管PT3的閘極供給有啟動信號VST。
此外，在第2實施例中，在連接有晶體管PT1的閘極的節(jié)點ND1與負側(cè)電位VVSS之間連接有晶體管PT4。此晶體管PT4的閘極供給有頻率信號VCLK1。此外，晶體管PT4與負側(cè)電位VVSS之間連接有晶體管PT5。此晶體管PT5的閘極供給有作為頻率信號VCLK1的反轉(zhuǎn)頻率信號的頻率信號VCLK2。另外，頻率信號VCLK1與頻率信號VCLK2是由1個頻率信號產(chǎn)生。
此外，在第2實施例中，在晶體管PT1的源極與晶體管PT4及PT5的連接點P1之間連接有電容C1。此外，在晶體管PT1的閘極與源極之間連接有電容C2。
此外，具有與上述第1電路部分5b11同樣構(gòu)成的第1電路部分5b12、5b13以及5b14串聯(lián)連接。然后，第3個第1電路部分5b13的節(jié)點ND2連接有第2電路部分5c1。
在第2電路部分5c1，晶體管PT11的漏極連接于晶體管PT12的源極。晶體管PT12的漏極連接于負側(cè)電位VVSS。此外，晶體管PT12的閘極通過晶體管PT13而連接于XENB信號線(反轉(zhuǎn)致能信號線)。此外，晶體管PT13的閘極與源極間連接有二極管。此外，在晶體管PT12的閘極與晶體管PT13之間所設(shè)的節(jié)點ND10，連接有晶體管PT14的漏極。晶體管PT14的源極連接于正側(cè)電位VVDD。此外，晶體管PT14的閘極連接于ENB信號線(致能信號線)。此外，晶體管PT12的閘極與源極間連接有電容C10。
此外，晶體管PT11的源極與晶體管PT18及PT19的漏極連接。晶體管PT18及PT19的源極，連接于正側(cè)電位VVDD。晶體管PT18的閘極連接于第3個第1電路部分5b13的節(jié)點ND2。晶體管PT19的閘極連接于ENB信號線。
此外，在連接有晶體管PT11的閘極的節(jié)點ND11與正側(cè)電位VVDD之間連接有晶體管PT15。此晶體管PT15的閘極連接于第3個第1電路部分5b13的節(jié)點ND2。此外，在晶體管PT11的閘極與源極之間連接有電容C11。此外，在連接有晶體管PT11的閘極的節(jié)點ND11與負側(cè)電位VVSS之間連接有晶體管PT16。此晶體管PT16的閘極供給有頻率信號VCLK2。此外，晶體管PT16與負側(cè)電位VVSS之間連接有晶體管PT17。此晶體管PT17的閘極供給頻率信號VCLK1。此外，晶體管PT11的源極、與晶體管PT16及晶體管PT17的連接點P2之間連接有電容C12。
此外，從晶體管PT11的源極與晶體管PT18以及PT19的漏極之間所設(shè)的節(jié)點ND12(輸出節(jié)點)輸出第1段移位緩存器電路5a1的輸出信號Gate1。此節(jié)點ND12連接有閘極線。
此外，第3個第1電路部分5b13的節(jié)點ND2亦連接有第4個第1電路部分5b14。此外，第4個第1電路部分5b14的節(jié)點ND2連接有第2段移位緩存器電路5a2的第1電路部分5b21。第2段移位緩存器電路5a2由第1電路部分5b21、5b22、5b23及5b24與第2電路部分5c2所構(gòu)成。此第2段的移位緩存器電路5a2的第1電路部分5b21、5b22、5b23及5b24以及第2電路部分5c2分別構(gòu)成為與上述第1段移位緩存器電路5a1的第1電路部分5b11、5b12、5b13及5b14、以及第2電路部分5c1的構(gòu)成相同。
此外，從第2段移位緩存器電路5a2的輸出節(jié)點輸出輸出信號Gate2。在此第2段移位緩存器電路5a2的輸出節(jié)點連接有閘極線。此外，第4個第1電路部分5b24連接有第3段移位緩存器電路(未圖標)的第1電路部。另外，第3段以后的移位緩存器電路，構(gòu)成為與上述第1段移位緩存器電路5a1的構(gòu)成相同。
圖5為依據(jù)圖4所示的第2實施例的液晶顯示裝置的V驅(qū)動器的移位緩存器電路的時序圖。另外，在圖5中，Gate1、Gate2、Gate3以及Gate4表示分別從第1段、第2段、第3段以及第4段的移位緩存器電路輸出至閘極線的輸出信號。其次，參照圖4以及圖5，說明依據(jù)第2實施例的液晶顯示裝置的V驅(qū)動器的移位緩存器電路的動作。
依據(jù)圖4所示第2實施例的V驅(qū)動器5的第1段移位緩存器電路5a1的第1電路部分5b11以及5b12的構(gòu)成，與依據(jù)圖2所示第1實施例的移位緩存器電路4a1的第1電路部分4b1以及4c1的構(gòu)成相同。因此，依據(jù)第2實施例的移位緩存器電路5a1的第1電路部分5b11以及5b12的響應(yīng)于啟動信號VST、頻率信號VCLK1以及頻率信號VCLK2而進行的動作，與依據(jù)圖2所示第1實施例的移位緩存器電路4a1的第1電路部分4b1以及4c1的響應(yīng)于啟動信號HST、頻率信號HCLK1以及頻率信號HCLK2而進行的動作相同。
亦即，首先，將H準位的啟動信號VST輸入至第1段移位緩存器電路5a1的第1電路部分5b11作為初期狀態(tài)。由此，通過與上述第1實施例的H驅(qū)動器同樣的動作，從第2個第1電路部分5b112輸出H準位的信號。此H準位的信號輸入至第3個第1電路部分5b13的晶體管PT2以及晶體管PT3的閘極。借此，晶體管PT2以及PT3即成為不導通狀態(tài)，因此即從第3個第1電路部分5b13輸出L準位的信號。
來自此第3個第1電路部分5b13的L準位的輸出信號，輸入至第2電路部分5c1的晶體管PT15的閘極以及晶體管PT18的閘極。借此，晶體管PT15以及晶體管PT18即成為導通狀態(tài)。借此，節(jié)點ND12的電位即成為H準位，因此在初期狀態(tài)下即從第1段移位緩存器電路5a1向閘極線輸出H準位的輸出信號Gate1。
如在此狀態(tài)下輸入L準位的啟動信號VST時，通過與上述第1實施例的H準位相同的動作，從第2個第1電路部分5b12輸出H準位的信號，因此與初期狀態(tài)相同，即從第1段移位緩存器電路5a1向閘極線持續(xù)輸出H準位的輸出信號Gate1。
其次，如從頻率信號線VCLK1輸入L準位的頻率信號，同時輸入H準位的頻率信號VCLK2時，通過與上述第1實施例的H驅(qū)動器相同的動作，從第2個第1電路部分5b12輸出L準位的信號。由于此L準位的輸出信號輸入至第3個第1電路部分5b13的晶體管PT2以及PT3的閘極，因此第3個第1電路部分5b13的晶體管PT2以及PT3即成為導通狀態(tài)。此時，第3個第1電路部分5b13的晶體管PT1為不導通狀態(tài)，因此即從第3個第1電路部分5b13輸出H準位的信號。此H準位的信號，輸入至第2電路部分5c1的晶體管PT15的閘極以及晶體管PT18的閘極。此時，ENB信號由于保持于H準位，因此晶體管PT18及晶體管PT19即成為不導通狀態(tài)。此外，節(jié)點ND11在保持于H準位的狀態(tài)下成為漂移狀態(tài)，因此晶體管PT11亦仍維持不導通狀態(tài)。借此，即從第1段移位緩存器電路5a1向閘極線持續(xù)輸出H準位的輸出信號Gate1。
其次，ENB信號成為L準位，同時XENB亦成為H準位。借此，輸入L準位的ENB信號的晶體管PT19即成為導通狀態(tài)。此外，L準位的ENB信號亦輸入至晶體管PT14的閘極，因此晶體管PT14即成為導通狀態(tài)。借此，由于節(jié)點ND10的電位成為H準位，因此連接閘極于節(jié)點ND10的晶體管PT12即成為不導通狀態(tài)。借此，由于節(jié)點ND12的電位成為H準位，因此從第1段移位緩存器電路5a1向閘極線持續(xù)輸出H準位的輸出信號Gate1。
其次，ENB信號為L準位的狀態(tài)下，在第3個第1電路5b13，H準位的頻率信號VCLK1輸入至晶體管PT5，同時L準位的頻率信號VCLK2輸入至晶體管PT4。借此，第3個第1電路部分5b13的晶體管PT5即成為導通狀態(tài)，同時晶體管PT4成為導通狀態(tài)。因此，存儲于第3個第1電路5b13的電容C1的L準位的電荷即通過晶體管PT4而供給。此時，第3個第1電路5b13的晶體管PT2及PT3為導通狀態(tài)，因此第3個第1電路5b13的節(jié)點ND1的電位即保持于H準位。借此，由于第3個第1電路5b13的晶體管PT1成為不導通狀態(tài)，因此從第3個第1電路5b13輸出H準位的信號。此H準位的信號輸入至第2電路部分5c1的晶體管PT15的閘極及晶體管PT18的閘極。借此，晶體管PT15即保持于不導通狀態(tài)。相對此，由于晶體管PT19的閘極輸入有L準位的ENB信號，因此晶體管PT19即保持于導通狀態(tài)。
另一方面，在第2電路部分5c1，H準位的頻率信號VCLK1亦輸入至晶體管PT17，同時L準位的頻率信號VCLK2輸入至晶體管PT16。借此，晶體管PT17即成為不導通狀態(tài)，同時晶體管PT16成為導通狀態(tài)。因此，存儲于第2電路部分5c1的電容C12的L準位的電荷即通過晶體管PT16而供給。借此，節(jié)點ND11的電位即成為L準位，因此晶體管PT11成為導通狀態(tài)。但是，此時，由于ENB信號為L準位，因此晶體管PT14保持于導通狀態(tài)。因此，由于晶體管PT12保持于不導通狀態(tài)，其結(jié)果，節(jié)點ND12即保持于H準位。借此，在此狀態(tài)下，從第1段移位緩存器電路5a1供至閘極線的輸出信號Gate1保持于H準位。
之后，由于ENB信號成為H準位，同時XENB成為L準位，而晶體管PT19及晶體管PT14成為不導通狀態(tài)。此外，通過晶體管PT13而輸入L準位的XENB信號至閘極的晶體管PT12即成為導通狀態(tài)。借此，晶體管PT11以及PT12即成為導通狀態(tài)，借此，由于晶體管PT11及PT12成為導通狀態(tài)，同時晶體管PT19成為不導通狀態(tài)，因此節(jié)點ND12的電位通過電容C11的功能而降低到VVSS而成為L準位。因此，即從第1段移位緩存器電路5a1向閘極線輸出L準位的輸出信號Gate1。
在此狀態(tài)下，啟動信號VST成為H準位時，通過與上述第1實施例的H驅(qū)動器相同動作，從第2個第1電路部分5b12輸出L準位的信號。借此，即從第3個第1電路5b13持續(xù)輸出H準位的信號。因此，從第1段移位緩存器電路5a1持續(xù)向閘極線輸出H準位的輸出信號Gate1。
再者，在此狀態(tài)下，頻率信號VCLK1成為L準位時，同時頻率信號VCLK2成為H準位時，節(jié)點ND11亦以漂移狀態(tài)保持于L準位，因此晶體管PT11即保持于導通狀態(tài)。借此，從第1段的移位緩存器電路5a1對于閘極線的輸出信號Gate1即保持于L準位。
其次，由于ENB信號成為L準位，同時XENB信號成為H準位，晶體管PT19以及晶體管PT14即成為導通狀態(tài)。由于晶體管PT14成為導通狀態(tài)，節(jié)點ND10的電位即成為H準位。借此，閘極連接于節(jié)點ND10的晶體管PT12即成為不導通狀態(tài)。因此，由于晶體管PT12成為不導通狀態(tài)，節(jié)點ND12的電位即成為H準位。借此，從第1段移位緩存器電路5a1即向閘極線輸出H準位的輸出信號Gate1。
此外，第1段的移位緩存器電路5a1的第3個第1電路5b13的輸出信號，亦輸入至第4個第1電路部分5b14。此第4個第1電路部分5b14構(gòu)成為與上述第1電路部分5b13相同，因此響應(yīng)輸入信號而進行與上述第1電路部分5b13相同的動作。亦即，從第3個第1電路5b13輸入H準位的信號時，第4個第1電路部分5b14即輸出L準位的信號。另一方面，從第3個第1電路5b13輸入L準位的信號時，第4個第1電路部分5b14即輸出H準位的信號。然后，來自第1段移位緩存器電路5a1的第4個第1電路部分5b14的輸出信號，輸入至第2段移位緩存器電路5a2的第1電路部分5b21。第2段以后的移位緩存器電路通過來自前段的移位緩存器電路的第4個第1電路部的輸出信號、頻率信號VCLK1、頻率信號VCLK2、ENB信號以及XENB信號，而進行與上述第1段移位緩存器電路5a1相同的動作。借此，各段的閘極線即依序被驅(qū)動(掃描)。此時，由于ENB信號為L準位的期間，移位緩存器電路的輸出被強制保持于H準位，因此通過在圖5所示時序?qū)NB信號設(shè)為L準位，即可防止前段移位緩存器電路與后段移位緩存器電路的L準位的輸出信號重迭的情況。
在第2實施例中，如上所述，通過設(shè)置連接于晶體管PT1的閘極，且響應(yīng)頻率信號HCLK1而導通的晶體管PT4；以及連接于晶體管PT4與負側(cè)電位VVSS之間，且響應(yīng)作為頻率信號HCLK1的反轉(zhuǎn)頻率信號的頻率信號HCLK2而導通的晶體管PT5，則采用頻率信號HCLK1及頻率信號HCLK2即可于晶體管PT4為導通狀態(tài)時使晶體管PT5成為不導通狀態(tài)，同時于晶體管PT4為不導通狀態(tài)時使晶體管PT5成為導通狀態(tài)。由此，由于晶體管PT4及晶體管PT5的其中一方經(jīng)常成為不導通狀態(tài)，因此即使連接于正側(cè)電位VVDD的晶體管PT3為導通狀態(tài)時，亦可抑制貫通電流通過晶體管PT3、晶體管PT4及晶體管PT5而流動于負側(cè)電位VVSS與正側(cè)電位VVDD之間的情形。其結(jié)果，可抑制液晶顯示裝置的消耗電流增加。
另外，第2實施例的其它功效亦與第1實施例相同。
(第3實施例)圖6為顯示依據(jù)本發(fā)明的第3實施例的液晶顯示裝置的平面圖。圖7構(gòu)成依據(jù)圖6所示第3實施例的液晶顯示裝置的H驅(qū)動器的移位緩存器電路的電路圖。在此第3實施例中，以通過n通道晶體管構(gòu)成用以驅(qū)動(掃描)漏極線的H驅(qū)動器為例進行說明。
首先，參照圖6，在第3實施例的液晶顯示裝置中，在基板60上設(shè)有顯示部分11。另外，圖6的顯示部分11顯示1像素份的構(gòu)成。此外，在顯示部分11配置成矩陣狀的各像素12，是由n通道晶體管12a、像素電極12b、與該相對配置并與各像素12共通的對向電極12c、挾持在這些像素電極12b與對向電極12c之間的液晶12d、以及補助電容12e所構(gòu)成。n通道晶體管12a的閘極連接于閘極線。此外，n通道晶體管12a的漏極連接于漏極線。此外，n通道晶體管12a的漏極連接于漏極線。此外，n通道晶體管12a的源極連接有像素電極12b以及補助電容12e。此外，在基板60上設(shè)有沿著顯示部分11的一邊的用以驅(qū)動(掃描)顯示部分11的漏極線的水平開關(guān)(HSW)13以及H驅(qū)動器14。此外，在基板60上設(shè)有沿著顯示部分11的另一邊的用以驅(qū)動(掃描)顯示部分11的閘極線的V驅(qū)動器15。另外，在圖6，HSW雖僅記載2個，不過為了配合對應(yīng)像素數(shù)的數(shù)量，而有關(guān)H驅(qū)動器14以及V驅(qū)動器15雖亦僅記載2個構(gòu)成這些的移位緩存器，不過為了配合對應(yīng)像素數(shù)的數(shù)量。
此外，參照圖7，在H驅(qū)動器14的內(nèi)部設(shè)有多個段的移位緩存器電路14a1、14a2、14a3以及14a4。另外，在圖7中，為了簡化附圖而僅顯示4段的移位緩存器電路14a1、14a2、14a3以及14a4，不過實際上設(shè)有對應(yīng)像素數(shù)的段數(shù)。此外，第1段移位緩存器電路14a1由2個第1電路部分14b1以及14c1所構(gòu)成。此外，第2段至第4段移位緩存器電路14a2、14a3及14a4分別由2個第1電路14b2及14c2、14b3及14c3、以及14b4及14c4所構(gòu)成。另外，第2段移位緩存器電路14a2的第1電路部分14b2及14c2、第3段的移位緩存器電路14a3的第1電路14b3及14c3、以及第4段移位緩存器電路14a4的第1電路部分14b4及14c4，均具有與第1段移位緩存器電路14a1的第1電路部分14b1及14c1同樣的電路構(gòu)成。
此外，第1段移位緩存器電路14a1的第1電路部分14b1及14c1分別具備5個n通道晶體管(n通道晶體管NT1、NT2、NT3、NT4以及NT5)、以及通過連接n通道晶體管的源極與漏極間所形成的電容C1及C2。以下n通道晶體管NT1至NT5稱為晶體管NT1至NT5。
在此，在第3實施例中，設(shè)置于第1電路部分14b1及14c1的晶體管NT1至NT6、以及構(gòu)成電容C1及C2的晶體管，均為由n型的MOS晶體管(場效型晶體管)所構(gòu)成的TFT(薄膜晶體管)所構(gòu)成。
此外，晶體管NT2及NT3的源極分別連接于負側(cè)電位HVSS，同時晶體管NT1及NT5的漏極分別連接于正側(cè)電位HVDD。依據(jù)此第3實施例的移位緩存器電路14a1的這些以外部分的構(gòu)成，與依據(jù)上述第1實施例的移位緩存器電路4a1(參照圖2)相同。
此外，水平開關(guān)13如圖7所示，具備多個晶體管NT30、NT31、NT32以及NT33。晶體管NT30、NT31、NT32以及NT33的閘極分別連接于第1段至第4段的移位緩存器電路14a1至14a4的輸出SR1、SR2、SR3以及SR4。此外，晶體管NT30至NT33的源極分別連接于各段的漏極線。此外，晶體管NT30至NT33的漏極連接于1條視頻信號線Video。
移位緩存器電路14a1至14a4的輸出SR1至SR4輸入至依據(jù)視頻信號線的數(shù)量(例如輸入R、G、B的3種視頻信號時為3條)所設(shè)的水平開關(guān)3的閘極。
圖8為依據(jù)圖6所示第3實施例的液晶顯示裝置的H驅(qū)動器的移位緩存器電路的時序圖。參照圖8，在依據(jù)第3實施例的移位緩存器電路中，將依據(jù)圖3所示第1實施例的移位緩存器電路的時序圖的時序信號HCLK1、時序信號HCLK2、以及啟動信號HST的H準位與L準位反轉(zhuǎn)而成的波形的信號，分別輸入作為頻率信號HCLK1、頻率信號HCLK2、以及啟動信號HST。借此，即從依據(jù)第3實施例的液晶顯示裝置的H驅(qū)動器的移位緩存器電路，輸出具有使依據(jù)圖3所示第1實施例的移位緩存器電路的輸出信號SR1至SR4的H準位與L準位反轉(zhuǎn)的波形的信號。依據(jù)此第3實施例的移位緩存器電路的上述以外的動作，與依據(jù)上述第1實施例的移位緩存器電路4a1的動作相同。
在第3實施例中，通過上述方式構(gòu)成，即可獲得可抑制H驅(qū)動器的消耗電流的增加的與第1實施例相同的效果。
(第4實施例)圖9構(gòu)成依據(jù)本發(fā)明的第4實施例的液晶顯示裝置的V驅(qū)動器的移位緩存器電路的電路圖。在此第4實施例中，以通過n通道晶體管構(gòu)成用以驅(qū)動(掃描)閘極線的V驅(qū)動器為例進行說明。
參照圖9，在V驅(qū)動器15的內(nèi)部設(shè)有多個段的移位緩存器電路15a1以及15a2。另外，在圖9中，為了簡化附圖，僅顯示2段的移位緩存器電路15a1以及15a2。第1段移位緩存器電路15a1是由4個第1電路部分15b11、15b12、15b13以及15b14與第2電路部分15c1所構(gòu)成。此外，第2段移位緩存器電路15a2由4個第1電路部分15b21、15b22、15b23以及15b24與第2電路部分15c2所構(gòu)成。另外，第1段移位緩存器電路15a1的第1電路部分15b11、15b12、15b13以及15b14、以及第2段移位緩存器電路15a2的第1電路部分15b21、15b22、15b23以及15b24，均具有同樣的電路構(gòu)成。此外，第1段移位緩存器電路15a1的第2電路部分15c1與第2段移位緩存器電路15a2的第2電路部分15c2均具有同樣的電路構(gòu)成。
此外，第1段移位緩存器15a1的第1電路部分15b11具備5個n通道晶體管(n通道晶體管NT1、NT2、NT3、NT4以及NT5)、以及通過連接n通道晶體管的源極與漏極間所形成的電容C1及C2。。此外，第1段移位緩存器電路15a1的第2電路部分15c1，具備9個n通道晶體管(n通道晶體管NT11、NT12、NT13、NT14、NT15、NT16、NT17、NT18以及NT19)、以及通過連接n通道晶體管的源極與漏極間而形成的電容C10、C11以及C12。。另外，n通道晶體管NT18以及NT19，其各自的漏極與源極相互連接。以下，n通道晶體管NT1至NT5以及NT11至NT19分別稱為晶體管NT1至NT5及NT11至NT19。
在此，在第4實施例中，設(shè)置于第1電路部分15b11、15b12、15b13以及15b14、以及第2電路部分15c1的晶體管NT1至NT5以及NT11至NT19，以及構(gòu)成電容C1、C2、C10、C11及C12的晶體管，均為由n型的MOS晶體管(場效型晶體管)所構(gòu)成的TFT(薄膜晶體管)所構(gòu)成。
另外，在依據(jù)第4實施例的移位緩存器電路15a1以及15a2的上述以外部份的構(gòu)成，與依據(jù)上述第2實施例的移位緩存器電路5a1(參照圖4)相同。
圖10為依據(jù)圖9所示第4實施例的液晶顯示裝置的V驅(qū)動器的移位緩存器電路的時序圖。參照圖10，在依據(jù)第4實施例的V驅(qū)動器的移位緩存器電路中，將依據(jù)圖5所示第2實施例的移位緩存器電路的時序圖的頻率信號VCLK1、VCLK2、啟動信號VST、ENB信號以及XENB信號的H準位與L準位反轉(zhuǎn)而成的波形的信號，分別輸入作為頻率信號VCLK1、頻率信號VCLK2、啟動信號VST、ENB信號以及XENB信號。借此，即從依據(jù)第4實施例的液晶顯示裝置的V驅(qū)動器的移位緩存器電路，輸出具有使依據(jù)圖5所示第2實施例的移位緩存器電路的輸出信號Gate1至Gate4的H準位與L準位反轉(zhuǎn)的波形的信號。依據(jù)此第4實施例的移位緩存器電路的上述以外的動作，與依據(jù)上述第2實施例的移位緩存器電路5a1的動作相同。
在第4實施例中，通過上述方式構(gòu)成，即可獲得可抑制V驅(qū)動器的消耗電流的增加等的與第2實施例相同的效果。
(第5實施例)圖11構(gòu)成依據(jù)本發(fā)明的第5實施例的有機EL(Electroluminescence)顯示裝置的平面圖。參照圖11，在此第5實施例中，以應(yīng)用本發(fā)明于有機EL顯示裝置為例進行說明。
在第5實施例的有機EL顯示裝置中，如圖11所示，在基板70上設(shè)有顯示部分21。另外，圖11的顯示部分21，其顯示1像素份的構(gòu)成。此外，在顯示部分21配置成矩陣狀的各像素22，是由2個p通道晶體管22a及22b(以下稱晶體管22a及22b)、補助電容22c、陽極22d、與該相對配置的陰極22e、以及挾持于這些陽極22d與陰極22e之間的有機EL組件22f所構(gòu)成。晶體管22a的閘極連接于閘極線。此外，晶體管22a的源極連接于漏極線。此外，晶體管22a的漏極連接有補助電容22c以及晶體管22b的閘極。此外，晶體管22b的漏極連接于陽極22d。此外，H驅(qū)動器4內(nèi)部的電路構(gòu)成，與圖2所示的采用晶體管的移位緩存器電路的H驅(qū)動器4的構(gòu)成相同。此外，V驅(qū)動器5內(nèi)部的電路構(gòu)成，與圖4所示的采用晶體管的移位緩存器電路的V驅(qū)動器5的構(gòu)成相同。依據(jù)第5實施例的有機EL顯示裝置的這些以外部份的構(gòu)成，與依據(jù)圖1所示第1實施例的液晶顯示裝置相同。
在第5實施例中，通過上述方式構(gòu)成，即可在有機EL顯示裝置中，具有抑制H驅(qū)動器及V驅(qū)動器的消耗電流的增加等效果的與第1及第2實施例相同的效果。
(第6實施例)圖12為顯示依據(jù)本發(fā)明的第6實施例的有機EL顯示裝置的平面圖。參照圖12，在第6實施例中，以應(yīng)用本發(fā)明于有機EL顯示裝置為例進行說明。
在第6實施例的有機EL顯示裝置中，如圖12所示，在基板80上設(shè)有顯示部分31。另外，圖12的顯示部分31，其顯示1像素份的構(gòu)成。此外，在顯示部分31配置成矩陣狀的各像素32，由2個n通道晶體管32a及32b(以下稱晶體管32a及32b)、補助電容32c、陽極32d、與該相對配置的陰極32e、以及挾持于這些陽極32d與陰極32e之間的有機EL組件32f所構(gòu)成。晶體管32a的閘極連接于閘極線。此外，晶體管32a的漏極連接于漏極線。此外，晶體管32a的源極連接有補助電容32c以及晶體管32b的閘極。此外，晶體管32b的源極連接于陽極32d。此外，H驅(qū)動器14內(nèi)部的電路構(gòu)成，與圖7所示的采用晶體管的移位緩存器電路的H驅(qū)動器14的構(gòu)成相同。此外，V驅(qū)動器15內(nèi)部的電路構(gòu)成，與圖9所示的采用晶體管的移位緩存器電路的V驅(qū)動器15的構(gòu)成相同。依據(jù)第6實施例的有機EL顯示裝置的這些以外部份的構(gòu)成，與依據(jù)圖6所示第3實施例的液晶顯示裝置相同。
在第6實施例中，通過上述方式構(gòu)成，即可在有機EL顯示裝置中，具有抑制H驅(qū)動器及V驅(qū)動器的消耗電流的增加等效果的與第3及第4實施例相同的效果。
另外，上述實施例僅為例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何本領(lǐng)域普通技術(shù)人員均可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修飾與變化。因此，本發(fā)明的權(quán)利保護范圍，應(yīng)如后述的申請專利范圍所列。
例如，在上述實施例中，雖就應(yīng)用本發(fā)明于液晶顯示裝置以及有機EL顯示裝置為例進行說明，不過本發(fā)明并不以此為限，亦可應(yīng)用在液晶顯示裝置以及有機EL顯示裝置以外的顯示裝置。
此外，在上述第1至第4實施例中，雖僅就液晶顯示裝置的H驅(qū)動器或V驅(qū)動器的其中一方而顯示應(yīng)用本發(fā)明的移位緩存器電路的例，不過本發(fā)明并不以此為限，亦可在液晶顯示裝置的H驅(qū)動器以及V驅(qū)動器雙方應(yīng)用本發(fā)明的移位緩存器電路。此時，即可將消耗電流更為降低。
此外，在上述第1實施例中，雖是采用頻率信號HCLK1、頻率信號HCLK1的反轉(zhuǎn)頻率信號的頻率信號HCLK2，在晶體管PT4為導通狀態(tài)時使晶體管PT5成為不導通狀態(tài)，同時在晶體管PT4為不導通狀態(tài)時使晶體管PT5成為導通狀態(tài)，不過本發(fā)明并不以此為限，亦可采用頻率信號以及反轉(zhuǎn)頻率信號以外的信號，在晶體管PT4為導通狀態(tài)時使晶體管PT5成為不導通狀態(tài)，同時在晶體管PT4為不導通狀態(tài)時使晶體管PT5成為導通狀態(tài)。
權(quán)利要求
1.一種顯示裝置，具備將第1電路部分予以多個連接而成的移位緩存器電路，該第1電路部分具有連接于第1電位側(cè)的第1導電型的第1晶體管；連接于第2電位側(cè)的第1導電型的第2晶體管；連接于前述第1晶體管的閘極與前述第2電位之間的第1導電型的第3晶體管；連接于前述第1晶體管的閘極，且響應(yīng)第1信號而導通的第1導電型的第4晶體管；以及連接于前述第4晶體管與前述第1電位之間，且在前述第1信號為使前述第4晶體管導通的信號時響應(yīng)第2信號而切斷的第1導電型的第5晶體管。
2.如權(quán)利要求1所述的顯示裝置，其中，在前述第1晶體管的源極、與前述第4晶體管以及前述第5晶體管的連接點之間連接有第1電容。
3.如權(quán)利要求1或2所述的顯示裝置，其中，前述第1信號為第1頻率信號，而前述第2信號在使輸入前述第1頻率信號的晶體管導通的期間以外的期間，具有使晶體管導通的期間的第2頻率信號。
4.如權(quán)利要求3所述的顯示裝置，其中，前述第2頻率信號為前述第1頻率信號的反轉(zhuǎn)頻率信號。
5.如權(quán)利要求1至4項中任一所述的顯示裝置，其中，前述第1晶體管的閘極與源極之間連接有第2電容。
6.如權(quán)利要求1項至5項中任一所述的顯示裝置，其中，前述第3晶體管具有在前述第2晶體管為導通狀態(tài)時使前述第1晶體管成為不導通狀態(tài)的功能。
7.如權(quán)利要求1項至6項中任一所述的顯示裝置，其中，至少前述第1晶體管、前述第2晶體管、前述第3晶體管、前述第4晶體管及前述第5晶體管為p型的場效型晶體管。
8.如權(quán)利要求1項至7項中任一所述的顯示裝置，其中，前述移位緩存器電路適用于用以驅(qū)動漏極線的移位緩存器電路、以及用以驅(qū)動閘極線的移位緩存器電路的至少一方。
全文摘要
本發(fā)明在提供一種可抑制消耗電流增加的顯示裝置。其特征為具備將第1電路部(4b1)予以多個連接而成的移位緩存器電路(4a1)，該第1電路部(4b1)具有連接于負側(cè)電位HVSS側(cè)的p通道晶體管(PT1)；連接于正側(cè)電位VHDD側(cè)的p通道晶體管(PT2)；連接于p通道晶體管(PT1)的閘極與正側(cè)電位HVDD之間的p通道晶體管(PT3)；連接于p通道晶體管(PT1)的閘極，且響應(yīng)頻率信號HCLK1而導通的p通道晶體管(PT4)；以及連接于p通道晶體管(PT4)與負側(cè)電位HVSS之間，且響應(yīng)頻率信號HCLK1的反轉(zhuǎn)頻率信號的頻率信號HCLK2而導通的p通道晶體管(PT5)。
文檔編號G09G3/30GK1577021SQ20041005949
公開日2005年2月9日 申請日期2004年6月28日 優(yōu)先權(quán)日2003年6月27日
發(fā)明者佐野景一 申請人:三洋電機株式會社