專利名稱：用于發(fā)光二極管顯示屏的單元存儲(chǔ)控制器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于發(fā)光二極管(LED)顯示屏技術(shù)領(lǐng)域，特別涉及一種用于LED屏的單元存儲(chǔ)控制技術(shù)。
背景技術(shù)：
由于LED顯示屏具有色彩鮮艷、亮度高、壽命長(zhǎng)、工作穩(wěn)定可靠等優(yōu)點(diǎn)，在許多行業(yè)都得到了廣泛的應(yīng)用，如在車站、碼頭、商場(chǎng)、銀行等公共場(chǎng)所將LED顯示屏用于信息發(fā)布。
一塊LED屏存在數(shù)以百萬(wàn)計(jì)的LED，這些LED直接與驅(qū)動(dòng)芯片連接，驅(qū)動(dòng)芯片普遍采用串并轉(zhuǎn)換芯片，驅(qū)動(dòng)芯片以級(jí)聯(lián)方式聯(lián)接，如果全屏的驅(qū)動(dòng)芯片級(jí)聯(lián)成一串，數(shù)據(jù)傳輸是如此緩慢，以至無(wú)法工作。解決方法是把屏分成多個(gè)顯示單元，單元內(nèi)數(shù)據(jù)是串行傳送的，單元之間則是并行傳送的。對(duì)于室內(nèi)屏，一個(gè)顯示單元往往是幾行或幾列，對(duì)于室外屏，為了便于安裝，一般采用箱體結(jié)構(gòu)，如圖1所示，一個(gè)箱體就是一個(gè)顯示單元，單元內(nèi)的像素?cái)?shù)為p×q(p、q為8的倍數(shù))，q為行數(shù)，p為每行的像素?cái)?shù)。例如，可取32×16(共512點(diǎn))、64×40(共2560點(diǎn))等，一個(gè)LED屏一般由幾十個(gè)甚至上百個(gè)顯示單元組成。
為了實(shí)現(xiàn)正確顯示，必須將一幀圖像數(shù)據(jù)正確地分配到相應(yīng)的顯示單元內(nèi)，由于LED屏體面積大，邊長(zhǎng)小的幾米，大的十幾米甚至幾十米，數(shù)據(jù)的正確傳輸是一個(gè)難題。顯然不可能采用并行的方法，即數(shù)據(jù)同時(shí)輸送到所有顯示單元，這樣做至少存在兩個(gè)缺點(diǎn)一是接線過(guò)多不便于安裝，二是信號(hào)的扇出數(shù)巨大，負(fù)載電容大，幾乎不可能正確傳輸。數(shù)據(jù)的傳輸應(yīng)該采用串行級(jí)聯(lián)方式。

發(fā)明內(nèi)容
本實(shí)用新型的目的在于提供一種用于發(fā)光二極管顯示屏的單元存儲(chǔ)控制器。該單元存儲(chǔ)控制器利用顯示單元的定位信息，通過(guò)行、列處理電路可保證所有顯示單元能夠提取正確的數(shù)據(jù)，確保顯示圖像內(nèi)容的正確性。
設(shè)顯示單元的像素?cái)?shù)為p×q(p、q為8的倍數(shù))，q為行數(shù)，p為每行的像素?cái)?shù)，采用M×N個(gè)顯示單元組成像素?cái)?shù)為Mp×Nq的LED屏。采用坐標(biāo)編號(hào)的方式，可以對(duì)該LED屏的所有顯示單元進(jìn)行編號(hào)。若顯示單元的行坐標(biāo)和列坐標(biāo)均從0開始計(jì)數(shù)，則第一行第一列顯示單元編號(hào)為(0，0)，第一行第二列顯示單元編號(hào)為(0，1)，第一行最后一列顯示單元編號(hào)為(0，M-1)，……，最后一行第一列顯示單元編號(hào)為(N-1，0)，……，最后一行最后一列顯示單元編號(hào)為(N-1，M-1)。對(duì)于這樣的顯示單元的坐標(biāo)(i，j)，可以用兩組二進(jìn)制編碼開關(guān)分別表示行坐標(biāo)i和列坐標(biāo)j。對(duì)于M×N個(gè)顯示單元，分別需要log2M位和log2N位的兩組二進(jìn)制編碼開關(guān)，編碼開關(guān)接高電平表示‘1’，接地表示‘0’。
單元存儲(chǔ)控制器的作用之一就是保證所有顯示單元都能夠提取到正確的數(shù)據(jù)。顯示單元可以根據(jù)其坐標(biāo)來(lái)提取數(shù)據(jù)。例如，第(0，0)號(hào)顯示單元只提取第1～q行中每行第1～p個(gè)數(shù)據(jù)，第(1，1)號(hào)顯示單元只提取第q+1～2q行中每行第p+1～2p個(gè)數(shù)據(jù)，第(i，j)號(hào)顯示單元只提取第iq+1～(i+1)q行中每行第jp+1～(j+1)p個(gè)數(shù)據(jù)，依此類推。M×N個(gè)像素?cái)?shù)為p×q的顯示單元，提取數(shù)據(jù)的范圍都是q行中每行p個(gè)數(shù)據(jù)。
對(duì)于基本的顯示功能，輸入到屏體內(nèi)的單元控制驅(qū)動(dòng)器至少需要以下信號(hào)1、圖像數(shù)據(jù)(RGB)；2、行同步信號(hào)(HSYNC)和場(chǎng)同步信號(hào)(VSYNC)；3、數(shù)據(jù)時(shí)鐘信號(hào)(DCLK)和數(shù)據(jù)有效信號(hào)(DATAEN)，數(shù)據(jù)時(shí)鐘信號(hào)DCLK的上升沿對(duì)應(yīng)于數(shù)據(jù)的穩(wěn)定區(qū)，這些信號(hào)均由前端電路產(chǎn)生。
本實(shí)用新型設(shè)計(jì)的單元存儲(chǔ)控制器，包括相位校正及驅(qū)動(dòng)器、地址計(jì)數(shù)器、行處理電路、列處理電路和與門。圖像數(shù)據(jù)、數(shù)據(jù)時(shí)鐘信號(hào)、數(shù)據(jù)有效信號(hào)、場(chǎng)同步信號(hào)及行同步信號(hào)經(jīng)相位校正及驅(qū)動(dòng)器后送往后級(jí)單元存儲(chǔ)控制器，形成一種串行級(jí)聯(lián)關(guān)系。
每一電視場(chǎng)開始，場(chǎng)同步信號(hào)對(duì)地址計(jì)數(shù)器清零，地址計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘為數(shù)據(jù)時(shí)鐘信號(hào)，地址計(jì)數(shù)器的輸出接入本級(jí)單元存儲(chǔ)器。
與門的兩路輸入信號(hào)分別是行處理電路的輸出和列處理電路的輸出。與門產(chǎn)生的使能信號(hào)一路輸出到地址計(jì)數(shù)器的使能端，另一路輸出到本級(jí)單元存儲(chǔ)器。
行處理電路由行計(jì)數(shù)器、第一乘法器、第一“大于等于”比較器、第一移位寄存器組成。第一移位寄存器是q+1位寬的右移移位寄存器，其串行輸入接地，其移位時(shí)鐘信號(hào)為行同步信號(hào)，其使能信號(hào)是第一“大于等于”比較器的輸出信號(hào)，其輸出接與門的一個(gè)輸入端。每一電視場(chǎng)開始，正脈沖場(chǎng)同步信號(hào)將該移位寄存器設(shè)置成“11……110”，即最低位為‘0’，其余q位都是‘1’，并對(duì)行計(jì)數(shù)器清零。行計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘為行同步信號(hào)，行計(jì)數(shù)器的輸出接第一“大于等于”比較器的一個(gè)輸入端。第一乘法器執(zhí)行對(duì)本存儲(chǔ)控制器控制的顯示單元的行坐標(biāo)(i)乘以q，其結(jié)果輸出到第一“大于等于”比較器的另一個(gè)輸入端。
列處理電路由列計(jì)數(shù)器、第二乘法器、第二“大于等于”比較器和第二移位寄存器組成。第二移位寄存器為p+1位寬的右移移位寄存器，其串行輸入接地，其移位時(shí)鐘信號(hào)為數(shù)據(jù)時(shí)鐘信號(hào)，其使能信號(hào)是第二“大于等于”比較器的輸出信號(hào)，其輸出接與門的另一個(gè)輸入端。每一行開始，正脈沖行同步信號(hào)將該移位寄存器設(shè)置成“11……110”，即最低位為‘0’，其余p位都是‘1’，并對(duì)列計(jì)數(shù)器清零。列計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘為數(shù)據(jù)時(shí)鐘信號(hào)，列計(jì)數(shù)器的使能信號(hào)是數(shù)據(jù)有效信號(hào)，即數(shù)據(jù)有效時(shí)才計(jì)數(shù)。列計(jì)數(shù)器的輸出接第二“大于等于”比較器的一個(gè)輸入端。第二乘法器執(zhí)行對(duì)本存儲(chǔ)控制器控制的顯示單元的列坐標(biāo)(j)乘以p，其結(jié)果輸出到第二“大于等于”比較器的另一個(gè)輸入端。
以下介紹本實(shí)用新型控制器的工作原理。
以顯示單元(i，j)為例，說(shuō)明行處理電路的工作原理。如前所述，顯示單元(i，j)提取第iq+1～(i+1)q行共q行中的適當(dāng)數(shù)據(jù)。i經(jīng)第一乘法器乘以q輸出iq，如果當(dāng)前行是在第iq行之前，第一“大于等于”比較器輸出為‘0’，第一移位寄存器使能端為‘0’而不能移位，寄存器最低位保持設(shè)置時(shí)的狀態(tài)(即‘0’)；如果當(dāng)前行是第iq行(行計(jì)數(shù)器計(jì)數(shù)值為iq)，則第一“大于等于”比較器輸出為‘1’，使能第一移位寄存器，接下來(lái)的q行，即第iq+1～(i+1)q行，正脈沖行同步信號(hào)使第一移位寄存器右移q位，把設(shè)置時(shí)的q個(gè)‘1’移出，最低位變?yōu)椤?’，后續(xù)行的行同步信號(hào)使第一移位寄存器的最低位都為‘0’。當(dāng)寄存器最低位輸出為‘0’時(shí)，與門的輸出也為‘0’。由于與門的輸出接地址計(jì)數(shù)器的使能端，同時(shí)輸出作為單元存儲(chǔ)器的使能信號(hào)，當(dāng)與門的輸出為‘0’時(shí)，地址計(jì)數(shù)器停止工作并停止“寫入”單元存儲(chǔ)器，確保第iq+1～(i+1)q行以外的數(shù)據(jù)不被存儲(chǔ)。
列處理電路工作原理與行處理電路相似。顯示單元(i，j)提取適當(dāng)行中的第jp+1～(j+1)p列共p個(gè)數(shù)據(jù)。j經(jīng)第二乘法器乘以p輸出jp，如果當(dāng)前數(shù)據(jù)列序號(hào)為第jp列之前，第二“大于等于”比較器輸出為‘0’，第二移位寄存器使能端為‘0’而不能移位，寄存器最低位保持設(shè)置時(shí)的狀態(tài)(即‘0’)；如果當(dāng)前數(shù)據(jù)是第jp列(列計(jì)數(shù)器計(jì)數(shù)值為jp)，則第二“大于等于”比較器輸出為‘1’，使能第二移位寄存器，接下來(lái)的p列，即第jp+1～(j+1)p列，正脈沖數(shù)據(jù)時(shí)鐘信號(hào)使第二移位寄存器右移p位，把設(shè)置時(shí)的p個(gè)‘1’移出，最低位變?yōu)椤?’，后續(xù)列的數(shù)據(jù)時(shí)鐘信號(hào)使第二移位寄存器的最低位都為‘0’。當(dāng)?shù)诙莆患拇嫫鬏敵鰹椤?’時(shí)，與門的輸出也為‘0’。同理，確保第jp+1～(j+1)p列以外的數(shù)據(jù)不被存儲(chǔ)。
可見，當(dāng)當(dāng)前行序號(hào)和列序號(hào)屬于顯示單元(i，j)的提取范圍時(shí)，第一移位寄存器的輸出和第二移位寄存器的輸出均為‘1’，與門輸出的使能信號(hào)也為‘1’，處于存儲(chǔ)狀態(tài)。這樣，就保證了顯示單元能夠提取到正確的數(shù)據(jù)，確保顯示圖像內(nèi)容的正確性。
由于p、q有意取為8的倍數(shù)，特別是，當(dāng)p、q可以用2的冪次方表示時(shí)，實(shí)現(xiàn)乘p和乘q很簡(jiǎn)單，只需在被乘數(shù)(用二進(jìn)制表示)的低端補(bǔ)上適當(dāng)個(gè)數(shù)的‘0’即可。例如，乘16(＝24)和乘32(＝25)，分別在低端補(bǔ)4個(gè)‘0’和5個(gè)‘0’即可。因此，顯示單元的像素?cái)?shù)p×q中的p和q盡可能取為2的冪次方，便于電路上的實(shí)現(xiàn)。
與現(xiàn)有技術(shù)相比，本實(shí)用新型具有如下有益效果1、顯示單元板串行級(jí)聯(lián)，通過(guò)單元電路板上的二進(jìn)制編碼開關(guān)，可獲得顯示單元的定位信息。
2、利用顯示單元的定位信息，通過(guò)行、列處理電路可保證所有顯示單元能夠提取正確的數(shù)據(jù)，確保顯示圖像內(nèi)容的正確性。
3、對(duì)輸入的信號(hào)進(jìn)行相位校正，并輸出驅(qū)動(dòng)后續(xù)單元電路板，適用于遠(yuǎn)距離(幾十米)傳輸，顯示單元可以像積木一樣拼接成LED屏，LED屏體可以做得很大。
以下結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型給予進(jìn)一步說(shuō)明。


圖1為由大量顯示單元組成LED屏的示意圖。
圖2為實(shí)施例顯示單元的坐標(biāo)編號(hào)示意圖。
圖3為本實(shí)用新型單元存儲(chǔ)控制器實(shí)施例的電路原理圖。圖中，1為相位校正及驅(qū)動(dòng)器，2為地址計(jì)數(shù)器，3為行處理電路，4為列處理電路，5為與門，31為行計(jì)數(shù)器，32為第一乘法器，33為第一“大于等于”比較器，34為第一移位寄存器，41為第二乘法器，42為第二“大于等于”比較器，43為列計(jì)數(shù)器，44為第二移位寄存器。
具體實(shí)施方式
本實(shí)施例，取顯示單元的像素為32×16，即q取值為16，p取值為32。當(dāng)然，q、p都還可以取其他值。采用20×30＝600個(gè)顯示單元組成像素?cái)?shù)為640×480的LED屏。顯示單元的坐標(biāo)編號(hào)參見圖2。本實(shí)施例控制器的作用就是保證這600個(gè)顯示單元都能夠提取到正確的數(shù)據(jù)，顯示單元可以根據(jù)其坐標(biāo)來(lái)提取數(shù)據(jù)，即確定那些數(shù)據(jù)要“寫入”單元存儲(chǔ)器。例如，第(0，0)號(hào)顯示單元只提取第1～16行中每行第1～32個(gè)數(shù)據(jù)，第(1，1)號(hào)顯示單元只提取第17～32行中每行第33～64個(gè)數(shù)據(jù)，依此類推。第0行的20個(gè)顯示單元提取第1～16行的數(shù)據(jù)，第1行的20個(gè)顯示單元提取第17～32行的數(shù)據(jù)，第m行的20個(gè)顯示單元提取數(shù)據(jù)的行號(hào)始點(diǎn)是m×16+1，同理，第0列的30個(gè)顯示單元提取第1～32列的數(shù)據(jù)，第1列的30個(gè)顯示單元提取第33～64列的數(shù)據(jù)，第n列的30個(gè)顯示單元提取數(shù)據(jù)的列號(hào)始點(diǎn)是n×32+1。所有顯示單元提取數(shù)據(jù)的范圍都是16行中每行32個(gè)數(shù)據(jù)。
對(duì)于基本的顯示功能，輸入到屏體內(nèi)的單元控制驅(qū)動(dòng)器至少需要以下信號(hào)1、圖像數(shù)據(jù)(RGB)；2、行同步信號(hào)(HSYNC)和場(chǎng)同步信號(hào)(VSYNC)；3、數(shù)據(jù)時(shí)鐘信號(hào)(DCLK)和數(shù)據(jù)有效信號(hào)(DATAEN)，數(shù)據(jù)時(shí)鐘信號(hào)DCLK的上升沿對(duì)應(yīng)于數(shù)據(jù)的穩(wěn)定區(qū)，這些信號(hào)均由前端電路產(chǎn)生。
如圖3大虛框所示，本實(shí)施例單元存儲(chǔ)控制器包括相位校正及驅(qū)動(dòng)器1、地址計(jì)數(shù)器2、行處理電路3(見圖中上小虛框)、列處理電路4(見圖中下小虛框)和與門5。圖像數(shù)據(jù)RGB-i、數(shù)據(jù)時(shí)鐘DCLK-i、數(shù)據(jù)有效信號(hào)DATAEN-i、場(chǎng)同步信號(hào)VSYNC-i及行同步信號(hào)HSYNC-i送入相位校正及驅(qū)動(dòng)器1，輸出信號(hào)RGB-o、DCLK-o、DATAEN-o、VSYNC-o及HSYNC-o送往后級(jí)單元存儲(chǔ)控制器，形成一種串行級(jí)聯(lián)關(guān)系?！?i”表示顯示單元的輸入信號(hào)，“-o”表示顯示單元的輸出信號(hào)。
每一電視場(chǎng)開始，正脈沖場(chǎng)同步信號(hào)VSYNC-i對(duì)地址計(jì)數(shù)器2清零，地址計(jì)數(shù)器2的計(jì)數(shù)時(shí)鐘為數(shù)據(jù)時(shí)鐘信號(hào)DCLK-i，地址計(jì)數(shù)器2的輸出接入本級(jí)單元存儲(chǔ)器。
與門5的兩路輸入信號(hào)分別是行處理電路3的輸出和列處理電路4的輸出。與門5產(chǎn)生的使能信號(hào)en一路輸出到地址計(jì)數(shù)器2的使能端，另一路輸出到本級(jí)單元存儲(chǔ)器。
行處理電路3由行計(jì)數(shù)器31、第一乘法器32、第一“大于等于”比較器33、第一移位寄存器34組成。第一移位寄存器34是17位寬的右移移位寄存器，其串行輸入SI1接地，其移位時(shí)鐘信號(hào)為行同步信號(hào)HSYNC-i，其使能信號(hào)是第一“大于等于”比較器33的輸出信號(hào)，其輸出接與門5的一個(gè)輸入端。每一電視場(chǎng)開始，正脈沖場(chǎng)同步信號(hào)VSYNC-i將該移位寄存器34設(shè)置成“11……110”，即最低位SO1為‘0’，其余16位都是‘1’，并對(duì)行計(jì)數(shù)器31清零。行計(jì)數(shù)器31的計(jì)數(shù)時(shí)鐘為行同步信號(hào)HSYNC-i，行計(jì)數(shù)器31的輸出接第一“大于等于”比較器33的一個(gè)輸入端。第一乘法器32執(zhí)行對(duì)本存儲(chǔ)控制器控制的顯示單元的行坐標(biāo)i乘以16，其結(jié)果輸出到第一“大于等于”比較器33的另一個(gè)輸入端。
列處理電路4由列計(jì)數(shù)器43、第二乘法器41、第二“大于等于”比較器42和第二移位寄存器44組成。第二移位寄存器44為33位寬的右移移位寄存器，其串行輸入SI2接地，其移位時(shí)鐘信號(hào)為數(shù)據(jù)時(shí)鐘信號(hào)DCLK-i，其使能信號(hào)是第二“大于等于”比較器42的輸出信號(hào)，其輸出接與門5的另一個(gè)輸入端。每一行開始，正脈沖行同步信號(hào)HSYNC-i將該移位寄存器44設(shè)置成“11……110”，即最低位SO2為‘0’，其余32位都是‘1’，并對(duì)列計(jì)數(shù)器43清零。列計(jì)數(shù)器43的計(jì)數(shù)時(shí)鐘為數(shù)據(jù)時(shí)鐘信號(hào)DCLK-i，列計(jì)數(shù)器43的使能信號(hào)是數(shù)據(jù)有效信號(hào)DATAEN-i，即數(shù)據(jù)有效時(shí)才計(jì)數(shù)。列計(jì)數(shù)器43的輸出接第二“大于等于”比較器42的一個(gè)輸入端。第二乘法器41執(zhí)行對(duì)本存儲(chǔ)控制器控制的顯示單元的列坐標(biāo)j乘以32，其結(jié)果輸出到第二“大于等于”比較器42的另一個(gè)輸入端。
以下介紹本實(shí)施例控制器的工作原理。
以顯示單元(i，j)為例，說(shuō)明行處理電路3的工作原理。如前所述，顯示單元(i，j)提取第16i+1～16(i+1)行共16行中的適當(dāng)數(shù)據(jù)。i經(jīng)第一乘法器32乘以16輸出16i，如果當(dāng)前行是在第16i行之前，第一“大于等于”比較器33輸出為‘0’，第一移位寄存器34使能端為‘0’而不能移位，寄存器34最低位SO1保持設(shè)置時(shí)的狀態(tài)(即‘0’)；如果當(dāng)前行是第16i行(行計(jì)數(shù)器31計(jì)數(shù)值為16i)，則第一“大于等于”比較器33輸出為‘1’，使能第一移位寄存器34，接下來(lái)的16行，即第16i+1～16(i+1)行，正脈沖行同步信號(hào)HSYNC-i使第一移位寄存器34右移16位，把設(shè)置時(shí)的16個(gè)‘1’移出，最低位SO1變?yōu)椤?’，后續(xù)行的正脈沖行同步信號(hào)使第一移位寄存器34的最低位SO1都為‘0’。當(dāng)寄存器34最低位SO1輸出為‘0’時(shí)，與門5的輸出也為‘0’。由于與門5的輸出接地址計(jì)數(shù)器2的使能端，同時(shí)輸出作為單元存儲(chǔ)器的使能信號(hào)，當(dāng)與門5的輸出為‘0’時(shí)，地址計(jì)數(shù)器2停止工作并停止“寫入”單元存儲(chǔ)器，確保第16i+1～16(i+1)行以外的數(shù)據(jù)不被存儲(chǔ)。
列處理電路4工作原理與行處理電路3相似。顯示單元(i，j)提取適當(dāng)行中的第32j+1～32(j+1)列共32個(gè)數(shù)據(jù)。j經(jīng)第二乘法器41乘以32輸出32j，如果當(dāng)前數(shù)據(jù)列序號(hào)為第32j列之前，第二“大于等于”比較器42輸出為‘0’，第二移位寄存器44使能端為‘0’而不能移位，寄存器44最低位SO2保持設(shè)置時(shí)的狀態(tài)(即‘0’)；如果當(dāng)前數(shù)據(jù)是第32j列(列計(jì)數(shù)器43計(jì)數(shù)值為32j)，則第二“大于等于”比較器42輸出為‘1’，使能第二移位寄存器44，接下來(lái)的32列，即第32j+1～32(j+1)列，正脈沖數(shù)據(jù)時(shí)鐘信號(hào)DCLK-i使第二移位寄存器44右移32位，把設(shè)置時(shí)的32個(gè)‘1’移出，最低位SO2變?yōu)椤?’，后續(xù)列的正脈沖數(shù)據(jù)時(shí)鐘信號(hào)使第二移位寄存器44的最低位SO2都為‘0’。當(dāng)?shù)诙莆患拇嫫?4輸出為‘0’時(shí)，與門5的輸出也為‘0’。同理，確保第32j+1～32(j+1)列以外的數(shù)據(jù)不被存儲(chǔ)。
乘法器實(shí)現(xiàn)乘16和乘32很簡(jiǎn)單，只需在被乘數(shù)(用二進(jìn)制表示)的低端分別補(bǔ)上4個(gè)‘0’和5個(gè)‘0’即可。
綜上，行處理電路3和列處理電路4的輸出經(jīng)與門5實(shí)現(xiàn)“與”邏輯產(chǎn)生en信號(hào)，控制地址計(jì)數(shù)器2和單元存儲(chǔ)器的使能。當(dāng)當(dāng)前行序號(hào)和列序號(hào)屬于顯示單元(i，j)的提取范圍時(shí)，第一移位寄存器34的輸出和第二移位寄存器44的輸出均為‘1’，與門5輸出的使能信號(hào)en也為‘1’，處于存儲(chǔ)狀態(tài)。這樣，就保證了顯示單元能夠提取到正確的數(shù)據(jù)，確保顯示圖像內(nèi)容的正確性。
本實(shí)施例只為舉例說(shuō)明本實(shí)用新型技術(shù)方案，不應(yīng)理解為對(duì)本實(shí)用新型的限制?；诒景l(fā)明創(chuàng)造思路所做的所有修改，如顯示單元選用其他像素值(如16×8、64×40等)等，都應(yīng)屬于本實(shí)用新型的保護(hù)范圍。
權(quán)利要求1.一種用于發(fā)光二極管顯示屏的單元存儲(chǔ)控制器，每個(gè)顯示單元的行數(shù)為q，每行的像素?cái)?shù)為p，其特征在于所述單元存儲(chǔ)控制器包括相位校正及驅(qū)動(dòng)器(1)、地址計(jì)數(shù)器(2)、行處理電路(3)、列處理電路(4)和與門(5)；圖像數(shù)據(jù)、數(shù)據(jù)時(shí)鐘信號(hào)、數(shù)據(jù)有效信號(hào)、場(chǎng)同步信號(hào)及行同步信號(hào)經(jīng)相位校正及驅(qū)動(dòng)器(1)后送往后級(jí)單元存儲(chǔ)控制器，形成一種串行級(jí)聯(lián)關(guān)系；每一電視場(chǎng)開始，正脈沖場(chǎng)同步信號(hào)對(duì)地址計(jì)數(shù)器(2)清零，地址計(jì)數(shù)器(2)的計(jì)數(shù)時(shí)鐘為數(shù)據(jù)時(shí)鐘信號(hào)，地址計(jì)數(shù)器(2)的輸出接入本級(jí)單元存儲(chǔ)器；與門(5)的兩路輸入信號(hào)分別是行處理電路(3)的輸出和列處理電路(4)的輸出，與門(5)產(chǎn)生的使能信號(hào)一路輸出到地址計(jì)數(shù)器(2)的使能端，另一路輸出到本級(jí)單元存儲(chǔ)器；行處理電路(3)由行計(jì)數(shù)器(31)、第一乘法器(32)、第一“大于等于”比較器(33)、第一移位寄存器(34)組成；第一移位寄存器(34)是17位寬的右移移位寄存器，其串行輸入接地，其移位時(shí)鐘信號(hào)為行同步信號(hào)，其使能信號(hào)是第一“大于等于”比較器(33)的輸出信號(hào)，其輸出接與門(5)的一個(gè)輸入端；每一電視場(chǎng)開始，正脈沖場(chǎng)同步信號(hào)將該移位寄存器(34)設(shè)置成“11……110”，并對(duì)行計(jì)數(shù)器(31)清零；行計(jì)數(shù)器(31)的計(jì)數(shù)時(shí)鐘為行同步信號(hào)，行計(jì)數(shù)器(31)的輸出接第一“大于等于”比較器(33)的一個(gè)輸入端；第一乘法器(32)執(zhí)行對(duì)本存儲(chǔ)控制器控制的顯示單元的行坐標(biāo)i乘以16，其結(jié)果輸出到第一“大于等于”比較器(33)的另一個(gè)輸入端；列處理電路(4)由列計(jì)數(shù)器(43)、第二乘法器(41)、第二“大于等于”比較器(42)和第二移位寄存器(44)組成；第二移位寄存器(44)為33位寬的右移移位寄存器，其串行輸入接地，其移位時(shí)鐘信號(hào)為數(shù)據(jù)時(shí)鐘信號(hào)，其使能信號(hào)是第二“大于等于”比較器(42)的輸出信號(hào)，其輸出接與門(5)的另一個(gè)輸入端；每一行開始，正脈沖行同步信號(hào)將該移位寄存器(44)設(shè)置成“11……110”，并對(duì)列計(jì)數(shù)器(43)清零；列計(jì)數(shù)器(43)的計(jì)數(shù)時(shí)鐘為數(shù)據(jù)時(shí)鐘信號(hào)，列計(jì)數(shù)器(43)的使能信號(hào)是數(shù)據(jù)有效信號(hào)，列計(jì)數(shù)器(43)的輸出接第二“大于等于”比較器(42)的一個(gè)輸入端；第二乘法器(41)執(zhí)行對(duì)本存儲(chǔ)控制器控制的顯示單元的列坐標(biāo)j乘以32，其結(jié)果輸出到第二“大于等于”比較器(42)的另一個(gè)輸入端。
2.根據(jù)權(quán)利要求1所述的單元存儲(chǔ)控制器，其特征在于所述p取值為16，q取值為8。
3.根據(jù)權(quán)利要求1所述的單元存儲(chǔ)控制器，其特征在于所述p取值為32，q取值為16。
4.根據(jù)權(quán)利要求1所述的單元存儲(chǔ)控制器，其特征在于所述p取值為64，q取值為40。
專利摘要本實(shí)用新型公開了一種用于發(fā)光二極管顯示屏的單元存儲(chǔ)控制器，包括相位校正及驅(qū)動(dòng)器、地址計(jì)數(shù)器、行處理電路、列處理電路和與門。行處理電路和列處理電路的輸出經(jīng)與門實(shí)現(xiàn)“與”邏輯產(chǎn)生使能信號(hào)，控制地址計(jì)數(shù)器和單元存儲(chǔ)器的使能。本實(shí)用新型的優(yōu)勢(shì)在于；顯示單元串行級(jí)聯(lián)，通過(guò)單元電路板上的二進(jìn)制編碼開關(guān)，可獲得顯示單元的定位信息，保證所有顯示單元能夠提取正確的數(shù)據(jù)，確保顯示圖像內(nèi)容的正確性。對(duì)輸入的信號(hào)進(jìn)行相位校正，并輸出驅(qū)動(dòng)后續(xù)單元電路板，適用于遠(yuǎn)距離(幾十米)傳輸，顯示單元可以像積木一樣拼接成LED屏，LED屏體可以做得很大。
文檔編號(hào)G09G3/32GK2750409SQ20042008471
公開日2006年1月4日 申請(qǐng)日期2004年8月5日 優(yōu)先權(quán)日2004年8月5日
發(fā)明者梁寧 申請(qǐng)人:康佳集團(tuán)股份有限公司