專利名稱：視頻信號處理電路和視頻信號處理電路控制方法以及集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及處理顯示屏上顯示的視頻信號的視頻信號處理電路、控制視頻信號處理電路的視頻信號處理電路控制方法以及集成電路。
背景技術(shù)：
用于便攜電話等的液晶顯示器，使用對視頻信號作數(shù)字信號處理的視頻處理電路，以顯示視頻信號(參考例如日本國專利公開2000-330520號公報)。圖4示出便攜電話中使用的已有視頻處理電路13。
視頻處理電路13由鎖存電路3和GRAM(Graphics Random Access Memory圖形隨機存取存儲器)2組成。GRAM2是存儲顯示屏8上顯示的1幅畫面份額的像素數(shù)據(jù)的可寫入存儲器，該可寫入存儲器與輸入的存儲時鐘信號12同步地寫入構(gòu)成顯示屏8的1個像素所對應(yīng)的像素數(shù)據(jù)。
鎖存電路3是從GRAM2讀出顯示屏8顯示的1掃描行份額的像素數(shù)據(jù)，并加以存儲的電路。
接著，說明這種已有視頻處理電路13的運作。
在鎖存電路3中，輸入數(shù)據(jù)鎖存信號10。在GRAM2中，輸入顯示讀控制信號9、存儲時鐘信號12。
圖5示出視頻處理電路13的這些各種驅(qū)動信號和控制信號的時序圖。
圖5的時序圖中，將圖4的顯示讀控制信號9表示為顯示讀控制信號52，將圖4的數(shù)據(jù)鎖存信號10表示為數(shù)據(jù)鎖存信號52，將圖4的存儲時鐘信號12表示為存儲時鐘信號53。而且，圖5中，顯示數(shù)據(jù)54和顯示數(shù)據(jù)55是與構(gòu)成GRAM2的存儲元件的二進制位(下文簡稱為位)對應(yīng)的、從GRAM2輸出的數(shù)據(jù)，顯示數(shù)據(jù)54是將構(gòu)成GRAM2的存儲元件的位設(shè)定成H狀態(tài)至L狀態(tài)時該位所對應(yīng)的GRAM2的輸出數(shù)據(jù)，顯示數(shù)據(jù)55是將構(gòu)成GRAM2的存儲元件的位設(shè)定成L狀態(tài)至H狀態(tài)時，該位所對應(yīng)的GRAM2的輸出數(shù)據(jù)。這里，在構(gòu)成GRAM2的存儲元件的各位分別存儲1位應(yīng)顯示的像素數(shù)據(jù)。
顯示讀控制信號51是能取得表示放電期的H(高)狀態(tài)和表示存儲數(shù)據(jù)更新期的L(低)狀態(tài)的控制信號。輸入到GRAM2的顯示讀控制信號51為H狀態(tài)時(即放電期時)，不拘與該數(shù)據(jù)對應(yīng)的構(gòu)成GRAM2的存儲元件的位是L狀態(tài)還是H狀態(tài)，從GRAM2輸出的顯示數(shù)據(jù)全部均為L狀態(tài)。輸入到GRAM2的顯示讀控制信號51為L狀態(tài)時(即數(shù)據(jù)更新期時)，鎖存電路3從GRAM2讀入1掃描行份額的像素數(shù)據(jù)，并加以存儲。
但是，在存儲數(shù)據(jù)更新期的期間，一旦將GRAM2輸出的顯示數(shù)據(jù)設(shè)定成H狀態(tài)，就即使構(gòu)成GRAM2的存儲元件的位為任何值，也在該存儲數(shù)據(jù)更新期的期間保持H狀態(tài)連續(xù)。而且，顯示讀控制信號51為H狀態(tài)時(即放電期時)，GRAM2輸出的顯示數(shù)據(jù)能首先返回L狀態(tài)。也就是說，只要顯示讀控制信號51為H狀態(tài)，即使不在GRAM2的存儲元件位寫入L狀態(tài)，GRAM2輸出的顯示數(shù)據(jù)也為L狀態(tài)。GRAM2輸出的顯示數(shù)據(jù)，具有這種特性。
在鎖存電路3中輸入數(shù)據(jù)鎖存信號52時，鎖存電路3在該數(shù)據(jù)鎖存信號52的下降沿確定構(gòu)成鎖存電路3的各存儲元件的各位的值。
將存儲時鐘信號53輸入到GRAM2。在存儲時鐘信號53的下降沿的定時，對GRAM2寫入像素數(shù)據(jù)。這樣，與存儲時鐘信號53同步地進行對GRAM2的像素數(shù)據(jù)寫入。
于是，將對GRAM2的像素數(shù)據(jù)寫入與從GRAM2往鎖存電路3的1掃描行份額的像素數(shù)據(jù)的讀出，當作獨立的操作進行。
歸納并說明以上的運作如下。
即，在顯示讀控制信號51為H狀態(tài)的期間，從GRAM2輸出的數(shù)據(jù)為L狀態(tài)。然后，將存儲時鐘信號輸入到GRAM2時，在存儲時鐘信號的下降沿的定時將像素數(shù)據(jù)寫入GRAM2。
顯示讀控制信號51從H狀態(tài)變成L狀態(tài)時，即顯示讀控制信號51為存儲數(shù)據(jù)更新期時，鎖存電路3讀出GRAM2存儲的1掃描行份額的像素數(shù)據(jù)，并存儲到構(gòu)成鎖存電路3的各存儲元件中。
然后，將數(shù)據(jù)鎖存信號52輸入到鎖存電路3時，鎖存電路3按數(shù)據(jù)鎖存信號52的下降沿確定讀入并存儲到存儲元件的1掃描行份額的像素數(shù)據(jù)。
例如GRAM2輸出的顯示數(shù)據(jù)如顯示數(shù)據(jù)54等那樣，從H狀態(tài)更新為L狀態(tài)時，鎖存電路3在數(shù)據(jù)鎖存信號52的下降沿將鎖存電路3的相應(yīng)存儲元件設(shè)定成L狀態(tài)。
反之，GRAM2輸出的顯示數(shù)據(jù)如顯示數(shù)據(jù)55等那樣，從L狀態(tài)更新為H狀態(tài)時，鎖存電路3在數(shù)據(jù)鎖存信號52的下降沿將鎖存電路3的相應(yīng)存儲元件設(shè)定成H狀態(tài)。
圖6示出視頻處理電路13中各種驅(qū)動信號和控制信號的、與圖5不同的時序圖。
圖6的時序圖中，將圖4的顯示讀控制信號9表示為顯示讀控制信號56，將圖4的數(shù)據(jù)鎖存信號10表示為數(shù)據(jù)鎖存信號57，將圖4的存儲時鐘信號12表示為存儲時鐘信號58。而且，圖6中，顯示數(shù)據(jù)59和顯示數(shù)據(jù)60分別是構(gòu)成GRAM2的存儲元件的位所對應(yīng)的GRAM2的輸出數(shù)據(jù)，將與顯示數(shù)據(jù)59對應(yīng)的GRAM2的存儲元件位設(shè)定成H狀態(tài)至L狀態(tài)，將與顯示數(shù)據(jù)60對應(yīng)的GRAM2的存儲元件位設(shè)定成L狀態(tài)至H狀態(tài)。
已有技術(shù)的圖5中說明的時序圖與圖6的時序圖的不同點是圖6的時序圖在顯示讀控制信號56為L的狀態(tài)時(即存儲數(shù)據(jù)更新期時)輸入存儲時鐘信號58。
又，由輸入數(shù)據(jù)鎖存信號57后數(shù)據(jù)鎖存信號57下降的時間點確定的水平掃描行的像素數(shù)據(jù)所對應(yīng)的像素中，包含在輸入存儲時鐘信號58后存儲時鐘信號58下降的時間點寫入到GRAM2的像素數(shù)據(jù)所對應(yīng)的像素。即，由鎖存電路3讀出與GRAM2中寫入的像素數(shù)據(jù)所對應(yīng)的像素相同的像素所對應(yīng)的像素數(shù)據(jù)。
圖8示出這種狀況。鎖存電路3與數(shù)據(jù)鎖存信號57同步地讀出GRAM2的存儲元件72中存儲的像素數(shù)據(jù)，并將讀出的像素數(shù)據(jù)存儲到鎖存電路3具有的存儲元件75。另一方面，與存儲時鐘信號58同步地將像素數(shù)據(jù)寫入到GRAM2的存儲元件71中存儲元件73的部分。因此，存儲元件73的部分與存儲時鐘信號58同步地寫入像素數(shù)據(jù)，同時還在數(shù)據(jù)鎖存信號57的下降定時上讀出像素數(shù)據(jù)，從而發(fā)生競爭。
這種情況下，首先，在顯示讀控制信號56為H狀態(tài)時(即數(shù)據(jù)寫入期時)，不管構(gòu)成GRAM2的存儲元件位是寫入L狀態(tài)還是寫入H狀態(tài)，該位所對應(yīng)的顯示數(shù)據(jù)全部均為L狀態(tài)，但鎖存電路3中構(gòu)成鎖存電路3的存儲元件保持以前的數(shù)據(jù)值連續(xù)。
然后，在顯示讀控制信號56為L狀態(tài)時(即存儲數(shù)據(jù)更新期時)，鎖存電路3讀出構(gòu)成GRAM2的存儲元件中存儲的像素數(shù)據(jù)。
在顯示讀控制信號56為存儲數(shù)據(jù)更新期時，輸入存儲時鐘信號58，并且在存儲時鐘信號58的下降定時將像素數(shù)據(jù)寫入GRAM2。這里，設(shè)顯示數(shù)據(jù)59在輸入存儲時鐘信號58前，將其對應(yīng)的構(gòu)成GRAM2的存儲元件位設(shè)定成H狀態(tài)。然后，在輸入存儲時鐘信號58的定時，對與顯示數(shù)據(jù)59對應(yīng)的構(gòu)成GRAM2的存儲元件位寫入L狀態(tài)。
這種情況下，輸入存儲時鐘信號58前，GRAM2輸出的顯示數(shù)據(jù)59在存儲數(shù)據(jù)更新期中輸出以前的數(shù)據(jù)值，即輸出H狀態(tài)。然后，輸入存儲時鐘信號58，在時鐘信號58下降的定時，對GRAM2的與顯示數(shù)據(jù)59對應(yīng)的存儲元件位進行寫入。設(shè)作為與顯示數(shù)據(jù)59對應(yīng)的位，寫入L狀態(tài)。
然而，如已有技術(shù)中所說明，在存儲數(shù)據(jù)更新期中，一旦將GRAM2輸出的顯示數(shù)據(jù)59設(shè)定成H狀態(tài)，就即使構(gòu)成GRAM2的存儲元件的位為任何值，也保持H狀態(tài)連續(xù)。而且，GRAM2輸出的顯示數(shù)據(jù)59在顯示讀控制信號56為H狀態(tài)時(即放電期時)，不管與顯示數(shù)據(jù)59對應(yīng)的構(gòu)成GRAM2的存儲元件位是H狀態(tài)還是L狀態(tài)，顯示數(shù)據(jù)59全部均為L狀態(tài)。GRAM2輸出的顯示數(shù)據(jù)具有這種特性。
因此，由于在存儲器數(shù)據(jù)更新期暫將GRAM2輸出的顯示數(shù)據(jù)59設(shè)定成H狀態(tài)，即使對GRAM2的與顯示數(shù)據(jù)59對應(yīng)的位寫入L狀態(tài)，也在該存儲數(shù)據(jù)更新期保持H狀態(tài)不變。
關(guān)于顯示數(shù)據(jù)60，在輸入存儲時鐘信號58前已設(shè)定成L狀態(tài)，而輸入存儲時鐘信號58，在其下降沿與GRAM2中寫入的像素數(shù)據(jù)對應(yīng)地寫入H狀態(tài)。這時，對GRAM2寫入像素數(shù)據(jù)，則GRAM2輸出H狀態(tài)作為顯示數(shù)據(jù)60。
接著，對鎖存電路3輸入數(shù)據(jù)鎖存信號57時，鎖存電路3按數(shù)據(jù)鎖存信號57的下降沿確定構(gòu)成鎖存電路3的存儲元件的各位。
鎖存電路3根據(jù)數(shù)據(jù)鎖存信號57確定構(gòu)成鎖存電路3的存儲元件的各位時，顯示數(shù)據(jù)59在存儲數(shù)據(jù)更新期保持H狀態(tài)不變，因而不管與顯示數(shù)據(jù)59對應(yīng)的構(gòu)成GRAM2的存儲元件位形成L狀態(tài)，鎖存電路3中與顯示數(shù)據(jù)59對應(yīng)的存儲元件位仍原樣確定為H狀態(tài)。即，不顧與顯示數(shù)據(jù)59對應(yīng)的構(gòu)成GRAM2的存儲元件位是L狀態(tài)，仍將與顯示數(shù)據(jù)59對應(yīng)的鎖存電路3的存儲元件位確定為H狀態(tài)，使GRAM2和鎖存電路3中相同像素的相同位的值產(chǎn)生偏差。
因此，在顯示讀控制信號56為L狀態(tài)(即數(shù)據(jù)更新期)的期間輸入存儲時鐘信號58，而且在輸入該存儲時鐘信號58后存儲時鐘信號58下降的時間點寫入GRAM2的像素數(shù)據(jù)所對應(yīng)的像素被包含在由輸入數(shù)據(jù)鎖存信號57后數(shù)據(jù)鎖存信號57下降的時間點確定的水平掃描行的像素數(shù)據(jù)所對應(yīng)的像素中時，產(chǎn)生顯示異常。
也就是說，對GRAM2的像素數(shù)據(jù)寫入與從GRAM2往鎖存電路3的水平掃描行份額的像素數(shù)據(jù)讀出競爭時，產(chǎn)生顯示異常。
上文中，設(shè)GRAM2輸出的顯示數(shù)據(jù)具有下列特性進行了說明。即，在存儲數(shù)據(jù)更新期中，一旦將GRAM2輸出的顯示數(shù)據(jù)設(shè)定為H狀態(tài)，就即使GRAM2存儲的像素數(shù)據(jù)為任何值，也保持H狀態(tài)連續(xù)。而且，顯示讀控制信號56為H狀態(tài)(即放電期)后，GRAM2輸出的顯示數(shù)據(jù)能首先返回L狀態(tài)。
然而，在存儲數(shù)據(jù)更新期中，雖然暫將GRAM2輸出的顯示數(shù)據(jù)設(shè)定為H狀態(tài)，卻仍將GRAM2存儲的像素數(shù)據(jù)的值設(shè)定成L狀態(tài)的情況下，具有能將GRAM2輸出的顯示數(shù)據(jù)重新設(shè)定成L狀態(tài)的特性時，也會產(chǎn)生與上文所述相同的問題。
即，圖7示出視頻處理電路13中各種驅(qū)動信號和控制信號的、與圖6不同的時序圖。這時，與上文所述不同，GRAM2輸出的顯示數(shù)據(jù)具有的特性為在存儲數(shù)據(jù)更新期中，即使暫將GRAM2輸出的顯示數(shù)據(jù)設(shè)定為H狀態(tài)，也將該顯示數(shù)據(jù)所對應(yīng)的構(gòu)成GRAM的存儲元件位存儲的像素數(shù)據(jù)的值設(shè)定成L狀態(tài)時，能重新將GRAM2輸出的顯示數(shù)據(jù)設(shè)定成L狀態(tài)。
圖7的時序圖中，將圖4的顯示讀控制信號9表示為顯示讀控制信號61，將圖4的數(shù)據(jù)鎖存信號10表示為數(shù)據(jù)鎖存信號62，將圖4的存儲時鐘信號12表示為存儲時鐘信號63。圖7中，顯示數(shù)據(jù)64和顯示數(shù)據(jù)65分別是GRAM2中存儲的像素數(shù)據(jù)位所對應(yīng)的從GRAM2輸出的輸出數(shù)據(jù)，顯示數(shù)據(jù)64是將相應(yīng)的位設(shè)定成H狀態(tài)至L狀態(tài)時從GRAM2輸出的輸出數(shù)據(jù)，顯示數(shù)據(jù)65是將相應(yīng)的位設(shè)定成L狀態(tài)至H狀態(tài)時從GRAM2輸出的輸出數(shù)據(jù)。
這時，顯示讀控制信號61為H狀態(tài)時(即放電期時)，顯示數(shù)據(jù)全部均為L狀態(tài)，構(gòu)成鎖存電路3的存儲元件的各位為保持以前的數(shù)據(jù)值的狀態(tài)。
顯示讀控制信號61為L狀態(tài)時(即存儲數(shù)據(jù)更新期時)，鎖存電路3從GRAM2讀出1掃描行份額的像素數(shù)據(jù)，并加以存儲。
然而，從圖7可知，在存儲數(shù)據(jù)更新期同時輸入數(shù)據(jù)鎖存信號62和存儲時鐘信號63。即，同時產(chǎn)生對GRAM2的像素數(shù)據(jù)寫入和對鎖存電路3的包含該像素數(shù)據(jù)的1掃描行份額的像素數(shù)據(jù)讀出。
這種情況下，弄不清作為顯示數(shù)據(jù)64和顯示數(shù)據(jù)65在數(shù)據(jù)鎖存電路3讀出的數(shù)據(jù)等于何值。
這樣，上述任一情況都存在對GRAM2的圖像數(shù)據(jù)寫入與包含該圖像數(shù)據(jù)所對應(yīng)的像素的掃描行份額像素數(shù)據(jù)的讀出競爭時發(fā)生顯示異常的課題。
發(fā)明內(nèi)容
本發(fā)明考慮上述課題，其目的在于提供一種視頻處理電路、視頻處理電路控制方法和集成電路，即使對GRAM2的圖像數(shù)據(jù)寫入與包含該圖像數(shù)據(jù)所對應(yīng)的像素的掃描行份額像素數(shù)據(jù)的讀出競爭時，也不發(fā)生顯示異常。
為了解決上述課題，第1本發(fā)明的視頻信號處理電路，具有存儲至少顯示屏份額的作為與所述顯示屏的像素對應(yīng)的數(shù)據(jù)的像素數(shù)據(jù)，并且與存儲時鐘信號同步地寫入所述像素數(shù)據(jù)的GRAM；從所述GRAM讀出所述顯示屏的掃描行份額的與各像素對應(yīng)的像素數(shù)據(jù)，并加以存儲的鎖存電路；以及控制手段，在所述顯示屏顯示所述鎖存電路存儲的所述掃描行份額的、與各像素對應(yīng)的像素數(shù)據(jù)，在對所述GRAM的所述像素數(shù)據(jù)的寫入與從所述GRAM往所述鎖存電路的所述掃描行份額的與各像素對應(yīng)的像素數(shù)據(jù)的讀出競爭時，所述控制手段進行控制，使得所述掃描行份額的、與各像素對應(yīng)的像素數(shù)據(jù)的讀出延遲，以便再次進行從所述GRAM往所述鎖存電路的所述掃描行份額的、與各像素對應(yīng)的像素數(shù)據(jù)的讀出。
第2本發(fā)明是第1本發(fā)明的視頻信號處理電路，其中所述控制手段具有延遲手段，該延遲手段在發(fā)生競爭時，使顯示讀控制信號和數(shù)據(jù)鎖存信號延遲所述延遲時間，以便在供給與所述GRAM的所述像素數(shù)據(jù)的寫入對應(yīng)的所述存儲時鐘信號的時間點后、供給該存儲時鐘信號的下一存儲時鐘信號前的期間，所述鎖存電路讀出所述掃描行份額的、與各像素對應(yīng)的像素數(shù)據(jù)。
第3本發(fā)明是第2本發(fā)明的視頻信號處理電路，其中能可變地調(diào)整所述延遲時間。
第4本發(fā)明是第1本發(fā)明的視頻信號處理電路，其中所述控制手段具有監(jiān)視手段，該監(jiān)視手段監(jiān)視對所述GRAM的所述像素數(shù)據(jù)的寫入，與從所述GRAM往所述鎖存電路的所述掃描行份額的、與各像素對應(yīng)的像素數(shù)據(jù)的讀出是否競爭。
第5本發(fā)明是第4本發(fā)明的視頻信號處理電路，其中所述控制手段具有延遲手段，該控制手段根據(jù)所述監(jiān)視手段的監(jiān)視結(jié)果進行控制，使得所述掃描行份額的、與各像素對應(yīng)的像素數(shù)據(jù)的讀出延遲，以便再次進行從所述GRAM往所述鎖存電路的所述掃描行份額的、與各像素對應(yīng)的像素數(shù)據(jù)的讀出。
第6本發(fā)明是第1本發(fā)明的視頻信號處理電路，其中在從所述GRAM往所述鎖存電路讀出所述掃描行份額的、與各像素對應(yīng)的像素數(shù)據(jù)，且不發(fā)生競爭時的存儲數(shù)據(jù)更新期中，進行多次對所述GRAM的所述像素數(shù)據(jù)寫入的情況下發(fā)生所述競爭時，所述控制手段進行控制，使得所述像素數(shù)據(jù)的寫入期與其下一像素數(shù)據(jù)的寫入期之間所述掃描行份額的各像素所對應(yīng)的像素數(shù)據(jù)的讀出延遲，以便在不發(fā)生所述競爭時的存儲數(shù)據(jù)更新期，再次進行多次從所述GRAM往所述鎖存電路的所述掃描行份額的、與各像素對應(yīng)的像素數(shù)據(jù)的讀出。
第7本發(fā)明是一種視頻信號處理電路控制方法，視頻信號處理電路具有存儲至少顯示屏份額的作為與所述顯示屏的像素對應(yīng)的數(shù)據(jù)的像素數(shù)據(jù)，并且與存儲時鐘信號同步地寫入所述像素數(shù)據(jù)的GRAM；從所述GRAM讀出所述顯示屏的掃描行份額的與各像素對應(yīng)的像素數(shù)據(jù)，并加以存儲的鎖存電路；以及控制手段，所述視頻信號處理電路控制方法具有以下步驟在對所述GRAM的所述像素數(shù)據(jù)的寫入與從所述GRAM往所述鎖存電路的所述掃描行份額的與各像素對應(yīng)的像素數(shù)據(jù)的讀出競爭時，所述控制手段進行控制，使得所述掃描行份額的、與各像素對應(yīng)的像素數(shù)據(jù)的讀出延遲。
第8本發(fā)明是一種集成電路，其中編入如第1本發(fā)明所述的視頻信號處理電路。
圖1是示出本發(fā)明實施方式1和實施方式2的視頻處理電路的組成的圖。
圖2是示出本發(fā)明實施方式1的視頻處理電路的各種驅(qū)動信號和控制信號的時序圖的圖。
圖3是示出本發(fā)明實施方式2的視頻處理電路的各種驅(qū)動信號和控制信號的時序圖的圖。
圖4是示出已有視頻處理電路的組成的圖。
圖5是示出已有視頻處理電路的各種驅(qū)動信號和控制信號的時序圖的圖。
圖6是示出已有視頻處理電路中發(fā)生競爭時的各種驅(qū)動信號和控制信號的時序圖的圖。
圖7是示出已有視頻處理電路中發(fā)生競爭時的各種驅(qū)動信號和控制信號的時序圖的圖。
圖8是示出發(fā)生競爭時的GRAM2和鎖存電路3的存儲元件的狀態(tài)的圖。
圖9是示出本發(fā)明實施方式3的視頻處理電路的各種驅(qū)動信號和控制信號的時序圖的圖。
附圖中，1是視頻處理電路，2是GRAM，3是鎖存電路，4是鎖存電路控制手段，5是“或”電路，6是“或”電路，7是主重試延遲電路，8是顯示屏，9是顯示讀控制信號，9a是主重試用的顯示讀控制信號，9b是顯示讀控制信號，10是數(shù)據(jù)鎖存信號，10a是主重試用的數(shù)據(jù)鎖存信號，10b是數(shù)據(jù)鎖存信號，91是延遲時間存儲器，92是監(jiān)視電路，93是驅(qū)動器IC。
具體實施例方式
下面，參照
本發(fā)明實施方式。
實施方式1圖1示出實施方式1的視頻處理電路1。實施方式1的視頻處理電路1用于便攜電話等。
視頻處理電路1由鎖存電路3、GRAM(Graphics Random Access Memory圖形隨機存取存儲器)2和控制手段4組成。GRAM2是存儲顯示屏8上顯示的1幅畫面份額的像素數(shù)據(jù)的可寫入存儲器，該可寫入存儲器與輸入的存儲時鐘信號12同步地寫入與構(gòu)成顯示屏8的1個像素對應(yīng)的像素數(shù)據(jù)。
鎖存電路3是從GRAM2讀出顯示屏8顯示的1掃描行份額的像素數(shù)據(jù)，并加以存儲的電路。
控制手段4是對GRAM2的像素數(shù)據(jù)寫入與從GRAM2往鎖存電路3的1掃描行份額的像素數(shù)據(jù)讀出競爭時產(chǎn)生控制成鎖存電路3，再次從GRAM2讀出1掃描行份額的像素數(shù)據(jù)的控制信號并輸出到鎖存電路3的電路。
控制手段4包含延遲電路7、“或”電路5、“或”電路6、延遲時間存儲器91和監(jiān)視電路92。
延遲電路7是使輸入進來的存儲時鐘信號12延遲，并產(chǎn)生從GRAM2再次讀入數(shù)據(jù)用的(稱為主重試用的)數(shù)據(jù)鎖存信號10a和主重試用的顯示讀控制信號9a的電路。
“或”電路5是將取數(shù)據(jù)鎖存信號10和延遲電路7產(chǎn)生的主重試用的數(shù)據(jù)鎖存信號10a的邏輯“或”后得到的信號作為數(shù)據(jù)鎖存信號10b輸出的電路。
“或”電路6是將取顯示數(shù)據(jù)讀控制信號9和主重試延遲電路7產(chǎn)生的主重試用的顯示讀控制信號9a的邏輯“或”后得到的信號作為顯示讀控制信號9b輸出的電路。
延遲時間存儲器91是存放有關(guān)延遲電路7使輸入進來的存儲時鐘信號12延遲的時間的信息的存儲器。
監(jiān)視電路92是監(jiān)視是否發(fā)生競爭的電路。
又，將視頻處理電路1連同其它視頻處理功能一起編入作為單片集成電路的驅(qū)動器IC93。
本實施方式的延遲電路7和延遲時間存儲器91是本發(fā)明的延遲手段的例子。
接著，說明上述那樣的本實施方式的視頻處理電路1的運作。
在控制手段4中輸入顯示讀控制信號9、數(shù)據(jù)鎖存信號10以及存儲時鐘信號12。對GRAM2輸入存儲時鐘信號12。
圖2示出視頻處理電路1的上述各種驅(qū)動信號和控制信號的時序圖。
圖2的時序圖中，將圖1的顯示讀控制信號9表示為常規(guī)時的顯示讀控制信號14，將圖1的數(shù)據(jù)鎖存信號10表示為常規(guī)時的數(shù)據(jù)鎖存信號15，將圖1的存儲時鐘信號12表示為存儲時鐘信號16，將發(fā)生競爭時延遲電路7產(chǎn)生的主重試用的顯示讀控制信號9a表示為主重試用顯示讀信號17，將發(fā)生競爭時延遲電路7產(chǎn)生的主重試用的數(shù)據(jù)鎖存信號10a表示為主重試用數(shù)據(jù)鎖存信號18。圖2中，又將“或”電路6輸出的顯示讀控制信號9b表示為發(fā)生競爭時的顯示讀控制信號19，將“或”電路5輸出的數(shù)據(jù)鎖存信號10b表示為發(fā)生競爭時的數(shù)據(jù)鎖存信號20。
也就是說，“或”電路6將取顯示讀控制信號9和延遲電路7輸出的主重試用的顯示讀控制信號9a的邏輯“或”后得到的信號作為發(fā)生競爭時的顯示讀控制信號19輸出?！盎颉彪娐?將取數(shù)據(jù)鎖存信號10和延遲電路7輸出的主重試用的數(shù)據(jù)鎖存信號10a的邏輯“或”后得到的信號作為發(fā)生競爭時的數(shù)據(jù)鎖存信號20輸出。
圖2中，顯示數(shù)據(jù)21和顯示數(shù)據(jù)22分別是與構(gòu)成GRAM2的存儲元件位對應(yīng)的輸出數(shù)據(jù)，顯示數(shù)據(jù)21是將構(gòu)成GRAM2的存儲元件位設(shè)定成H狀態(tài)至L狀態(tài)時的輸出數(shù)據(jù)，顯示數(shù)據(jù)22是將構(gòu)成GRAM2的存儲元件位設(shè)定成L狀態(tài)至H狀態(tài)時的輸出數(shù)據(jù)。
顯示讀控制信號9b是能取得表示放電期的H(高)狀態(tài)和表示存儲數(shù)據(jù)更新期的L(低)狀態(tài)的控制信號，輸入到GRAM2的顯示讀控制信號9b為H狀態(tài)時(即放電期時)，從GRAM2輸出的顯示數(shù)據(jù)全部均為L，成為構(gòu)成鎖存電路3的存儲元件的各位保持以前的數(shù)據(jù)值的狀態(tài)。
輸入到GRAM2的顯示讀控制信號9b為L狀態(tài)時(即數(shù)據(jù)更新期時)，鎖存電路3從GRAM2讀入1掃描行份額的像素數(shù)據(jù)，并加以存儲。
但是，在存儲數(shù)據(jù)更新期中，一旦將GRAM2輸出的顯示數(shù)據(jù)設(shè)定成H狀態(tài)，就即使構(gòu)成GRAM2的存儲元件的位為任何值，也保持H狀態(tài)連續(xù)。而且，顯示讀控制信號51為H狀態(tài)(即放電期)，GRAM2輸出的顯示數(shù)據(jù)能首先返回L狀態(tài)。GRAM2輸出的顯示數(shù)據(jù)具有這種特性。
在鎖存電路3中輸入數(shù)據(jù)鎖存信號10b時，鎖存電路3在該數(shù)據(jù)鎖存信號10b的下降沿確定構(gòu)成鎖存電路3的各存儲元件的各位的值。
將存儲時鐘信號12輸入到GRAM2。在存儲時鐘信號12的下降沿的定時，對GRAM2寫入像素數(shù)據(jù)下降。這樣，與存儲時鐘信號12同步地進行對GRAM2的像素數(shù)據(jù)寫入。
于是，將對GRAM2的像素數(shù)據(jù)寫入與從GRAM2往鎖存電路3的1掃描行份額的像素數(shù)據(jù)的讀出，當作獨立的操作進行。
歸納并說明以上的運作如下。
圖2的時序圖中，在常規(guī)時的顯示讀控制信號14為L狀態(tài)時(即存儲數(shù)據(jù)更新期時)，輸入存儲時鐘信號16。
又，由輸入常規(guī)時數(shù)據(jù)鎖存信號15后，常規(guī)時數(shù)據(jù)鎖存信號15下降的時間點確定的水平掃描行的像素數(shù)據(jù)所對應(yīng)的像素中，包含在輸入存儲時鐘信號16后存儲時鐘信號16下降的時間點寫入到GRAM2的像素數(shù)據(jù)所對應(yīng)的像素。即，由鎖存電路3讀出與GRAM2中寫入的像素數(shù)據(jù)所對應(yīng)的像素相同的像素所對應(yīng)的像素數(shù)據(jù)。
這種情況下，首先，在常規(guī)時顯示讀控制信號14為H狀態(tài)時，即發(fā)生競爭時的顯示讀控制信號19為H狀態(tài)時，亦即放電期中，顯示數(shù)據(jù)全為L，成為構(gòu)成鎖存電路3的存儲元件的各位保持以前的數(shù)據(jù)值的狀態(tài)。
然后，在常規(guī)時顯示讀控制信號14為L狀態(tài)時，即發(fā)生競爭時的顯示讀控制信號19為L狀態(tài)時，亦即存儲數(shù)據(jù)更新期中，數(shù)據(jù)鎖存電路3如常規(guī)時數(shù)據(jù)鎖存信號15和發(fā)生競爭時的數(shù)據(jù)鎖存信號20所示，讀出GRAM2存儲的像素數(shù)據(jù)，并加以存儲。
在發(fā)生競爭時的顯示讀控制信號19為L狀態(tài)時，亦即存儲數(shù)據(jù)更新期中，輸入存儲時鐘信號16，在存儲時鐘信號16下降的定時將像素數(shù)據(jù)寫入GRAM2。這里，設(shè)輸入存儲時鐘信號16前，將與顯示數(shù)據(jù)21對應(yīng)的構(gòu)成GRAM2的存儲元件位設(shè)定為H狀態(tài)。而且，設(shè)在輸入存儲時鐘信號16的定時對該位寫入L狀態(tài)。
這種情況下，鎖存電路3在輸入存儲時鐘信號16前的存儲數(shù)據(jù)更新期已讀出顯示數(shù)據(jù)21的位并加以存儲。然后，輸入存儲時鐘信號16，并且在存儲時鐘信號16下降的定時對與顯示數(shù)據(jù)21對應(yīng)的構(gòu)成GRAM2的存儲元件位進行寫入。設(shè)對該位寫入L狀態(tài)。
然而，如已有技術(shù)中所說明，在存儲數(shù)據(jù)更新期中，一旦將GRAM2輸出的顯示數(shù)據(jù)設(shè)定成H狀態(tài)，就即使構(gòu)成GRAM2的存儲元件的位為任何值，也保持H狀態(tài)連續(xù)。發(fā)生競爭時的顯示讀控制信號19為H狀態(tài)(即放電期)，GRAM2輸出的顯示數(shù)據(jù)能首先返回L狀態(tài)。GRAM2輸出的顯示數(shù)據(jù)具有這種特性。
因此，由于將與GRAM2輸出的顯示數(shù)據(jù)21對應(yīng)的存儲元件位設(shè)定成H狀態(tài)，GRAM2輸出的顯示數(shù)據(jù)59在存儲數(shù)據(jù)更新期保持H狀態(tài)不變。
在輸入存儲時鐘信號16前，將與顯示數(shù)據(jù)22對應(yīng)的構(gòu)成GRAM2的存儲元件位設(shè)定成L狀態(tài)，并且輸入存儲時鐘信號16后，在其下降沿對該位寫入H狀態(tài)。此情況下，將像素數(shù)據(jù)寫入GRAM2時，GRAM2輸出H狀態(tài)作為顯示數(shù)據(jù)22。
接著，對鎖存電路3輸入發(fā)生競爭時的數(shù)據(jù)鎖存信號20時，鎖存電路3按發(fā)生競爭時的數(shù)據(jù)鎖存信號20的下降沿，確定構(gòu)成鎖存電路3的存儲元件的各位。
鎖存電路3根據(jù)發(fā)生競爭時的數(shù)據(jù)鎖存信號20確定構(gòu)成鎖存電路3的存儲元件的各位時，對顯示數(shù)據(jù)21而言，不管GRAM2的像素數(shù)據(jù)與顯示數(shù)據(jù)21對應(yīng)的位形成L狀態(tài)，鎖存電路3中與顯示數(shù)據(jù)21對應(yīng)的存儲元件位仍原樣確定為H狀態(tài)。
因此，在發(fā)生競爭時的顯示讀控制信號19為L狀態(tài)(即數(shù)據(jù)更新期)的期間輸入存儲時鐘信號16，而且在輸入該存儲時鐘信號16后存儲時鐘信號16下降的時間點寫入GRAM2的像素數(shù)據(jù)所對應(yīng)的像素被包含在由輸入發(fā)生競爭時的數(shù)據(jù)鎖存信號20后發(fā)生競爭時的數(shù)據(jù)鎖存信號20下降的時間點確定的水平掃描行的像素數(shù)據(jù)所對應(yīng)的像素中時，產(chǎn)生顯示異常。
在常規(guī)時顯示讀控制信號14處于存儲數(shù)據(jù)更新期的情況下，存儲時鐘信號為H狀態(tài)時，會發(fā)生這種對GRAM2的像素數(shù)據(jù)寫入與由鎖存電路3讀出像素數(shù)據(jù)的競爭。因此，監(jiān)視電路92監(jiān)視是否會發(fā)生這種競爭，即，監(jiān)視電路92在后面說明的監(jiān)視區(qū)間中監(jiān)視存儲時鐘信號16是否成為H狀態(tài)。然后，監(jiān)視電路92在監(jiān)視區(qū)間中存儲時鐘信號16為H狀態(tài)時，如后面說明的那樣，使延遲電路7運作，以在鎖存電路3進行重新讀入處理。
這里，監(jiān)視區(qū)間是常規(guī)時顯示讀控制信號14的存儲數(shù)據(jù)更新期中從存儲數(shù)據(jù)更新期末尾去除規(guī)定時間后的區(qū)間。而且，將此處的規(guī)定時間設(shè)定為鎖存電路3在該時間中盡量再次從GRAM2讀出1掃描行份額的像素數(shù)據(jù)的充分長的時間。
監(jiān)視電路92根據(jù)驅(qū)動器IC93中共用的同步信號進行工作，因而通過利用驅(qū)動器IC93中共用的同步信號進行運算處理，能預(yù)先求出在什么樣的定時輸入數(shù)據(jù)鎖存信號10和顯示讀控制信號9。因此，也能通過根據(jù)這種同步信號進行運算處理，預(yù)先求出上述監(jiān)視區(qū)間。
監(jiān)視電路92在監(jiān)視區(qū)間中檢測出存儲時鐘信號16變成H狀態(tài)時，以上文所述的方式控制延遲電路7，進行下面的運作。
即，控制手段4的延遲電路7輸入存儲時鐘信號16，并使存儲時鐘信號16僅延遲規(guī)定時間，從而產(chǎn)生主重試用顯示讀信號17和主重試用數(shù)據(jù)鎖存信號18，分別輸出到“或”電路6和“或”電路5。這里，根據(jù)存放在延遲時間存儲器91的表示延遲時間的信息決定所述規(guī)定時間。利用命令在延遲時間存儲器91中預(yù)先設(shè)定表示延遲時間的信息。而且，能根據(jù)需要，利用命令重新設(shè)定表示延遲時間的信息。
“或”電路5將取常規(guī)時顯示讀控制信號14和主重試用顯示讀信號17的邏輯“或”后得到的信號作為發(fā)生競爭時的顯示讀控制信號19，輸出到鎖存電路3。
“或”電路6將取常規(guī)時顯示讀控制信號15和主重試用顯示讀信號18的邏輯“或”后得到的信號作為發(fā)生競爭時的顯示讀控制信號20，輸出到鎖存電路3。
其結(jié)果，在發(fā)生競爭時的顯示讀控制信號19成為L狀態(tài)后，再次將其設(shè)定為H狀態(tài)。因此，鎖存電路3按照發(fā)生競爭時的顯示讀控制信號19再次將構(gòu)成鎖存電路3的存儲元件的各位設(shè)定為L狀態(tài)。
然后，發(fā)生競爭時的顯示讀控制信號19成為H狀態(tài)后，再次將其設(shè)定為L狀態(tài)。再次將發(fā)生競爭時的顯示讀控制信號19設(shè)定為L狀態(tài)時，鎖存電路3讀出1掃描行份額的GRAM2存儲的像素數(shù)據(jù)并加以存儲。
再次將發(fā)生競爭時的顯示讀控制信號19設(shè)定為L狀態(tài)時，輸入發(fā)生競爭時的數(shù)據(jù)鎖存信號20。鎖存電路3按發(fā)生競爭時的數(shù)據(jù)鎖存信號20的下降定時確定存儲的1掃描行份額的像素數(shù)據(jù)。
這樣，在對GRAM2的像素數(shù)據(jù)寫入與從GRAM2往鎖存電路3的1掃描行份額的像素數(shù)據(jù)的讀出競爭時，控制手段4如發(fā)生競爭時的顯示讀控制信號19和發(fā)生競爭時的數(shù)據(jù)鎖存信號20所示，使放電期、存儲數(shù)據(jù)更新期和確定數(shù)據(jù)的定時，從發(fā)生競爭的存儲時鐘信號16延遲基于表示延遲時間存儲器91存放的延遲時間的信息的規(guī)定時間。因此，即使在對GRAM2的像素數(shù)據(jù)寫入與從GRAM2往鎖存電路3的像素數(shù)據(jù)讀出競爭時，鎖存電路3也能在存儲數(shù)據(jù)更新期中進行重新讀入處理，所以顯示讀控制信號9能正常地將1掃描行份額的像素數(shù)據(jù)從GRAM2讀出到鎖存電路3。
實施方式1中，設(shè)以下情況進行了說明監(jiān)視電路92檢測出在監(jiān)視區(qū)間中存儲時鐘信號12是否成為H狀態(tài)，并且在監(jiān)視區(qū)間中存儲時鐘信號12成為H狀態(tài)，存在競爭的可能性時，使延遲電路7運作，在鎖存電路3進行重新讀入處理。但是，不限于此。監(jiān)視電路92也可在檢測出監(jiān)視區(qū)間中存儲時鐘信號12成為H狀態(tài)時，進一步檢測出是否實際因作競爭而產(chǎn)生顯示異常，并僅在實際發(fā)生競爭且產(chǎn)生顯示異常時，使延遲電路7運作，在鎖存電路3進行重新讀入處理。
實施方式1中，設(shè)監(jiān)視區(qū)間是顯示讀控制信號9從存儲數(shù)據(jù)更新期中的末尾去除規(guī)定時間后的部分，進行了說明，但不限于此。也可將監(jiān)視區(qū)間的始端取為比顯示讀控制信號9啟動存儲數(shù)據(jù)更新期的時間點提前發(fā)生競爭時的顯示讀控制信號成為L的期間的規(guī)定時間的時間點，并將監(jiān)視區(qū)間的末尾與所述實施方式1相同地取為比存儲數(shù)據(jù)更新期末尾提前規(guī)定時間的時間點。這樣將監(jiān)視區(qū)間的始端設(shè)定成啟動存儲數(shù)據(jù)更新期前的時間點，即使在實際上發(fā)生競爭而不產(chǎn)生顯示異常時，也可能產(chǎn)生鎖存電路3進行重新讀入處理的情況，但能避免顯示異常。
設(shè)將監(jiān)視電路92連同其它視頻處理功能一起編入1片集成電路，進行了說明，但不限于此。也可將視頻處理電路1連同其它視頻處理功能一起編入多片集成電路。
實施方式2接著，說明實施方式2。
圖1示出實施方式2的視頻處理電路1。與實施方式1相同，實施方式2的視頻處理電路1也用于便攜電話終端等。
實施方式2的視頻處理電路1的組成與實施方式1的相同，因而省略說明。
下面，以與實施方式1的不同點為中心，說明本實施方式的視頻處理電路1的運作。
實施方式1中，對GRAM2的像素數(shù)據(jù)寫入與從GRAM2往鎖存電路3的1掃描行份額的像素數(shù)據(jù)的讀出競爭時，使存儲數(shù)據(jù)更新期、放電期和確定數(shù)據(jù)的定時延遲規(guī)定時間。
然而，僅使存儲數(shù)據(jù)更新期、放電期和確定鎖存電路3的時間的定時延遲規(guī)定時間時，發(fā)生競爭的存儲時鐘信號的下一存儲時鐘信號與延遲的存儲數(shù)據(jù)更新期和確定鎖存電路3的時間的定時有可能再次發(fā)生競爭。
為了避免這種情況，本實施方式中，在發(fā)生競爭的存儲時鐘信號與發(fā)生競爭的存儲時鐘信號的下一存儲時鐘信號之間，添入延遲后的存儲數(shù)據(jù)更新期、延遲后的放電期和延遲后的確定時間的定時。為此，利用命令在延遲時間存儲器91中預(yù)先存放根據(jù)例如存儲時鐘信號12變成H狀態(tài)的周期算出的時間，作為表示延遲時間的信息。
本實施方式的延遲電路7和延遲時間存儲器91是本發(fā)明的延遲手段。
圖3示出視頻處理電路1的各種驅(qū)動信號和控制信號的時序圖。
圖3的時序圖中，將圖1的顯示讀控制信號9表示為常規(guī)時顯示讀控制信號23，將圖1的數(shù)據(jù)鎖存信號10表示為常規(guī)時數(shù)據(jù)鎖存信號24，將圖1的存儲時鐘信號12表示為存儲時鐘信號25，將發(fā)生競爭時延遲電路7產(chǎn)生的主重試用的顯示讀控制信號9a表示為主重試用顯示讀信號26，將發(fā)生競爭時延遲電路7產(chǎn)生的主重試用的數(shù)據(jù)鎖存信號10a表示為主重試用數(shù)據(jù)鎖存信號27。圖3中，又將“或”電路6輸出的顯示讀控制信號9b表示為發(fā)生競爭時的顯示讀控制信號28，將“或”電路5輸出的數(shù)據(jù)鎖存信號10b表示為發(fā)生競爭時的數(shù)據(jù)鎖存信號29。
也就是說，“或”電路6將取顯示讀控制信號9和延遲電路7輸出的主重試用的顯示讀控制信號9a的邏輯“或”后得到的信號作為發(fā)生競爭時的顯示讀控制信號28輸出?！盎颉彪娐?將取數(shù)據(jù)鎖存信號10和延遲電路7輸出的主重試用的數(shù)據(jù)鎖存信號10a的邏輯“或”后得到的信號作為發(fā)生競爭時的數(shù)據(jù)鎖存信號29輸出。
圖3中，顯示數(shù)據(jù)30和顯示數(shù)據(jù)31分別是與構(gòu)成GRAM2的存儲元件位對應(yīng)的輸出數(shù)據(jù)，顯示數(shù)據(jù)30是將構(gòu)成GRAM2的存儲元件位設(shè)定成H狀態(tài)至L狀態(tài)時的輸出數(shù)據(jù)，顯示數(shù)據(jù)31是將構(gòu)成GRAM2的存儲元件位設(shè)定成L狀態(tài)至H狀態(tài)時的輸出數(shù)據(jù)。
圖3的時序圖中，在常規(guī)時的顯示讀控制信號23為L狀態(tài)時(即存儲數(shù)據(jù)更新期時)，輸入存儲時鐘信號25。
又，由輸入常規(guī)時數(shù)據(jù)鎖存信號24后、常規(guī)時數(shù)據(jù)鎖存信號24下降的時間點確定的水平掃描行的像素數(shù)據(jù)所對應(yīng)的像素中包含在輸入存儲時鐘信號25后存儲時鐘信號25下降的時間點，寫入到GRAM2的像素數(shù)據(jù)所對應(yīng)的像素。即，由鎖存電路3讀出與GRAM2中寫入的像素數(shù)據(jù)所對應(yīng)的像素相同的像素所對應(yīng)的像素數(shù)據(jù)。
這時，與實施方式1相同，對GRAM2的寫入與從GRAM2往鎖存電路3的讀出競爭。監(jiān)視電路92以與實施方式1相同的方式監(jiān)視是否發(fā)生這種競爭。
這種情況下，首先，在常規(guī)時顯示讀控制信號23為H狀態(tài)時，即發(fā)生競爭時的顯示讀控制信號28為H狀態(tài)時，亦即放電期中，顯示數(shù)據(jù)全為L，成為構(gòu)成鎖存電路3的存儲元件的各位保持以前的數(shù)據(jù)值的狀態(tài)。
然后，在常規(guī)時顯示讀控制信號23為L狀態(tài)時，即發(fā)生競爭時的顯示讀控制信號28為L狀態(tài)時，亦即存儲數(shù)據(jù)更新期中，數(shù)據(jù)鎖存電路3如常規(guī)時數(shù)據(jù)鎖存信號24和發(fā)生競爭時的數(shù)據(jù)鎖存信號29所示，讀出GRAM2存儲的像素數(shù)據(jù)并加以存儲。
在發(fā)生競爭時的顯示讀控制信號28為數(shù)據(jù)更新期時，輸入存儲時鐘信號25，并且在存儲時鐘信號25的下降定時將像素數(shù)據(jù)寫入GRAM2。這里，設(shè)在輸入存儲時鐘信號25前，將與顯示數(shù)據(jù)30對應(yīng)的構(gòu)成GRAM2的存儲元件位顯示數(shù)據(jù)30設(shè)定成H狀態(tài)。然后，在輸入存儲時鐘信號25的定時，對與顯示數(shù)據(jù)30對應(yīng)的構(gòu)成GRAM2的存儲元件位寫入L狀態(tài)。
這種情況下，輸入存儲時鐘信號25前，鎖存電路3已在存儲數(shù)據(jù)更新期中讀出顯示數(shù)據(jù)30的位，并加以存儲。然后，輸入存儲時鐘信號25，在時鐘信號25下降的定時，對與顯示數(shù)據(jù)30對應(yīng)的GRAM2的存儲元件位進行寫入。設(shè)作為與顯示數(shù)據(jù)59對應(yīng)的構(gòu)成GRAM2的存儲元件位，寫入L狀態(tài)。
然而，如已有技術(shù)中所說明，在存儲數(shù)據(jù)更新期中，一旦將GRAM2輸出的顯示數(shù)據(jù)設(shè)定成H狀態(tài)，就即使構(gòu)成GRAM2的存儲元件的位為任何值，也保持H狀態(tài)連續(xù)。發(fā)生競爭時的顯示讀控制信號28為H狀態(tài)(即放電期)，GRAM2輸出的顯示數(shù)據(jù)能首先返回L狀態(tài)。GRAM2輸出的顯示數(shù)據(jù)具有這種特性。
因此，由于暫將GRAM2的與顯示數(shù)據(jù)30對應(yīng)的存儲元件位設(shè)定成H狀態(tài)，該位在存儲數(shù)據(jù)更新期保持H狀態(tài)不變。
關(guān)于與顯示數(shù)據(jù)31對應(yīng)的構(gòu)成GRAM2的存儲元件位，在輸入存儲時鐘信號25前已設(shè)定成L狀態(tài)，而輸入存儲時鐘信號25后，在其下降沿與GRAM2中寫入的像素數(shù)據(jù)對應(yīng)地在該位寫入H狀態(tài)。這時，對GRAM2寫入像素數(shù)據(jù)，則GRAM2輸出的顯示數(shù)據(jù)31呈現(xiàn)H狀態(tài)，因而鎖存電路3將與顯示數(shù)據(jù)31對應(yīng)的鎖存電路3的存儲元件位設(shè)定成H狀態(tài)。
接著，對鎖存電路3輸入發(fā)生競爭時的數(shù)據(jù)鎖存信號29時，鎖存電路3按發(fā)生競爭時的數(shù)據(jù)鎖存信號29的下降沿確定構(gòu)成鎖存電路3的存儲元件的各位。
鎖存電路3根據(jù)發(fā)生競爭時的數(shù)據(jù)鎖存信號29確定構(gòu)成鎖存電路3的存儲元件的各位時，對顯示數(shù)據(jù)30而言，不管構(gòu)成GRAM2的存儲元件位為L狀態(tài)，鎖存電路3中與顯示數(shù)據(jù)30對應(yīng)的存儲元件位仍原樣確定為H狀態(tài)。
因此，在發(fā)生競爭時的顯示讀控制信號28為L狀態(tài)(即數(shù)據(jù)更新期)的期間輸入存儲時鐘信號25，而且在輸入該存儲時鐘信號25后存儲時鐘信號25下降的時間點寫入GRAM2的像素數(shù)據(jù)所對應(yīng)的像素被包含在由輸入發(fā)生競爭時的數(shù)據(jù)鎖存信號29后發(fā)生競爭的數(shù)據(jù)鎖存信號29下降的時間點確定的水平掃描行的像素數(shù)據(jù)所對應(yīng)的像素中時，產(chǎn)生顯示異常。
于是，發(fā)生這種情況時，控制手段4的延遲電路7輸入存儲時鐘信號12，并使存儲時鐘信號12僅延遲規(guī)定時間，從而產(chǎn)生主重試用顯示讀信號26和主重試用數(shù)據(jù)鎖存信號27，分別輸出到“或”電路6和“或”電路5。
“或”電路5將取常規(guī)時顯示讀控制信號23和主重試用顯示讀信號26的邏輯“或”后得到的信號作為發(fā)生競爭時的顯示讀控制信號28，輸出到鎖存電路3。
“或”電路6將取常規(guī)時數(shù)據(jù)鎖存信號24和主重試用數(shù)據(jù)鎖存信號27的邏輯“或”后得到的信號作為發(fā)生競爭時的數(shù)據(jù)鎖存信號29，輸出到鎖存電路3。
其結(jié)果，在發(fā)生競爭時的顯示讀控制信號28成為L狀態(tài)后，再次將其設(shè)定為H狀態(tài)。因此，鎖存電路3按照發(fā)生競爭時的顯示讀控制信號28再次將構(gòu)成鎖存電路3的存儲元件的各位設(shè)定為L狀態(tài)。
然后，發(fā)生競爭時的顯示讀控制信號28成為H狀態(tài)后，再次將其設(shè)定為L狀態(tài)。再次將發(fā)生競爭時的顯示讀控制信號28設(shè)定為L狀態(tài)時，鎖存電路3讀出1掃描行份額的GRAM2存儲的像素數(shù)據(jù)，并加以存儲。
再次將發(fā)生競爭時的顯示讀控制信號28設(shè)定為L狀態(tài)時，輸入發(fā)生競爭時的數(shù)據(jù)鎖存信號29。鎖存電路3按發(fā)生競爭時的數(shù)據(jù)鎖存信號29的下降定時確定存儲的1掃描行份額的像素數(shù)據(jù)。
這樣，在對GRAM2的像素數(shù)據(jù)寫入與從GRAM2往鎖存電路3的1掃描行份額的像素數(shù)據(jù)的讀出競爭時，控制手段4如發(fā)生競爭時的顯示讀控制信號28和發(fā)生競爭時的數(shù)據(jù)鎖存信號29所示，使放電期、存儲數(shù)據(jù)更新期和確定數(shù)據(jù)的定時從發(fā)生競爭的存儲時鐘信號16延遲規(guī)定時間。而且，控制手段4行進控制，使GRAM2中輸入發(fā)生競爭時的存儲時鐘信號25的下一存儲時鐘信號前，再次啟動放電期和存儲數(shù)據(jù)更新期，并將再次發(fā)生競爭時的數(shù)據(jù)鎖存信號29輸入到數(shù)據(jù)鎖存電路3后，結(jié)束該啟動。由于設(shè)定表示基于存儲時鐘信號12的周期的時間的信息作為延遲時間存儲器91存放的延遲時間，能方便地實現(xiàn)這種控制。
這種控制可例如如下進行。即，延遲電路7使存儲時鐘信號25延遲并產(chǎn)生主重試用顯示讀信號26和主重試用數(shù)據(jù)鎖存信號27時，考慮表示作為繼續(xù)輸入的2個存儲時鐘信號25的間隔數(shù)據(jù)的存放在延遲時間存儲器91的延遲時間，使存儲時鐘信號25延遲。然后，產(chǎn)生主重試用顯示讀信號26和主重試用數(shù)據(jù)鎖存信號27，使輸入發(fā)生競爭時的存儲時鐘信號25的下一存儲時鐘信號前，再次發(fā)生競爭時的顯示讀控制信號28從放電期轉(zhuǎn)移到存儲數(shù)據(jù)更新期，并且再次發(fā)生競爭時的數(shù)據(jù)鎖存信號29在再次存儲數(shù)據(jù)更新期下降，直到輸入發(fā)生競爭時的存儲時鐘信號25的下一存儲時鐘信號為止。
因此，即使在對GRAM2的像素數(shù)據(jù)寫入與從GRAM2往鎖存電路3的像素數(shù)據(jù)讀出競爭時，競爭的存儲時鐘信號25的下一存儲時鐘信號與對鎖存電路3的再次1掃描行份額的像素數(shù)據(jù)的讀出也不競爭。這樣，根據(jù)本實施方式，能正常地將1掃描行份額的像素數(shù)據(jù)從GRAM2讀出到鎖存電路3。
在存儲數(shù)據(jù)更新期中，雖然暫將構(gòu)成GRAM2的存儲元件位設(shè)定為H狀態(tài)，卻再次將構(gòu)成GRAM2存儲元件位設(shè)定成L狀態(tài)的情況下，GRAM2能對與該位對應(yīng)的顯示數(shù)據(jù)輸出L狀態(tài)。GRAM2輸出的顯示數(shù)據(jù)具有該特性時，同時輸入常規(guī)時數(shù)據(jù)鎖存信號和存儲時鐘信號的情況下，發(fā)生競爭。排除這點，則通過進行與上文所述相同的處理，具有該特性時也能實現(xiàn)不發(fā)生異常的視頻處理電路。
本實施方式中，設(shè)GRAM2存儲顯示屏8的1幅畫面份額的像素數(shù)據(jù)，進行了說明，但不限于此。GRAM2也可存儲顯示屏的多幅畫面份額的像素數(shù)據(jù)。
本實施方式中，設(shè)鎖存電路3從GRAM2讀出顯示屏2的1掃描行份額的像素數(shù)據(jù)并加以存儲，但不限于此。鎖存電路3也可從GRAM2讀出多行掃描行份額的像素數(shù)據(jù)，并加以存儲。
本實施方式中，設(shè)以下情況進行了說明延遲電路7使存儲時鐘信號25延遲并產(chǎn)生主重試用顯示讀信號26和主重試用數(shù)據(jù)鎖存信號27時，考慮表示作為繼續(xù)輸入的2個存儲時鐘信號25的間隔數(shù)據(jù)的存放在延遲時間存儲器91的延遲時間，使存儲時鐘信號25延遲。這種情況下，也可根據(jù)GRAM2的存儲時鐘信號25的周期變動時有關(guān)GRAM2的存儲時鐘信號25的周期的信息，更新表示存放在延遲時間存儲器91的延遲時間的信息，使其能適當對應(yīng)于GRAM2的存儲時鐘信號25的變動周期，從而以可變的方式調(diào)整延遲時間。這樣，就能實現(xiàn)即使GRAM2的存儲時鐘信號25變動也不發(fā)生顯示異常的視頻處理電路。
實施方式3接著，說明實施方式3。
實施方式1和實施方式2中，顯示讀控制信號9處在存儲數(shù)據(jù)更新期時，存儲時鐘信號12成為H(高)狀態(tài)的次數(shù)為1次。即，實施方式1和實施方式2中，說明了存儲時鐘信號12的周期長于顯示讀控制信號9的存儲數(shù)據(jù)更新期的情況。但是，不限于此。
實施方式3中，說明顯示讀控制信號9處在存儲數(shù)據(jù)更新期的期間中存儲時鐘信號12形成2次以上(多于或等于2次，下文同)H(高)狀態(tài)的情況。
實施方式3的組成與實施方式1和實施方式2相同，因而省略說明。
下面說明上述本實施方式的運作。
圖9示出存儲時鐘信號12的周期短于顯示讀控制信號9的存儲數(shù)據(jù)更新期，并且在顯示讀控制信號9的存儲數(shù)據(jù)更新期中存儲時鐘信號12形成H(高)狀態(tài)2次以上時的視頻處理電路1的各種驅(qū)動信號和控制信號的時序圖。
圖9的時序圖中，將圖1的顯示讀控制信號9表示為常規(guī)時顯示讀控制信號81，將圖1的數(shù)據(jù)鎖存信號10表示為常規(guī)時數(shù)據(jù)鎖存信號82，將圖1的存儲時鐘信號12表示為存儲時鐘信號83，將發(fā)生競爭時延遲電路7產(chǎn)生的主重試用的顯示讀控制信號9a表示為主重試用顯示讀信號84，將發(fā)生競爭時延遲電路7產(chǎn)生的主重試用的數(shù)據(jù)鎖存信號10a表示為主重試用數(shù)據(jù)鎖存信號85。圖9中，又將“或”電路6輸出的顯示讀控制信號9b表示為發(fā)生競爭時的顯示讀控制信號86，將“或”電路5輸出的數(shù)據(jù)鎖存信號10b表示為發(fā)生競爭時的數(shù)據(jù)鎖存信號87。
也就是說，“或”電路6將取顯示讀控制信號9和延遲電路7輸出的主重試用的顯示讀控制信號9a的邏輯“或”后得到的信號作為發(fā)生競爭時的顯示讀控制信號86輸出?！盎颉彪娐?將取數(shù)據(jù)鎖存信號10和延遲電路7輸出的主重試用的數(shù)據(jù)鎖存信號10a的邏輯“或”后得到的信號作為發(fā)生競爭時的數(shù)據(jù)鎖存信號87輸出。
圖9的時序圖中，在常規(guī)時顯示讀控制信號81為L狀態(tài)時(即存儲數(shù)據(jù)更新期時)，輸入2次存儲時鐘信號83。
又，由輸入常規(guī)時數(shù)據(jù)鎖存信號82后常規(guī)時數(shù)據(jù)鎖存信號82下降的時間點確定的水平掃描行的像素數(shù)據(jù)所對應(yīng)的像素中包含在輸入存儲時鐘信號83后存儲時鐘信號83下降的時間點，寫入到GRAM2的像素數(shù)據(jù)所對應(yīng)的像素。即，由鎖存電路3讀出與GRAM2中寫入的像素數(shù)據(jù)所對應(yīng)的像素相同的像素所對應(yīng)的像素數(shù)據(jù)。
這時，與實施方式1相同，對GRAM2的寫入與從GRAM2往鎖存電路3的讀出競爭。
因此，發(fā)生這種情況時，控制手段4的延遲電路7輸入存儲時鐘信號12，并使存儲時鐘信號12僅延遲規(guī)定時間，從而產(chǎn)生主重試用顯示讀信號84和主重試用數(shù)據(jù)鎖存信號85，分別輸出到“或”電路6和“或”電路5。
“或”電路5將取常規(guī)時顯示讀控制信號81和主重試用顯示讀信號84的邏輯“或”后得到的信號作為發(fā)生競爭時的顯示讀控制信號86，輸出到鎖存電路3。
“或”電路6將取常規(guī)時數(shù)據(jù)鎖存信號82和主重試用數(shù)據(jù)鎖存信號85的邏輯“或”后得到的信號作為發(fā)生競爭時的數(shù)據(jù)鎖存信號87，輸出到鎖存電路3。
其結(jié)果，常規(guī)時顯示讀控制信號81處在存儲數(shù)據(jù)更新期的期間，發(fā)生競爭時的顯示讀控制信號86在存儲時鐘信號83呈現(xiàn)H狀態(tài)的83a與83b之間，如86a所示那樣上升，而且在存儲時鐘信號83呈現(xiàn)H狀態(tài)的83b與常規(guī)時顯示讀控制信號81啟動放電期的時間點之間，如86b所示那樣上升。這樣，發(fā)生競爭時的讀控制信號86在常規(guī)時顯示讀控制信號81處在存儲數(shù)據(jù)更新期的期間，如86a和86b所示那樣上升2次。又，發(fā)生競爭時的數(shù)據(jù)鎖存信號87在發(fā)生競爭時的顯示讀控制信號86為H狀態(tài)的86a與存儲時鐘信號83呈現(xiàn)H狀態(tài)的83b之間，如87a所示那樣上升，而且在發(fā)生競爭時的顯示讀控制信號86呈現(xiàn)H狀態(tài)的86b之后、常規(guī)時顯示讀控制信號81處在存儲數(shù)據(jù)更新期的期間，如87b所示那樣上升。也就是說，常規(guī)時顯示讀控制信號81處在存儲數(shù)據(jù)更新期的期間，發(fā)生競爭時的數(shù)據(jù)鎖存信號87在發(fā)生競爭時的讀控制信號呈現(xiàn)H狀態(tài)的86a和86b之后分別上升2次。因此，鎖存電路3按照發(fā)生競爭時的顯示讀控制信號86對構(gòu)成鎖存電路3的存儲元件位設(shè)定2次L狀態(tài)。然后，鎖存電路3在發(fā)生競爭時的顯示讀控制信號86從H狀態(tài)下降到L狀態(tài)后，更新各位的數(shù)據(jù)，進而鎖存電路3在發(fā)生競爭時的數(shù)據(jù)鎖存信號87從H狀態(tài)下降到L狀態(tài)時，確定各位的數(shù)據(jù)。
這樣，對GRAM2的像素數(shù)據(jù)寫入與從GRAM2往鎖存電路3的1掃描行份額的像素數(shù)據(jù)的讀出競爭時，控制手段4如發(fā)生競爭時的顯示讀控制信號86和發(fā)生競爭時的數(shù)據(jù)鎖存信號87所示，使放電期、數(shù)據(jù)更新期和確定數(shù)據(jù)的定時從發(fā)生競爭時的存儲時鐘信號83延遲規(guī)定時間。然后，控制手段4進行控制，使GRAM2中輸入發(fā)生競爭時的存儲時鐘信號83的下一存儲時鐘信號前，再次啟動放電期和存儲數(shù)據(jù)更新期，并且對鎖存電路3輸入再次發(fā)生競爭時的數(shù)據(jù)鎖存信號87后，結(jié)束該啟動。實施方式3中，常規(guī)時顯示讀控制信號81處在存儲數(shù)據(jù)更新期的期間，進行存儲時鐘信號83成為H狀態(tài)的次數(shù)的這種控制。
因此，即使對GRAM2的像素數(shù)據(jù)的寫入與從GRAM2往鎖存電路3的像素數(shù)據(jù)讀出競爭時，競爭的存儲時鐘信號83的下一存儲時鐘信號與再次對鎖存電路3讀出1掃描行份額的像素數(shù)據(jù)也不發(fā)生競爭。這樣，根據(jù)本實施方式，能從GRAM2往鎖存電路3正常讀出1掃描行份額的像素數(shù)據(jù)。
這樣，常規(guī)時顯示讀控制信號81處在存儲數(shù)據(jù)更新期的期間，即使存儲時鐘信號83成為H狀態(tài)2次以上，也能通過鎖存電路3與實施方式1和實施方式2相同地進行2次以上重新讀入處理，避免競爭。
工業(yè)上的實用性從以上說明顯然可知，本發(fā)明能提供對GRAM的像素數(shù)據(jù)寫入與包含該像素數(shù)據(jù)所對應(yīng)的像素的掃描行份額的像素數(shù)據(jù)的讀出發(fā)生競爭時，也不產(chǎn)生顯示異常的視頻處理電路、視頻處理電路控制方法以及集成電路。
權(quán)利要求
1.一種視頻信號處理電路，其特征在于，具有存儲至少顯示屏份額的作為與所述顯示屏的像素對應(yīng)的數(shù)據(jù)的像素數(shù)據(jù)，并且與存儲時鐘信號同步地寫入所述像素數(shù)據(jù)的GRAM；從所述GRAM讀出所述顯示屏的掃描行份額的與各像素對應(yīng)的像素數(shù)據(jù)，并加以存儲的鎖存電路；以及控制手段，在所述顯示屏顯示所述鎖存電路存儲的所述掃描行份額的、與各像素對應(yīng)的像素數(shù)據(jù)，在對所述GRAM的所述像素數(shù)據(jù)的寫入與從所述GRAM往所述鎖存電路的所述掃描行份額的與各像素對應(yīng)的像素數(shù)據(jù)的讀出競爭時，所述控制手段進行控制，使得所述掃描行份額的、與各像素對應(yīng)的像素數(shù)據(jù)的讀出延遲，以便再次進行從所述GRAM往所述鎖存電路的所述掃描行份額的、與各像素對應(yīng)的像素數(shù)據(jù)的讀出。
2.如權(quán)利要求1中所述的視頻信號處理電路，其特征在于，所述控制手段具有延遲手段，該延遲手段在發(fā)生競爭時，使顯示讀控制信號和數(shù)據(jù)鎖存信號延遲所述延遲時間，以便在供給與所述GRAM的所述像素數(shù)據(jù)的寫入對應(yīng)的所述存儲時鐘信號的時間點后、供給該存儲時鐘信號的下一存儲時鐘信號前的期間，所述鎖存電路讀出所述掃描行份額的、與各像素對應(yīng)的像素數(shù)據(jù)。
3.如權(quán)利要求2中所述的視頻信號處理電路，其特征在于，能可變地調(diào)整所述延遲時間。
4.如權(quán)利要求1中所述的視頻信號處理電路，其特征在于，所述控制手段具有監(jiān)視手段，該監(jiān)視手段監(jiān)視對所述GRAM的所述像素數(shù)據(jù)的寫入，與從所述GRAM往所述鎖存電路的所述掃描行份額的、與各像素對應(yīng)的像素數(shù)據(jù)的讀出是否競爭。
5.如權(quán)利要求4中所述的視頻信號處理電路，其特征在于，所述控制手段具有延遲手段，該延遲手段根據(jù)所述監(jiān)視手段的監(jiān)視結(jié)果進行控制，使得所述掃描行份額的、與各像素對應(yīng)的像素數(shù)據(jù)的讀出延遲，以便再次進行從所述GRAM往所述鎖存電路的所述掃描行份額的、與各像素對應(yīng)的像素數(shù)據(jù)的讀出。
6.如權(quán)利要求1中所述的視頻信號處理電路，其特征在于，在從所述GRAM往所述鎖存電路讀出所述掃描行份額的、與各像素對應(yīng)的像素數(shù)據(jù)，且不發(fā)生競爭時的存儲數(shù)據(jù)更新期中，進行多次對所述GRAM的所述像素數(shù)據(jù)寫入的情況下發(fā)生所述競爭時，所述控制手段進行控制，使得所述像素數(shù)據(jù)的寫入期與其下一像素數(shù)據(jù)的寫入期之間所述掃描行份額的各像素所對應(yīng)的像素數(shù)據(jù)的讀出延遲，以便在不發(fā)生所述競爭時的存儲數(shù)據(jù)更新期，再次進行多次從所述GRAM往所述鎖存電路的所述掃描行份額的、與各像素對應(yīng)的像素數(shù)據(jù)的讀出。
7.一種視頻信號處理電路控制方法，其特征在于，該處理電路具有存儲至少顯示屏份額的作為與所述顯示屏的像素對應(yīng)的數(shù)據(jù)的像素數(shù)據(jù)，并且與存儲時鐘信號同步地寫入所述像素數(shù)據(jù)的GRAM；從所述GRAM讀出所述顯示屏的掃描行份額的與各像素對應(yīng)的像素數(shù)據(jù)，并加以存儲的鎖存電路；以及控制手段，所述視頻信號處理電路控制方法具有以下步驟在對所述GRAM的所述像素數(shù)據(jù)的寫入與從所述GRAM往所述鎖存電路的所述掃描行份額的與各像素對應(yīng)的像素數(shù)據(jù)的讀出競爭時，所述控制手段進行控制，使得所述掃描行份額的、與各像素對應(yīng)的像素數(shù)據(jù)的讀出延遲。
8.一種集成電路，其特征在于，編入如權(quán)利要求1所述的視頻信號處理電路。
全文摘要
對GRAM的像素數(shù)據(jù)寫入與包含該像素數(shù)據(jù)所對應(yīng)的像素的掃描行份額的像素數(shù)據(jù)的讀出競爭時，發(fā)生顯示異常。在顯示屏(8)顯示鎖存電路(3)存儲的掃描行份額的與各像素對應(yīng)的像素數(shù)據(jù)，并且對GRAM(2)的像素數(shù)據(jù)寫入與從GRAM(2)往鎖存電路(3)的掃描行份額的與各像素對應(yīng)的像素數(shù)據(jù)的讀出競爭時，控制單元(4)進行控制，使得所述掃描行份額的與各像素對應(yīng)的像素數(shù)據(jù)的讀出延遲，以便再次進行從GRAM(4)往鎖存電路(3)的掃描行份額的與各像素對應(yīng)的像素數(shù)據(jù)的讀出。
文檔編號G09G5/395GK1826629SQ200480020979
公開日2006年8月30日 申請日期2004年7月2日 優(yōu)先權(quán)日2003年7月4日
發(fā)明者久保田真啟, 峰秀樹 申請人:東芝松下顯示技術(shù)有限公司