專利名稱：顯示裝置用驅動電路及可撓式印刷配線板及主動矩陣型顯示裝置的制作方法
技術領域：
本發(fā)明一種有關于顯示裝置用驅動電路等，特別是有關于用以驅動液晶顯示裝置等的主動矩陣型顯示裝置的取樣時鐘信號的時序調整。
背景技術：
由于液晶顯示裝置是薄型而輕量，且為低消耗電力，故被使用于多數(shù)的機器。
一般而言，主動矩陣型液晶顯示裝置系從驅動IC供應視頻信號(模擬視頻信號或數(shù)字視頻信號)或時鐘信號，且從電源經(jīng)由FPC(可撓式印刷配線板，flexible printed cirwit)而供應驅動電壓信號。在液晶面板，于各像素設有作為開關組件的薄膜晶體管(TFT)，且藉由延伸于列方向的柵極線來控制像素TFT的導通/不導通，并從延伸于行方向的數(shù)據(jù)線而將顯示數(shù)據(jù)供給至各像素。液晶面板的顯示部外圍系設有垂直方向驅動器(V驅動器)，依序控制柵極線；以及水平方向驅動器(H驅動器)，以預定時序將顯示數(shù)據(jù)供應給數(shù)據(jù)線。H驅動器系具有水平方向移位緩存器(HSR)，根據(jù)水平方向時鐘信號(HCLK)而依序使水平方向起動信號(HST)移位；以及TFT，藉由來自各水平方向緩存器的取樣脈沖而控制導通/不導通，并以所希望的時序而將視頻信號予以取樣。由于液晶面板內的信號傳送特性系起因于晶體管的特性的參差不齊等，而使各液晶面板不相同，故即使從驅動電路將相同的時鐘信號供給至液晶面板，視頻信號的取樣時序亦不相同。例如取樣時序系以能成為視頻信號的最佳取樣期間內的大致中間的時序的方式而設定液晶面板的信號傳送延遲量時，即使多少產(chǎn)生延遲特性的參差不齊，亦能在最佳取樣期間內使取樣時序予以定位，且擴展取樣保持界限，并能對應于具有各種信號傳送特性的液晶面板。
又，WO99/42989號專利案雖非有關于將視頻信號予以取樣而調整供應于像素TFT時的取樣時序的技術，但其記載有一種以類似于此的技術而將模擬視頻信號變換成數(shù)字信號的A/D的取樣時序予以調整的技術。在取樣時鐘的1周期內，從相位控制電路將4個不同的相位的信號輸出至A/D。A/D系以相位互不相同的取樣時鐘將模擬視頻信號予以取樣，并將8位的數(shù)字信號輸出于影像處理電路。由4個相位中選擇最適的相位的取樣時鐘，并設定為最適取樣相位。

發(fā)明內容
(發(fā)明所欲解決的課題)然而，近年來，特別是在液晶面板等中，由于要求高精細化而使驅動頻率高速化，且由于因應該驅動頻率的高速化要求而造成視頻信號的最適取樣期間亦逐漸變短，故難以在最適取樣期間內維持取樣時序，且具有因取樣時序的偏移而導致畫像品質降低或制造良率降低的問題。
對如此的問題的一種解決方法，雖系考量在液晶面板內設置延遲時間互不相同的多個延遲電路，并選擇其中任意一個而補償或消除因液晶面板的特性參差不齊而導致的延遲特性參差不齊的方法，但由于除了延遲電路的外，尚須設置用以選擇此等延遲電路的電路，故具有液晶面板構成趨于復雜化的傾向。因此，期待能以簡易的構成使取樣時序最適化的技術。
(解決課題的手段)本發(fā)明系提供一種驅動電路等，其系以簡易的構成，且確實地補償顯示裝置的延遲特性參差不齊，并能維持乃至提升畫像品質。
本發(fā)明系一種驅動主動矩陣型顯示裝置的驅動電路，包括用以將高電位電源電壓信號、低電位電源電壓信號、以及時鐘信號供給至前述顯示裝置的可撓式印刷配線板。前述顯示裝置系具有第1延遲電路，將由前述可撓式配線板所供應的前述時鐘信號僅延遲第1延遲量；第2延遲電路，將由前述可撓式配線板所供應的前述時鐘信號僅延遲第2延遲量(第1延遲量＜第2延遲量)；以及切換開關，對應于切換信號而選擇性切換前述第1延遲電路和前述第2延遲電路。
前述可撓式印刷配線板系將前述高電位電源電壓信號或低電位電源電壓信號的任一個予以區(qū)分，并產(chǎn)生前述切換信號而供應于前述切換開關。
此外，本發(fā)明系供應用以驅動主動矩陣型顯示裝置的驅動信號的可撓式印刷配線板，具有高電位電源電壓信號線，將高電位電源電壓信號供應于前述顯示裝置；低電位電源電壓信號線，將低電位電源電壓信號供應于前述顯示裝置；時鐘信號線，將時鐘信號供應于前述顯示裝置；以及切換信號線，將前述高電位電源電壓信號線或前述低電位電源電壓信號線的任一個予以區(qū)分，且將選擇性切換設置于前述顯示裝置內的多個延遲電路的切換信號供應于前述顯示裝置。
此外，本發(fā)明系一種主動矩陣型顯示裝置，具有顯示面板，具有主動矩陣型像素；以及可撓式印刷配線板，將包含驅動前述顯示面板的時鐘信號及電壓信號的驅動信號供應于前述顯示面板，前述顯示面板系具有第1延遲電路，使由前述可撓式配線板所供應的前述時鐘信號僅延遲第1延遲量；第2延遲電路，使由前述可撓式配線板所供應的前述時鐘信號僅延遲第2延遲量(第1延遲量＜第2延遲量)；以及切換開關，對應于切換信號選擇性切換前述第1延遲電路和前述第2延遲電路。
前述可撓式印刷配線板系具有切換信號線，其系將前述電壓信號予以區(qū)分，并將前述切換信號供應于前述切換開關。
此外，本發(fā)明系一種驅動主動矩陣型顯示裝置的驅動電路，具有驅動IC，輸出時鐘信號；電源，輸出電壓信號；以及可撓式印刷配線板，將前述電壓信號及前述時鐘信號供應于前述顯示裝置的同時，亦對選擇性切換設置于前述顯示裝置內且使前述時鐘信號僅延遲第1延遲量的第1延遲電路、以及使由前述可撓式配線板所供應的前述時鐘信號僅延遲第2延遲量(第1延遲量＜第2延遲量)的第2延遲電路的切換開關，使前述電壓信號產(chǎn)生區(qū)分而供應切換信號。
本發(fā)明系于顯示裝置設置有用以使以可變方式將延遲量設定成至少2階段的第1和第2延遲電路，并以來自可撓式印刷配線板(FPC)的切換信號控制延遲電路的選擇。由于在可撓式印刷配線板存在有既存的高電位和低電位的電壓信號線，故此等信號線的任一個予以區(qū)分，且作為切換信號而供應于顯示裝置。由高電位的電壓信號所區(qū)分的切換信號系擇一性地使第1和第2延遲電路中任一個動作，而由低電位的電壓信號所區(qū)分的切換信號系擇一性地使第1和第2延遲電路的另一方動作。顯示裝置的延遲量較大時，即選擇第1延遲電路，顯示裝置的延遲量較小時，則選擇第2延遲電路，借此能補償顯示裝置固有的延遲參差不齊。
根據(jù)本發(fā)明，則由于將可撓式印刷配線板的電壓信號予以區(qū)分而產(chǎn)生切換信號(該切換信號系用以進行設置于顯示裝置的多個延遲電路的切換)，故能夠以簡易的構成選擇多個延遲電路，由此消除顯示裝置的延遲特性參差不齊。根據(jù)本發(fā)明，特別是只要選擇對應于顯示裝置的延遲特性的可撓式印刷配線板而連接于顯示裝置，即能消除顯示裝置的延遲參差不齊。
在本發(fā)明中，將主動矩陣型顯示裝置的驅動電路內的驅動IC作成對應于切換信號而選擇性輸出相位不相同的時鐘信號的驅動IC，且由印刷配線板將切換信號供應于前述驅動IC亦可。


圖1系實施形態(tài)的顯示裝置的整體構成圖。
圖2系圖1的傳送延遲調整電路的構成圖。
圖3A及圖3B系圖1的FPC的構成圖。
圖4系圖1的水平方向移位緩存器(HSR)和取樣電路的構成圖。
圖5(a)至(d)表示實施形態(tài)的取樣時序的時序圖。
圖6系實施形態(tài)的制造方法流程圖。
(注以下為SY-1606的內容)圖7表示其它實施形態(tài)的顯示裝置的整體構成圖。
圖8A及圖8B系圖7的FPC的構成圖。
圖9系來自VDD信號線的切換信號線的區(qū)分的說明圖。
圖10(a)至(d)表示其它實施形態(tài)的取樣時序的時序圖。
圖11表示來自VDD信號線的切換信號線的其它區(qū)分的說明圖。
圖12A及12B表示LCD面板內的區(qū)分說明圖。
主要組件符號說明10驅動電路 11驅動用IC12基準電源14可撓式印刷配線板(FPC)15連接墊16LCD面板18電平移位器20水平方向移位緩存器24取樣電路26顯示部 28垂直方向緩存器30延遲調整電路 31相位切換電路32輸入側開關 34、36延遲電路38輸出側開關 Hsync水平同步信號Data數(shù)據(jù)信號 Vsync垂直同步信號MCLK 時鐘 R.G.B視頻信號具體實施方式

根據(jù)

本發(fā)明的實施形態(tài)如下。
第1實施形態(tài)<整體構成>
首先，說明有關于本實施形態(tài)的主動矩陣型顯示裝置的全體構成。圖1所示的顯示裝置系載裝于例如行動電話的液晶顯示裝置，其系具備使液晶裝入于一對的基板間而構成的液晶顯示面板(LCD面板)16、以及驅動該LCD面板16的驅動電路10。驅動電路10系具有以下構件而構成
驅動用IC11，供應視頻信號(圖中DATA)、水平同步信號(Hsync)、垂直同步信號(Vsync)、以及時鐘(MCLK)，并根據(jù)此等而產(chǎn)生模擬視頻信號(R、G、B各信號)或時鐘信號，并予以輸出；基準電源12；以及可撓式印刷配線板(FPC)14，將來自驅動用IC 11的各種驅動信號、以及來自基準電源12的電壓信號供應于LCD面板16。
LCD面板16系主動矩陣型LCD面板，其系于各像素設有作為開關組件的薄膜晶體管(TFT)，且以延伸于列方向的柵極線而控制該TFT的導通/不導通，并經(jīng)由TFT從延伸于行方向的數(shù)據(jù)線將顯示數(shù)據(jù)供應于各像素，借此可進行各像素的顯示。在面板的顯示部26的外圍系形成有水平方向驅動器，以預定時序將顯示數(shù)據(jù)供應于數(shù)據(jù)線；以及垂直方向驅動器，依序控制柵極線。
水平方向驅動器系具有多段的水平方向移位緩存器(HSR)20，對應于從FPC14經(jīng)由連接墊15而供應的時鐘信號(HCLK)，依序將水平起動脈沖(HST)移位；以及取樣電路24，對應于來自HSR20的起動脈沖而將模擬視頻信號進行取樣。
時鐘信號(HCLK)系以電平移位器18而進行電平調整，并供應于HSR20，以取樣電路24而取樣的視頻信號系供應于數(shù)據(jù)線。垂直方向驅動器系具有垂直方向緩存器28，并對應于LCD面板16的柵極線數(shù)而將垂直時鐘(VCLK)作為時鐘，且依序使垂直起動脈沖(VST)移位，在進行預定的邏輯演算之后而輸出于柵極線。
在此，水平方向時鐘(HCLK)系如上述，雖從FPC14經(jīng)由電平移位器(L/S)18而供應于HSR20，但本實施形態(tài)的LCD面板16系在HSR20與電平移位器18之間具有傳送延遲調整電路30。該傳送延遲調整電路30系并聯(lián)設置有延遲時間互不相同的多個延遲電路，且對應于從FPC14經(jīng)由連接墊15所供應的切換信號，而擇一性地選擇其中任一個，并使該電路動作。
驅動用IC11系具有時序控制器(T/C)，其系對應于Haync或Vsync、圖點時鐘(DOTCLK)而產(chǎn)生上述的水平時鐘(HCLK)、水平起動脈沖(HST)、垂直時鐘(VCLK)、以及垂直起動脈沖(VST)等。DOTCLK系經(jīng)由分頻電路而供應于H計數(shù)器。H計數(shù)器系在各1H期間，計數(shù)DOTCLK并將該計數(shù)值輸出于譯碼器。以譯碼器進行譯碼的脈沖信號系經(jīng)由邏輯柵極而作為HCLK予以輸出。此外，另外的譯碼器系根據(jù)計數(shù)值而求得1H期間的開始前的時序，并產(chǎn)生脈沖信號。來自譯碼器的該脈沖信號系同樣地經(jīng)由邏輯柵極而作為HST予以輸出。VCLK或VST雖亦同樣地產(chǎn)生并輸出，但此等的產(chǎn)生方法系揭示于例如2001-356746號公報。
基準電源12系產(chǎn)生并輸出VDD(高電位電源電壓)、以及VSS(低電位電源電壓)。VSS亦可作成GND。例如VDD＝8V、VSS＝0V。來自驅動用IC11的HCLK、HST、VCLK、VST、視頻信號R、G、B，以及來自基準電源12的VDD、VSS系經(jīng)由FPC14的信號線而供應于LCD面板16。
此外，本實施形態(tài)的FPC14系除了此等信號的外，還具有切換信號線，其系將切換信號供應于形成于電平移位器18與HSR20之間的HCLK的傳送延遲調整電路30。該切換信號線系在FPC14內將VDD信號線或VSS信號線的任一個予以區(qū)分，而將VDD信號線或VSS信號線的任一個予以區(qū)分，系依存于是否使傳送延遲調整電路30內的任一個延遲電路動作，亦即依存于LCD面板16所具有的延遲特性系何種程度而設定。本實施形態(tài)中，LCD面板16的傳送延遲特性系由佳/不佳的2階段而予以評價，并對應于該評價結果而選擇性使任一個延遲電路動作。
進而詳述有關于傳送延遲調整電路30和FPC14如下。
<傳送延遲調整電路>
圖2系顯示圖1的傳送延遲調整電路30的構成。傳送延遲調整電路30系具有具有延遲時間t1的延遲電路34、以及具有延遲時間t2(t1＜t2)的延遲電路36，還具有擇一性地使延遲電路34和延遲電路36動作的輸入側開關32、以及輸出側開關38。圖中，延遲電路34系具備1個延遲組件(反相器)，而延遲電路36系具備3個延遲組件(反相器)，雖設定為t2＝t1×3，但延遲電路34、36的各個延遲時間t1、t2則可任意設定。
輸入側開關32系由CMOS所構成，且將水平方向時鐘HCLK供應于輸入端子，并將來自FPC14的切換信號SW和以反相器予以反轉的反轉信號供應于柵極端子。在輸入側開關32的2個輸出端子的一方系連接有延遲電路34，而另一方系連接有延遲電路36。輸出側開關38亦同樣地，輸出側開關38的2個輸入端子的一方系連接有延遲電路34，而另一方系連接有延遲電路36，在柵極端子系供應有切換信號SW和以反相器予以反轉的反轉信號。
當切換信號SW為H(Hi)時，則輸入側開關32及輸出側開關38的上側TFT皆成為ON(導通)狀態(tài)，HCLK系經(jīng)由延遲電路34而供應于水平方向移位緩存器HSR20。此時的HCLK的延遲時間系延遲電路34的延遲時間t1。
另一方面，當切換信號SW為L(Low)時，則輸入側開關32及輸出側開關38的下側TFT時成為ON狀態(tài)，HCLK系經(jīng)由延遲電路36而供應于HSR20。此時的HCLK的延遲時間系延遲電路36的延遲時間t2。
如此，本實施形態(tài)系能根據(jù)來自FPC14的切換信號SW而選擇性產(chǎn)生具有延遲時間t1和延遲時間t2的HCLK，并供應于LCD面板16的HSR20。因此，在供應LCD面板16時，測定該傳送延遲特性的結果，若延遲特性佳(一般的延遲量的范圍內)時，則應選擇延遲電路36，而該信號電平系將L的切換信號SW供應于LCD面板16，若LCD面板16的延遲特性不佳(延遲量較大)時，則以補償該延遲量而選擇延遲電路34的方式，使該信號電平將H的切換信號SW供應于LCD面板16，借此亦可因應LCD面板16的傳送延遲特性參差不齊。
<FPC>
圖3A和圖3B系模式性顯示圖1的FPC14的構成。如上所述，F(xiàn)PC雖系具有用以將來自驅動IC11和基準電源12的各信號供應于LCD面板16的多條信號線，但在中途將VDD信號線或VSS信號線的任一條予以區(qū)分而產(chǎn)生切換信號線，并使用該切換信號線將切換信號供應于LCD面板16。圖3A系將VDD信號線予以區(qū)分而產(chǎn)生切換信號線的情形，且切換信號SW的電平系成為VDD電平，亦即成為H。圖3B系將VSS信號線予以區(qū)分而產(chǎn)生切換信號線的情形，且切換信號SW的電平系成為VSS電平，亦即成為L。傳送延遲調整電路30內的多個(本實施形態(tài)系2個)延遲電路，系可藉由將切換信號SW的電平設定成H或L的任一個而選擇，在FPC14形成有用以將來自基準電源12的高電位的電壓信號供應于LCD面板16的VDD信號線、以及用以供應低電位的電壓信號的VSS信號線。本實施形態(tài)系著眼于上述情形，另外在LCD面板16內設置用以產(chǎn)生新的切換信號SW的電路，或不個別設置于LCD面板16的外部，而利用FPC14的既存的信號線，借此在不增大零件數(shù)量的情況下可實現(xiàn)延遲電路的選擇。預先準備圖3A、圖3B的FPC14，測定LCD面板16的延遲特性的結果，若延遲特性佳時，則將圖3B的FPC14連接于LCD面板16的連接墊15，若延遲特性不佳時，則將圖3A的FPC14連接于LCD面板16的連接墊15即可。
圖4和圖5表示如上的處理藉由選擇延遲電路而調整HCLK的延遲量時，其HSR20和取樣電路24的取樣時序。圖4系HSR20和取樣電路24的構成。從FPC14經(jīng)由連接墊15而將HCLK及其反轉時鐘、以及水平方向起動脈沖HST供應于構成HSR20的移位緩存器。HST、HCLK以及其反轉時鐘系在以傳送延遲調整電路30予以延遲調整之后而供應于移位緩存器。各移位緩存器系對應于HCLK而依序使HST移位，并供應于取樣電路24。以延遲電路36而予以延遲調整的HCLK系對以延遲電路34而予以延遲調整的HCLK，其相位僅延遲預定時間。若將延遲特性佳的情形假定為「預設狀態(tài)」時，則以延遲電路36而予以延遲調整的HCLK系具有預設相位的時鐘，以延遲電路34而予以延遲調整的HCLK系對該預設的時鐘亦可顯示僅前進預定時間的相位的時鐘。取樣電路24系具有切換TFT，且在其輸入端供應有來自FPC14的視頻信號，在柵極端子經(jīng)由反相器供應有與移位緩存器的輸出(亦即HCLK)同步的HST，以作為取樣脈沖。取樣脈沖系在上升為H的時序開始視頻信號的取樣，并供應于數(shù)據(jù)線。
圖5表示取樣脈沖的視頻信號的取樣時序的時序圖。圖5(a)表示供應于取樣電路24的切換TFT的視頻信號波形，在某個時序將視頻信號供應于該像素，此后則停止供應的情形。下一個時序系供應該像素的下一個視頻信號。最適當取樣期間系視頻信號達于一定電平的期間，且在該期間中，若結束取樣時，即能將正確的顯示數(shù)據(jù)供應于數(shù)據(jù)線。圖5(b)系使用傳送延遲特性不佳的LCD面板16時的取樣脈沖。由于LCD面板16的傳送延遲特性不佳，故取樣結束時序會延遲，而在最適當取樣期間的外進行取樣。此時，作為FPC14而選擇圖3A所示的FPC14，并將信號電平為H的切換信號SW供應于LCD面板16。對應于切換信號SW的電平而選擇性使傳送延遲調整電路30內的延遲電路34作動，并將HCLK的延遲量設定為較小。圖5(c)系作為FPC14而使用圖3A所示的FPC14，且使延遲電路34動作時的取樣脈沖。由于延遲時間較小，故取樣脈沖的相位亦變快，且在視頻信號達于一定電平的最適當取樣期間內可進行取樣。圖5(d)為傳送延遲特性佳的LCD面板16的情況，作為FPC14而使用圖3B所示的FPC14，且使延遲電路36作動時的取樣脈沖。和圖5(b)的情形不同，由于LCD面板16的延遲特性佳(延遲量系預定的范圍內)，故即使使用延遲電路36，亦可在最適當取樣期間內進行取樣。
如此，本實施形態(tài)系作為傳送延遲調整電路30而并聯(lián)設置延遲電路34、36，并對應于由FPC 14所產(chǎn)生的切換信號而擇一性地選擇此等延遲電路34、36，借此即能對應于LCD面板16的延遲特性的大小而適當性地調整取樣時序。此外，由于將FPC14內的VDD信號或VSS信號予以區(qū)分而供應用以切換延遲電路34、36的切換信號，故零件數(shù)目亦不會增大，且為簡易的構成，并能對應于LCD面板16而確實地切換。
圖6表示實施形態(tài)的LCD顯示裝置的制造流程圖。首先，測定LCD面板16的傳送延遲特性(S101)。傳送延遲特性的測定方法雖為任意，但具有例如作成TEG(Test Element Group，測試組件組群)而實際地測定信號延遲量，使驅動頻率產(chǎn)生變化，且將黑白的叢發(fā)(burst)信號顯示于LCD面板，并辨識因取樣時序的延遲而導致的黑白光暈(halation)，借此測定延遲量等方法。
在測定傳送延遲特性之后，即判定延遲量是否在預定范圍內(S102)。若在預定范圍內時，則選擇延遲電路36(S103)。繼的為了在LCD面板16內選擇延遲電路36，則作為FPC14而選擇具有由VSS所區(qū)分的切換信號線的FPC14而連接于LCD面板16(S104)。另一方面，在延遲量超過預定范圍時，則選擇延遲電路34(S105)。然后為了在LCD面板16內選擇延遲電路34，作為FPC14而選擇具有由VDD所區(qū)分的切換信號線的FPC14而連接于LCD面板16(S106)。圖6所示的一系列的步驟系可作成自動化。亦即，具備傳送延遲特性評價部、以及FPC選擇部，且將LCD面板16供應于傳送延遲特性評價部而評價該延遲量。將取得的延遲量與預定范圍作大小比較，若在預定范圍內時，則自具有VSS區(qū)分線的FPC14的收納箱而取出FPC14，并連接于LCD面板16，若非在預定范圍內時，則自具有VDD區(qū)分線的FPC14的收納箱而取出FPC14，并連接于LCD面板16。延遲量的測定、與預定范圍的大小比較、以及FPC14的選擇系可由計算機控制。
上述的實施形態(tài)雖系于傳送延遲調整電路30內設置2個延遲電路34、36，但可因應需求而設置3個以上。但在該情形下，由于將VDD或VSS予以區(qū)分的切換信號無法選擇此等3個以上的延遲電路，故進一步需要從另外的信號線予以區(qū)分。
此外，本實施形態(tài)雖能適用于驅動頻率高的高分辨率的LCD顯示裝置，但亦可不拘驅動頻率適用于任意的主動矩陣型顯示裝置。
此外，本實施形態(tài)雖系對應于LCD面板16的傳送延遲特性而選擇2種類的FPC14(參閱第3A、3B圖)中任一個，并連接于LCD面板16，但將具有均由VDD和VSS區(qū)分的切換信號線的1利FPC14連接于LCD面板16，對應于LCD面板16的傳送延遲特性而燒斷任一個的區(qū)分等，并由VDD和VSS中任一個區(qū)分亦可。
此外，即使在由VDD和VSS中任一個區(qū)分時，其區(qū)分點系FPC14內的任意位置即可，如第3A、3B圖所示，在接近LCD面板16側予以區(qū)分的外，亦能將VDD和VSS的區(qū)分點作成互相不同的位置，借此易于進行圖3A、圖3B的2種FPC 14的辨識等。為了避免與未區(qū)分的另一方的信號線產(chǎn)生短路，由VDD和VSS所區(qū)分的切換信號線最好區(qū)分于與另一方的信號線不同的方向。在圖3A中，來自VDD的區(qū)分線雖系配線于VDD與VSS之間，但亦可將來自VDD的區(qū)分線配線于與VSS的相反側等。但連接墊15的端子排列亦必須因應于此而予以變更。
(注以下為SY-1606的內容)
第2實施形態(tài)第1實施形態(tài)中，傳送延遲調整電路30雖系設置于LCD面板16內，但亦可設置于驅動用IC11內。本實施形態(tài)系說明有關于將進行傳送延遲調整的電路設置于驅動用IC11內的情形。
圖7表示本實施形態(tài)的構成。與圖1不同的點系傳送延遲調整電路30并不存在于LCD面板16內，而具有與傳送延遲調整電路30相同的功能的相位切換電路31系設置于驅動用IC11內。
驅動用IC11系與圖1同樣地具有時序控制器(T/C)，其系對應于Haync或Vsync、圖點時鐘(DOTCLK)而產(chǎn)生上述的水平時鐘(HCLK)、水平起動脈沖(HST)、垂直時鐘(VCLK)、以及垂直起動脈沖(VST)等。DOTCLK系經(jīng)由分頻電路而供應于H計數(shù)器。H計數(shù)器系在各1H期間，計數(shù)DOTCLK并將該計數(shù)值輸出于譯碼器。以譯碼器進行譯碼的脈沖信號系經(jīng)由邏輯柵極而作為HCLK予以輸出。此外，另外的譯碼器系根據(jù)計數(shù)值而求得1H期間的開始前的時序，并產(chǎn)生脈沖信號。來自譯碼器的該脈沖信號系同樣地經(jīng)由邏輯柵極而作為HST予以輸出。VCLK或VST亦同樣地產(chǎn)生并輸出。
此外，驅動用IC11系具有將產(chǎn)生的HCLK的相位切換成2階段的相位切換電路31。相位切換電路31的構成系任意，例如圖2所示，可由分別產(chǎn)生相對較快的相位的HCLK和相對較慢的相位的HCLK的2個延遲電路34、36、以及選擇性地切換此等延遲電路34、36并予以輸出的切換開關32、38所構成。驅動用IC11系具有用以由外部輸入切換信號的切換端子，并經(jīng)由切換端子而將切換信號供應于切換開關。切換開關系對應于該切換信號而選擇性地切換2個延遲電路34、36中任一個，并輸出快慢2個相位中任一個。切換信號系由應輸出HCLK的LCD面板16側，更特定而言則由FPC14側所供應。
FPC14系具有用以將切換信號供應于上述驅動用IC11的相位切換電路31的切換信號線。該切換信號線系在FPC14內將VDD信號線或VSS信號線之中任一個予以區(qū)分，而是否將VDD信號線或VSS信號線中任一個予以區(qū)分系依存于LCD面板16的延遲特性的程度而設定。
圖8A和圖8B系模式性顯示圖7的FPC14的構成。FPC14雖系具有用以將來自驅動用IC11和基準電源12的各信號供應于LCD面板16的信多條號線，但在中途將VDD信號線或VSS信號線中任一條予以區(qū)分而產(chǎn)生切換信號線，并使用該切換信號線而將切換信號供應于驅動用IC11。圖8A系將VDD信號線予以區(qū)分而產(chǎn)生切換信號線的情形，且切換信號SW的電平系成為VDD電平，亦即成為H。圖8B系將VSS信號線予以區(qū)分而產(chǎn)生切換信號線的情形，且切換信號SW的電平系成為VSS電平，亦即成為L。如上所述，驅動用IC11的相位切換電路31內的多個(本實施形態(tài)系2個)延遲電路，系能藉由將切換信號SW的電平設定成H或L的任一個而選擇，在FPC 14形成有用以將來自基準電源12的高電位的電壓信號供應于LCD面板16的VDD信號線、以及用以供應低電位的電壓信號的VSS信號線。本實施形態(tài)系著眼于上述情形，另外將用以產(chǎn)生新的切換信號SW的電路設置于LCD面板16內，或不個別設置于LCD面板16的外部，而利用FPC14的既存的信號線，借此在不增大零件數(shù)量的情況下可實現(xiàn)延遲電路的選擇。預先準備第8A、8B圖的FPC14，測定LCD面板16的延遲特性的結果，若延遲特性佳時，則將圖8B的FPC14的一端連接于LCD面板16的連接墊15，若延遲特性不佳時，則將圖8A的FPC14的一端連接于LCD面板16的連接墊15即可。在FPC14的另一端子連接有驅動用IC11，而FPC14的切換信號線系連接于驅動用IC11的切換端子。因此，在驅動用IC11的切換端子供應有對應于LCD面板16的傳送延遲特性的切換信號SW，由于對應于切換信號SW而輸出快慢2個相位的任一個HCLK，故結果為對傳送延遲特性佳的LCD面板16輸出相位相對較慢的HCLK，而對傳送延遲特性不佳的LCD面板16輸出相位相對較快的HCLK，并供應于LCD面板16的HRS20。
圖9表示由FPC 14而連接驅動用IC11、基準電源(面板電源)12、LCD面板16的構成。且為LCD面板16的傳送延遲特性不佳的情形。FPC14系圖8A所示的FPC14，亦即由VDD信號線予以區(qū)分而產(chǎn)生切換信號線的FPC14。FPC14的切換信號線系連接于驅動用IC11的切換端子，且經(jīng)由該切換端子將來自FPC14的切換信號供應于驅動用IC11的相位切換電路31。由于切換信號的電平系VDD，亦即H，故選擇相位切換電路31內的延遲電路34，且產(chǎn)生相位相對較快的HCLK并予以輸出。相位快的HCLK系經(jīng)由FPC14的時鐘信號線而供應于LCD面板16的HRS20。由于LCD面板16內的傳送延遲特性不佳，故HCLK雖系延遲，但由驅動用IC11供應相位原本即快的HCLK，故LCD面板16內的傳送延遲會被抵消，并以最適當?shù)娜訒r序將視頻信號進行取樣，并將顯示數(shù)據(jù)供應于數(shù)據(jù)線。
圖10表示如上的處理，藉由切換控制驅動用IC11內的相位切換電路30而調整HCLK的相位時，HRS20和取樣電路24的取樣時序。圖10(a)、(b)系傳送延遲特性佳(延遲時間快)的LCD面板16時的時序圖，如圖10(a)所示，從驅動用IC11經(jīng)由延遲電路36而供應相位慢的HCLK。HCLK系在LCD面板16內僅延遲預定時間T1，結果，如圖10(b)所示，提供視頻信號達于一定電平的最適當取樣時序。另一方面，圖10(c)、(d)系傳送延遲特性不佳(延遲時間慢)的LCD面板16時的時序圖，如圖10(c)所示，從驅動用IC11經(jīng)由延遲電路34而供應相位快的HCLK(以相較于圖10(a)的HCLK更快的時序上升)。HCLK系在LCD面板16內雖僅延遲預定時間T2(T1＜T2)，但由于原本的HCLK的相位較快，故(T2-T1)份的延遲大致被取消，如，圖10(d)所示，在該情形下，亦能提供與圖10(b)大致相同的最適當取樣時序。
又，由于T2、T1均分別對應于LCD面板16而變動，且驅動用IC11內的相位切換電路30系選擇性切換輸出具有預定的相位差的2個HCLK的構成，故難以完全取消(T2-T1)。但即使為相同的機種，亦由于傳送延遲特性不佳，故習知技術中，即使系作為不良品而處理的LCD面板16，在本實施形態(tài)中系藉由輸出相位快的HCLK，而在視頻信號的電平一定的期間可進行取樣，故不會有使LCD面板16形成浪費的情形。
如此，本實施形態(tài)系于驅動用IC11設置相位切換電路31，并對應于由FPC14所產(chǎn)生的切換信號而切換控制相位切換電路31，借此即可對應于LCD面板16的延遲特性的大小而適當性地調整取樣時序，且能以最適當?shù)臅r序將視頻信號進行取樣。此外，由于將FPC14內的VDD信號或VSS信號予以區(qū)分而供應用以切換控制相位切換電路31的切換信號，故零件數(shù)目亦不會增大，且為簡易的構成，并可對應于LCD面板16而確實地切換。
此外，本實施形態(tài)雖能適用于驅動頻率高的高分辨率的LCD顯示裝置，但亦可不拘驅動頻率而適用于任意的主動矩陣型顯示裝置。
此外，本實施形態(tài)雖系將來自基準電源12的電壓信號予以區(qū)分而產(chǎn)生切換信號，但基準電源12的VDD系較高的電壓(例如8V)，當無法將高電壓供應于驅動用IC11，而僅能供應低電壓信號時，則作成利用FPC14將由驅動用IC11供應于FPC14的VDD(例如3V)信號予以區(qū)分而產(chǎn)生切換信號，并供應于驅動用IC11的切換端子的構成亦可。圖11表示此形時的構成。來自驅動用IC11的VDD信號系由FPC14而回授于切換端子，相位切換電路31系藉由該VDD信號而切換控制。
此外，本實施形態(tài)雖系在FPC14內將VDD或VSS予以區(qū)分而產(chǎn)生切換信號，但由于VDD或VSS系供應于LCD面板16，故不在FPC14內，而在LCD面板16內將VDD或VSS予以區(qū)分而產(chǎn)生切換信號亦可。在LCD面板16內所區(qū)分的切換信號系經(jīng)由FPC 14內的切換信號線而供應于驅動用IC11的切換端子。在LCD面板16內，VDD信號線和VSS信號線系藉由SiO2等的層間絕緣膜互相絕緣而形成多層構造。因此，例如在LCD面板16內，形成如VDD信號線/第1層間絕緣膜/切換信號線/第2層間絕緣膜/VSS信號線的多層構造，當由VDD予以區(qū)分而產(chǎn)生切換信號時，則因激光照射等而破壞第1層間絕緣膜，并使VDD信號線和切換信號線短路，當由VSS予以區(qū)分而產(chǎn)生切換信號時，則藉由激光照射等而破壞第2層間絕緣膜，并使VSS信號線和切換信號線短路亦可。或者，在預設狀態(tài)下，使VSS信號線和切換信號線短路，在傳送延遲特性佳的LCD面板16情況下，系在預設狀態(tài)下使用，且從驅動用IC11將相位慢的HCLK供應于LCD面板16，而在傳送延遲特性不佳的LCD面板16情況下，則藉由激光照射而破壞VSS信號線與切換信號線的連接且予以斷線，并且藉由激光照射而破壞切換信號線與VDD信號線之間的絕緣膜，并使其短路亦可。第12A、12B圖表示此時的構成。圖12A系預設狀態(tài)的LCD面板16，且VSS信號線和切換信號線系在LCD面板16內產(chǎn)生短路。切換信號的電平系L，且由驅動用IC11供應相位慢的HCLK。第12B圖系傳送延遲特性不佳的LCD面板16的情形，其系藉由激光照射而使VSS信號線和切換信號線斷線，并破壞VDD信號線與切換信號線之間的絕緣膜而使其短路的情形。切換信號的電平系H，且由驅動用IC11供應相位快的HCLK。
此外，在本實施形態(tài)中，即使在由VDD或VSS中任一個而將切換信號予以區(qū)分時，其區(qū)分點可為FPC14內或LCD面板16內的任意位置，在FPC14內予以區(qū)分時，則如第8A、8B圖所示，在接近驅動用IC11側而予以區(qū)分的外，亦能將VDD和VSS的區(qū)分點作成互不相同的位置，借此而易于進行圖8A、圖8B的2種FPC14的辨識等。為了避免與未區(qū)分的另一方的信號線產(chǎn)生短路，由VDD和VSS所區(qū)分的切換信號線最好區(qū)分于與另一方的信號線不同的方向。在圖8A中，來自VDD的區(qū)分線雖系配線于VDD和VSS之間，但將來自VDD的區(qū)分線配線于與VSS的相反側等。但驅動用IC11的切換端子排列亦必須因應于此而予以變更。
此外，本實施形態(tài)雖作成由VDD而使切換信號區(qū)分，且將其電平設為H時，則由驅動用IC11輸出相位快的HCLK，而由VSS而使切換信號區(qū)分，且將其電平設為L時，則輸出相位慢的HCLK的構成，但作成由VDD而使切換信號區(qū)分，且將其電平設為H時，則輸出相位慢的HCLK的構成亦可?？紤]到切換信號線的斷線等，作成當切換信號的電平為L時，則由驅動用IC11輸出相位慢的HCLK的構成也可。
權利要求
1.一種驅動電路，用于驅動主動矩陣型顯示裝置，包括用于將高電位電源電壓信號、低電位電源電壓信號、以及時鐘信號供應于前述顯示裝置的可撓式印刷配線板，其中，前述可撓式印刷配線板是對選擇性切換設置于前述顯示裝置內且使前述時鐘信號僅延遲第1延遲量的第1延遲電路、以及使由前述可撓式配線板所供應的前述時鐘信號僅延遲第2延遲量(第1延遲量＜第2延遲量)的第2延遲電路的切換開關，將前述高電位電源電壓信號或低電位電源電壓信號的任一個予以區(qū)分而供應切換信號。
2.一種可撓式印刷配線板，其供應用以驅動主動矩陣型顯示裝置的驅動信號，包括高電位電源電壓信號線，將高電位電源電壓信號供應于前述顯示裝置；低電位電源電壓信號線，將低電位電源電壓信號供應于前述顯示裝置；時鐘信號線，將時鐘信號供應于前述顯示裝置；以及切換信號線，將前述高電位電源電壓信號線或前述低電位電源電壓信號線的任一條予以區(qū)分而成，其將選擇性切換設置于前述顯示裝置內的多個延遲電路的切換信號供應于前述顯示裝置。
3.一種主動矩陣型顯示裝置，包括顯示面板，具有主動矩陣型像素；以及可撓式印刷配線板，將含有用以驅動前述顯示面板的時鐘信號及電壓信號的驅動信號供應于前述顯示面板，其中，前述顯示面板具有第1延遲電路，使由前述可撓式配線板所供應的前述時鐘信號僅延遲第1延遲量；第2延遲電路，使由前述可撓式配線板所供應的前述時鐘信號僅延遲第2延遲量(第1延遲量＜第2延遲量)；以及切換開關，對應于切換信號而選擇性切換前述第1延遲電路和前述第2延遲電路；前述可撓式印刷配線板具有使前述電壓信號區(qū)分而前述切換信號將供應于前述切換開關的切換信號線。
4.一種驅動電路，其驅動主動矩陣型顯示裝置，包括驅動IC，輸出時鐘信號；電源，輸出電壓信號；以及可撓式印刷配線板，將前述電壓信號和前述時鐘信號供應于前述顯示裝置的同時，亦對選擇性切換設置于前述顯示裝置內且使前述時鐘信號僅延遲第1延遲量的第1延遲電路、以及使由前述可撓式配線板所供應的前述時鐘信號僅延遲第2延遲量(第1延遲量＜第2延遲量)的第2延遲電路的切換開關，使前述電壓信號區(qū)分而供應切換信號。
5.一種驅動電路，其驅動主動矩陣型顯示裝置，包括驅動IC，對應于切換信號而選擇性輸出相位不同的時鐘信號；電源，輸出電壓信號；以及可撓式印刷配線板，將來自前述電源的前述電壓信號及來自前述驅動IC的前述時鐘信號供應于前述顯示裝置，并將前述電壓信號作為前述切換信號而供應于前述驅動IC。
6.一種可撓式印刷配線板，其供應用以驅動主動矩陣型顯示裝置的驅動信號，包括高電位電源電壓信號線，用于供應高電位電源電壓信號至前述顯示裝置；低電位電源電壓信號線，將低電位電源電壓信號供應于前述顯示裝置；時鐘信號線，將時鐘信號供應于前述顯示裝置；以及切換信號線，將前述高電位電源電壓信號線或前述低電位電源電壓信號線的任一條予以區(qū)分而成，其將切換信號供應于產(chǎn)生前述時鐘信號的驅動IC，以切換前述時鐘信號的相位。
7.一種主動矩陣型顯示裝置，包括顯示面板，具有主動矩陣型像素；驅動IC，對應于切換信號而選擇性輸出相位不同的時鐘信號；以及可撓式印刷配線板，將含有前述時鐘信號及電壓信號的驅動信號供應于前述顯示面板的同時，亦將使前述電壓信號予以區(qū)分而成的切換信號供應于前述驅動IC，以切換前述時鐘信號的相位。
全文摘要
本發(fā)明提供一種調整視頻信號的取樣時序的LCD顯示裝置的驅動電路。來自驅動用IC和基準電源的驅動信號系經(jīng)由可撓式印刷配線板FPC而供應于LCD面板。水平時鐘信號系藉由傳送延遲調整電路而使延遲量擇一性地切換調整為2階段，并供應于水平方向移位緩存器。FPC系將高電位的電壓信號VDD或低電位的電壓信號VSS的任一個予以區(qū)分而產(chǎn)生切換信號，并供應于傳送延遲調整電路。亦可將具有與傳送延遲調整電路相同的功能的相位切換電路設置于驅動IC內。
文檔編號G09G3/36GK1811533SQ20051012589
公開日2006年8月2日 申請日期2005年11月30日 優(yōu)先權日2004年11月30日
發(fā)明者山村久仁, 千田滿, 橫山良一, 宮島康志, 田中俊彥 申請人:三洋電機株式會社