專利名稱：移位寄存器及具備該移位寄存器的顯示驅(qū)動裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及由級聯(lián)連接的多個移位電路構(gòu)成的多級移位寄存器及其控制方法、以及具有該移位寄存器并驅(qū)動顯示面板的顯示驅(qū)動裝置。
背景技術(shù)：
非晶硅薄膜晶體管TFT(以下稱為“a-SiTFT”)、多晶硅薄膜晶體管(以下稱為“p-SiTFT”)被用作例如構(gòu)成液晶顯示面板的各像素的顯示驅(qū)動元件。
液晶顯示面板具有多個掃描線和多個信號線，受掃描驅(qū)動器及信號驅(qū)動器控制而顯示所希望的圖像。具體而言，掃描驅(qū)動器對各掃描線依次施加使構(gòu)成顯示元件的a-SiTFT或p-SiTFT變?yōu)檫x擇狀態(tài)的掃描信號。并且，信號驅(qū)動器經(jīng)由各信號線對構(gòu)成顯示元件的液晶電容施加對應于顯示數(shù)據(jù)的電壓，由此進行顯示動作，將圖像顯示在液晶顯示面板上。
另一方面，近年來，使用a-SiTFT、p-SiTFT來構(gòu)成各種電路的技術(shù)正在研究之中。例如正在研究開發(fā)如下的技術(shù)由a-SiTFT或p-SiTFT構(gòu)成移位寄存器電路，通過將其應用到顯示驅(qū)動裝置的掃描驅(qū)動器或信號驅(qū)動器中，來使該顯示驅(qū)動裝置與液晶顯示面板一體地形成，從而實現(xiàn)模塊尺寸的縮小、成本的降低等。
但是，a-SiTFT及p-SiTFT由于相對于以往用于構(gòu)成掃描驅(qū)動器或信號驅(qū)動器的由單晶Si構(gòu)成的晶體管的動作特性較差，所以難以構(gòu)成動作穩(wěn)定、具有足夠性能的電路。
圖9是構(gòu)成移位寄存器的各級的移位電路的電路結(jié)構(gòu)的一例。該移位電路被串聯(lián)連接n級(n為大于等于1的整數(shù))而構(gòu)成移位寄存器。這里，構(gòu)成移位電路的各晶體管是由N型a-SiTFT或N型p-SiTFT構(gòu)成的。
在圖9中，在輸入端子IN上施加從前級的移位電路輸出的輸出信號，如果在預定的時刻將輸入控制信號φ輸入，則TFT111導通動作，節(jié)點NA的電位對應于輸入信號的信號電平而上升。由此，TFT112及TFT113導通動作，節(jié)點NB的電位降低。由此，TFT114截止動作。此時，如果供給到輸入端子CK的時鐘信號的信號電平從低電平切換到高電平，則高電平的輸出信號從輸出端子OUT輸出。接著，如果從下一級的移位電路輸出的輸出信號作為復位信號被施加到復位端子RST，則使TFT115導通動作，將積累在節(jié)點NA的電荷釋放到低電位電源Vss，使節(jié)點NA的電位變?yōu)榈碗娖?。由此，TFT112及TFT113截止動作，節(jié)點NB的電位上升。由此，TFT114導通動作，輸出信號對應于供給到控制端子CTL的信號電平(低電平Vss)而變?yōu)榈碗娖健?br> 此時，因為從下一級的移位電路輸出的輸出信號作為復位信號被施加到復位端子RST，所以在MOS晶體管114導通動作、輸出信號變?yōu)榈碗娖街?，?jīng)過了TFT115變?yōu)閷顟B(tài)、節(jié)點NA的電位變?yōu)榈碗娖?，接著TFT112及TFT113變?yōu)榻刂範顟B(tài)、節(jié)點NB的電位上升的2階段的電路動作。但是，a-SiTFT及p-SiTFT與單晶Si構(gòu)成的晶體管相比移動度特別小，因此各TFT的動作速度比單晶Si構(gòu)成的晶體管慢，所以，在從施加了復位信號到輸出信號變?yōu)榈碗娖降钠陂g、即輸出信號的下降比較慢。因此，在使用了多個由這種a-SiTFT或p-SiTFT構(gòu)成的移位電路的移位寄存器中，如果電路的時鐘頻率較高，則因各移位電路的輸出信號的下降延遲而使電路動作不穩(wěn)定，有產(chǎn)生誤動作的情況。

發(fā)明內(nèi)容
本發(fā)明提供的移位寄存器具有能夠抑制電路的動作頻率提高到某種程度時的誤動作的產(chǎn)生而進行穩(wěn)定的電路動作、并且能夠使具有該移位寄存器的顯示驅(qū)動裝置的電路動作穩(wěn)定化的優(yōu)點。
用來得到上述優(yōu)點的本發(fā)明的移位寄存器由多級(stage)構(gòu)成，上述各級由級聯(lián)連接的移位電路構(gòu)成，上述移位電路具有依次輸出輸出信號并且將該輸出信號施加給下一級的上述移位電路的輸出端子；從前級的上述移位電路施加了上述輸出信號的輸入端子；從下一級的上述移位電路施加了上述輸出信號的復位端子；第一配線；第二配線；對應于從前級的上述移位電路向上述輸入端子的上述輸出信號的輸入而對上述第一配線施加預定電壓、對應于向該第一配線的上述預定電壓的施加而將從外部施加的預定電平的信號作為上述輸出信號輸出給上述輸出端子的裝置；對應于從下一級的上述移位電路向上述復位端子的上述輸出信號的施加而使上述第一配線的電壓電平降低的裝置；對應于向上述第一配線的電壓電平的變化而對第二配線施加上述預定電壓的裝置；對應于從下一級的上述移位電路向上述復位端子的上述輸出信號的施加而對上述第二配線施加預定電壓的裝置；以及，對應于向上述第二配線的上述預定電壓的施加而使上述輸出信號的電壓電平降低的裝置。
在上述移位寄存器中，將上述預定電平的信號作為上述輸出信號輸出的裝置具有第1晶體管，對應于向上述輸入端子的上述輸出信號的輸入，對上述第一配線施加預定電壓；以及第2晶體管，對應于向上述第一配線的上述預定電壓的施加，對上述輸出端子輸出上述預定電平的信號，對應于向上述復位端子的上述輸出信號的施加而使上述第一配線的電壓電平降低的裝置具有第3晶體管，對應于上述第一配線的電壓電平的變化而對上述第二配線施加上述預定電壓的裝置具有第4晶體管，對應于向上述復位端子的上述輸出信號的施加而對上述第二配線施加上述預定電壓的裝置具有第5晶體管，對應于向上述第二配線的上述預定電壓的施加而使上述輸出信號的電壓電平降低的裝置具有第6晶體管。
此外，上述第1晶體管與上述第3晶體管將電流路徑串聯(lián)連接，將上述第1晶體管與上述第3晶體管的連接點與上述第一配線連接，在上述電流路徑的上述第1晶體管側(cè)的一端施加有上述預定電壓，上述第1晶體管的控制端子與上述輸入端子連接，上述第3晶體管的控制端子與上述復位端子連接。
此外，上述第2晶體管與上述第6晶體管將電流路徑串聯(lián)連接，將上述第2晶體管與上述第6晶體管的連接點與上述輸出端子連接，在上述電流路徑的上述第2晶體管側(cè)的一端施加有上述預定電平的信號，上述第2晶體管的控制端子與上述第一配線連接上述第6晶體管的控制端子與上述第二配線連接。
此外，上述第4晶體管將電流路徑與上述第二配線連接，控制端子與上述第一配線連接，上述第5晶體管在電流路徑的一端施加有述預定電壓，電流路徑的另一端與上述第二配線連接，控制端子與上述復位端子連接。
此外，上述第1至第6晶體管由非晶硅薄膜晶體管或多晶硅薄膜晶體管構(gòu)成。
關(guān)于用來得到上述優(yōu)點的本發(fā)明的由多級構(gòu)成的移位寄存器的控制方法，上述各級由級聯(lián)連接、依次輸出輸出信號并且將該輸出信號施加給下一級的移位電路構(gòu)成，上述驅(qū)動控制方法包括對應于來自前級的上述移位電路的上述輸出信號的施加而對第一配線施加預定電壓的步驟；對應于向上述第一配線的上述預定電壓的施加而將從外部施加的預定電平的信號作為上述輸出信號輸出給上述輸出端子的步驟；對應于來自下一級的上述移位電路的上述輸出信號的施加而使上述第一配線的電壓電平降低的步驟；對應于向上述第一配線的電壓電平的變化而對第二配線施加上述預定電壓的步驟；對應于來自下一級的上述移位電路的上述輸出信號的施加而對上述第二配線施加預定電壓的步驟；對應于向上述第二配線的上述預定電壓的施加而使上述輸出信號的電壓電平降低的步驟，對應于來自下一級的上述移位電路的上述輸出信號的施加而對上述第二配線施加上述預定電壓的步驟，是通過如下的一個晶體管來進行的，所述晶體管在電流路徑的一端上施加有上述預定電壓，電流路徑的另一端與第二配線連接，在控制端子上施加來自下一級的上述移位電路的上述輸出信號。
用來得到上述優(yōu)點的本發(fā)明的驅(qū)動顯示面板的顯示驅(qū)動裝置，具有由多級構(gòu)成的移位寄存器，上述各級由級聯(lián)連接的移位電路構(gòu)成，上述移位電路具有依次輸出輸出信號并且將該輸出信號施加給下一級的上述移位電路的輸出端子；被施加了來自前級的上述移位電路的輸出信號的輸入端子；被施加了來自下一級的上述移位電路的輸出信號的復位端子；第一配線；第二配線；對應于從前級的上述移位電路向上述輸入端子的上述輸出信號的輸入而對上述第一配線施加預定電壓的裝置；對應于向上述第一配線的上述預定電壓的施加而將從外部施加的預定電平的信號作為上述輸出信號輸出給上述輸出端子的裝置；對應于從下一級的上述移位電路向上述復位端子的上述輸出信號的施加而使上述第一配線的電壓電平降低的裝置；對應于向上述第一配線的電壓電平的變化而對第二配線施加上述預定電壓的裝置；對應于從下一級的上述移位電路向上述復位端子的上述輸出信號的施加而對上述第二配線施加預定電壓的裝置；以及，對應于向上述第二配線的上述預定電壓的施加而使上述輸出信號的電壓電平降低的裝置。
在上述移位寄存器中，對應于從前級的上述移位電路向上述輸入端子的上述輸出信號的輸入而對上述第一配線施加預定電壓的裝置具有第1晶體管，對應于向上述第一配線的上述預定電壓的施加而將上述預定電平的信號輸出給上述輸出端子的裝置具有第2晶體管，對應于向上述復位端子的上述輸出信號的施加而使上述第一配線的電壓電平降低的裝置具有第3晶體管，對應于上述第一配線的電壓電平的變化而對上述第二配線施加上述預定電壓的裝置具有第4晶體管，對應于向上述復位端子的上述輸出信號的施加而對上述第二配線施加上述預定電壓的裝置具有第5晶體管，對應于向上述第二配線的上述預定電壓的施加而使上述輸出信號的電壓電平降低的裝置具有第6晶體管。
此外，上述第1晶體管與上述第3晶體管將電流路徑串聯(lián)連接，上述第1晶體管與上述第3晶體管的連接點與上述第一配線連接，在上述電流路徑的上述第1晶體管側(cè)的一端施加有上述預定電壓，上述第1晶體管的控制端子與上述輸入端子連接；上述第3晶體管的控制端子與上述復位端子連接。
此外，上述第2晶體管與上述第6晶體管將電流路徑串聯(lián)連接，上述第2晶體管與上述第6晶體管的連接點與上述輸出端子連接，在上述電流路徑的上述第2晶體管側(cè)的一端施加有上述預定電平的信號，上述第2晶體管的控制端子與上述第一配線連接上述第6晶體管的控制端子與上述第二配線連接。
此外，上述第4晶體管將電流路徑與上述第二配線連接，控制端子與上述第一配線連接，上述第5晶體管在電流路徑的一端施加有上述預定電壓，電流路徑的另一端與上述第二配線連接，控制端子與上述復位端子連接。
此外，上述第1至第6晶體管由非晶硅薄膜晶體管或多晶硅薄膜晶體管構(gòu)成。


圖1是本發(fā)明的液晶顯示裝置的要部結(jié)構(gòu)圖。
圖2是本實施方式的移位寄存器的電路結(jié)構(gòu)圖。
圖3是本實施方式的移位電路的電路圖。
圖4是本實施方式的移位電路的各部的信號波形圖。
圖5是本實施方式的移位寄存器的信號波形圖。
圖6是用來說明本實施方式的移位電路的效果的信號波形圖。
圖7是用來說明本實施方式的移位電路的效果的信號波形圖。
圖8是表示本實施方式的移位電路的變形例的電路圖。
圖9是現(xiàn)有技術(shù)的移位電路的電路圖。
具體實施例方式
下面根據(jù)附圖所示的實施方式說明本發(fā)明的移位寄存器及其驅(qū)動控制方法、以及具有該移位寄存器的顯示驅(qū)動裝置。
另外，在本實施方式中，以將本發(fā)明的移位寄存器作為顯示驅(qū)動裝置應用到液晶顯示裝置的掃描驅(qū)動器中的情況為例進行了說明，但并不限于此，當然也可以應用于例如信號驅(qū)動器中。
圖1是本發(fā)明的液晶顯示裝置的要部結(jié)構(gòu)圖。
液晶顯示裝置具有顯示面板10、信號驅(qū)動器20、掃描驅(qū)動器30等而構(gòu)成。顯示面板10具有在列方向上配設的多個信號線Ld和在行方向上配設的多個掃描線Lg；多個像素電極，配置在信號線Ld和掃描線Lg的各交點附近；公共電極(對置電極)，與各像素電極對置配置；液晶電容C1c，由填充、保持在像素電極與公共電極之間的液晶構(gòu)成；輔助電極Cs，并列連接在該液晶電容C1c上，另一端經(jīng)由輔助電容配線Lc連接到預定電壓Vcs的輸入端子上，用來保持施加在液晶電容C1c上的信號電壓；以及TFT，其柵極端子連接到掃描線Lg上，源極端子連接到上述像素電極上，漏極端子連接到信號線Ld上。
在具備具有這種結(jié)構(gòu)的顯示面板10的液晶顯示裝置中，如果通過掃描驅(qū)動器30對各行的掃描線Lg依次施加掃描信號而變?yōu)檫x擇狀態(tài)，則對應的TFT變?yōu)閷顟B(tài)。并且，通過將由信號驅(qū)動器20輸出給信號線Ld的顯示信號電壓經(jīng)由TFT施加給各像素電極，顯示信號電壓與施加給公共電極上的公共信號電壓Vcom的電位差對各顯示像素的液晶電容C1c充電，根據(jù)該電位差來控制各顯示像素的液晶分子的配向狀態(tài)。由此，將所希望的圖像信息顯示在顯示面板10上。這里，掃描驅(qū)動器30具有用來將掃描信號依次施加給各行的掃描線Lg的移位寄存器而構(gòu)成。
圖2是本實施方式的移位寄存器的電路結(jié)構(gòu)圖。
如果使掃描線Lg的根數(shù)為n根(n為大于等于1的整數(shù))，則移位寄存器由級聯(lián)連接的n個移位電路(級)RS(1)～RS(n)構(gòu)成。
各移位電路RS(k)具有輸入端子IN、輸出端子OUT、時鐘端子CK、復位端子(控制端子)RST。從控制電路等外部電路輸入start信號被輸入移位電路RS(1)的輸入端子IN。在移位電路RS(2)～RS(n)的輸入端子IN上，分別輸入從前級的移位電路RS(k-1)(k為2～n的整數(shù))的輸出端子OUT輸出的前級的輸出信號out(k-1)。進而，輸出信號out(k)輸出給對應的掃描線Lg。
在奇數(shù)的移位電路RS(k)中為時鐘信號ck1、在偶數(shù)的移位電路RS(k)中為時鐘信號ck2被從外部電路輸入到時鐘端子CK。這里，時鐘信號ck1及ck2是相互反向的脈沖信號。在最后級RS(n)以外的移位電路RS(k)的復位端子RST分別輸入從下一級的移位電路RS(k+1)(k為1～n-1的整數(shù))輸出的輸出信號out(k+1)。在最后級RS(n)的復位端子RST從外部電路輸入信號sig。
圖3是本實施方式的移位電路的電路圖的一例。
在圖3中，設該移位電路為移位寄存器的第k級的移位電路RS(k)。TFT11(第1晶體管)的柵極端子(控制端子)與輸入端子IN連接，輸出信號out(k-1)被輸入其中，在漏極端子上施加電壓Vdd，源極端子與節(jié)點A(第一配線)連接。TFT12(第3晶體管)的柵極端子(控制端子)與復位端子RST連接，下一級的輸出信號out(k+1)被輸入其中，漏極端子與節(jié)點A連接，在源極端子上施加電壓Vss。
TFT13的柵極端子與輸入端子IN連接，漏極端子與節(jié)點B連接，在源極端子上施加電壓Vss。TFT14的柵極端子與節(jié)點B連接，漏極端子與節(jié)點A連接，在源極端子上施加電壓Vss。在TFT15的柵極端子及漏極端子上施加電壓Vdd，源極端子與節(jié)點B連接。TFT16(第4晶體管)的柵極端子(控制端子)與節(jié)點A連接，漏極端子與節(jié)點B(第二配線)連接，在源極端子上施加電壓Vss。
TFT17(第2晶體管)的柵極端子(控制端子)與節(jié)點A連接，漏極端子與時鐘端子CK連接，輸入時鐘信號ck1或ck2，源極端子與輸出端子OUT連接。TFT18(第6晶體管)的柵極端子(控制端子)與節(jié)點B連接，漏極端子與輸出端子OUT連接，在源極端子上施加電壓Vss。TFT19(第5晶體管)的柵極端子(控制端子)與復位端子RST連接，在漏極端子上施加電壓Vdd，源極端子與節(jié)點B連接。
圖4是本實施方式的移位電路的各部的信號波形圖。
圖5是本實施方式的移位寄存器的信號波形圖。
在圖4中，從上方開始依次表示輸入到時鐘端子CK的時鐘信號ck、輸入到輸入端子IN的前級的輸出信號out(k-1)、從輸出端子OUT輸出的輸出信號out(k)、輸入到復位端子RST的下一級的輸出信號out(k+1)、節(jié)點A(第一配線)的電位、節(jié)點B(第二配線)的電位。這里，所謂時鐘信號ck，是時鐘信號ck1或時鐘信號ck2中的任一個信號。如果首先在時間t11輸入到輸入端子IN的前級的輸出信號out(k-1)變?yōu)楦唠娖剑瑒tTFT11變?yōu)閷顟B(tài)，節(jié)點A的電位上升。并且TFT13也變?yōu)閷顟B(tài)，使節(jié)點B的電位下降至電壓Vss。
如果節(jié)點A達到預定電壓，則TFT16和TFT17變?yōu)閷顟B(tài)，在TFT16的漏極端子-源極端子間流過電流，節(jié)點B的電位降低。如果節(jié)點B的電位變?yōu)榈碗娢浑娖?，則TFT18變?yōu)榻刂範顟B(tài)。因而，在時間t12，如果時鐘信號ck變?yōu)楦唠娖?，則在TFT17的漏極端子-源極端子之間流過電流，輸出信號out(k)變?yōu)楦唠娖?。此外，通過將時鐘信號ck的電壓經(jīng)由TFT17施加到輸出端子OUT上，則節(jié)點A的電位進一步上升。
輸出信號out(k)被輸入到下一級(第k+1級)的移位電路RS(k+1)的輸入端子IN，在時間t13從下一級(第k+1級)的移位電路RS(k+1)輸出輸出信號out(k+1)。如果將該輸出信號out(k+1)輸入到該級的移位電路RS(k)的復位端子RST中，則TFT12變?yōu)閷顟B(tài)，節(jié)點A的電位降低。因節(jié)點A的電位降低而使TFT16變?yōu)榻刂範顟B(tài)，電流經(jīng)由TFT15流向節(jié)點B，節(jié)點B的電位上升。并且，此時因TFT19變?yōu)閷顟B(tài)而使節(jié)點B的電位迅速上升。
如果節(jié)點B達到預定電壓，則TFT14變?yōu)閷顟B(tài)，節(jié)點A的電位降低，TFT17變?yōu)榻刂範顟B(tài)。此外，TFT18變?yōu)閷顟B(tài)，在TFT18的漏極端子-源極端子之間流過電流，輸出信號out(k)變?yōu)榈碗娖健?br> 這里，說明本發(fā)明的移位寄存器的結(jié)構(gòu)的作用效果。
在圖4中的表示節(jié)點B(第二配線)的電位變化的波形中，單點劃線所示的波形表示在圖3的本發(fā)明的移位電路中，假設不具有TFT19(第5晶體管)時的節(jié)點B的電位變化。此時，如果在時間t13將下一級的輸出信號out(k+1)作為復位信號輸入到本級的復位端子RST，則TFT12變?yōu)閷顟B(tài)，節(jié)點A(第一配線)的電位降低。通過節(jié)點A的電位降低，使TFT17變?yōu)榻刂範顟B(tài)，并且TFT16變?yōu)榻刂範顟B(tài)，電流經(jīng)由TFT15流到節(jié)點B(第二配線)，節(jié)點B的電位上升。如果節(jié)點B達到預定電壓，則TFT14變?yōu)閷顟B(tài)，并且TFT18變?yōu)閷顟B(tài)，從輸出端子OUT輸出的輸出信號out(k)變?yōu)榈碗娖?。即，在這種情況下，在將復位信號輸入到復位端子RST、節(jié)點B的電位上升、TFT18變?yōu)閷顟B(tài)、輸出信號out(k)變?yōu)榈碗娖街埃?jīng)過了TFT82變?yōu)閷顟B(tài)、節(jié)點A的電位降低，接著TFT86變?yōu)榻刂範顟B(tài)而使節(jié)點B的電位上升的2階段的電路動作，受各TFT的動作速度的影響，如圖4的點劃線所示，節(jié)點B的電位上升速度變慢，從而輸出信號的下降變慢。由此，在移位寄存器中，在使時鐘頻率變高的情況下，會因各移位電路的輸出信號的下降的延遲而使電路動作不穩(wěn)定，有時會產(chǎn)生誤動作。
這里說明具體的誤動作的一例。
圖6和圖7是用來說明節(jié)點B的電位上升速度較慢時的影響的信號波形圖。
在圖6和圖7中，從上方開始依次表示輸入到奇數(shù)級的移位電路的時鐘信號ck1、輸入到偶數(shù)級的移位電路的時鐘信號ck2、節(jié)點A的電位、節(jié)點B的電位、輸入到輸入端子IN的前級的輸出信號out(k-1)、從輸出端子OUT輸出的輸出信號out(k)、輸入到復位端子RST的下一級的輸出信號out(k+1)。在圖6中，如果在時間t21時鐘信號ck2變?yōu)楦唠娖?，則高電平的輸出信號out(k+1)從第k+1級的移位電路的輸出端子OUT輸入給本級的復位端子RST，從而TFT12變?yōu)閷顟B(tài)，節(jié)點A的電位下降，TFT16變?yōu)榻刂範顟B(tài)，節(jié)點B的電位開始上升，通過節(jié)點B的電位上升而使TFT18變?yōu)閷顟B(tài)，來使輸出信號out(k)下降到低電平，但是如果節(jié)點B的電位上升速度較慢，則至TFT18完全變?yōu)閷顟B(tài)需要耗費時間。即，輸出信號out的下降需要耗費時間，下降沿波形產(chǎn)生了遲緩，在級聯(lián)連接有多個移位電路的移位寄存器中，如果提高時鐘信號ck1和ck2的頻率，則波形遲緩的影響逐漸被放大，電路的動作變得不穩(wěn)定。
此外，在提高時鐘信號ck1和ck2的頻率、在下一個時鐘信號ck1或ck2的輸入之前節(jié)點B的電位沒有完成上升的情況下，有時會產(chǎn)生偽時鐘信號而產(chǎn)生誤動作。圖7說明了這種偽時鐘信號的產(chǎn)生。在圖7中，在時間t31通過將下一級的輸出信號out(k+1)輸入到復位端子RST而使節(jié)點B的電位開始上升，但從輸出信號out(k+1)的輸入開始到節(jié)點B的電位變?yōu)楦唠娢浑娖叫枰馁M時間，在TFT18不能在下一個時鐘信號ck1的上升沿(時間t32)之前完全變?yōu)閷顟B(tài)的情況下，在時間t32不能充分地使輸出端子OUT的電位變?yōu)榈碗娖?，并受到變?yōu)楦唠娖降臅r鐘信號ck1的影響，輸出信號out(k)的電位如39那樣變化。將該電位變化部分稱作漏信號。在移位寄存器中，有時這種漏信號會被后級的移位電路逐漸放大，最終變?yōu)榕c原來的時鐘信號相同的程度的大小。將它稱作偽時鐘信號。在產(chǎn)生了這種偽時鐘信號時，該偽時鐘信號與原來的時鐘信號同樣地作用，而引起電路的誤動作。這樣，在對復位端子RST輸入復位信號后的節(jié)點B的電位上升速度較慢、輸出信號的下降較慢的情況下，如果提高時鐘頻率則會引起電路的誤動作，所以不能提高時鐘頻率。
與此相對，在本發(fā)明的結(jié)構(gòu)中，在移位電路中具有TFT19(第6晶體管)，是下述結(jié)構(gòu)TFT19的柵極端子與復位端子RST連接，在漏極端子上施加電壓Vdd，源極端子與節(jié)點B連接，在輸入了復位信號時TFT19變?yōu)閷顟B(tài)，從而如圖4的實線所示，成為節(jié)點B的電位迅速上升。由此，在使用多個該移位電路的移位寄存器中，即使在將電路的時鐘頻率提高到一定程度的情況下，也不會發(fā)生電路動作變得不穩(wěn)定，而能夠抑制偽時鐘信號的產(chǎn)生，能夠得到穩(wěn)定的電路動作。由此，可以提高時鐘頻率。
這里，說明圖3所示的移位電路的具體值的一例。
各電壓值為，例如電壓Vdd＝15(V)、電壓Vss＝-15(V)左右。此外，各TFT的尺寸為，例如TFT13、14、15及19為W＝100(μm)、TFT12及17為W＝200(μm)、TFT11及16為W＝300(μm)、TFT18為W＝400(μm)、并且在所有的TFT中L＝9(μm)左右。此外，在將上述移位寄存器應用到用來驅(qū)動幀頻率60(Hz)、掃描線數(shù)230根的顯示面板的掃描驅(qū)動器中的情況下，時鐘信號ck1及ck2所需的頻率為約16(kHz)，占空比為80～90％，脈沖寬度為60(μsec)左右。通過使移位寄存器成為這種電路規(guī)格，能夠進行上述那樣的電路動作。另外，上述各變量不過是一個例子，當然如果是上述以外的電路規(guī)格也能夠?qū)崿F(xiàn)。
(變形例)圖8是表示本實施方式的移位電路的變形例的電路圖。
圖8是相對于圖3的電路，刪除了TFT15、而追加了TFT21、TFT22、和TFT23的電路；所述TFT21在柵極端子及漏極端子上施加電壓Vdd，將源極端子與TFT22的柵極端子及TFT23的漏極端子連接；所述TFT22的柵極端子與TFT21的源極端子及TFT23的漏極端子連接，在漏極端子上施加電壓Vdd，源極端子與節(jié)點B連接；所述TFT23的柵極端子與節(jié)點A連接，漏極端子與TFT21的漏極端子及TFT22的柵極端子連接，在源極端子上施加電壓Vss。電路動作與用圖4說明的電路動作大致相同，使用該電路也能夠?qū)崿F(xiàn)與圖3同樣的提高了動作穩(wěn)定性、頻率特性的移位寄存器。
權(quán)利要求
1.一種移位寄存器，由多級構(gòu)成，其特征在于，上述各級由級聯(lián)連接的移位電路構(gòu)成，上述移位電路具有依次輸出輸出信號并且將該輸出信號施加給下一級的上述移位電路的輸出端子；被施加了來自前級的上述移位電路的上述輸出信號的輸入端子；被施加了來自下一級的上述移位電路的上述輸出信號的復位端子；第一配線；第二配線；對應于從前級的上述移位電路向上述輸入端子的上述輸出信號的輸入而對上述第一配線施加預定電壓、對應于向該第一配線的上述預定電壓的施加而將從外部施加的預定電平的信號作為上述輸出信號輸出給上述輸出端子的裝置；對應于從下一級的上述移位電路向上述復位端子的上述輸出信號的施加而使上述第一配線的電壓電平降低的裝置；對應于向上述第一配線的電壓電平的變化而對第二配線施加上述預定電壓的裝置；對應于從下一級的上述移位電路向上述復位端子的上述輸出信號的施加而對上述第二配線施加上述預定電壓的裝置；以及對應于向上述第二配線的上述預定電壓的施加而使上述輸出信號的電壓電平降低的裝置。
2.如權(quán)利要求1所述的移位寄存器，其特征在于，將上述預定電平的信號作為上述輸出信號輸出的裝置具有第1晶體管，對應于向上述輸入端子的上述輸出信號的輸入，對上述第一配線施加預定電壓；以及第2晶體管，對應于向上述第一配線的上述預定電壓的施加，對上述輸出端子輸出上述預定電平的信號，對應于向上述復位端子的上述輸出信號的施加而使上述第一配線的電壓電平降低的裝置具有第3晶體管；對應于上述第一配線的電壓電平的變化而對上述第二配線施加上述預定電壓的裝置具有第4晶體管；對應于向上述復位端子的上述輸出信號的施加而對上述第二配線施加上述預定電壓的裝置具有第5晶體管；對應于向上述第二配線的上述預定電壓的施加而使上述輸出信號的電壓電平降低的裝置具有第6晶體管。
3.如權(quán)利要求2所述的移位寄存器，其特征在于，上述第1晶體管與上述第3晶體管的電流路徑串聯(lián)連接，上述第1晶體管與上述第3晶體管的連接點與上述第一配線連接，在上述電流路徑的上述第1晶體管側(cè)的一端施加有上述預定電壓；上述第1晶體管的控制端子與上述輸入端子連接；上述第3晶體管的控制端子與上述復位端子連接。
4.如權(quán)利要求2所述的移位寄存器，其特征在于，上述第2晶體管與上述第6晶體管的電流路徑串聯(lián)連接，上述第2晶體管與上述第6晶體管的連接點與上述輸出端子連接，在上述電流路徑的上述第2晶體管側(cè)的一端施加有上述預定電平的信號；上述第2晶體管的控制端子與上述第一配線連接；上述第6晶體管的控制端子與上述第二配線連接。
5.如權(quán)利要求2所述的移位寄存器，其特征在于，上述第4晶體管的電流路徑的一端與上述第二配線連接，控制端子與上述第一配線連接。
6.如權(quán)利要求2所述的移位寄存器，其特征在于，上述第5晶體管的電流路徑的一端施加有上述預定電壓，電流路徑的另一端與上述第二配線連接，控制端子與上述復位端子連接。
7.如權(quán)利要求2所述的移位寄存器，其特征在于，上述第1至第6晶體管由非晶硅薄膜晶體管構(gòu)成。
8.如權(quán)利要求2所述的移位寄存器，其特征在于，上述第1至第6晶體管由多晶硅薄膜晶體管構(gòu)成。
9.一種驅(qū)動控制方法，是由多級構(gòu)成的移位寄存器的控制方法，上述各級由級聯(lián)連接、依次輸出輸出信號并且將該輸出信號施加給下一級的移位電路構(gòu)成；所述驅(qū)動控制方法的特征在于，包括對應于從前級的上述移位電路施加上述輸出信號而對第一配線施加預定電壓的步驟；對應于向上述第一配線的上述預定電壓的施加而將從外部施加的預定電平的信號作為上述輸出信號輸出給上述輸出端子的步驟；對應于從下一級的上述移位電路施加上述輸出信號而使上述第一配線的電壓電平降低的步驟；對應于上述第一配線的電壓電平的變化而對第二配線施加上述預定電壓的步驟；對應于從下一級的上述移位電路的上述輸出信號的施加而對上述第二配線施加上述預定電壓的步驟；對應于向上述第二配線的上述預定電壓的施加而使上述輸出信號的電壓電平降低的步驟。
10.如權(quán)利要求9所述的驅(qū)動控制方法，其特征在于，對應于從下一級的上述移位電路施加上述輸出信號而對上述第二配線施加上述預定電壓的步驟是通過如下的一個晶體管來進行的，所述晶體管的電流路徑的一端上施加有上述預定電壓，電流路徑的另一端與第二配線連接，在控制端子上施加有來自下一級的上述移位電路的上述輸出信號。
11.一種顯示驅(qū)動裝置，具有由多級構(gòu)成的移位寄存器，并驅(qū)動顯示面板，其特征在于，該移位寄存器構(gòu)成為，上述各級由級聯(lián)連接的移位電路構(gòu)成；上述移位電路具有依次輸出輸出信號并且將該輸出信號施加給下一級的上述移位電路的輸出端子；被施加了來自前級的上述移位電路的輸出信號的輸入端子；被施加了來自下一級的上述移位電路的輸出信號的復位端子；第一配線；第二配線；對應于從前級的上述移位電路向上述輸入端子的上述輸出信號的輸入而對上述第一配線施加預定電壓的裝置；對應于向上述第一配線的上述預定電壓的施加而將從外部施加的預定電平的信號作為上述輸出信號輸出給上述輸出端子的裝置；對應于從下一級的上述移位電路向上述復位端子的上述輸出信號的施加而使上述第一配線的電壓電平降低的裝置；對應于向上述第一配線的電壓電平的變化而對第二配線施加上述預定電壓的裝置；對應于從下一級的上述移位電路向上述復位端子的上述輸出信號的施加而對上述第二配線施加上述預定電壓的裝置；以及對應于向上述第二配線的上述預定電壓的施加而使上述輸出信號的電壓電平降低的裝置。
12.如權(quán)利要求11所述的顯示驅(qū)動裝置，其特征在于，對應于從前級的上述移位電路向上述輸入端子的上述輸出信號的輸入而對上述第一配線施加預定電壓的裝置具有第1晶體管，對應于向上述第一配線的上述預定電壓的施加而將上述預定電平的信號輸出給上述輸出端子的裝置具有第2晶體管，對應于向上述復位端子的上述輸出信號的施加而使上述第一配線的電壓電平降低的裝置具有第3晶體管，對應于上述第一配線的電壓電平的變化而對上述第二配線施加上述預定電壓的裝置具有第4晶體管，對應于向上述復位端子的上述輸出信號的施加而對上述第二配線施加上述預定電壓的裝置具有第5晶體管，對應于向上述第二配線的上述預定電壓的施加而使上述輸出信號的電壓電平降低的裝置具有第6晶體管。
13.如權(quán)利要求12所述的顯示驅(qū)動裝置，其特征在于，上述第1晶體管與上述第3晶體管的電流路徑串聯(lián)連接，上述第1晶體管與上述第3晶體管的連接點與上述第一配線連接，在上述電流路徑的上述第1晶體管側(cè)的一端施加有上述預定電壓；上述第1晶體管的控制端子與上述輸入端子連接；上述第3晶體管的控制端子與上述復位端子連接。
14.如權(quán)利要求12所述的顯示驅(qū)動裝置，其特征在于，上述第2晶體管與上述第6晶體管的電流路徑串聯(lián)連接，上述第2晶體管與上述第6晶體管的連接點與上述輸出端子連接，在上述電流路徑的上述第2晶體管側(cè)的一端施加有上述預定電平的信號；上述第2晶體管的控制端子與上述第一配線連接；上述第6晶體管的控制端子與上述第二配線連接。
15.如權(quán)利要求12所述的顯示驅(qū)動裝置，其特征在于，上述第4晶體管的電流路徑的一端與上述第二配線連接，控制端子與上述第一配線連接。
16.如權(quán)利要求12所述的顯示驅(qū)動裝置，其特征在于，上述第5晶體管的電流路徑的一端施加有上述預定電壓，電流路徑的另一端與上述第二配線連接，控制端子與上述復位端子連接。
17.如權(quán)利要求12所述的顯示驅(qū)動裝置，其特征在于，上述第1至第6晶體管由非晶硅薄膜晶體管構(gòu)成。
18.如權(quán)利要求12所述的顯示驅(qū)動裝置，其特征在于，上述第1至第6晶體管由多晶硅薄膜晶體管構(gòu)成。
全文摘要
本發(fā)明的由多級構(gòu)成的移位寄存器中的各級由級聯(lián)連接的移位電路構(gòu)成，移位電路具有輸出端子；輸入端子；復位端子；第一配線；第二配線；對應于從前級的移位電路向輸入端子的輸出信號的輸入而對第一配線施加預定電壓、對應于向該第一配線的預定電壓的施加而將從外部施加的預定電平的信號作為輸出信號輸出給輸出端子的裝置；對應于從下一級的移位電路向復位端子的輸出信號的施加而使第一配線的電壓電平降低的裝置；對應于向第一配線的電壓電平的變化而對第二配線施加預定電壓的裝置；對應于從下一級的移位電路向復位端子的輸出信號的施加而對第二配線施加預定電壓的裝置；以及對應于向第二配線的預定電壓的施加而使輸出信號的電壓電平降低的裝置。
文檔編號G09G3/00GK1832048SQ200510131500
公開日2006年9月13日 申請日期2005年12月12日 優(yōu)先權(quán)日2004年12月10日
發(fā)明者兩澤克彥, 山本卓己 申請人:卡西歐計算機株式會社