專利名稱：緩沖器電路和有機發(fā)光顯示器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種緩沖器電路及具有使用上述緩沖器電路的數(shù)據(jù)集成電路的有機發(fā)光顯示器，尤其是，涉及其中對閾值電壓進行補償從而提供正確輸出電壓的緩沖器電路及具有使用上述緩沖器電路的數(shù)據(jù)集成電路的有機發(fā)光顯示器。
背景技術(shù)：
最近，已經(jīng)開發(fā)出了各種平板顯示器，并且由于CRT顯示器相對笨重，它們已經(jīng)代替了陰極射線管(CRT)顯示器。平板顯示器包括液晶顯示器(LCD)、場致發(fā)光顯示器(FED)、等離子體顯示面板(PDP)以及有機發(fā)光顯示器(OLED)等。
在平板顯示器中，有機發(fā)光顯示器可以通過電子-空穴的重新結(jié)合而自發(fā)光。這種有機發(fā)光顯示器具有響應(yīng)時間相對較快和能量消耗相對較低的優(yōu)點。通常，有機發(fā)光顯示器使用在每個像素上提供的晶體管來向有機發(fā)光二極管提供與數(shù)據(jù)信號相對應(yīng)的電流，從而使得有機發(fā)光二極管發(fā)光。
有機發(fā)光顯示器基于外部數(shù)據(jù)產(chǎn)生數(shù)據(jù)信號，并通過數(shù)據(jù)線將數(shù)據(jù)信號提供到像素，從而顯示具有所需亮度的圖像。使用至少一個數(shù)據(jù)集成電路來將外部數(shù)據(jù)轉(zhuǎn)換為數(shù)據(jù)信號。
數(shù)據(jù)集成電路將外部數(shù)據(jù)變換為與灰度相對應(yīng)的電壓，并將電壓作為數(shù)據(jù)信號通過緩沖器電路施加到數(shù)據(jù)線。此外，在每一像素中，將通過數(shù)據(jù)線提供的與數(shù)據(jù)信號的電壓相對應(yīng)的電流施加到有機發(fā)光二極管，從而顯示預(yù)定的圖像。
在數(shù)據(jù)集成電路中，緩沖器電路應(yīng)理想地將數(shù)據(jù)信號傳送到數(shù)據(jù)線，而沒有任何電壓降。然而，由于它包括多個晶體管，緩沖器電路實際傳送到數(shù)據(jù)線的數(shù)據(jù)信號具有與晶體管的閾值電壓差不多的電壓降，所以像素不能顯示具有期望亮度的圖像。

發(fā)明內(nèi)容
因此，本發(fā)明的一個方面是提供一種緩沖器電路及具有使用上述緩沖器電路的數(shù)據(jù)集成電路的有機發(fā)光顯示器，其中補償了閾值電壓從而可提供正確的輸出電壓。
本發(fā)明的前述的和/或其他方面是通過提供一種緩沖器電路來實現(xiàn)的，該緩沖器電路包括用于通過第一端接收灰度電壓的第一電容器；具有與第一電容器的第二端連接的輸入端的第一變換器；具有與第一變換器的輸出端連接的第一端的第二電容器；具有與第二電容器的第二端連接的輸入端的第二變換器；具有與第二變換器的輸出端連接的第一端并且提供電壓的第三電容器；以及與第三電容器的第二端連接的第一晶體管，并且該第一晶體管控制電流從第一電源流到數(shù)據(jù)線，從而提供與由第三電容器提供的電壓相應(yīng)的灰度電壓到數(shù)據(jù)線。
本發(fā)明的另一方面是通過提供一種數(shù)據(jù)集成電路實現(xiàn)的，該數(shù)據(jù)集成電路包括移位寄存器部分；鎖存部分，用于存儲與從移位寄存器部分順序提供的信號相應(yīng)的數(shù)據(jù)；D/A變換器，用于產(chǎn)生與數(shù)據(jù)的灰度級相應(yīng)的灰度電壓；以及多個緩沖器，用于將灰度電壓提供到數(shù)據(jù)線。每個緩沖器包括用于通過第一端接收外部灰度電壓的第一電容器；具有與第一電容器的第二端連接的輸入端的第一變換器；具有與第一變換器的輸出端連接的第一端的第二電容器；具有與第二電容器的第二端連接的輸入端的第二變換器；具有與第二變換器的輸出端相連的第一端的第三電容器；以及與第三電容器的第二端連接的第一晶體管，并且控制電流從第一電源流到數(shù)據(jù)線，從而將與由第三電容器提供的電壓相應(yīng)的灰度電壓施加到數(shù)據(jù)線。
本發(fā)明的又一方面是通過提供一種有機發(fā)光顯示器來實現(xiàn)的，該有機發(fā)光顯示器包括多條掃描線和數(shù)據(jù)線；用于提供掃描信號到掃描線的掃描驅(qū)動器；以及數(shù)據(jù)驅(qū)動器，其包括多個連接到各條數(shù)據(jù)線的緩沖器，并施加數(shù)據(jù)信號到數(shù)據(jù)線。每個緩沖器包括通過第一端接收外部灰度電壓的第一電容器；具有與第一電容器的第二端連接的輸入端的第一變換器；具有與第一變換器的輸出端連接的第一端的第二電容器；具有與第二電容器的第二端連接的輸入端的第二變換器；具有與第二變換器的輸出端連接的第一端的第三電容器；以及與第三電容器的第二端連接的第一晶體管，并且控制電流從第一電源流到數(shù)據(jù)線，從而將與由第三電容器提供的電壓相應(yīng)的灰度電壓施加到數(shù)據(jù)線。


通過參考下面的詳細(xì)說明，當(dāng)結(jié)合相關(guān)附圖考慮時，本發(fā)明的更全面準(zhǔn)確的理解和許多伴隨的優(yōu)越性將很容易理解，在圖中，同樣的參考標(biāo)記代表同樣或類似部件，其中圖1說明了根據(jù)本發(fā)明實施例的有機發(fā)光顯示器；圖2是圖1的數(shù)據(jù)集成電路的第一實施例的方塊圖；圖3是圖1的數(shù)據(jù)集成電路的第二實施例的方塊圖；圖4是圖2和圖3的緩沖器電路的第一實施例的電路圖；圖5示出了提供到圖4的緩沖器電路的信號的波形；圖6示出了提供到圖4的節(jié)點的信號的波形；圖7是圖2和圖3的緩沖器電路的第二實施例的電路圖；以及圖8示出了提供到圖7的緩沖器電路的信號的波形。
具體實施例方式
下面，參照附圖描述按照本發(fā)明的最佳實施例，其中，將提供本發(fā)明的最佳實施例，使得本領(lǐng)域技術(shù)人員能夠容易地理解。
圖1說明了根據(jù)本發(fā)明實施例的有機發(fā)光顯示器。
參考圖1，根據(jù)本發(fā)明實施例的有機發(fā)光顯示器包括像素部分130，包括在多條掃描線S1到Sn與多條數(shù)據(jù)線D1到Dm交叉的區(qū)域中形成的多個像素140；掃描驅(qū)動器110，用于驅(qū)動掃描線S1到Sn；數(shù)據(jù)驅(qū)動器120，用于驅(qū)動數(shù)據(jù)線D1到Dm；以及定時控制器150，用于控制掃描驅(qū)動器110和數(shù)據(jù)驅(qū)動器120。
掃描驅(qū)動器110響應(yīng)于由定時控制器150提供的掃描控制信號SCS而產(chǎn)生掃描信號，且將所產(chǎn)生的掃描信號順序提供到掃描線S1到Sn。更進一步，掃描驅(qū)動器110響應(yīng)于掃描控制信號SCS而產(chǎn)生發(fā)光控制信號，并將所產(chǎn)生的發(fā)光控制信號順序提供到發(fā)光控制線E1到En。
數(shù)據(jù)驅(qū)動器120響應(yīng)由定時控制器150提供的數(shù)據(jù)控制信號DCS而產(chǎn)生數(shù)據(jù)信號，并將所產(chǎn)生的數(shù)據(jù)信號提供到數(shù)據(jù)線D1到Dm。為此，數(shù)據(jù)驅(qū)動器120包括至少一個數(shù)據(jù)集成電路129。數(shù)據(jù)集成電路129將外部數(shù)據(jù)轉(zhuǎn)換為數(shù)據(jù)信號，并將它提供到數(shù)據(jù)線D1到Dm。數(shù)據(jù)集成電路的129詳細(xì)配置將隨后描述。
定時控制器150響應(yīng)于外部同步信號而產(chǎn)生數(shù)據(jù)控制信號DCS和掃描控制信號SCS。將由定時控制器150產(chǎn)生的數(shù)據(jù)控制信號DCS提供到數(shù)據(jù)驅(qū)動器120，且將掃描控制信號SCS提供到掃描驅(qū)動器110。更進一步，定時控制器150重新整理外部數(shù)據(jù)并將它提供到數(shù)據(jù)驅(qū)動器120。
像素部分130從外部源接收第一電源ELVDD和第二電源ELVSS。提供到像素部分130的第一電源ELVDD和第二電源ELVSS被傳送到每個像素140。接著，接收第一電源ELVDD和第二電源ELVSS的像素140顯示相應(yīng)于由數(shù)據(jù)集成電路129傳送的數(shù)據(jù)信號的圖像。
圖2為圖1的數(shù)據(jù)集成電路的第一實施例的方塊圖。在這種情況下，數(shù)據(jù)集成電路129包括與j條數(shù)據(jù)線連接的j個通道，其中，j為自然數(shù)。
參考圖2，根據(jù)第一實施例的數(shù)據(jù)集成電路129包括移位寄存器部分121，用于順序產(chǎn)生取樣信號；取樣鎖存部分122，用于響應(yīng)于取樣信號而順序存儲數(shù)據(jù)Data；保持鎖存電路123，用于臨時存儲取樣鎖存部分122的數(shù)據(jù)Data，并將所存儲的數(shù)據(jù)Data傳送到數(shù)字/模擬變換器(此后，稱為“DAC”)125；DAC 125，用于產(chǎn)生相應(yīng)于數(shù)據(jù)Data的灰度的灰度電壓；以及緩沖器部分126，用于提供灰度電壓到數(shù)據(jù)線D。
移位寄存器部分121從定時控制器150接收源移位時鐘SSC和源啟動脈沖SSP。接收源移位時鐘SSC和源啟動脈沖SSP的移位寄存器部分121將源啟動脈沖SSP移位源移位時鐘SSC的每一周期，因此，順序產(chǎn)生j個取樣信號。為此，移位寄存器部分121包括j個移位寄存器。
取樣鎖存部分122響應(yīng)于由移位寄存器部分121順序提供的取樣信號而順序存儲數(shù)據(jù)Data。在這方面，取樣鎖存部分122包括j個取樣鎖存器以存儲j個數(shù)據(jù)Data。另外，取樣鎖存器的每個尺寸相應(yīng)于數(shù)據(jù)Data的位。例如，在k位數(shù)據(jù)Data的情況下，每一取樣鎖存器具有與k位相應(yīng)的尺寸。
當(dāng)從定時控制器150接收到源輸出使能信號SOE時，保持鎖存電路123接收并存儲來自取樣鎖存部分122的數(shù)據(jù)Data。另外，當(dāng)從定時控制器150接收到源輸出使能信號SOE時，保持鎖存電路123將存儲在其中的數(shù)據(jù)Data提供到DAC 125。為此，保持鎖存電路123包括與取樣鎖存部分122中提供的j個取樣鎖存器相同數(shù)目的保持鎖存器。另外，保持鎖存器的每一尺寸被提供用來存儲與取樣鎖存部分122的取樣鎖存器中存儲的k位同樣數(shù)目的位。
DAC 125產(chǎn)生與數(shù)據(jù)Data的位(例如，灰度級)相應(yīng)的灰度電壓，并將灰度電壓提供給緩沖器部分126。
緩沖器部分126將來自DAC 125的數(shù)據(jù)信號傳送到j(luò)條數(shù)據(jù)線D1到Dj。為此，緩沖器部分126包括j個緩沖器127。每個緩沖器127接收數(shù)據(jù)信號并將其傳送到數(shù)據(jù)線D1到Dj。在這方面，由于所提供的晶體管的閾值電壓，緩沖器127沒有任何電壓降地將數(shù)據(jù)信號傳送到數(shù)據(jù)線D1到Dj。
同時，根據(jù)本發(fā)明的實施例，可在如圖3中的保持鎖存部分123與DAC125之間另外提供電平移位部分124，圖3為圖1的集成電路的第二實施例的方塊圖。電平移位部分124增加由保持鎖存部分123提供的數(shù)據(jù)Data的電壓電平，并且接著將其提供到DAC 125。如果將具有高電壓電平的數(shù)據(jù)Data從外部系統(tǒng)直接提供到數(shù)據(jù)集成電路129，則根據(jù)高電壓電平需要電路元件，從而增加了產(chǎn)品成本。因此，根據(jù)本發(fā)明實施例的數(shù)據(jù)集成電路129最好從外部系統(tǒng)接收具有低電壓電平的數(shù)據(jù)Data，并且采用電平移位部分124來增加數(shù)據(jù)Data的電壓。
圖4為圖2和圖3的緩沖器電路的第一實施例的電路圖，圖5示出了提供到圖4的緩沖器電路的信號的波形。
參考圖4和圖5，根據(jù)第一實施例的緩沖器127包括第一變換器127a；第二變換器127b；連接在數(shù)據(jù)線D和用于第三電源VVDD的第三電源線之間的第一晶體管M1；連接在DAC 125和第一變換器127a之間的第二晶體管M2和第一電容器C1；連接在第一變換器127a與第二變換器127b之間的第二電容器C2；以及連接在第二變換器127b與第一晶體管M1之間的第三電容器C3。
另外，根據(jù)第一實施例的緩沖器127包括連接在用于第四電源VVSS的第四電源線與用作第二晶體管M2和第一電容器C1的公共端的第一節(jié)點N1之間的第三晶體管M3；連接在第三電源線與用作第三電容器C3和第一晶體管M1的公共端的第六節(jié)點N6之間的第四晶體管M4；連接在第四電源線與用作第一晶體管M1和數(shù)據(jù)線D的公共端的第七節(jié)點N7之間的第五晶體管M5；連接在第一變換器127a的輸入端(例如，第二節(jié)點N2)與輸出端(例如，第三節(jié)點N3)之間的第六晶體管M6；連接在第二變換器127b的輸入端(例如，第四節(jié)點N4)與輸出端(例如，第五節(jié)點N5)之間的第七晶體管M7；以及連接在第二節(jié)點N2與第七節(jié)點N7之間的第四電容器C4。
第一晶體管M1相應(yīng)于施加到第六節(jié)點N6的電壓控制電流從第三電源線流到第七節(jié)點N7。在該點，第一晶體管M1提供電流直到灰度電壓Vga被施加到第七節(jié)點為止。在這點上，施加到第七節(jié)點N7的灰度電壓Vga作為數(shù)據(jù)信號被提供給像素140。
響應(yīng)于第一控制信號S1，第二晶體管M2將灰度電壓Vga從DAC 125提供到第一節(jié)點N1。
響應(yīng)于第二控制信號S2，第三晶體管M3將第四電源線VVSS與第一節(jié)點N1電連接。在這點上，第四電源VVSS具有比第三電源VVDD更低的電壓電平，例如，它可能具有接地電壓電平GND。此后，假定第四電源VVSS具有接地電壓電平GND。如圖5所示順序提供第一和第二控制信號S1和S2。另外，DAC 125響應(yīng)于第一控制信號S1而提供灰度電壓Vga。
第四晶體管M4響應(yīng)于第一控制信號S1而提供第三電源VVDD到第六節(jié)點N6。當(dāng)?shù)谌娫碫VDD的電壓被施加到第六節(jié)點N6時，施加到第一晶體管M1的柵極端和源極端的電壓是相等的，從而截止第一晶體管M1。
第五晶體管M5響應(yīng)于第一控制信號S1而施加第四電源VVSS的電壓到第七節(jié)點N7(例如，數(shù)據(jù)線D)。接著，第七節(jié)點N7的電壓被第四電源VVSS的電壓初始化。
第一變換器127a包括第八晶體管M8和第九晶體管M9，它們的摻雜類型是不同的，且它們連接在第三電源VVDD和第四電源VVSS之間。例如，第八晶體管M8為p型，而第九晶體管M9為n型。在這點上，第八晶體管M8和第九晶體管M9的每個柵極端連接到第一電容器C1(例如，第二節(jié)點N2)，且由此被第一電容器C1提供的電壓控制。
第六晶體管M6連接在第一變換器127a的輸入端N2和輸出端N3之間，且響應(yīng)于第一控制信號S1而導(dǎo)通。當(dāng)?shù)诹w管M6導(dǎo)通時，輸入端N2和輸出端N3處的電壓是相等的。
第二變換器127b包括第十晶體管M10和第十一晶體管M11，它們的攙雜類型不同，且它們連接在第三電源VVDD和第四電源VVSS之間。例如，第十晶體管M10為p型，而第十一晶體管M11為n型。在這點上，第十晶體管M10和第十一晶體管M11的每個柵極端連接到第二電容器C2(例如，第四節(jié)點N4)，且由此被第二電容器C2提供的電壓控制。
第七晶體管M7連接在第二變換器127b的輸入端N4和輸出端N5之間，且響應(yīng)于第一控制信號S1而導(dǎo)通。當(dāng)?shù)谄呔w管M7導(dǎo)通時，第二變換器127b的輸入端N4和輸出端N5處的電壓相等。
第四電容器C4連接在第七節(jié)點N7與第二節(jié)點N2之間。在這種情況下，第四電容器C4將緩沖器127的輸出電壓，例如，施加到第七節(jié)點N7的電壓，饋送到第二節(jié)點N2。即，施加到第二節(jié)點N2的電壓改變?yōu)槭┘拥降谄吖?jié)點N7的電壓。當(dāng)施加到第七節(jié)點N7的電壓等于灰度電壓Vga時，第一晶體管M1截止。
將參考圖5描述根據(jù)第一實施例的緩沖器的操作。首先，從外部源提供第一控制信號S1。由于提供了第一控制信號，第二晶體管M2、第六晶體管M6、第七晶體管M7、第四晶體管M4和第五晶體管M5被導(dǎo)通。
當(dāng)導(dǎo)通第六晶體管M6時，第二節(jié)點N2和第三節(jié)點N3電連接。當(dāng)?shù)诙?jié)點N2和第三節(jié)點N3電連接時，第三電源VVDD的電壓分別一半施加到第二節(jié)點N2上，一半施加到第三節(jié)點N3上。類似地，當(dāng)?shù)谄呔w管M7導(dǎo)通時，第三電源VVDD的電壓一半施加到第四節(jié)點N4上，一半施加到第五節(jié)點N5上。
當(dāng)導(dǎo)通第二晶體管M2時，灰度電壓Vga通過DAC 125施加到第一節(jié)點N1。接著，第一電容器C1被充電以相應(yīng)于灰度電壓Vga與施加到第二節(jié)點N2的電壓之差的電壓(大約1/2VVDD)。在這點上，施加到第二節(jié)點N2的電壓是不變的，所以充到第一電容器C1的電壓根據(jù)灰度電壓Vga而改變。
當(dāng)導(dǎo)通第四晶體管M4時，第三電源VVDD的電壓被提供到第六節(jié)點N6。當(dāng)?shù)谌娫碫VDD的電壓被施加到第六節(jié)點N6時，截止第一晶體管M1。另外，對第三電容器C3充電以相應(yīng)于分別施加到第五節(jié)點N5和第六節(jié)點N6上的電壓之差的電壓。例如，對第三電容器C3充電以大約第三電源1/2VVDD的一半的電壓。
當(dāng)導(dǎo)通第五晶體管M5時，將第四電源VVSS提供到第七節(jié)點N7。由于第四電源VVSS的電壓被提供到第七節(jié)點N7，第四電容器C4被充電以相應(yīng)于分別施加到第二節(jié)點N2的電壓和第四電源VVSS之差的電壓。
然后，第一控制信號S1被中斷，并且提供第二控制信號S2，從而導(dǎo)通第三晶體管M3。當(dāng)?shù)谌w管M3被導(dǎo)通時，第四電源VVSS的電壓被施加到第一節(jié)點N1。因此，施加到第一節(jié)點N1的電壓從灰度電壓Vga下降到第四電壓VVSS的電壓。
由于施加到第一節(jié)點N1的電壓下降，施加到通過第一電容器C1與第一節(jié)點N1相連的第二節(jié)點N2的電壓也下降。例如，施加到第二節(jié)點N2的電壓下降到與第一電壓V1的絕對值(參考圖6，其示出了提供到圖4的節(jié)點的信號的波形)一樣小的值。
第二節(jié)點N2處的電壓降根據(jù)灰度電壓Vga來確定。換句話說，如果灰度電壓Vga高，則在第二節(jié)點N2處的電壓降也高。反之，如果灰度電壓Vga低，則在第二節(jié)點N2處的電壓降也低。
第二節(jié)點N2處的電壓被施加到第一變換器127a。在這點上，第二節(jié)點N2的電壓下降，所以在第一變換器127a提供的第八晶體管M8導(dǎo)通。接著，將預(yù)定電壓施加到第三節(jié)點N3，即、第一變換器127a的輸出端，從而增加第三節(jié)點N3的電壓。由于施加到第三節(jié)點N3的電壓增加，連接到第三節(jié)點N3的第四節(jié)點N4的電壓也被第二電容器C2增加。在這點上，第四節(jié)點N4的電壓增加到與第二電壓V2的絕對值一樣高，第二電壓V2的絕對值比第一電壓V1的絕對值高(參考圖6)。
第四節(jié)點N4的電壓被施加到第二變換器127b。在該點，第四節(jié)點N4的電壓增加，使得第二變換器127b提供的第十一晶體管M11導(dǎo)通。接著，將預(yù)定電壓施加到第五節(jié)點N5，即、第二變換器127b的輸出端，從而使得第五節(jié)點N5的電壓下降。由于施加到第五節(jié)點N5的電壓下降，通過第三電容器C3與第五節(jié)點N5連接的第六節(jié)點N6的電壓也下降。在這點上，第六節(jié)點N6的電壓下降到與比第二電壓V2的絕對值更大的第三電壓V3的絕對值一樣小的值(參考圖6)。
由于第六節(jié)點N6的電壓下降，第一晶體管M1被導(dǎo)通。當(dāng)導(dǎo)通第一晶體管M1時，預(yù)定電流被第三電源VVDD施加到第七節(jié)點N7。在這種情況下，由于大于灰度電壓Vga的第三電壓V3的絕對值被施加到第六節(jié)點N6，一個相對大的電流量通過第一晶體管M1被施加到第七節(jié)點N7，因此，快速地將第七節(jié)點N7的電壓增加到灰度電壓Vga。當(dāng)?shù)谄吖?jié)點N7具有灰度電壓Vga的值時，第一晶體管M1截止。
尤其是，當(dāng)施加灰度電壓Vga到第七節(jié)點N7時，第二節(jié)點N2的電壓也通過第四電容器C4相應(yīng)于灰度電壓Vga增加。由于第二節(jié)點N2的電壓增加，施加到第四節(jié)點N4上的電壓被第一變換器127a下降。當(dāng)?shù)谒墓?jié)點N4的電壓下降時，第六節(jié)點N6的電壓被第二變換器127b增加，從而截止第一晶體管M1。根據(jù)本發(fā)明，當(dāng)施加灰度電壓Vga到第七節(jié)點N7時，即施加到數(shù)據(jù)線D時，第一晶體管M1截止。于是，無論晶體管的閾值電壓如何，灰度電壓Vga都被正確地施加到數(shù)據(jù)線D。
如上所述，根據(jù)第一實施例的緩沖器127無論晶體管的閾值電壓如何，均施加灰度電壓Vga。即，無論晶體管的閾值電壓如何，緩沖器127均施加灰度電壓Vga，從而它適于驅(qū)動寬屏幕和高分辨率的平板。更進一步地，根據(jù)第一實施例，將絕對值高于灰度電壓的電壓施加到第一晶體管M1的柵極端，從而提高了平板驅(qū)動速度。
圖7為圖2和圖3的緩沖器電路的第二實施例的電路圖，圖8示出了提供到圖7的緩沖器電路的信號的波形。在對圖7的描述中，將省略關(guān)于同于圖4的配置的重復(fù)的描述。
參考圖7和8，在根據(jù)第二實施例的緩沖器127中，第四晶體管M4連接在第一晶體管M1的柵極端和漏極端之間。于是，當(dāng)導(dǎo)通第四晶體管M4時，第一晶體管M1象二極管一樣被連接。實際上，除了第四晶體管M4的配置以外，根據(jù)第二實施例的緩沖器具有與第一實施例同樣的配置。
緩沖器127的操作如下。首先，從外部源同時提供第一控制信號S1和第三控制信號S3。第三控制信號S3的脈沖寬度比第一控制信號S1窄。于是，第三控制信號S3在第一控制信號S1下降之前下降。當(dāng)提供第三控制信號S3和第一控制信號S1時，第二晶體管M2、第六晶體管M6、第七晶體管M7、第四晶體管M4和第五晶體管M5被導(dǎo)通。
當(dāng)導(dǎo)通第六晶體管M6和第七晶體管M7時，相應(yīng)于第三電源VVDD的一半的電壓被施加到第二節(jié)點N2、第三節(jié)點N3、第四節(jié)點N4、和第五節(jié)點N5。當(dāng)導(dǎo)通第二晶體管M2時，通過DAC 125將灰度電壓Vga施加到第一節(jié)點N1。接著，第一電容器C1相應(yīng)于灰度電壓Vga與施加到第二節(jié)點N2的電壓(大約1/2VVDD)之差的電壓被充電。
當(dāng)導(dǎo)通第五晶體管M5時，第七節(jié)點N7的電壓下降到第四電源VVSS。然后，第三控制信號S3被中斷，從而截止第五晶體管M5。由于第五晶體管M5被截止，從電源電壓VCC中減去第一晶體管M1的閾值電壓所得到的電壓被施加到第六節(jié)點N6，因此截止第一晶體管M1。
此后，第一控制信號S1被截止，接著提供第二控制信號S2，使得第三晶體管M3導(dǎo)通，從而將第三電源VVSS的電壓施加到第一節(jié)點N1。接著，施加到第一節(jié)點N2的電壓從灰度電壓Vga下降到第三電源電壓VVSS，從而使第二節(jié)點N2的電壓下降。當(dāng)?shù)诙?jié)點N2的電壓下降時，第三節(jié)點N3和第四節(jié)點N4的電壓被第一變換器127a增加。在這種情況下，第四節(jié)點N4增加的電壓具有比第二節(jié)點N2的電壓降更大的絕對值。
當(dāng)?shù)谒墓?jié)點N4的電壓增加時，第五節(jié)點N5和第六節(jié)點N6的電壓被第二變換器127b下降。此時，第六節(jié)點N6的電壓降具有比第四節(jié)點N4增加的電壓更大的絕對值。當(dāng)?shù)诹?jié)點N6的電壓下降時，由P型形成的第一晶體管M1導(dǎo)通，于是從第三電源VVDD施加預(yù)定的電流到第七節(jié)點N7。另外，當(dāng)將灰度電壓Vga施加到第七節(jié)點N7時，截止第一晶體管M1。在這方面，施加到第七節(jié)點N7的灰度電壓Vga作為數(shù)據(jù)信號被施加到數(shù)據(jù)線D。
同時，當(dāng)將灰度電壓Vga施加到第七節(jié)點N7時，連接到第七節(jié)點N7的第二節(jié)點N2的電壓被第四電容器C4增加。接著，第四節(jié)點N4的電壓下降，從而第六節(jié)點N6的電壓增加。由于第六節(jié)點N6的電壓增加，p型第一晶體管M1被截止。
如上所述，本發(fā)明提供一種緩沖器電路和具有采用這種緩沖器電路的數(shù)據(jù)集成電路的有機發(fā)光顯示器，其中，無論晶體管的閾值電壓如何，均施加灰度電壓。根據(jù)本發(fā)明的實施例，無論晶體管的閾值電壓如何，緩沖器均施加灰度電壓，從而它適于驅(qū)動寬屏幕和高分辨率的平板。
盡管已經(jīng)說明和描述了一些本發(fā)明的實施例，本領(lǐng)域技術(shù)人員可以理解，在不脫離本發(fā)明的宗旨和精神的前提下，本發(fā)明的實施例可以進行改變，本發(fā)明的保護范圍在權(quán)利要求和它的等同物中定義。
權(quán)利要求
1.一種緩沖器，包括用于通過第一端接收灰度電壓的第一電容器；具有與第一電容器的第二端連接的輸入端的第一變換器；具有與第一變換器的輸出端連接的第一端的第二電容器；具有與第二電容器的第二端連接的輸入端的第二變換器；具有與第二變換器的輸出端連接的第一端且提供電壓的第三電容器；和與第三電容器的第二端連接的第一晶體管，并且該第一晶體管控制電流從第一電源流到數(shù)據(jù)線，從而提供與由第三電容器提供的電壓相應(yīng)的灰度電壓到數(shù)據(jù)線。
2.根據(jù)權(quán)利要求1所述的緩沖器，其中第三電容器提供電壓到第一晶體管，并且由第三電容器提供到第一晶體管的電壓的絕對值高于灰度電壓。
3.根據(jù)權(quán)利要求1的緩沖器，進一步包括與第一電容器的第一端連接的第二晶體管，并且其響應(yīng)于第一控制信號而提供灰度電壓到第一電容器；連接在第一電容器的第一端與第二電源之間的第三晶體管，并且其由第二控制信號控制；連接在第三電容器的第二端與第一電源之間的第四晶體管，并且其由第一控制信號控制；以及連接在數(shù)據(jù)線與第二電源之間的第五晶體管，并且其由第一控制信號控制。
4.根據(jù)權(quán)利要求3的緩沖器，其中第一電源具有比第二電源高的電壓。
5.根據(jù)權(quán)利要求3的緩沖器，進一步包括連接在第一變換器的輸入端與第五晶體管和數(shù)據(jù)線共同連接到的公共端之間的第四電容器，并且其根據(jù)施加到公共端的電壓來控制施加到第一變換器的電壓。
6.根據(jù)權(quán)利要求5的緩沖器，其中當(dāng)施加到公共端的電壓等于灰度電壓時截止第一晶體管。
7.根據(jù)權(quán)利要求5的緩沖器，進一步包括連接在第一變換器的輸入端與輸出端之間的第六晶體管，并且其由第一控制信號控制；以及連接在第二變換器的輸入端與輸出端之間的第七晶體管，并且其由第一控制信號控制。
8.根據(jù)權(quán)利要求7的緩沖器，其中第一變換器包括連接在第一電源與第二電源之間的第八晶體管和第九晶體管，并且它們的摻雜類型不同。
9.根據(jù)權(quán)利要求8的緩沖器，其中第二變換器包括連接在第一電源與第二電源之間的第十晶體管和第十一晶體管，并且它們的摻雜類型不同。
10.根據(jù)權(quán)利要求3的緩沖器，其中順序傳送第一控制信號和第二控制信號。
11.根據(jù)權(quán)利要求10的緩沖器，其中響應(yīng)于第一控制信號，將灰度電壓施加到第二晶體管。
12.根據(jù)權(quán)利要求1的緩沖器，進一步包括與第一電容器的第一端連接的第二晶體管，并且其響應(yīng)于第一控制信號而提供灰度電壓到第一電容器；連接在第一電容器的第一端與第二電源之間的第三晶體管，并且其由第二控制信號控制；連接在第一晶體管的柵極端與漏極端之間的第四晶體管，并且其由第一控制信號控制；以及連接在數(shù)據(jù)線與第二電源之間的第五晶體管，并且其由第三控制信號控制。
13.根據(jù)權(quán)利要求12的緩沖器，其中第一電源具有高于第二電源的電壓。
14.根據(jù)權(quán)利要求12的緩沖器，進一步包括連接在第一變換器的輸入端與第五晶體管和數(shù)據(jù)線共同連接到的公共端之間的第四電容器，并且其根據(jù)施加到公共端的電壓來控制提供到第一變換器的電壓。
15.根據(jù)權(quán)利要求12的緩沖器，其中順序傳送第一控制信號和第二控制信號，并且第三控制信號的脈沖寬度比第一控制信號窄，并且當(dāng)提供第一控制信號時同時施加該第三控制信號。
16.一種數(shù)據(jù)集成電路，包括移位寄存器部分；鎖存部分，用于存儲與從移位寄存器部分順序提供的信號相應(yīng)的數(shù)據(jù)；D/A變換器，用于產(chǎn)生與數(shù)據(jù)的灰度級相應(yīng)的灰度電壓；以及多個緩沖器，用于將灰度電壓提供到數(shù)據(jù)線；其中每個緩沖器包括用于通過第一端接收外部灰度電壓的第一電容器；具有與第一電容器的第二端連接的輸入端的第一變換器；具有與第一變換器的輸出端連接的第一端的第二電容器；具有與第二電容器的第二端連接的輸入端的第二變換器；具有與第二變換器的輸出端相連的第一端的第三電容器；以及與第三電容器的第二端連接的第一晶體管，并且控制電流從第一電源流到數(shù)據(jù)線，從而將與由第三電容器提供的電壓相應(yīng)的灰度電壓施加到數(shù)據(jù)線。
17.根據(jù)權(quán)利要求16的數(shù)據(jù)集成電路，其中第三電容器提供電壓到第一晶體管，并且通過第三電容器提供到第一晶體管的電壓的絕對值高于灰度電壓。
18.根據(jù)權(quán)利要求16的數(shù)據(jù)集成電路，進一步包括與第一電容器的第一端連接的第二晶體管，并且其響應(yīng)于第一控制信號而提供灰度電壓到第一電容器；連接在第一電容器的第一端與第二電源之間的第三晶體管，并且其由第二控制信號控制；連接在第三電容器的第二端與第一電源之間的第四晶體管，并且其由第一控制信號控制；以及連接在數(shù)據(jù)線與第二電源之間的第五晶體管，并且其由第一控制信號控制。
19.根據(jù)權(quán)利要求18的緩沖器，其中第一電源具有比第二電源高的電壓。
20.根據(jù)權(quán)利要求18的緩沖器，進一步包括連接在第一變換器的輸入端與第五晶體管和數(shù)據(jù)線共同連接到的公共端之間的第四電容器，并且對應(yīng)施加到公共端的電壓來控制施加到第一變換器的電壓。
21.根據(jù)權(quán)利要求20的緩沖器，其中當(dāng)施加到公共端的電壓等于灰度電壓時截止第一晶體管。
22.根據(jù)權(quán)利要求16的緩沖器，進一步包括與第一電容器的第一端連接的第二晶體管，并且其響應(yīng)于第一控制信號而提供灰度電壓到第一電容器；連接在第一電容器的第一端與第二電源之間的第三晶體管，并且其由第二控制信號控制；連接在第一晶體管的柵極端與漏極端之間的第四晶體管，并且其由第一控制信號控制；以及連接在數(shù)據(jù)線與第二電源之間的第五晶體管，并且其由第三控制信號控制。
23.一種有機發(fā)光顯示器，包括多條掃描線和數(shù)據(jù)線；用于提供掃描信號到掃描線的掃描驅(qū)動器；以及數(shù)據(jù)驅(qū)動器，其包括多個連接到各條數(shù)據(jù)線的緩沖器，并施加數(shù)據(jù)信號到數(shù)據(jù)線；其中每個緩沖器包括通過第一端接收外部灰度電壓的第一電容器；具有與第一電容器的第二端連接的輸入端的第一變換器；具有與第一變換器的輸出端連接的第一端的第二電容器；具有與第二電容器的第二端連接的輸入端的第二變換器；具有與第二變換器的輸出端連接的第一端的第三電容器；以及與第三電容器的第二端連接的第一晶體管，并且控制電流從第一電源流到數(shù)據(jù)線，從而將與由第三電容器提供的電壓相應(yīng)的灰度電壓施加到數(shù)據(jù)線。
全文摘要
在具有采用緩沖器電路的數(shù)據(jù)集成電路的有機發(fā)光顯示器，緩沖器電路包括用于通過第一端接收灰度電壓的第一電容器；具有與第一電容器的第二端連接的輸入端的第一變換器；具有與第一變換器的輸出端連接的第一端的第二電容器；具有與第二電容器的第二端連接的輸入端的第二變換器；具有與第二變換器的輸出端連接的第一端且提供電壓的第三電容器；以及與第三電容器的第二端連接的第一晶體管，并且該第一晶體管控制電流從第一電源流到數(shù)據(jù)線，從而提供與由第三電容器提供的電壓相應(yīng)的灰度電壓到數(shù)據(jù)線。通過這種配置，無論晶體管的閾值電壓如何，都施加灰度電壓。
文檔編號G09G3/30GK1801299SQ20051013739
公開日2006年7月12日 申請日期2005年12月26日 優(yōu)先權(quán)日2004年12月24日
發(fā)明者崔相武, 權(quán)五敬 申請人:三星Sdi株式會社