專利名稱：具有級聯數據線驅動器段的數據線驅動器的制作方法
技術領域：
本發(fā)明涉及諸如液晶顯示(LCD)裝置或有機電致發(fā)光(EL)顯示裝置之類的平板型顯示裝置中的數據線驅動器。
背景技術：
在包括具有數據線(或信號線)、掃描線(或柵極線)以及每一個都位于數據線與掃描線之間的交點處的單元的面板的平板型顯示裝置中，提供了用于驅動數據線的數據線驅動器以及用于驅動掃描線的掃描線驅動器。
一般地，數據線驅動器具有多個解碼器或數字/模擬(D/A)轉換器，其中每一個用于一個視頻信號或一條數據線。在這種情形中，等級(gradation)電壓越多，數字視頻信號的連接數目就越多。例如，如果需要262144(＝64×64×64)個等級電壓，三個數字彩色視頻信號的連接數為6，因此在非點反轉類型LCD裝置的每個D/A轉換器中需要26個連接，并且在點反轉類型LCD裝置的每個D/A轉換器中需要26×2個連接。因此，為了減小數據線驅動器的尺寸，減少D/A轉換器的數目是絕對必要的。
現有技術的數據線驅動器由多個具有N/M級的n位移位寄存器(其中n是一個視頻信號的位數，N是數據線的數目，并且M是移位寄存器的數目)以及多個D/A轉換器(其中每一個連接到一個移位寄存器)構成(見JP-A-3-121415)。結果，可以減少D/A轉換器的數目，以減小數據線驅動器的尺寸。稍后將對此進行詳細解釋。
然而，如果上述現有技術的D/A轉換器應用于包括級聯數據線驅動器段的數據線驅動器，則與D/A轉換器周期相對應的采樣周期沒有這么長。

發(fā)明內容
本發(fā)明的目的是提供一種包括級聯數據線驅動器段的數據線驅動器，其具有與D/A轉換周期相對應的長采樣周期，以改進顯示質量。
根據本發(fā)明，在包括級聯的M(M＝2，3，…)個數據線驅動器段用于驅動顯示裝置的N(N＝2，3，…)條數據線的數據線驅動器中，每個數據線驅動器段由如下部分構成數字信號接收和保持部分，適于與第一時鐘信號相同步地接收并保持N/M個數字視頻信號；數字/模擬轉換器，適于與第二時鐘信號相同步地對所述N/M個數字視頻信號執(zhí)行數字/模擬轉換以生成N/M個模擬視頻信號，其中所述第二時鐘信號的速率小于所述第一時鐘信號的速率；和模擬信號接收和保持部分，適于接收并保持所述N/M個模擬視頻信號。


通過下面參考附圖的描述，與現有技術相比較，將更清楚地理解本發(fā)明，其中圖1是圖示第一現有LCD裝置的電路框圖；圖2是圖1的數據線驅動器的詳細電路框圖；圖3是用于解釋圖2的數據線驅動器的操作的時序圖；圖4是圖3的時序圖中詳細的局部時序圖；圖5是圖示了第二現有LCD裝置的電路框圖；圖6是用于解釋圖5的數據線驅動器的操作的時序圖；圖7是圖示了根據本發(fā)明的數據線驅動器的第一實施例的一個數據線驅動器段的電路框圖；圖8是圖7的數據線驅動器段的詳細電路框圖；圖9是用于解釋圖7的數據線驅動器的操作的時序圖；圖10是用于解釋圖9的數據線驅動器的效果的時序圖；圖11是圖示了根據本發(fā)明的數據線驅動器的第二實施例的一個數據線驅動器段的電路框圖；圖12是圖11的數據線驅動器段的詳細電路框圖；
圖13是用于解釋圖11的數據線驅動器的操作的時序圖；圖14是用于解釋圖13的數據線驅動器的效果的時序圖；圖15是圖示了根據本發(fā)明的數據線驅動器的第三實施例的一個數據線驅動器段的電路框圖；圖16是圖15的數據線驅動器段的詳細電路框圖；圖17是用于解釋圖15的數據線驅動器的操作的時序圖；圖18是用于解釋圖17的數據線驅動器的效果的時序圖。
具體實施例方式
在描述優(yōu)選實施例之前，將參考圖1、2、3、4、5和6解釋現有LCD裝置。
圖1圖示了第一現有LCD裝置(JP-3-121415的圖1至3)，其中標號1表示具有1024×1028像素的LCD面板，每個像素由三個彩色點構成，即，R(紅)、G(綠)和B(藍)。因此，LCD面板1包括2359296個點，這些點位于3072(＝1024×3)條數據線(或信號線)DLi和768條掃描線(或柵極線)SLj處。一個點由一個薄膜晶體管Q和一個液晶單元C組成。例如，如果一個點由64個等級電壓代表，則一個像素由262144(＝64×64×64)種色彩代表。這種LCD面板稱作擴展圖像陣列(XGA)。注意，LCD面板1在超級擴展圖形陣列(SXGA)中包括3932166(＝1280×3×1024)個點，并且在極速擴展圖形陣列(UXGA)中包括5760000(＝1600×3×1200)個點。
控制器4從外部接收色彩信號R、G和B、水平同步信號HSYNC以及垂直同步信號VSYNC，以生成數據線驅動器2的水平開始信號HST、水平時鐘信號HCK、視頻數據信號DR、DG和DB、輸出使能信號OE、以及柵極線驅動器3的垂直開始信號VST和垂直時鐘信號VCK。
圖2是圖1的數據線驅動器2的詳細電路框圖，其中數據線驅動器2由移位寄存器電路21構成，移位寄存器電路21用于接收水平開始信號HST和水平時鐘信號HCK，以生成移位時鐘信號SCK1、SCK4、SCK7和SCK10以及采樣信號PCK1、PCK4、PCK7、PCK10、…、PCK3070。移位時鐘信號SCK1、SCK4、SCK7和SCK10對與D/A轉換器23-1、23-2、23-3；23-4、23-5、23-6；23-7、23-8、23-9；以及23-10、23-11、23-12連接的移位寄存器22-1、22-2、22-3；22-4、22-5、22-6；22-7、22-8、22-9；以及22-10、22-11、22-12進行移位。將采樣信號PCK1、PCK4、PCK7、PCK10、…、PCK3070提供給采樣/保持電路24-1、24-2、24-3；24-4、24-5、24-6；24-7、24-8、24-9；24-10、24-11、24-12；…；24-3070、24-3071、24-3072。采樣/保持電路24-1、24-2、…、24-3072的輸出信號由被輸出使能信號OE使能的輸出緩沖器25-1、25-2、…、25-3072輸出到數據線DL1、DL2、…、DL3072。
在圖2中，D/A轉換器的數目例如是12(＝4×3)，這遠遠小于數據線的數目，因此可以減小數據線驅動器2的尺寸。
圖3是用于解釋圖2的數據線驅動器2的操作的時序圖，其中，四個像素(即，十二個點，例如D1至D3、D4至D6、D7至D9以及D10至D12)各自經歷A/D轉換，因此在每個水平掃描周期內執(zhí)行了256(＝1024/4)次A/D轉換，以獲得3072個模擬視頻信號，通過輸出使能信號OE將這些模擬視頻信號同時發(fā)送到數據線DL1、DL2、…、DL3072。因為數字視頻信號是通過移位寄存器22-1、22-2、…、22-12提供的，所以與數字視頻信號相比，模擬視頻信號延遲了一個水平掃描周期。
圖4也是圖3的時序圖中詳細的局部時序圖，其中，移位時鐘信號SCK1、SCK2、SCK3和SCK4的周期是水平時鐘信號HCK的四倍，并且它們的相位被移位了水平時鐘信號HCK的一個周期。結果，移位寄存器22-1、22-2、…、22-12讀取每四個像素(十二個點)，并且從其輸出R1、R2、…、R12將這些像素輸出到D/A轉換器23-1、23-2、…、23-12。采樣/保持電路24-1、24-2、…、24-3072中的采樣信號PCK1、PCK4、PCK7、PCK10、…、PCK3070對D/A轉換器23-1、23-2、…、23-12的模擬信號進行采樣。最終，通過輸出使能信號OE將采樣/保持電路24-1、24-2、…、24-3072的模擬信號同時輸出。
在圖1至4中，因為由采樣信號PCK1、PCK4、PCK7、PCK10、…、PCK3070定義的采樣周期可以是水平時鐘信號HCK周期的四倍，所以可以減小采樣/保持電路24-1、24-2、…、24-3072的偏移電壓，這種偏移電壓將不會惡化顯示質量。
圖5圖示了第二現有LCD裝置，其中圖1的數據線驅動器2由級聯數據線驅動器段2-1、2-2、…、2-8(其中每一個驅動384條數據線)代替，并且圖1的掃描線驅動器3由級聯掃描線驅動器段3-1、3-2、3-3和3-4(其中每一個驅動192條掃描線)代替。
在圖5中，數據線驅動器段2-1、2-2、…、2-8以級聯連接方法布置，以與水平時鐘信號HCK相同步地將水平開始信號HST傳送通過此處。在這種情形中，如果從數據線驅動器段2-1輸出的水平開始信號由HST1表示，將水平開始信號HST1提供給數據線驅動器段2-2。此外，如果從數據線驅動器段2-2輸出的水平開始信號由HST2表示，將水平開始信號HST2提供給數據線驅動器段2-3。另外，如果從數據線驅動器段2-7輸出的水平開始信號由HST7表示，將水平開始信號HST7提供給數據線驅動器段2-8。
類似地，在圖5中，掃描線驅動器段3-1、3-2、3-3和3-4以級聯連接方法布置，以與垂直時鐘信號VCK相同步地將垂直開始信號VST傳送通過此處。在這種情形中，如果從掃描線驅動器段3-1輸出的垂直開始信號由VST1表示，將垂直開始信號VST1提供給掃描線驅動器段3-2。此外，如果從掃描線驅動器段3-2輸出的垂直開始信號由VST2表示，將垂直開始信號VST2提供給掃描線驅動器段3-3。另外，如果從掃描線驅動器段3-3輸出的垂直開始信號由VST3表示，將垂直開始信號VST3提供給掃描線驅動器段3-4。
如果將圖2的數據線驅動器的配置用于圖5中的每個數據線驅動器段2-1、2-2、…、2-8，則圖6示出了數據線驅動器段2-1、2-2、…、2-8的操作。也就是說，如圖6所示，在T/8內對數字視頻數據D1～D384執(zhí)行D/A轉換，其中T是視頻信號周期。此外，在T/8內對數字視頻數據D385～D768執(zhí)行D/A轉換。另外，在T/8內對數字視頻數據D2689～D3072執(zhí)行D/A轉換。因此，當級聯數據線驅動器段的數目增加時，需要減小與D/A轉換周期相對應的采樣周期，即，與D/A轉換周期相對應的采樣周期需要是水平時鐘信號HCK周期的三倍或更小，因此采樣周期沒有那么長。
圖7是圖示了根據本發(fā)明的數據線驅動器的第一實施例的一個數據線驅動器段的電路框圖，其中該數據線驅動器段用于圖5的數據線段之一2-i。
在圖7中，數據線驅動器段2-i由移位寄存器電路(轉移部分)SR1、鎖存電路(數字信號存儲部分)LA1、移位寄存器電路(轉移部分)SR2、鎖存電路(數字信號存儲部分)LA2、鎖存電路(數字信號存儲部分)LA3、D/A轉換器電路DAC、放大器電路AMP、移位寄存器電路(轉移部分)SR3、采樣/保持電路(模擬信號存儲部分)S/H以及輸出緩沖器OB構成。
移位寄存器電路SR1、鎖存電路LA1、移位寄存器電路SR2、鎖存電路LA2以及鎖存電路LA3組成數字信號接收/保持部分，并且移位寄存器電路SR3、采樣/保持電路S/H以及輸出緩沖器OB組成模擬信號接收/保持部分。
圖8是圖7的數據線驅動器段2-i的詳細電路圖，并且圖9是用于解釋圖7的數據線驅動器的操作的時序圖。
接下來參考圖8和9詳細解釋圖7的數據線驅動器段2-i的每個元件。
移位寄存器電路SR1與來自控制器(例如，圖5的控制器4)的水平時鐘信號HCK相同步地將來自控制器的水平開始信號HSTin移位，以生成鎖存信號S1-1、S1-2、…、S1-382，并且如果存在下一級數據線驅動器的話，還生成下一級數據線驅動器的水平開始信號HSTout。也就是說，如圖8所示，移位寄存器電路SR1由128個移位寄存器SR1-1、SR1-4、…、SR1-382構成。
鎖存電路LA1分別與鎖存信號S1-1、S1-4、…、S1-382相同步地鎖存來自控制器的視頻信號(18位)，其中視頻信號由紅數據(DR)(6位)、綠數據(6位)以及藍數據(6位)組成。也就是說，如圖8所示，鎖存電路LA1由384個鎖存器LA1-1、LA1-2、…、LA1-384構成。
鎖存電路LA2與來自控制器的選通信號STB相同步地鎖存由鎖存電路LA1鎖存的數字視頻信號DR、DG和DB。
另一方面，移位寄存器電路SR2與時鐘信號SCK(其速率比水平時鐘信號HCK的速率小八倍)相同步地將來自控制器的開始信號SMPST移位，以生成鎖存信號S2-1、S2-4、…、S2-382。時鐘信號SCK也是從控制器生成的。也就是說，如圖8所示，移位寄存器電路SR2由128個移位寄存器SR2-1、SR2-4、…、SR2-382構成。
結果，與鎖存信號S2-1、S2-4、…、S2-382相同步地讀取三個數據DR、DG和DB(6位×3)，并且與時鐘信號SCK相同步地將它們鎖存在鎖存電路LA3中。也就是說，如圖8所示，鎖存電路LA3由三個鎖存器LA3-R、LA3-G和LA3-B構成。
鎖存電路LA1、LA2和LA3在一個水平掃描周期中對兩條掃描線的數據執(zhí)行流水線處理。
如圖9所示，在數據線驅動器段2-1中，在一個水平掃描周期(視頻信號周期)中，順序將數據D1至D384(6位)鎖存在鎖存電路LA3中。類似地，在數據線驅動器段2-2中，在同一水平掃描周期(視頻信號周期)中，順序將數據D385至D768(6位)鎖存在鎖存電路LA3中。
另外，在圖7中，鎖存電路LA3中鎖存的三個數據DR、DG和DB(6位×3)在D/A轉換器DAC中經歷D/A轉換，以生成三個模擬視頻信號。也就是說，如圖8所示，D/A轉換器DAC由D/A轉換器元件DAC-R、DAC-G和DAC-B構成。
將三個模擬視頻信號提供給放大器電路AMP，以充分增加D/A轉換器DAC的速度。也就是說，如圖8所示，放大器電路AMP由三個放大器AMP-R、AMP-G和AMP-B構成。
另外，移位寄存器電路SR3與時鐘信號SCK相同步地將來自控制器的開始信號SMPST移位。也就是說，如圖8所示，移位寄存器電路SR3由移位寄存器SR3-1、SR3-4、…、SR3-382構成。
在采樣/保持電路S/H中，與鎖存信號S3-1、S3-4、…、S3-382相同步地對三個模擬視頻信號順序采樣。也就是說，如圖8所示，采樣/保持電路S/H由384個采樣/保持元件S/H-1、S/H-2、…、S/H-384構成。
將采樣/保持電路S/H中的模擬視頻數據提供給輸出緩沖器OB，輸出緩沖器OB將模擬數據提供給數據線DL1、DL2、…、DL384。也就是說，如圖8所示，采樣/保持電路S/H由384個采樣/保持部分S/H-1、S/H-2、…、S/H-384構成。
輸出緩沖器OB與輸出使能信號OE相同步地將采樣/保持電路S/H中的模擬視頻數據輸出到數據線DL1、DL2、…、DL384(DL385、DL386、…、DL768；DL769、DL770、…、DL1162；…；DL2689、DL2690、…、DL3072)。也就是說，如圖8所示，輸出緩沖器OB由384個緩沖器OB-1、OB-2、…、OB-384構成。
如果將圖7的數據線驅動器段的配置用于圖5的每個數據線驅動器段2-1、2-2、…、2-8，則圖10示出了數據線驅動器段2-1、2-2、…、2-8的操作，其中兩條掃描線的數據經歷流水線處理。也就是說，如圖10所示，在T內對數字視頻數據D1～D384執(zhí)行D/A轉換。此外，在T內對數字視頻數據D385～D768執(zhí)行D/A轉換。另外，在T內對數字視頻數據D2689～D3072執(zhí)行D/A轉換。因此，即使增加級聯數據線驅動器段的數目，也不需要減小與D/A轉換周期相對應的采樣周期，即，與D/A轉換周期相對應的采樣周期可以是水平時鐘信號HCK周期的四倍或更大，因此采樣周期可以非常長。
圖11是根據本發(fā)明的數據線驅動器的第二實施例的一個數據線驅動器段的電路框圖，其中該數據線驅動器段也用于圖5的數據線段之一2-i。
在圖11中，數據線驅動器段2-i被劃分為兩個具有相同配置的級聯子數據線驅動器段2-iL和2-iR。也就是說，子數據線驅動器段2-iL由移位寄存器電路(轉移部分)SR1-L、鎖存電路(數字信號存儲部分)LA1-L、移位寄存器電路(轉移部分)SR2-L、鎖存電路(數字信號存儲部分)LA2-L、鎖存電路(數字信號存儲部分)LA3-L、D/A轉換器電路DAC-L、放大器電路AMP-L、移位寄存器電路(轉移部分)SR3-L、采樣/保持電路S/H-L以及輸出緩沖器OB-L構成。類似地，子數據線驅動器段2-iR由移位寄存器電路(轉移部分)SR1-R、鎖存電路(數字信號存儲部分)LA1-R、移位寄存器電路(轉移部分)SR2-R、鎖存電路(數字信號存儲部分)LA2-R、鎖存電路(數字信號存儲部分)LA3-R、D/A轉換器電路DAC-R、放大器電路AMP-R、移位寄存器電路(轉移部分)SR3-R、采樣/保持電路S/H-R以及輸出緩沖器OB-R構成。
移位寄存器電路SR1-L(SR1-R)、鎖存電路LA1-L(LA1-R)、移位寄存器電路SR2-L(SR2-R)、鎖存電路LA2-L(LA2-R)以及鎖存電路LA3-L(LA3-R)組成數字信號接收/保持部分，并且移位寄存器電路SR3-L(SR3-R)、采樣/保持電路S/H-L(S/H-R)以及輸出緩沖器OB-L(OB-R)組成模擬信號接收/保持部分。
圖12是圖11的數據線驅動器段2-i的詳細電路圖，并且圖13是用于解釋圖11的數據線驅動器2-i以及其他數據線驅動器段的操作的時序圖。
接下來參考圖12和13詳細解釋圖11的數據線驅動器段2-i的每個元件。
移位寄存器電路SR1-L與來自控制器的水平時鐘信號HCK相同步地將來自控制器的水平開始信號HSTin移位，以生成鎖存信號S1-1、S1-4、…、S1-190。也就是說，如圖12所示，移位寄存器電路SR1-L由128個移位寄存器SR1-1、SR1-4、…、SR1-190構成。類似地，移位寄存器電路SR1-R生成鎖存信號S1-193、S1-196、…、S1-382(未示出)，并且如果存在下一級數據線驅動器段的話，還生成下一級數據線驅動器段的水平開始信號HSTout。
鎖存電路LA1-L與鎖存信號S1-1、S1-4、…、S1-190相同步地鎖存來自控制器的視頻信號(18位)，其中視頻信號由紅數據(DR)(6位)、綠數據(6位)以及藍數據(6位)組成。也就是說，如圖12所示，鎖存電路LA1-L由192個鎖存器LA1-1、LA1-2、…、LA1-192構成。類似地，鎖存電路LA1-R由192個鎖存器LA1-193、LA1-194、…、LA1-384(未示出)構成。
鎖存電路LA2-L與來自控制器的選通信號STB相同步地鎖存由鎖存電路LA1-L鎖存的數字視頻信號DR、DG和DB。類似地，鎖存電路LA2-R與來自控制器的選通信號STB相同步地鎖存由鎖存電路LA1-R鎖存的數字視頻信號DR、DG和DB。
另一方面，移位寄存器電路SR2-L與時鐘信號SCK(其速率比水平時鐘信號HCK的速率小十六倍)相同步地將來自控制器的開始信號SMPST移位，以生成鎖存信號S2-1、S2-4、…、S2-190。時鐘信號SCK也是從控制器生成的。也就是說，如圖12所示，移位寄存器電路SR2-L由64個移位寄存器SR2-1、SR2-4、…、SR2-190構成。類似地，移位寄存器電路SR2-R由64個移位寄存器SR2-193、SR2-196、…、SR2-382(未示出)構成。
結果，與鎖存信號S2-1、S2-4、…、S2-382相同步地讀取三個數據DR、DG和DB(6位×3)，并且與時鐘信號SCK相同步地將它們鎖存在鎖存電路LA3-L和LA3-R中。也就是說，如圖12所示，鎖存電路LA3-L由三個鎖存器LA3-L-R、LA3-L-G和LA3-L-B構成。類似地，鎖存電路LA3-R由三個鎖存器LA3-R-R、LA3-R-G和LA3-R-B(未示出)構成。
鎖存電路LA1-L、LA1-R、LA2-L、LA2-R、LA3-L和LA3-R對兩條掃描線的數據執(zhí)行流水線處理。
如圖13所示，在子數據線驅動器段2-1L中，在一個水平掃描周期(視頻信號周期)中，順序將數據D1至D192(6位)鎖存在鎖存電路LA3-L中。此外，在子數據線驅動器段2-1R中，在一個水平掃描周期(視頻信號周期)中，順序將數據D193至D267(6位)鎖存在鎖存電路LA3-R中。類似地，在子數據線驅動器段2-2L中，在同一水平掃描周期(視頻信號周期)中，順序將數據D385至D576(6位)鎖存在鎖存電路LA3-L中。此外，在子數據線驅動器段2-2R中，在同一水平掃描周期(視頻信號周期)中，順序將數據D577至D747(6位)鎖存在鎖存電路LA3-R中。
另外，在圖11中，鎖存電路LA3-L和LA3-R中鎖存的三個數據DR、DG和DB(6位×3)在D/A轉換器DAC-L和DAC-R中經歷D/A轉換，以生成三個模擬視頻信號。也就是說，如圖12所示，D/A轉換器DAC-L由D/A轉換器元件DAC-L-R、DAC-L-G和DAC-L-B構成。類似地，D/A轉換器DAC-R由D/A轉換器元件DAC-R-R、DAC-R-G和DAC-R-B(未示出)構成。
將三個模擬視頻信號提供給放大器電路AMP-L和AMP-R，以充分增加放大器電路AMP-L和AMP-R的速度。也就是說，如圖12所示，放大器電路AMP-L由三個放大器AMP-L-R、AMP-L-G和AMP-L-B構成。類似地，放大器電路AMP-R由三個放大器AMP-R-R、AMP-R-G和AMP-R-B(未示出)構成。
另外，移位寄存器電路SR3-L和SR3-R與時鐘信號SCK相同步地將來自控制器的開始信號SMPST移位。也就是說，如圖12所示，移位寄存器電路SR3-L由移位寄存器SR3-1、SR3-4、…、SR3-190構成。類似地，移位寄存器電路SR3-R由移位寄存器SR3-193、SR3-196、…、SR3-382(未示出)構成。
在采樣/保持電路S/H-L和S/H-R中，與鎖存信號S3-1、S3-4、…、S3-382相同步地對三個模擬視頻信號順序采樣。也就是說，如圖12所示，采樣/保持電路S/H-L由192個采樣/保持元件S/H-1、S/H-2、…、S/H-192構成。類似地，采樣/保持電路S/H-R由192個采樣/保持元件S/H-193、S/H-194、…、S/H-384(未示出)構成。
將采樣/保持電路S/H-L和S/H-R中的模擬視頻數據提供給輸出緩沖器OB-L和OB-R，輸出緩沖器OB-L和OB-R將模擬數據提供給數據線DL1、DL2、…、DL384。也就是說，如圖12所示，采樣/保持電路S/H-L由192個采樣/保持部分S/H-1、S/H-2、…、S/H-192構成。類似地，采樣/保持電路S/H-R由192個采樣/保持元件S/H-193、S/H-194、…、S/H-384(未示出)構成。
輸出緩沖器OB-L和OB-R與輸出使能信號OE相同步地將采樣/保持電路S/H-L和S/H-R中的模擬視頻數據輸出到數據線DL1、DL2、…、DL384(DL385、DL386、…、DL768；DL769、DL770、…、DL1162；…；DL2689、DL2690、…、DL3072)。也就是說，如圖12所示，輸出緩沖器OB-L由192個緩沖器OB-1、OB-2、…、OB-192構成。類似地，輸出緩沖器OB-R由192個緩沖器OB-193、OB-194、…、OB-384(未示出)構成。
如果將圖11的數據線驅動器段的配置用于圖5的每個數據線驅動器段2-1、2-2、…、2-8，則圖14示出了數據線驅動器段2-1、2-2、…、2-8的操作，其中兩條掃描線的數據經歷流水線處理。也就是說，如圖14所示，在T內對數字視頻數據D1～D192執(zhí)行D/A轉換。此外，在T內對數字視頻數據D193～D384執(zhí)行D/A轉換。另外，在T內對數字視頻數據D2881～D3072執(zhí)行D/A轉換。因此，即使增加級聯數據線驅動器段的數目，也不需要減小與D/A轉換周期相對應的采樣周期，即，與D/A轉換周期相對應的采樣周期可以是水平時鐘信號HCK周期的四倍或更大，因此采樣周期可以更長。
圖15是根據本發(fā)明的數據線驅動器的第三實施例的一個數據線驅動器段的電路框圖，其中該數據線驅動器段也用于圖5的數據線段之一2-i。
在圖15中，數據線驅動器段2-i被劃分為四個具有相同配置的級聯數據線驅動器段2-iL1、2-iR1、2-iL2和2-iR2。也就是說，子數據線驅動器段2-iL1由移位寄存器電路(轉移部分)SR1-L1、鎖存電路(數字信號存儲部分)LA1-L1、移位寄存器電路(轉移部分)SR2-L1、鎖存電路(數字信號存儲部分)LA2-L1、鎖存電路(數字信號存儲部分)LA3-L1、D/A轉換器電路DAC-L1、放大器電路AMP-L1、移位寄存器電路(轉移部分)SR3-L1、采樣/保持電路S/H-L1以及輸出緩沖器OB-L1構成。類似地，子數據線驅動器段2-iR1由移位寄存器電路(轉移部分)SR1-R1、鎖存電路(數字信號存儲部分)LA1-R1、移位寄存器電路(轉移部分)SR2-R1、鎖存電路(數字信號存儲部分)LA2-R1、鎖存電路(數字信號存儲部分)LA3-R1、D/A轉換器電路DAC-R1、放大器電路AMP-R1、移位寄存器電路(轉移部分)SR3-R1、采樣/保持電路S/H-R1以及輸出緩沖器OB-R1構成。此外，子數據線驅動器段2-iL2由移位寄存器電路(轉移部分)SR1-L2、鎖存電路(數字信號存儲部分)LA1-L2、移位寄存器電路(轉移部分)SR2-L2、鎖存電路(數字信號存儲部分)LA2-L2、鎖存電路(數字信號存儲部分)LA3-L2、D/A轉換器電路DAC-L2、放大器電路AMP-L2、移位寄存器電路(轉移部分)SR3-L2、采樣/保持電路S/H-L2以及輸出緩沖器OB-L2構成。類似地，子數據線驅動器段2-iR2由移位寄存器電路(轉移部分)SR1-R2、鎖存電路(數字信號存儲部分)LA1-R2、移位寄存器電路(轉移部分)SR2-R2、鎖存電路(數字信號存儲部分)LA2-R2、鎖存電路(數字信號存儲部分)LA3-R2、D/A轉換器電路DAC-R2、放大器電路AMP-R2、移位寄存器電路(轉移部分)SR3-R2、采樣/保持電路S/H-R2以及輸出緩沖器OB-R2構成。
移位寄存器電路SR1-L1(SR1-R1、SR1-L2、SR1-R2)、鎖存電路LA1-L1(LA1-R1、LA1-L2、LA1-R2)、移位寄存器電路SR2-L1(SR2-R1、SR2-L2、SR2-R2)、鎖存電路LA2-L1(LA2-R1、LA2-L2、LA2-R2)以及鎖存電路LA3-L1(LA3-R1、LA3-L2、LA3-R2)組成數字信號接收/保持部分，并且移位寄存器電路SR3-L1(SR3-R1、SR3-L2、SR3-R2)、采樣/保持電路S/H-L1(S/H-R1、S/H-L2、S/H-R2)以及輸出緩沖器OB-L1(OB-R1、OB-L2、OB-R2)組成模擬信號接收/保持部分。
圖16是圖15的數據線驅動器段2-i的詳細電路圖，并且圖17是用于解釋圖15的數據線驅動器2-i以及其他數據線驅動器段的操作的時序圖。
接下來參考圖16和17詳細解釋圖15的數據線驅動器段2-i的每個元件。
移位寄存器電路SR1-L1與來自控制器(例如，圖5的控制器4)的水平時鐘信號HCK相同步地將來自控制器的水平開始信號HSTin移位，以生成鎖存信號S1-1、S1-4、…、S1-94。也就是說，如圖16所示，移位寄存器電路SR1-L1由64個移位寄存器SR1-1、SR1-4、…、SR1-94構成。類似地，移位寄存器電路SR1-R1生成鎖存信號S1-97、S1-100、…、S1-190(未示出)。此外，類似地，移位寄存器電路SR1-L2生成鎖存信號S1-193、S1-196、…、S1-286。類似地，移位寄存器電路SR1-R2生成鎖存信號S1-289、S1-292、…、S1-382(未示出)，并且如果存在下一級數據線驅動器段的話，還生成下一級數據線驅動器段的水平開始信號HSTout。
鎖存電路LA1-L1與鎖存信號S1-1、S1-4、…、S1-94相同步地鎖存來自控制器的視頻信號(18位)，其中視頻信號由紅數據(DR)(6位)、綠數據(6位)以及藍數據(6位)組成。也就是說，如圖16所示，鎖存電路LA1-L1由96個鎖存器LA1-1、LA1-2、…、LA1-96構成。類似地，鎖存電路LA1-R1由96個鎖存器LA1-97、LA1-98、…、LA1-192(未示出)構成。此外，鎖存電路LA1-L2由96個鎖存器LA1-193、LA1-194、…、LA1-288(未示出)構成。類似地，鎖存電路LA1-R2由96個鎖存器LA1-289、LA1-290、…、LA1-384(未示出)構成。
鎖存電路LA2-L1與來自控制器的選通信號STB相同步地鎖存由鎖存電路LA1-L1鎖存的數字視頻信號DR、DG和DB。類似地，鎖存電路LA2-R1與來自控制器的選通信號STB相同步地鎖存由鎖存電路LA1-R1鎖存的數字視頻信號DR、DG和DB。此外，鎖存電路LA2-L2與來自控制器的選通信號STB相同步地鎖存由鎖存電路LA1-L2鎖存的數字視頻信號DR、DG和DB。類似地，鎖存電路LA2-R2與來自控制器的選通信號STB相同步地鎖存由鎖存電路LA1-R2鎖存的數字視頻信號DR、DG和DB。
另一方面，移位寄存器電路SR2-L1與時鐘信號SCK(其速率比水平時鐘信號HCK的速率小三十二倍)相同步地將來自控制器的開始信號SMPST移位，以生成鎖存信號S2-1、S2-4、…、S2-96。時鐘信號SCK也是從控制器生成的。也就是說，如圖16所示，移位寄存器電路SR2-L1由32個移位寄存器SR2-1、SR2-4、…、SR2-94構成。類似地，移位寄存器電路SR2-R1由32個移位寄存器SR2-97、SR2-100、…、SR2-190(未示出)構成。此外，移位寄存器電路SR2-L2由32個移位寄存器SR2-193、SR2-196、…、SR2-286構成。另外，移位寄存器電路SR2-R2由32個移位寄存器SR2-289、SR2-292、…、SR2-382(未示出)構成。
結果，與鎖存信號S2-1、S2-4、…、S2-382相同步地讀取三個數據DR、DG和DB(6位×3)，并且與時鐘信號SCK相同步地將它們鎖存在鎖存電路LA3-L1、LA3-R1、LA3-L2和LA3-R2中。也就是說，如圖16所示，鎖存電路LA3-L1由三個鎖存器LA3-L1-R、LA3-L1-G和LA3-L1-B構成。類似地，鎖存電路LA3-R1由三個鎖存器LA3-R1-R、LA3-R1-G和LA3-R1-B(未示出)構成。此外，鎖存電路LA3-L2由三個鎖存器LA3-L2-R、LA3-L2-G和LA3-L2-B構成。另外，鎖存電路LA3-R2由三個鎖存器LA3-R2-R、LA3-R2-G和LA3-R2-B(未示出)構成。
如圖17所示，在子數據線驅動器段2-1L1中，在一個水平掃描周期(視頻信號周期)中，順序將數據D1至D96(6位)鎖存在鎖存電路LA3-L1中。此外，在子數據線驅動器段2-1R1中，在一個水平掃描周期(視頻信號周期)中，順序將數據D97至D192(6位)鎖存在鎖存電路LA3-R1中。類似地，在子數據線驅動器段2-1L2中，在同一水平掃描周期(視頻信號周期)中，順序將數據D193至D288(6位)鎖存在鎖存電路LA3-L2中。此外，在子數據線驅動器段2-1R2中，在同一水平掃描周期(視頻信號周期)中，順序將數據D289至D384(6位)鎖存在鎖存電路LA3-R2中。
另外，在圖15中，鎖存電路LA3-L1、LA3-R1、LA3-L2和LA3-R2中鎖存的三個數據DR、DG和DB(6位×3)在D/A轉換器DAC-L1、DAC-R1、DAC-L2和DAC-R2中經歷D/A轉換，以生成三個模擬視頻信號。也就是說，如圖16所示，D/A轉換器DAC-L1由D/A轉換器元件DAC-L1-R、DAC-L1-G和DAC-L1-B構成。類似地，D/A轉換器DAC-R1由D/A轉換器元件DAC-R1-R、DAC-R1-G和DAC-R1-B(未示出)構成。此外，D/A轉換器DAC-L2由D/A轉換器元件DAC-L2-R、DAC-L2-G和DAC-L2-B構成。另外，D/A轉換器DAC-R2由D/A轉換器元件DAC-R2-R、DAC-R2-G和DAC-R2-B(未示出)構成。
將三個模擬視頻信號提供給放大器電路AMP-L1、AMP-R1、AMP-L2和AMP-R2，以充分增加D/A轉換器DAC-L1、DAC-R1、DAC-L2和DAC-R2的速度。也就是說，如圖16所示，放大器電路AMP-L1由三個放大器AMP-L1-R、AMP-L1-G和AMP-L1-B構成。類似地，放大器電路AMP-R1由三個放大器AMP-R1-R、AMP-R1-G和AMP-R1-B(未示出)構成。此外，放大器電路AMP-L2由三個放大器AMP-L2-R、AMP-L2-G和AMP-L2-B構成。另外，放大器電路AMP-R2由三個放大器AMP-R2-R、AMP-R2-G和AMP-R2-B(未示出)構成。
另外，移位寄存器電路SR3-L1、SR3-R1、SR3-L2和SR3-R2與時鐘信號SCK相同步地將來自控制器的開始信號SMPST移位。也就是說，如圖16所示，移位寄存器電路SR3-L1由移位寄存器SR3-1、SR3-4、…、SR3-94構成。類似地，移位寄存器電路SR3-R1由移位寄存器SR3-97、SR3-100、…、SR3-190(未示出)構成。此外，移位寄存器電路SR3-L2由移位寄存器SR3-193、SR3-197、…、SR3-286構成。另外，移位寄存器電路SR3-R2由移位寄存器SR3-289、SR3-292、…、SR3-382(未示出)構成。
在采樣/保持電路S/H-L1、S/H-R1、S/H-L2和S/H-R2中，與鎖存信號S3-1、S3-4、…、S3-382相同步地對三個模擬視頻信號順序采樣。也就是說，如圖16所示，采樣/保持電路S/H-L1由96個采樣/保持元件S/H-1、S/H-2、…、S/H-96構成。類似地，采樣/保持電路S/H-R1由96個采樣/保持元件S/H-97、S/H-98、…、S/H-192(未示出)構成。此外，采樣/保持電路S/H-L2由96個采樣/保持元件S/H-193、S/H-194、…、S/H-288(未示出)構成。另外，采樣/保持電路S/H-R2由96個采樣/保持元件S/H-289、S/H-290、…、S/H-384(未示出)構成。
將采樣/保持電路S/H-L1、S/H-R1、S/H-L2和S/H-R2中的模擬視頻數據提供給輸出緩沖器OB-L1、OB-R1、OB-L2和OB-R2，輸出緩沖器OB-L1、OB-R1、OB-L2和OB-R2將模擬數據提供給數據線DL1、DL2、…、DL384。也就是說，如圖16所示，采樣/保持電路S/H-L1由96個采樣/保持元件S/H-1、S/H-2、…、S/H-96構成。類似地，采樣/保持電路S/H-R1由96個采樣/保持元件S/H-97、S/H-98、…、S/H-192(未示出)構成。此外，采樣/保持電路S/H-L2由96個采樣/保持元件S/H-193、S/H-194、…、S/H-288構成。另外，采樣/保持電路S/H-R2由96個采樣/保持元件S/H-289、S/H-290、…、S/H-384(未示出)構成。
輸出緩沖器OB-L1、OB-R1、OB-L2和OB-R2與輸出使能信號OE相同步地將采樣/保持電路S/H-L1、S/H-R1、S/H-L2和S/H-R2中采樣的模擬視頻數據輸出到數據線DL1、DL2、…、DL384(DL385、DL386、…、DL768；DL769、DL770、…、DL1162；…；DL2689、DL2690、…、DL3072)。也就是說，如圖16所示，輸出緩沖器OB-L1由96個緩沖器OB-1、OB-2、…、OB-96構成。類似地，輸出緩沖器OB-R1由96個緩沖器OB-97、OB-98、…、OB-192(未示出)構成。此外，輸出緩沖器OB-L2由96個緩沖器OB-193、OB-194、…、OB-288(未示出)構成。另外，輸出緩沖器OB-R2由96個緩沖器OB-289、OB-290、…、OB-384(未示出)構成。
如果將圖15的數據線驅動器段的配置用于圖5的每個數據線驅動器段2-1、2-2、…、2-8，則圖18示出了數據線驅動器段2-1、2-2、…、2-8的操作，其中兩條掃描線的數據經歷流水線處理。也就是說，如圖18所示，在T內對數字視頻數據D1～D96執(zhí)行D/A轉換。此外，在T內對數字視頻數據D97～D192執(zhí)行D/A轉換。另外，在T內對數字視頻數據D198～D288執(zhí)行D/A轉換。另外，在T內對數字視頻數據D289～D384執(zhí)行D/A轉換。另外，在T內對數字視頻數據D2977～D3072執(zhí)行D/A轉換。因此，即使增加級聯數據線驅動器段的數目，也不需要減小與D/A轉換周期相對應的采樣周期，即，與D/A轉換周期相對應的采樣周期可以是水平時鐘信號HCK周期的四倍或更大，因此采樣周期可以更長。
雖然上述實施例涉及LCD裝置，但是本發(fā)明可以應用在其他平板顯示裝置中，例如有機EL顯示裝置。
如上所述，級聯數據線驅動器段的數目越多，采樣周期越長。此外，當每個數據線驅動器段進一步劃分為多個具有相同配置的級聯子段時，可以進一步增加采樣周期。
權利要求
1.一種用于驅動顯示裝置的N(N＝2，3，…)條數據線的數據線驅動器，包括級聯的M(M＝2，3，…)個數據線驅動器段，每個所述數據線驅動器段包括數字信號接收和保持部分，適于與第一時鐘信號相同步地接收并保持N/M個數字視頻信號；數字/模擬轉換器，適于與第二時鐘信號相同步地對所述N/M個數字視頻信號執(zhí)行數字/模擬轉換以生成N/M個模擬視頻信號，其中所述第二時鐘信號的速率小于所述第一時鐘信號的速率；和模擬視頻信號接收和保持部分，適于接收并保持所述N/M個模擬視頻信號。
2.如權利要求1所述的數據線驅動器，其中所述數字信號接收和保持部分包括第一轉移電路，適于與所述第一時鐘信號相同步地將第一開始信號移位以生成第一鎖存信號；第一數字信號存儲電路，適于與所述第一鎖存信號相同步地鎖存所述數字視頻信號；第二數字信號存儲電路，適于與選通信號相同步地鎖存所述第一數字信號存儲電路中所有的所述數字視頻信號；和第三數字信號存儲電路，適于與所述第二時鐘信號相同步地順序鎖存所述第二數字信號存儲電路中鎖存的所述數字視頻信號的各個部分。
3.如權利要求2所述的數據線驅動器，其中所述數字信號接收和保持部分還包括第二轉移電路，其適于與所述第二時鐘信號相同步地移位第二開始信號以生成第二鎖存信號，從而所述數字視頻信號中的所述部分與所述第二鎖存信號相同步地順序從所述第二數字信號存儲電路轉移到所述第三數字信號存儲電路。
4.如權利要求1所述的數據線驅動器，其中所述模擬信號接收和保持部分包括采樣/保持電路，適于與所述第二時鐘信號相同步地采樣并保持所述數字/模擬轉換器的所述模擬視頻信號；和輸出緩沖器，適于與輸出使能信號相同步地輸出所述采樣/保持電路的所述模擬視頻信號。
5.如權利要求4所述的數據線驅動器，其中所述模擬信號接收和保持部分還包括第三轉移電路，其適于與所述第二時鐘信號相同步地移位第三開始信號以生成第三鎖存信號，從而所述采樣/保持電路與所述第三鎖存信號相同步地對所述數字/模擬轉換器的所述模擬視頻信號進行采樣。
6.如權利要求1所述的數據線驅動器，其中每個所述數據線驅動器段還包括放大器電路，其適于放大所述模擬視頻信號。
7.一種用于驅動顯示裝置的N(N＝2，3，…)條數據線的數據線驅動器，包括級聯的M(M＝2，3，…)個數據線驅動器段，每個所述數據線驅動器段進一步包括級聯的L(L＝2，3，…)個子數據線驅動器段，每個所述子數據線驅動器段包括數字信號接收和保持部分，適于與第一時鐘信號相同步地接收并保持N/(M·L)個數字視頻信號；數字/模擬轉換器，適于與第二時鐘信號相同步地對所述N/(M·L)個數字視頻信號執(zhí)行數字/模擬轉換以生成N/(M·L)個模擬視頻信號，其中所述第二時鐘信號的速率小于所述第一時鐘信號的速率；和模擬視頻信號接收和保持部分，適于接收并保持所述N/(M·L)個模擬視頻信號。
8.如權利要求7所述的數據線驅動器，其中所述數字信號接收和保持部分包括第一轉移電路，適于與所述第一時鐘信號相同步地將第一開始信號移位以生成第一鎖存信號；第一數字信號存儲電路，適于與所述第一鎖存信號相同步地鎖存所述數字視頻信號；第二數字信號存儲電路，適于與選通信號相同步地鎖存所述第一數字信號存儲電路中所有的所述數字視頻信號；和第三數字信號存儲電路，適于與所述第二時鐘信號相同步地順序鎖存所述第二數字信號存儲電路中鎖存的所述數字視頻信號的各個部分。
9.如權利要求8所述的數據線驅動器，其中所述數字信號接收和保持部分還包括第二轉移電路，其適于與所述第二時鐘信號相同步地移位第二開始信號以生成第二鎖存信號，從而所述數字視頻信號中的所述部分與所述第二鎖存信號相同步地順序從所述第二數字信號存儲電路轉移到所述第三數字信號存儲電路。
10.如權利要求7所述的數據線驅動器，其中所述模擬信號接收和保持部分包括采樣/保持電路，適于與所述第二時鐘信號相同步地采樣并保持所述數字/模擬轉換器的所述模擬視頻信號；和輸出緩沖器，適于與輸出使能信號相同步地輸出所述采樣/保持電路的所述模擬視頻信號。
11.如權利要求10所述的數據線驅動器，其中所述模擬信號接收和保持部分還包括第三轉移電路，其適于與所述第二時鐘信號相同步地移位第三開始信號以生成第三鎖存信號，從而所述采樣/保持電路與所述第三鎖存信號相同步地對所述數字/模擬轉換器的所述模擬視頻信號進行采樣。
12.如權利要求7所述的數據線驅動器，其中每個所述數據線驅動器段還包括放大器電路，其適于放大所述模擬視頻信號。
13.一種用于驅動包括級聯的M(M＝2，3，…)個數據線驅動器段的數據線驅動器的方法，其中所述數據線驅動器用于驅動顯示裝置的N(N＝2，3，…)條數據線，所述方法包括由每個所述數據線驅動器段與第一時鐘信號相同步地接收并保持N/M個數字視頻信號；由每個所述數據線驅動器段與第二時鐘信號相同步地對所述N/M個數字視頻信號執(zhí)行數字/模擬轉換，以生成N/M個模擬視頻信號，其中所述第二時鐘信號的速率小于所述第一時鐘信號的速率；以及由每個所述數據線驅動器段接收并保持所述N/M個模擬視頻信號。
14.一種用于驅動包括級聯的M(M＝2，3，…)個數據線驅動器段的數據線驅動器的方法，其中所述數據線驅動器用于驅動顯示裝置的N(N＝2，3，…)條數據線，每個所述數據線驅動器段進一步包括級聯的L(L＝2，3，…)個子數據線驅動器段，所述方法包括由每個所述子數據線驅動器段與第一時鐘信號相同步地接收并保持N/(M·L)個數字視頻信號；由每個所述子數據線驅動器段與第二時鐘信號相同步地對所述N/(M·L)個數字視頻信號執(zhí)行數字/模擬轉換，以生成N/(M·L)個模擬視頻信號，其中所述第二時鐘信號的速率小于所述第一時鐘信號的速率；以及由每個所述子數據線驅動器段接收并保持所述N/(M·L)個模擬視頻信號。
全文摘要
在包括級聯的M(M＝2，3，…)個數據線驅動器段用于驅動顯示裝置的N(N＝2，3，…)條數據線的數據線驅動器中，每個數據線驅動器段由如下部分構成數字信號接收和保持部分，適于與第一時鐘信號相同步地接收并保持N/M個數字視頻信號；數字/模擬轉換器，適于與第二時鐘信號相同步地對所述N/M個數字視頻信號執(zhí)行數字/模擬轉換以生成N/M個模擬視頻信號，其中所述第二時鐘信號的速率小于所述第一時鐘信號的速率；和模擬信號接收和保持部分，適于接收并保持所述N/M個模擬視頻信號。
文檔編號G09G3/36GK1801270SQ200610051
公開日2006年7月12日 申請日期2006年1月5日 優(yōu)先權日2005年1月5日
發(fā)明者南忠生 申請人:恩益禧電子股份有限公司