專利名稱：集成電路裝置及電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路裝置及電子設(shè)備。
背景技術(shù)：
作為驅(qū)動(dòng)液晶面板等顯示面板的集成電路裝置有顯示驅(qū)動(dòng)器(LCD驅(qū)動(dòng)器)。在該顯示驅(qū)動(dòng)器中，為了低成本化而需要縮小集成電路基片尺寸。
但是，裝入手機(jī)等中的顯示面板的大小幾乎固定。因此，如果采用精細(xì)工藝，簡單地縮短顯示驅(qū)動(dòng)器的集成電路裝置而縮小集成電路基片尺寸，就會導(dǎo)致難以安裝等問題。
專利文獻(xiàn)1特開2001-222249號公報(bào)發(fā)明內(nèi)容本發(fā)明是鑒于上述的技術(shù)問題進(jìn)行的發(fā)明，其目的在于，提供一種纖細(xì)的細(xì)長集成電路裝置以及包括其的電子設(shè)備。
本發(fā)明涉及一種集成電路裝置，其包括第一晶體管和第二晶體管，它們推挽連接在第一電源線和第二電源線之間，用于通過電荷泵動(dòng)作向其連接節(jié)點(diǎn)輸出所述第一電源線和第二電源線中任一條的電壓；靜電保護(hù)元件，其連接在所述第一電源線和所述連接節(jié)點(diǎn)之間；以及焊盤，其與所述連接節(jié)點(diǎn)電連接的同時(shí)，與一端被施加給定的電壓的加速電容器的另一端電連接；以與所述靜電保護(hù)元件、第一晶體管和第二晶體管中至少一個(gè)的一部分或全部重疊的方式，在該靜電保護(hù)元件、第一晶體管和第二晶體管中的至少一個(gè)的上層配置所述焊盤。
由此，沒有必要為了提供通過電荷泵動(dòng)作生成的電源而對寬度寬的信號線進(jìn)行配線，只將進(jìn)行第一和第二晶體管的柵極控制的信號線配線到焊盤附近就可以。因此，提高焊盤附近區(qū)域的配線效率，可以減小集成電路裝置的第二方向上的寬度。并且，通過將靜電保護(hù)元件、第一和第二晶體管的一部分或全部配置在焊盤下，可以進(jìn)一步減小集成電路裝置的第二方向上的寬度。此外，通過在焊盤下配置靜電保護(hù)元件，可以強(qiáng)化對于靜電的耐性。
此外，本發(fā)明涉及一種集成電路裝置，其包括第一晶體管和第二晶體管，它們推挽連接在第一電源線和第二電源線之間，用于根據(jù)電荷泵動(dòng)作向其連接節(jié)點(diǎn)輸出所述第一電源線和第二電源線中任一條的電壓；以及焊盤，其與所述連接節(jié)點(diǎn)電連接的同時(shí)，與一端被施加給定的電壓的加速電容器的另一端電連接；以與所述第一晶體管和第二晶體管中至少一個(gè)的一部分或全部重疊的方式，在該第一晶體管和第二晶體管中的至少一個(gè)的上層配置所述焊盤。
由此，沒有必要為了提供根據(jù)電荷泵動(dòng)作生成的電源而對寬度寬的信號線進(jìn)行配線，只將進(jìn)行第一和第二晶體管的柵極控制的信號線配線到焊盤附近就可以。因此，提高焊盤附近區(qū)域的配線效率，可以減小集成電路裝置的第二方向上的寬度。并且，通過將第一和第二晶體管的一部分或全部配置在焊盤下，可以進(jìn)一步減小集成電路裝置的第二方向上的寬度。
此外，在本發(fā)明所涉及的集成電路裝置中，所述第一晶體管兼作靜電保護(hù)元件。
由此，可以進(jìn)一步減小集成電路裝置的第二方向上的寬度。
此外，在本發(fā)明所涉及的集成電路裝置中，在將從作為所述集成電路裝置的短邊的第一邊至對置的第三邊的方向作為第一方向、并將從作為所述集成電路裝置的長邊的第二邊至對置的第四邊的方向作為第二方向的情況下，包括第一～第N電路塊(N為大于等于2的整數(shù))，它們沿著所述第一方向配置；第一接口區(qū)域，其在所述第一～第N電路塊的所述第二方向側(cè)沿著所述第四邊設(shè)置；以及第二接口區(qū)域，其在所述第一～第N電路塊的與所述第二方向相反的第四方向側(cè)沿著所述第二邊設(shè)置；所述第二電源線的電壓或根據(jù)該電壓生成的電壓，被作為所述第一～第N電路塊的至少一個(gè)電源電壓供給。
此外，在本發(fā)明所涉及的集成電路裝置中，可以在所述第二接口區(qū)域，配置所述焊盤、所述第一晶體管和第二晶體管。
此外，在本發(fā)明所涉及的集成電路裝置中，所述第一～第N電路塊的一個(gè)為用于進(jìn)行所述第一晶體管和第二晶體管的柵極控制的電源電路塊，在所述電源電路塊的所述第四方向側(cè)，配置所述焊盤、所述第一晶體管和第二晶體管。
根據(jù)這些任一個(gè)發(fā)明，可以進(jìn)一步減小集成電路裝置的第二方向上的寬度。
此外，在本發(fā)明所涉及的集成電路裝置中，所述第一～第N電路塊，包括用于驅(qū)動(dòng)數(shù)據(jù)線的至少一個(gè)數(shù)據(jù)驅(qū)動(dòng)塊、以及除了所述數(shù)據(jù)驅(qū)動(dòng)塊之外的電路塊，在將所述第一接口區(qū)域、所述第一～第N電路塊、所述第二接口區(qū)域的所述第二方向上的寬度分別作為W1、WB、W2的情況下，集成電路裝置的所述第二方向上的寬度W為，W1+WB+W2≤W＜W1+2×WB+W2。
在本發(fā)明中，第一～第N電路塊，包括數(shù)據(jù)驅(qū)動(dòng)塊、以及除了數(shù)據(jù)驅(qū)動(dòng)塊之外的電路塊。并且，對于第一接口區(qū)域、第一～第N電路塊、第二接口區(qū)域的寬度W1、WB、W2，W1+WB+W2≤W＜W1+2×WB+W2成立。根據(jù)這種關(guān)系式成立的集成電路裝置，可以提供在確保第二方向上的電路塊的寬度(不進(jìn)行過度的扁平布局)的同時(shí)，減小第二方向上的寬度的纖細(xì)的細(xì)長集成電路裝置。由此，可以同時(shí)實(shí)現(xiàn)安裝的容易化和裝置的低成本化。此外，由于電路塊沒有過度扁平，因而布局設(shè)計(jì)變?nèi)菀祝梢钥s短裝置的開發(fā)期間。
此外，在本發(fā)明所涉及的集成電路裝置中，集成電路裝置的所述第二方向上的寬度W為，W＜2×WB。
由此，在可以確保第一～第N電路塊的第二方向上的寬度足夠大的同時(shí)，可以減小集成電路裝置的第二方向上的寬度。因此，容易使W＜2×WB成立，可以提供更纖細(xì)的集成電路裝置。
此外，在本發(fā)明所涉及的集成電路裝置中，所述第一接口區(qū)域在所述數(shù)據(jù)驅(qū)動(dòng)塊的所述第二方向側(cè)，以不通過其他電路塊的方式配置，所述第二接口區(qū)域在所述數(shù)據(jù)驅(qū)動(dòng)塊的所述第四方向側(cè)，以不通過其他電路塊的方式配置。
由此，能夠以數(shù)據(jù)驅(qū)動(dòng)塊的第二方向上的寬度為基準(zhǔn)，確定第一～第N電路塊的第二方向上的寬度。并且，由于至少在數(shù)據(jù)驅(qū)動(dòng)塊存在的部分，在第二方向上僅存在一個(gè)電路塊(數(shù)據(jù)驅(qū)動(dòng)塊)，因而沒有必要使數(shù)據(jù)驅(qū)動(dòng)塊的布局過分地扁平，就可以實(shí)現(xiàn)細(xì)長的集成電路裝置。
此外，在本發(fā)明所涉及的集成電路裝置中，所述數(shù)據(jù)驅(qū)動(dòng)塊所包括的數(shù)據(jù)驅(qū)動(dòng)器，包括Q個(gè)驅(qū)動(dòng)單元，它們分別輸出與相當(dāng)于1像素的圖像數(shù)據(jù)相對應(yīng)的數(shù)據(jù)信號，并沿著所述第二方向排列，在將所述驅(qū)動(dòng)單元的所述第二方向上的寬度作為WD的情況下，所述第一～第N電路塊的所述第二方向上的寬度WB為，Q×WD≤WB＜(Q+1)×WD。
這樣，如果沿著第二方向配置多個(gè)驅(qū)動(dòng)單元，就可以將從沿著第一方向配置的其他電路塊的圖像數(shù)據(jù)的信號，有效地輸入至這些驅(qū)動(dòng)單元。并且，使數(shù)據(jù)驅(qū)動(dòng)塊的第二方向上的寬度抑制到最小限度，可以減小集成電路裝置的第二方向上的寬度。
此外，在本發(fā)明所涉及的集成電路裝置中，在將顯示面板的水平掃描方向的像素?cái)?shù)作為HPN、將數(shù)據(jù)驅(qū)動(dòng)塊的塊數(shù)作為DBN、并將在一個(gè)水平掃描期間向所述驅(qū)動(dòng)單元輸入的圖像數(shù)據(jù)的輸入次數(shù)作為IN的情況下，沿著所述第二方向排列的所述驅(qū)動(dòng)單元的個(gè)數(shù)Q為Q＝HPN/(DBN×IN)。
由此，可以將第一～第N電路塊的第二方向上的寬度設(shè)定為根據(jù)數(shù)據(jù)驅(qū)動(dòng)塊的塊數(shù)或圖像數(shù)據(jù)的輸入次數(shù)的最佳寬度。
此外，在本發(fā)明所涉及的集成電路裝置中，所述第一～第N電路塊，包括儲存圖像數(shù)據(jù)的至少一個(gè)存儲塊。
此外，在本發(fā)明所涉及的集成電路裝置中，所述數(shù)據(jù)驅(qū)動(dòng)塊所包括的數(shù)據(jù)驅(qū)動(dòng)器，包括Q個(gè)驅(qū)動(dòng)單元，它們分別輸出與相當(dāng)于1像素的圖像數(shù)據(jù)相對應(yīng)的數(shù)據(jù)信號，并沿著所述第二方向排列，在將所述驅(qū)動(dòng)單元的所述第二方向上的寬度作為WD、并將所述存儲塊所包括的外圍電路部分的所述第二方向上的寬度作為WPC的情況下，Q×WD≤WB＜(Q+1)×WD+WPC。
由此，使數(shù)據(jù)驅(qū)動(dòng)塊的第二方向上的寬度抑制到最小限度，可以減小集成電路裝置的第二方向上的寬度。
此外，在本發(fā)明所涉及的集成電路裝置中，在將顯示面板的水平掃描方向的像素?cái)?shù)作為HPN、將數(shù)據(jù)驅(qū)動(dòng)塊的塊數(shù)作為DBN、并將在一個(gè)水平掃描期間向所述驅(qū)動(dòng)單元輸入的圖像數(shù)據(jù)的輸入次數(shù)作為IN的情況下，沿著所述第二方向排列的所述驅(qū)動(dòng)單元的個(gè)數(shù)Q為Q＝HPN/(DBN×IN)。
由此，使數(shù)據(jù)驅(qū)動(dòng)塊的第二方向上的寬度抑制到最小限度，可以減小集成電路裝置的第二方向上的寬度。
此外，在本發(fā)明所涉及的集成電路裝置中，所述存儲塊和所述數(shù)據(jù)驅(qū)動(dòng)塊沿著所述第一方向鄰接配置。
由此，與將存儲塊和數(shù)據(jù)驅(qū)動(dòng)塊沿著第二方向配置的方法相比，可以減小集成電路裝置的第二方向上的寬度。此外，在存儲塊或數(shù)據(jù)驅(qū)動(dòng)塊的構(gòu)成等改變的情況下，使波及到其他的電路塊的影響抑制到最小限度，實(shí)現(xiàn)設(shè)計(jì)的有效化。
此外，在本發(fā)明所涉及的集成電路裝置中，在一個(gè)水平掃描期間內(nèi)，從所述存儲塊向鄰接的數(shù)據(jù)驅(qū)動(dòng)塊多次讀出被儲存在所述存儲塊中的圖像數(shù)據(jù)。
由此，由于存儲塊的第二方向上的存儲單元數(shù)減少，因而可以減小存儲塊的第二方向上的寬度，也可以減小集成電路裝置的第二方向上的寬度。
此外，本發(fā)明涉及一種電子設(shè)備，其特征在于，包括如上所述任一個(gè)集成電路裝置；以及顯示面板，其由所述集成電路裝置驅(qū)動(dòng)。
圖1(A)、(B)、(C)是本實(shí)施方式的比較例的說明圖。
圖2(A)、(B)是關(guān)于集成電路裝置的安裝的說明圖。
圖3是本實(shí)施方式的集成電路裝置的構(gòu)成例。
圖4是多種類型的顯示驅(qū)動(dòng)器和它們內(nèi)置的電路塊的例子。
圖5(A)、(B)是本實(shí)施形式的集成電路裝置的平面布局例。
圖6(A)、(B)是集成電路裝置的剖面圖的例子。
圖7是集成電路裝置的電路構(gòu)成例。
圖8(A)、(B)、(C)是數(shù)據(jù)驅(qū)動(dòng)器、掃描驅(qū)動(dòng)器的構(gòu)成例。
圖9(A)、(B)是電源電路、灰階電壓生成電路的構(gòu)成例。
圖10(A)、(B)、(C)是D/A轉(zhuǎn)換電路、輸出電路的構(gòu)成例。
圖11(A)、(B)是示出圖9(A)的升壓電路的構(gòu)成例的框圖、各種電源電壓的電位關(guān)系的一例的圖。
圖12(A)、(B)是一次升壓電路的說明圖。
圖13是本實(shí)施形式的包括配置在焊盤下的晶體管的電路的說明圖。
圖14(A)、(B)是配置在焊盤下的晶體管的說明圖。
圖15(A)是靜電保護(hù)元件的說明圖。圖15(B)是省略靜電保護(hù)元件的情況下的構(gòu)成例。
圖16是靜電保護(hù)元件的布局平面圖的一例。
圖17是圖16的剖面構(gòu)造的一例。
圖18是形成在焊盤的下層的晶體管的剖面構(gòu)造的一例。
圖19是靜電保護(hù)元件的布局平面圖的其他例。
圖20是圖19的剖面構(gòu)造的一例。
圖21是形成在焊盤的下層的晶體管的剖面構(gòu)造的一例。
圖22(A)、(B)是本實(shí)施形式的說明圖。
圖23(A)、(B)是對于集成電路裝置的寬度的說明圖。
圖24(A)～(E)是對于數(shù)據(jù)驅(qū)動(dòng)塊的寬度的說明圖。
圖25(A)、(B)是對于存儲塊的寬度的說明圖。
圖26(A)、(B)是比較例的說明圖。
圖27(A)、(B)是存儲塊的構(gòu)成例。
圖28是對于W1、W2、WB的關(guān)系的說明圖。
圖29(A)、(B)是存儲塊、數(shù)據(jù)驅(qū)動(dòng)塊的配置說明圖。
圖30是在一個(gè)水平掃描期間多次讀出圖像數(shù)據(jù)的方法的說明圖。
圖31是數(shù)據(jù)驅(qū)動(dòng)器、驅(qū)動(dòng)單元的配置例。
圖32(A)、(B)、(C)是存儲單元的構(gòu)成例。
圖33是橫式單元的情況下的存儲塊、驅(qū)動(dòng)單元的配置例。
圖34是縱式單元的情況下的存儲塊、驅(qū)動(dòng)單元的配置例。
圖35(A)、(B)是電子設(shè)備的構(gòu)成例。
具體實(shí)施例方式
下面，對本發(fā)明的優(yōu)選實(shí)施形式詳細(xì)地進(jìn)行說明。在下面說明的實(shí)施形式不是對于記載在權(quán)利要求中的本發(fā)明的內(nèi)容的不當(dāng)限定，本實(shí)施形式中說明的所有構(gòu)成并不都是本發(fā)明的必要解決要件。
1.比較例在圖1(A)中示出了作為本實(shí)施方式的比較例的集成電路裝置500。圖1(A)的集成電路裝置500包括存儲塊MB(顯示數(shù)據(jù)RAM)和數(shù)據(jù)驅(qū)動(dòng)塊DB。并且，沿著D2方向配置存儲塊MB和數(shù)據(jù)驅(qū)動(dòng)塊DB。此外，存儲塊MB和數(shù)據(jù)驅(qū)動(dòng)塊DB形成沿著D1方向的長度比沿著D2方向的寬度長的超扁平的塊。
來自主機(jī)側(cè)的圖像數(shù)據(jù)被寫入到存儲塊MB中。并且，數(shù)據(jù)驅(qū)動(dòng)塊DB將被寫入到存儲塊MB中的數(shù)字化圖像數(shù)據(jù)轉(zhuǎn)換成模擬數(shù)據(jù)電壓，從而驅(qū)動(dòng)顯示面板的數(shù)據(jù)線。這樣，在圖1(A)中，圖像數(shù)據(jù)的信號流向?yàn)镈2方向。因此，在圖1(A)的比較例中，與該信號流向相匹配，將存儲塊MB和數(shù)據(jù)驅(qū)動(dòng)塊DB沿著D2方向配置。通過如上所述的方法，輸入和輸出之間成為短路徑，可以使信號延遲最佳化，可以進(jìn)行效率高的信號傳遞。
但是，在圖1(A)的比較例中存在以下的問題。
首先，在顯示驅(qū)動(dòng)器等集成電路裝置中，為了低成本化而需要縮小集成電路基片尺寸。但是，如果采用精細(xì)工藝，簡單地縮短集成電路裝置500而縮小集成電路基片尺寸，那么，不僅在短邊方向，在長邊方向也要縮小。因此，如圖2(A)所示，導(dǎo)致難以安裝的問題。即，輸出節(jié)距例如優(yōu)選大于等于22μm，但在如圖2(A)所示的簡單縮短中例如成為17μm節(jié)距，由于節(jié)距狹窄而難以安裝。并且，顯示面板的玻璃的框架變寬，玻璃的成品數(shù)減少，導(dǎo)致成本增加。
其次，在顯示驅(qū)動(dòng)器中，根據(jù)顯示面板的種類(非晶形TFT、低溫多晶硅TFT)或像素?cái)?shù)(QCIF、QVGA、VGA)或產(chǎn)品的規(guī)格等，存儲器和數(shù)據(jù)驅(qū)動(dòng)器的構(gòu)成改變。因此，在圖1(A)的比較例中，在某些產(chǎn)品中，即使如圖1(B)所示地焊盤節(jié)距和存儲器的單元節(jié)距以及數(shù)據(jù)驅(qū)動(dòng)器的單元節(jié)距一致，但如果存儲器和數(shù)據(jù)驅(qū)動(dòng)器的構(gòu)成改變，這些節(jié)距就如圖1(C)所示地變成不一致。于是，如果節(jié)距就如圖1(C)所示地變成不一致，就必須在電路塊之間形成用于吸收節(jié)距的不一致的多余的配線區(qū)域。特別是，塊在D1方向上塊呈扁平的圖1(A)的比較例中，用于吸收節(jié)距的不一致的多余的配線區(qū)域變大。其結(jié)果，集成電路裝置500在D2方向上的寬度W變大，集成電路基片面積增加，導(dǎo)致成本增加。
另一方面，為了避免這種問題，如果以焊盤節(jié)距和單元節(jié)距對齊(相同)的方式對存儲器和數(shù)據(jù)驅(qū)動(dòng)器的布局進(jìn)行改變，就會延長開發(fā)期間，結(jié)果導(dǎo)致成本增加。即，在圖1(A)的比較例中，由于對各個(gè)電路塊的電路構(gòu)成和布局進(jìn)行個(gè)別設(shè)計(jì)，之后進(jìn)行匹配節(jié)距等的操作，因而出現(xiàn)產(chǎn)生多余的空區(qū)域、設(shè)計(jì)效率低等問題。
2.集成電路裝置的構(gòu)成圖3示出了可以解決如上所述問題的本實(shí)施形式的集成電路裝置10的構(gòu)成例。在本實(shí)施形式中，將從集成電路裝置10的短邊即第一邊SD1朝向?qū)χ玫牡谌匰D3的方向作為第一方向D1，并將D1的相反方向作為第三方向D3。此外，將從集成電路裝置10的長邊即第二邊SD2朝向?qū)χ玫牡谒倪匰D4的方向作為第二方向D2，并將D2的相反方向作為第四方向D4。并且，在圖3中集成電路裝置10的左邊為第一邊SD1，右邊為第三邊SD3，但也可以是，左邊為第三邊SD3，右邊為第一邊SD1。
如圖3所示，本實(shí)施形式的集成電路裝置10包括沿著D1方向配置的第一～第N電路塊CB1～CBN(N為大于等于2的整數(shù))。即，在圖1(A)的比較例中電路塊排列在D2方向上，但在本實(shí)施形式中電路塊CB1～CBN排列在D1方向上。此外，各個(gè)電路塊沒有形成圖1(A)的比較例那樣的超扁平的塊，而形成比較方形的塊。
此外，集成電路裝置10包括輸出側(cè)I/F區(qū)域12(廣義上為第一接口區(qū)域)，其在第一～第N電路塊CB1～CBN的D2方向側(cè)沿著SD4設(shè)置。并且，還包括輸入側(cè)I/F區(qū)域14(廣義上為第二接口區(qū)域)，其在第一～第N電路塊CB1～CBN的D4方向側(cè)沿著SD2設(shè)置。更具體地說，輸出側(cè)I/F區(qū)域12(第一I/O區(qū)域)在電路塊CB1～CBN的D2方向側(cè)，例如不通過其他電路塊等而配置。并且，輸入側(cè)I/F區(qū)域14(第二I/O區(qū)域)在電路塊CB1～CBN的D4方向側(cè)，例如不通過其他電路塊等而配置。即，在至少存在數(shù)據(jù)驅(qū)動(dòng)塊的部分中，在D2方向上僅存在一個(gè)電路塊(數(shù)據(jù)驅(qū)動(dòng)塊)。并且，在將集成電路裝置10作為IP(Intel lectual Property知識產(chǎn)權(quán))核裝入其他集成電路裝置中等情況下，也可以形成為不設(shè)置I/F區(qū)域12、14的至少一個(gè)的構(gòu)成。
輸出側(cè)(顯示面板側(cè))I/F區(qū)域12是成為與顯示面板之間的接口的區(qū)域，包括焊盤、連接在焊盤上的輸出用晶體管、保護(hù)元件等多種元件。具體地說，包括用于向數(shù)據(jù)線輸出數(shù)據(jù)信號或向掃描線輸出掃描信號用晶體管等。并且，在顯示面板為觸摸面板等的情況下，也可以包括輸入用晶體管。
輸入側(cè)(主機(jī)側(cè))I/F區(qū)域14是成為與主機(jī)(MPU、圖像處理控制器、基帶引擎)之間的接口的區(qū)域，可以包括焊盤、連接在焊盤上的輸入用(輸入輸出用)晶體管、輸出用晶體管、保護(hù)元件等多種元件。具體地說，包括用于輸入來自主機(jī)的信號(數(shù)字信號)的輸入用晶體管或用于輸出向主機(jī)的信號的輸出用晶體管等。
并且，也可以設(shè)置沿著作為短邊的邊SD1、SD3的輸出側(cè)或輸入側(cè)I/F區(qū)域。此外，成為外部連接端子的凸起等，可以設(shè)置在I/F(接口)區(qū)域12、14中，也可以設(shè)置在除此之外的區(qū)域(第一～第N電路塊CB1～CBN)中。在設(shè)置在I/F區(qū)域12、14之外的區(qū)域中的情況下，通過除金凸起之外的小型凸起技術(shù)(將樹脂作為芯部的凸起技術(shù))實(shí)現(xiàn)。
此外，第一～第N電路塊CB1～CBN可以包括至少兩個(gè)(或三個(gè))不同的電路塊(具有不同的功能的電路塊)。以集成電路裝置10為顯示驅(qū)動(dòng)器的情況為例，電路塊CB1～CBN可以包括數(shù)據(jù)驅(qū)動(dòng)塊、存儲塊、掃描驅(qū)動(dòng)塊、邏輯電路塊、灰階電壓生成電路塊、電源電路塊中的至少兩個(gè)。更具體地說，電路塊CB1～CBN至少可以包括數(shù)據(jù)驅(qū)動(dòng)塊、邏輯電路塊，可以再包括灰階電壓生成電路塊。此外，在內(nèi)置存儲器類型的情況下，可以再包括存儲塊。
例如，圖4示出了多種類型的顯示驅(qū)動(dòng)器和它們內(nèi)置的電路塊的例子。在內(nèi)置存儲器(RAM)的非晶硅TFT(Thin Film Transistor)面板用顯示驅(qū)動(dòng)器中，電路塊CB1～CBN包括存儲塊、數(shù)據(jù)驅(qū)動(dòng)器(源極驅(qū)動(dòng)器)塊、掃描驅(qū)動(dòng)器(柵極驅(qū)動(dòng)器)塊、邏輯電路(門陣列電路)塊、灰階電壓生成電路(γ校正電路)塊、以及電源電路塊。另一方面，內(nèi)置存儲器的低溫多晶硅(LTPS)TFT面板用顯示驅(qū)動(dòng)器中，由于可以將掃描驅(qū)動(dòng)器形成在玻璃基板上，因而可以省略掃描驅(qū)動(dòng)塊。此外，在非內(nèi)置存儲器的非晶硅TFT面板用中，可以省略存儲塊，在非內(nèi)置存儲器的低溫多晶硅TFT面板用中，可以省略存儲塊和掃描驅(qū)動(dòng)塊。此外，在CSTN(Collar Super TwistedNematic)面板、TFD(Thin Film Diode)面板中，可以省略灰階電壓生成電路塊。
圖5(A)、(B)示出了本實(shí)施形式的顯示驅(qū)動(dòng)器的集成電路裝置10的平面布局例。圖5(A)、(B)是內(nèi)置存儲器的非晶硅TFT面板用的例，圖5(A)例如將QCIF、32階用的顯示驅(qū)動(dòng)器作為目標(biāo)，圖5(B)例如將QVGA、64階用的顯示驅(qū)動(dòng)器作為目標(biāo)。
在圖5(A)、(B)中，第一～第N電路塊CB1～CBN包括第一～第四存儲塊MB1～MB4(廣義上為第一～第I存儲塊，I為大于等于2的整數(shù))。此外，還包括第一～第四數(shù)據(jù)驅(qū)動(dòng)塊DB1～DB4(廣義上為第一～第I數(shù)據(jù)驅(qū)動(dòng)塊)，它們沿著D1方向分別與各個(gè)第一～第四存儲塊MB1～MB4鄰接配置。具體地說，存儲塊MB1與數(shù)據(jù)驅(qū)動(dòng)塊DB1沿著D1方向鄰接配置，存儲塊MB2與數(shù)據(jù)驅(qū)動(dòng)塊DB2沿著D1方向鄰接配置。并且，數(shù)據(jù)驅(qū)動(dòng)塊DB1為了驅(qū)動(dòng)數(shù)據(jù)線而使用的圖像數(shù)據(jù)(顯示數(shù)據(jù))由鄰接的存儲塊MB1進(jìn)行儲存，數(shù)據(jù)驅(qū)動(dòng)塊DB2為了驅(qū)動(dòng)數(shù)據(jù)線而使用的圖像數(shù)據(jù)由鄰接的存儲塊MB2進(jìn)行儲存。
此外，在圖5(A)中，在存儲塊MB1～MB4中的MB1(廣義上為第J存儲塊，1≤J＜I＝的D3方向側(cè)，鄰接配置數(shù)據(jù)驅(qū)動(dòng)塊DB1～DB4中的DB1(廣義上為第J數(shù)據(jù)驅(qū)動(dòng)塊)。此外，在存儲塊MB1的D1方向側(cè)，鄰接配置存儲塊MB2(廣義上為第J+1存儲塊)。并且，在存儲塊MB2的D1方向側(cè)，鄰接配置數(shù)據(jù)驅(qū)動(dòng)塊DB2(廣義上為第J+1數(shù)據(jù)驅(qū)動(dòng)塊)。存儲塊MB3、MB4、數(shù)據(jù)驅(qū)動(dòng)塊DB3、DB4的配置也相同。如上所述，在圖5(A)中，相對MB1、MB2的邊界線以線對稱的方式配置MB1、DB1和MB2、DB2，相對MB3、MB4的邊界線以線對稱的方式配置MB3、DB3和MB4、DB4。在圖5(A)中，DB2和DB3鄰接配置，但也可以使這些不鄰接、在其中間配置其他的電路塊。
另一方面，在圖5(B)中，在存儲塊MB1～MB4中的MB1(第J存儲塊)的D3方向側(cè)，鄰接配置數(shù)據(jù)驅(qū)動(dòng)塊DB1～DB4中的DB1(第J數(shù)據(jù)驅(qū)動(dòng)塊)。此外，在MB1的D1方向側(cè)配置DB2(第J+1數(shù)據(jù)驅(qū)動(dòng)塊)。并且，在DB2的D1方向側(cè)配置MB2(第J+1存儲塊)。DB3、MB3、DB4、MB4的配置也相同。并且，在圖5(B)中，MB1和DB2、MB2和DB3、MB3和DB4分別被鄰接配置，但也可以使這些不鄰接、在其中間配置其他的電路塊。
根據(jù)圖5(A)的布局配置，具有在存儲塊MB1和MB2或MB3和MB4之間(第J、第J+1存儲塊之間)可以共用列地址譯碼器的優(yōu)點(diǎn)。另一方面，根據(jù)圖5(B)的布局配置，具有可以使從數(shù)據(jù)驅(qū)動(dòng)塊DB1～DB4到輸出側(cè)I/F區(qū)域12的數(shù)據(jù)輸出信號線的配線節(jié)距均勻化而可以提高配線效率的優(yōu)點(diǎn)。
并且，本實(shí)施形式的集成電路裝置10的布局配置并不限定于圖5(A)、(B)。例如，可以將存儲塊或數(shù)據(jù)驅(qū)動(dòng)塊的塊數(shù)設(shè)定為2、3或大于等于5，也可以將存儲塊或數(shù)據(jù)驅(qū)動(dòng)塊以不進(jìn)行塊分割的方式構(gòu)成。此外，也可以進(jìn)行存儲塊和數(shù)據(jù)驅(qū)動(dòng)塊不鄰接的變形實(shí)施。此外，也能夠以不設(shè)置存儲塊、掃描驅(qū)動(dòng)塊、電源電路塊或灰階電壓生成電路塊等的方式構(gòu)成。此外，也可以在電路塊CB1～CBN和輸出側(cè)I/F區(qū)域12或輸入側(cè)I/F區(qū)域14之間，設(shè)置在D2方向上的寬度非常狹窄的電路塊(小于等于WB的細(xì)長電路塊)。此外，電路塊CB1～CBN也可以包括不同的電路塊多級排列在D2方向上的電路塊。例如，也可以將掃描驅(qū)動(dòng)器電路和電源電路作為一個(gè)電路塊構(gòu)成。
圖6(A)是本實(shí)施形式的集成電路裝置的沿著D2方向的剖面圖的例，圖6(B)是比較例的剖面圖的例。在圖1(A)的比較例中，如圖6(B)所示，兩個(gè)或兩個(gè)以上的多個(gè)電路塊沿著D2方向配置。此外，在D2方向上，在電路塊之間、或電路塊和I/F區(qū)域之間形成有配線區(qū)域。因此，集成電路裝置500的D2方向(短邊方向)的寬度W變大，不能實(shí)現(xiàn)纖細(xì)的細(xì)長集成電路基片。因此，即使利用精細(xì)工藝縮短集成電路基片，也由于如圖2(A)所示地在D1方向(長邊方向)上的長度LD變短、輸出節(jié)距成為狹窄的節(jié)距，因而導(dǎo)致難以安裝。
與此相對，在本實(shí)施形式中，如圖3、圖5(A)、(B)所示，多個(gè)電路塊CB1～CBN沿著D1方向配置。此外，如圖6(A)所示，在焊盤(凸起)的下面可以配置晶體管(電路元件)(有源面凸起)。此外，通過全局線可以形成電路塊之間或電路塊和I/F區(qū)域之間等中的信號線，該全局線形成在作為電路塊內(nèi)的配線的局部配線的上層(焊盤的下層)。因此，如圖2(B)所示，在維持集成電路裝置10的D1方向上的長度LD的狀態(tài)下，可以縮小D2方向上的寬度W，可以實(shí)現(xiàn)超纖細(xì)的細(xì)長集成電路基片。其結(jié)果，可以使輸出節(jié)距維持為例如大于等于22μm，可以容易安裝。
此外，由于在本實(shí)施形式中多個(gè)電路塊CB1～CBN沿著D1方向配置，因而可以容易地應(yīng)對產(chǎn)品的規(guī)格改變。即，由于可以使用共同的平臺設(shè)計(jì)多種規(guī)格的產(chǎn)品，因而可以提高設(shè)計(jì)效率。例如，在圖5(A)、(B)中，即使在顯示面板的像素?cái)?shù)或灰階數(shù)增減的情況下，也僅通過使存儲塊或數(shù)據(jù)驅(qū)動(dòng)塊的塊數(shù)、或在一個(gè)水平掃描期間的圖像數(shù)據(jù)的讀出次數(shù)等增減，就可以應(yīng)對。此外，圖5(A)、(B)是內(nèi)置存儲器的非晶硅TFT面板用的例子，但在開發(fā)內(nèi)置存儲器的低溫多晶硅TFT面板用的產(chǎn)品的情況下，僅從電路塊CB1～CBN中取下掃描驅(qū)動(dòng)塊就可以。此外，在開發(fā)非內(nèi)置存儲器的產(chǎn)品的情況下，只要取下存儲塊就可以。并且，即使如上所述地根據(jù)規(guī)格取下電路塊，在本實(shí)施形式中，由于其對其他電路塊給予的影響被抑制為最小限度，因而可以提高設(shè)計(jì)效率。
此外，在本實(shí)施形式中，可以將各個(gè)電路塊CB1～CBN的D2方向的寬度(高度)與例如數(shù)據(jù)驅(qū)動(dòng)塊或存儲塊的寬度(高度)統(tǒng)一。并且，在各個(gè)電路塊的晶體管數(shù)增減的情況下，由于可以通過使各個(gè)電路塊的D1方向的長度增減來進(jìn)行調(diào)整，因而可以使設(shè)計(jì)更有效化。例如，即使在圖5(A)、(B)中的灰階電壓生成電路塊或電源電路塊的構(gòu)成改變、增減晶體管數(shù)的情況下，也可以通過使灰階電壓生成電路塊或電源電路塊的D1方向的長度增減來進(jìn)行應(yīng)對。
并且，作為第二比較例，也可以考慮這種方法，即，例如在D1方向上細(xì)長地配置數(shù)據(jù)驅(qū)動(dòng)塊，在數(shù)據(jù)驅(qū)動(dòng)塊的D4方向側(cè)，沿著D1方向配置存儲塊等其他多個(gè)電路塊。但是，在該第二比較例中，在存儲塊等其他多個(gè)電路塊和輸出側(cè)I/F區(qū)域之間，由于插入寬度大的數(shù)據(jù)驅(qū)動(dòng)塊，因而集成電路裝置的D2方向的寬度W變大，難以實(shí)現(xiàn)纖細(xì)的細(xì)長集成電路基片。此外，在數(shù)據(jù)驅(qū)動(dòng)塊和存儲塊之間形成多余的配線區(qū)域，寬度W變得更大。此外，在數(shù)據(jù)驅(qū)動(dòng)塊或存儲塊的構(gòu)成改變的情況下，產(chǎn)生在圖1(B)(C)中說明的節(jié)距不一致的問題，不能提高設(shè)計(jì)效率。
此外，作為本實(shí)施形式的第三比較例，也可以考慮這樣一種方法，即，只將相同功能的電路塊(例如數(shù)據(jù)驅(qū)動(dòng)塊)進(jìn)行塊分割，在D1方向上并排配置。但是，在該第三比較例中，由于只能使集成電路裝置具有相同功能(例如數(shù)據(jù)驅(qū)動(dòng)器的功能)，因而不能實(shí)現(xiàn)多樣的產(chǎn)品開發(fā)。與此相對，在本實(shí)施形式中，電路塊CB1～CBN包括具有至少兩種不同的功能的電路塊。因此，如圖4、圖5(A)、(B)所示，具有可以提供對應(yīng)于多種類型顯示面板的多種機(jī)種的集成電路裝置的優(yōu)點(diǎn)。
3.電路構(gòu)成圖7示出了集成電路裝置10的電路構(gòu)成例。集成電路裝置10的電路構(gòu)成并不限定于圖7，可以進(jìn)行多種變形實(shí)施。存儲器20(顯示數(shù)據(jù)RAM)儲存圖像數(shù)據(jù)。存儲單元陣列22包括多個(gè)存儲單元，至少儲存相當(dāng)于1幀(1畫面)的圖像數(shù)據(jù)(顯示數(shù)據(jù))。此時(shí)，1像素例如由R、G、B的3個(gè)子像素單元(3點(diǎn))構(gòu)成，對于各個(gè)子像素單元儲存例如6位(k位)的圖像數(shù)據(jù)。行地址譯碼器24(MPU/LCD行地址譯碼器)進(jìn)行對于行地址的譯碼處理，并進(jìn)行存儲單元陣列22的字線的選擇處理。列地址譯碼器26(MPU列地址譯碼器)進(jìn)行對于列地址的譯碼處理，并進(jìn)行存儲單元陣列22的位線的選擇處理。寫/讀電路28(MPU寫/讀電路)進(jìn)行向存儲單元陣列22的圖像數(shù)據(jù)的寫處理、或來自存儲單元陣列22的圖像數(shù)據(jù)的讀處理。并且，存儲單元陣列22的存取區(qū)域以例如由將起始地址和終端地址作為對頂點(diǎn)的矩形來定義。即，由起始地址的列地址和行地址、以及終端地址的列地址和行地址來定義存取區(qū)域，進(jìn)行存儲器存取。
邏輯電路40(例如自動(dòng)配置配線電路)生成用于控制顯示時(shí)刻的控制信號或用于控制數(shù)據(jù)處理時(shí)刻的控制信號等。該邏輯電路40例如可以由門陣列(G/A)等自動(dòng)配置配線形成?？刂齐娐?2生成各種控制信號、或進(jìn)行整個(gè)裝置的控制。具體地說，向灰階電壓生成電路110輸出灰階特性(γ特性)的調(diào)整數(shù)據(jù)(γ校正數(shù)據(jù))，或控制電源電路90的電壓生成。此外，控制對于使用行地址譯碼器24、列地址譯碼器26、寫/讀電路28的存儲器的寫/讀處理。顯示時(shí)刻控制電路44生成用于控制顯示時(shí)刻的各種控制信號，并控制從存儲器向顯示面板側(cè)的圖像數(shù)據(jù)的讀出。主機(jī)(MPU)接口電路46，實(shí)現(xiàn)對來自主機(jī)的每個(gè)存取生成內(nèi)部脈沖而向存儲器存取的主機(jī)接口。RGB接口電路48，實(shí)現(xiàn)根據(jù)點(diǎn)時(shí)鐘將動(dòng)畫的RGB數(shù)據(jù)寫入至存儲器中的RGB接口。并且，也可以是只設(shè)置主機(jī)接口電路46、RGB接口電路48中的任一個(gè)的構(gòu)成。
在圖7中，從主機(jī)接口電路46、RGB接口電路48以1像素單位向存儲器20進(jìn)行存取。另一方面，根據(jù)與主機(jī)接口電路46、RGB接口電路48獨(dú)立的內(nèi)部顯示時(shí)刻，在每個(gè)行周期，向數(shù)據(jù)驅(qū)動(dòng)器50提供由行地址指定并以行單位讀出的圖像數(shù)據(jù)。
數(shù)據(jù)驅(qū)動(dòng)器50是用于驅(qū)動(dòng)顯示面板的數(shù)據(jù)線的電路，在圖8(A)中示出其構(gòu)成例。數(shù)據(jù)鎖存電路52鎖存來自存儲器20的數(shù)字圖像數(shù)據(jù)。D/A轉(zhuǎn)換電路54(電壓選擇電路)進(jìn)行被鎖存在數(shù)據(jù)鎖存電路52中的數(shù)字圖像數(shù)據(jù)的D/A轉(zhuǎn)換，生成模擬數(shù)據(jù)電壓。具體地說，從灰階電壓生成電路110接受多個(gè)(例如64階)的灰階電壓(基準(zhǔn)電壓)，從這些多灰階電壓中選擇對應(yīng)于數(shù)字圖像數(shù)據(jù)的電壓，作為數(shù)據(jù)電壓輸出。輸出電路56(驅(qū)動(dòng)電路、緩沖電路)對來自D/A轉(zhuǎn)換電路54的數(shù)據(jù)電壓進(jìn)行緩沖并輸出至顯示面板的數(shù)據(jù)線，驅(qū)動(dòng)數(shù)據(jù)線。并且，也可以構(gòu)成為將輸出電路56的一部分(例如運(yùn)算放大器的輸出部分)不包括在數(shù)據(jù)驅(qū)動(dòng)器50中，而配置在其他區(qū)域。
掃描驅(qū)動(dòng)器70是用于驅(qū)動(dòng)顯示面板的掃描線的電路，圖8(B)示出了其構(gòu)成例。移位寄存器72包括按順序連接的多個(gè)觸發(fā)器，與移位時(shí)鐘信號SCK同步地依次移位使能輸入輸出信號EIO。電平移位器76將來自移位寄存器72的信號的電壓電平轉(zhuǎn)換為用于掃描線選擇的高電壓電平。輸出電路78對由電平移位器76轉(zhuǎn)換并輸出的掃描電壓進(jìn)行緩沖，并輸出至顯示面板的掃描線，選擇驅(qū)動(dòng)掃描線。并且，掃描驅(qū)動(dòng)器70也可以是圖8(C)所示的構(gòu)成。在圖8(C)中，掃描地址生成電路73生成掃描地址而輸出，地址譯碼器進(jìn)行掃描地址的譯碼處理。并且，通過電平移位器76、輸出電路78將掃描電壓輸出至由該譯碼處理特定的掃描線。
電源電路90是生成各種電源電壓的電路，圖9(A)示出了其構(gòu)成例。升壓電路92是用升壓用電容器或升壓用晶體管以電荷泵方式對輸入電源電壓或內(nèi)部電源電壓進(jìn)行升壓而生成升壓電壓的電路，可以包括1次～4次升壓電路等。根據(jù)該升壓電路92，可以生成掃描驅(qū)動(dòng)器70或灰階電壓生成電路110使用的高電壓。調(diào)整電路(穩(wěn)壓電路)94進(jìn)行由升壓電路92生成的升壓電壓的電平調(diào)整。VCOM生成電路96生成提供給顯示面板的對置電極的VCOM電壓而輸出。控制電路98是進(jìn)行電源電路90的控制的電路，包括各種控制寄存器等。
灰階電壓生成電路(γ校正電路)110生成灰階電壓的電路，圖9(B)示出了其構(gòu)成例。選擇用電壓生成電路112(分壓電路)根據(jù)在電源電路90中生成的高電壓的電源電壓VDDH、VSSH，輸出選擇用電壓VS0～VS255(廣義上為R個(gè)選擇用電壓)。具體地說，選擇用電壓生成電路112包括具有串聯(lián)連接的多個(gè)電阻元件的梯形電阻電路。并且，將用該梯形電阻電路對VDDH、VSSH進(jìn)行分壓的電壓作為選擇用電壓VS0～VS255輸出?；译A電壓選擇電路114根據(jù)由邏輯電路40設(shè)定在調(diào)整寄存器116中的灰階特性的調(diào)整數(shù)據(jù)，例如在64階的情況下從選擇用電壓VS0～VS255中選擇64個(gè)(廣義上為S個(gè)，R＞S)電壓，作為灰階電壓V0～V63輸出。這樣，可以生成根據(jù)顯示面板的最佳灰階特性(γ校正特性)的灰階電壓。并且，在極性反轉(zhuǎn)驅(qū)動(dòng)的情況下，也可以在選擇用電壓生成電路112中設(shè)置正極性用的梯形電阻電路和負(fù)極性用的梯形電阻電路。此外，也可以使梯形電阻電路的各個(gè)電阻元件的電阻值根據(jù)設(shè)定在調(diào)整寄存器116中的調(diào)整數(shù)據(jù)改變。此外，也可以構(gòu)成為在選擇用電壓生成電路112或灰階電壓選擇電路114中設(shè)置阻抗變換電路(電壓跟隨器連接的運(yùn)算放大器)。
圖10(A)示出了圖8(A)的D/A轉(zhuǎn)換電路54所包括的各個(gè)DAC(Digital Analog Converter)的構(gòu)成例。圖10(A)的各個(gè)DAC例如可以設(shè)置在每個(gè)子像素(或每個(gè)像素)中，由ROM譯碼器等構(gòu)成。根據(jù)來自存儲器20的6位的數(shù)字圖像數(shù)據(jù)D0～D5和其反轉(zhuǎn)數(shù)據(jù)XD0～XD5，選擇來自灰階電壓生成電路110的灰階電壓V0～V63的任一個(gè)，由此將圖像數(shù)據(jù)D0～D5轉(zhuǎn)換為模擬電壓。然后，將獲得的模擬電壓的信號DAQ(DAQR、DAQG、DAQB)輸出至輸出電路56。
并且，在低溫多晶硅TFT用的顯示驅(qū)動(dòng)器等中，在對R用、G用、B用數(shù)據(jù)信號進(jìn)行多路化而提供給顯示驅(qū)動(dòng)器的情況(圖10(C)的情況)下，可以用一個(gè)共用的DAC對R用、G用、B用圖像數(shù)據(jù)進(jìn)行D/A轉(zhuǎn)換。此時(shí)，圖10(A)的各個(gè)DAC被設(shè)置在每個(gè)像素中。
圖10(B)示出了圖8(A)的輸出電路56所包括的各個(gè)輸出部SQ的構(gòu)成例。圖10(B)的各個(gè)輸出部SQ可以設(shè)置在每個(gè)像素中。各個(gè)輸出部SQ包括R(紅)用、G(綠)用、B(藍(lán))用阻抗變換電路OPR、OPG、OPB(電壓跟隨器連接的運(yùn)算放大器)，進(jìn)行來自DAC的信號DAQR、DAQG、DAQB的阻抗變換，將數(shù)據(jù)信號DATAR、DATAG、DATAB輸出至R用、G用、B用數(shù)據(jù)信號輸出線。并且，例如在低溫多晶硅TFT面板的情況下，也可以設(shè)置圖10(C)所示的開關(guān)元件(開關(guān)用晶體管)SWR、SWG、SWB，由阻抗變換電路的OP對R用、G用、B用數(shù)據(jù)信號被多路化的數(shù)據(jù)信號DATA進(jìn)行輸出。此外，也可以在多個(gè)像素范圍內(nèi)進(jìn)行數(shù)據(jù)信號的多路化。此外，也可以在輸出部SQ中不設(shè)置圖10(B)(C)所示的阻抗變換電路，而只設(shè)置開關(guān)元件等。
4.集成電路裝置的寬度4.1升壓晶體管在本實(shí)施形式中，通過在升壓電路92中進(jìn)行的電荷泵方式生成集成電路裝置的各個(gè)電路塊的電源電壓。升壓電路92通過使用作為加速電容器的升壓用電容器或升壓用晶體管的電荷泵動(dòng)作，生成升壓的電壓。
圖11(A)示出了圖9(A)的升壓電路92的構(gòu)成例的框圖。圖11(B)示出了本實(shí)施形式的集成電路裝置的各個(gè)電路塊的電源電壓的電位關(guān)系的一例。圖11(A)所示的升壓電路92可以包括一次升壓電路92-1、二次升壓電路92-2、三次升壓電路92-3、以及四次升壓電路92-4。一次升壓電路92-1～四次升壓電路92-4的各個(gè)電路具有設(shè)置在集成電路裝置10的外部的加速電容器連接用的一個(gè)或多個(gè)端子(焊盤)。在一次升壓電路92-1中被升壓的一次升壓電壓被提供給三次升壓電路92-3。二次升壓電路92-2與一次升壓電路92-1不同，生成向負(fù)方向升壓的二次升壓電壓。三次升壓電路92-3對來自一次升壓電路92-1的一次升壓電壓進(jìn)行升壓而生成三次升壓電壓。三次升壓電壓被提供給四次升壓電路92-4。四次升壓電路92-4對來自三次升壓電路92-3的三次升壓電壓進(jìn)行升壓而生成四次升壓電壓。
例如，如圖11(B)所示，一次升壓電路92-1對系統(tǒng)電源電壓VDD和系統(tǒng)接地電源電壓VSS之間的電壓進(jìn)行升壓，作為一次升壓電壓生成電源電壓VOUT。二次升壓電路92-2對系統(tǒng)電源電壓VDD和系統(tǒng)接地電源電壓VSS之間的電壓向負(fù)方向進(jìn)行升壓，生成比系統(tǒng)接地電源電壓VSS低電位的電壓VOUTM。三次升壓電路92-3對系統(tǒng)電源電壓VDD或預(yù)定的內(nèi)部電壓VDC和系統(tǒng)接地電源電壓VSS之間的電壓向正方向進(jìn)行升壓，生成高電位側(cè)電源電壓VDDHG。四次升壓電路92-4以給定的電壓為基準(zhǔn)對該電壓和高電位側(cè)電源電壓VDDHG之間的電壓向負(fù)方向進(jìn)行升壓，生成低電位側(cè)電源電壓VEE。
調(diào)整電路94對電源電壓VOUT的電位進(jìn)行調(diào)整而生成VCOM電壓的高電位側(cè)電壓VCOMH。此外，調(diào)整電路94對電壓VOUTM的電位進(jìn)行調(diào)整而生成VCOM電壓的低電位側(cè)電壓VCOML。并且，調(diào)整電路94降低系統(tǒng)電源電壓VDD的電位，可以生成未圖示的電源電壓VCORE。
在此，電壓VOUT作為數(shù)據(jù)驅(qū)動(dòng)塊DB1～DB4、灰階電壓生成電路塊GB的電源電壓被提供。電源電壓VCORE作為邏輯電路塊LB(在內(nèi)置存儲器的情況下為存儲塊MB)的電源電壓被提供。VCOM電壓的高電位側(cè)電壓VCOMH、低電位側(cè)電壓VCOML作為VCOM電壓被提供為顯示面板的公共電壓。高電位側(cè)電源電壓VDDHG、低電位側(cè)電源電壓VEE作為掃描驅(qū)動(dòng)塊的電源電壓被提供。
圖12(A)、(B)示出了一次升壓電路92-1的構(gòu)成例和控制時(shí)刻例。在圖12(A)中，假設(shè)一次升壓電路92-1是生成對兩條電源線之間的電壓進(jìn)行2倍升壓的電源電壓VOUT的電路。向兩條電源線中的一條提供系統(tǒng)接地電源電壓VSS，向另一條提供給定的內(nèi)部的電源電壓VDC。如圖12(A)所示，一次升壓電路92-1，在兩條電源線之間，包括所謂被推挽連接的N型金屬氧化膜半導(dǎo)體(Metal Oxide SemiconductorMOS)晶體管NBTr1和P型MOS晶體管PBTr1。更具體地說，晶體管NBTr1的漏極連接在晶體管PBTr1的漏極上，該晶體管NBTr1的源極連接在被提供系統(tǒng)接地電源電壓VSS的一條電源線上。晶體管PBTr1的源極連接于另一電源線。晶體管NBTr1、PBTr1的連接節(jié)點(diǎn)電連接在焊盤(連接端子)PAD 11上，該焊盤用于與設(shè)置在集成電路裝置10的外部的加速電容器FC的一端電連接。并且，為了進(jìn)行電荷泵動(dòng)作，晶體管NBTr1、PBTr1被柵極控制，向其連接節(jié)點(diǎn)輸出兩條電源線中的任一條的電壓。
此外，一次升壓電路92-1，在被提供電源電壓VDC的電源線和用于輸出電源電壓VOUT的電源線之間，也包括所謂被推挽連接的P型MOS晶體管PBTr2、PBTr3。晶體管PBTr2、PBTr3的連接節(jié)點(diǎn)電連接在焊盤PAD12上，該焊盤用于與設(shè)置在集成電路裝置10的外部的加速電容器FC的另一端電連接。并且，為了進(jìn)行電荷泵動(dòng)作，晶體管PBTr2、PBTr3被柵極控制，其連接節(jié)點(diǎn)的電壓被設(shè)定為與兩條電源線中的任一條同電位。
這種一次升壓電路92-1包括升壓時(shí)鐘生成部93-1。升壓時(shí)鐘生成部93-1生成升壓時(shí)鐘PH1～PH4，它們進(jìn)行晶體管NBTr1、PBTr1、PBTr2、PBTr3的柵極控制。升壓時(shí)鐘PH1～PH4以圖12(B)所示的時(shí)序變化。通過這些升壓時(shí)鐘PH1～PH4，進(jìn)行電荷泵動(dòng)作的控制。實(shí)際上，為了防止被推挽連接(串聯(lián)連接)的兩個(gè)晶體管(晶體管NBTr1、PBTr1或PBTr2、PBTr3)的漏極電流貫通，以柵極信號的上升沿時(shí)序和下降沿時(shí)序不重復(fù)的方式生成各個(gè)柵極信號。
在一次升壓電路92-1中，在升壓時(shí)鐘PH1為高電平的相位Phs1，晶體管NBTr1、PBTr2被導(dǎo)通，晶體管PBTr1、PBTr3被截止。因此，向加速電容器FC的一端提供系統(tǒng)接地電源電壓VSS，向加速電容器FC的另一端提供電源電壓VDC。因此，在相位Phs1，對應(yīng)于電源電壓VDC和系統(tǒng)接地電源電壓VSS之間的電壓的電荷，被儲存在加速電容器FC中。在升壓時(shí)鐘PH1為低電平的相位Phs2，晶體管NBTr1、PBTr2被截止，晶體管PBTr1、PBTr3被導(dǎo)通。因此，向加速電容器FC的一端提供電源電壓VDC。因此，加速電容器FC的另一端的電壓，以電源電壓VDC為基準(zhǔn)，電位高出電源電壓VDC和系統(tǒng)接地電源電壓VSS之間的電壓。加速電容器FC的另一端電壓通過晶體管PBTr3作為電源電壓VOUT被輸出。其結(jié)果，電源電壓VOUT成為電源電壓VDC和系統(tǒng)接地電源電壓VSS之間的電壓的2倍電壓。
并且，圖12(A)、(B)的電源電壓VOUT作為電路塊CB1～CBN的至少一個(gè)電源電壓被提供。將提供電源電壓VDC的電源線作為第一電源線，并將晶體管PBTr2、PBTr3作為第一和第二晶體管，那么，輸出電源電壓VOUT的電源線(第二電源線)的電壓或根據(jù)該電壓生成的電壓，可以作為電路塊CB1～CBN的至少一個(gè)電源電壓被提供。此外，在圖12(A)、(B)中，對一次升壓電路92-1的構(gòu)成例以及動(dòng)作進(jìn)行了說明，但二次升壓電路92-2、三次升壓電路92-3、四次升壓電路92-4也可以通過公知的構(gòu)成實(shí)現(xiàn)。
但是，在本實(shí)施形式中，圖12(A)示出的升壓電路(一次升壓電路92-1)中將升壓時(shí)鐘生成部留在電源電路塊PB中，并將升壓晶體管(第一和第二晶體管)等配置在焊盤排列的輸入側(cè)I/F區(qū)域14中。此時(shí)，在輸入側(cè)I/F區(qū)域14，在電源電路塊PB的D4方向側(cè)的電源電路塊PB的附近區(qū)域，優(yōu)選配置升壓晶體管和焊盤。并且，在與如上所述被推挽連接的第一和第二晶體管的連接節(jié)點(diǎn)電連接的焊盤的下層，配置該第一和第二晶體管的至少一個(gè)。在焊盤的下層配置晶體管的情況下，存在這種可能性，即，由于粘接接合線等時(shí)施加在焊盤上的應(yīng)力，該晶體管的閾值電壓發(fā)生變動(dòng)。此外，存在該晶體管的層間膜的電容也與設(shè)計(jì)時(shí)的電容相比發(fā)生變動(dòng)的可能性。因此，也有這樣的情況，即，發(fā)生晶片上的晶體管的特性與安裝時(shí)的特性不同的問題。但是，對于被推挽連接的第一和第二晶體管，由于在其動(dòng)作方面沒有閾值電壓的變動(dòng)等的影響，因而即使配置在焊盤的下層也不會發(fā)生上述的問題。由此，可以減小焊盤的周圍電路的布局面積，有利于提供纖細(xì)而細(xì)長的集成電路裝置。
圖13示出了本實(shí)施形式的包括配置在焊盤下的晶體管的電路的說明圖。圖13是更具體示出例如圖12(A)的晶體管NBTr1、PBTr1的部分的圖。即，集成電路裝置10包括第一和第二晶體管NTr1、PTr1(在圖12(A)中為NBTr1、PBTr1)、靜電保護(hù)元件ESD1、以及焊盤PD。第一和第二晶體管NTr1、PTr1被推挽連接在系統(tǒng)接地電源電壓VSS被提供的電源線(第一電源線)和電源電壓VDC被提供的電源線(第二電源線)之間，通過電荷泵動(dòng)作向其連接節(jié)點(diǎn)ND輸出第一和第二電源線中的任一個(gè)的電壓。靜電保護(hù)元件ESD1連接在系統(tǒng)接地電源電壓VSS被提供的電源線(第一電源線)和連接節(jié)點(diǎn)ND之間。焊盤PD與連接節(jié)點(diǎn)ND電連接，同時(shí)與一端被施加給定的電壓的加速電容器(圖12(A)的加速電容器FC)的另一端電連接。并且，以與靜電保護(hù)元件ESD1、第一和第二晶體管NTr1、PTr1中的至少一個(gè)的一部分或全部(俯視時(shí))重疊的方式，在該靜電保護(hù)元件ESD1、第一和第二晶體管NTr1、PTr1中的至少一個(gè)的上層上配置焊盤PD。在此，上層是比晶體管的有源區(qū)域還靠上的層。
并且，靜電保護(hù)元件ESD1由N型晶體管GCDTr構(gòu)成。晶體管GCDTr的柵極連接在其源極上。晶體管GCDTr在晶體管NTr1的漏極、源極之間與該晶體管NTr1并聯(lián)設(shè)置。在向晶體管GCDTr的漏極施加高電壓的時(shí)候，為了防止晶體管NTr1的損壞，可以將電流流向提供系統(tǒng)接地電源電壓VSS的電源線。
圖14(A)、(B)示出了焊盤下的晶體管等的配置區(qū)域的一例。在本實(shí)施形式中，在沿著集成電路裝置10的第二邊SD2配置的焊盤中的焊盤PD的下層，以俯視時(shí)與該焊盤PD重疊的方式，在波浪線部的位置上配置晶體管NTr1、PTr1以及靜電保護(hù)元件ESD1中的至少一個(gè)。此外，也可以在焊盤PD的下層，只將靜電保護(hù)元件ESD1以俯視時(shí)與該焊盤PD重疊的方式配置在圖14(B)的波線部的位置上。其結(jié)果，如圖14(A)、(B)所示，在集成電路裝置10的輸入側(cè)I/F區(qū)域14，可以縮小D2方向(D4方向)上的寬度。此外，在輸出側(cè)I/F區(qū)域12，由于排列數(shù)百個(gè)數(shù)據(jù)驅(qū)動(dòng)器和掃描驅(qū)動(dòng)器的輸出用的焊盤，因而決不會降低輸出側(cè)I/F區(qū)域12的配線效率，結(jié)果可以縮小整個(gè)集成電路裝置10的D2方向上的寬度W。
并且，向靜電保護(hù)元件ESD1施加靜電時(shí)的耐壓依賴于晶體管GCDTr的構(gòu)造。
圖15(A)示出了晶體管GCDTr的平面布局的一例。在圖15(A)中，設(shè)置有兩個(gè)源極區(qū)SA1、SA2、以及一個(gè)漏極區(qū)DA1。在源極區(qū)SA1、漏極區(qū)DA1之間的溝道區(qū)的上層通過柵極絕緣膜配置柵電極GA1，在源極區(qū)SA3、漏極區(qū)DA1之間的溝道區(qū)的上層通過柵極絕緣膜配置柵電極GA2。向源極區(qū)SA1、SA2通過多個(gè)觸點(diǎn)提供系統(tǒng)接地電源電壓VSS。漏極區(qū)DA1通過多個(gè)觸點(diǎn)與焊盤PD電連接。這樣，晶體管GCDTr的平面構(gòu)造與晶體管NTr1相同。
在通過靜電向焊盤施加高電壓的時(shí)候，必須從漏極區(qū)DA1向源極區(qū)SA1、SA2形成均勻的電流路徑。因此，認(rèn)為漏極區(qū)DA1的各個(gè)觸點(diǎn)到柵電極GA1、GA2的距離d成為重要的要素。如果這些距離d不夠長，就會導(dǎo)致耐壓變低、元件容易被損壞。此外，在這些距離d不均勻的情況下，電流集中流入到一個(gè)點(diǎn)中，元件容易被損壞。因此，如果在充分確保靜電保護(hù)用的漏極區(qū)DA1的各個(gè)觸點(diǎn)到柵電極GA1、GA2的距離、且均勻地配置觸點(diǎn)的基礎(chǔ)上，調(diào)整電流驅(qū)動(dòng)能力，就可以使晶體管NTr1兼?zhèn)渚w管GCDTr的功能。此時(shí)，由于可以采用如圖15(B)所示的省略靜電保護(hù)元件ESD1的構(gòu)成，因而可以進(jìn)一步減小布局面積。
并且，在圖13、圖15(A)、(B)中，將被推挽連接的晶體管作為P型和N型晶體管進(jìn)行說明，但本實(shí)施形式并不限定于此。例如，如圖12(A)所示，即使連接在焊盤PAD 12上的兩個(gè)晶體管都是P型，也可以與圖13、圖15(A)、(B)同樣地配置在焊盤下。此外，在對于比系統(tǒng)接地電源電壓VSS低電位的負(fù)電位電壓進(jìn)行電荷泵動(dòng)作的情況下，作為被推挽連接的兩個(gè)晶體管，可以分別采用具有公知的三重阱構(gòu)造的N型晶體管，此時(shí)也可以與圖13、圖15(A)、(B)同樣地配置在焊盤下。
圖16示出了作為靜電保護(hù)元件ESD1形成的晶體管GCDTr的布局平面圖的一例。圖17模擬示出了圖16的A-A線的剖面構(gòu)造的一例。
在圖16中，如圖17所示，在P型半導(dǎo)體襯底PSUB上形成P型阱區(qū)域PWE。在P型阱區(qū)域PWE內(nèi)，以P型雜質(zhì)擴(kuò)散區(qū)域PF環(huán)繞的方式形成的兩個(gè)區(qū)域中的各個(gè)區(qū)域內(nèi)，設(shè)置有N型雜質(zhì)擴(kuò)散區(qū)域NF。在這些N型雜質(zhì)擴(kuò)散區(qū)域NF之間，設(shè)置有柵電極GM，三個(gè)N型雜質(zhì)擴(kuò)散區(qū)域NF成為兩個(gè)源極區(qū)和一個(gè)漏極區(qū)。向P型雜質(zhì)擴(kuò)散區(qū)域PF、N型雜質(zhì)擴(kuò)散區(qū)域NF、以及柵電極GM，通過觸點(diǎn)CNT提供低電位側(cè)的電源電壓VSS。并且，如圖17所示，P型雜質(zhì)擴(kuò)散區(qū)域PF和N型雜質(zhì)擴(kuò)散區(qū)域NF被進(jìn)行元件分離。
這種晶體管GCDTr中的作為漏極區(qū)被設(shè)置的N型雜質(zhì)擴(kuò)散區(qū)域NF，通過一個(gè)或多個(gè)通孔和配線層MTL，例如與圖13的焊盤PD電連接。
在圖17中，在焊盤PD的正下方設(shè)置晶體管GCDTr的漏極區(qū)，施加在焊盤PD上的電壓通過具有大致相同的阻抗的多個(gè)路徑以最短距離被施加在該漏極區(qū)上。由此，可以強(qiáng)化靜電保護(hù)耐性。
并且，在圖17中，對于在焊盤的下層形成晶體管GCDTr時(shí)的構(gòu)造進(jìn)行說明，但在焊盤的下層也可以同樣形成晶體管NTr1、PTr1。
圖18示出了形成在焊盤PD的下層的晶體管NTr1的剖面構(gòu)造的一例。在圖18中，與圖17的構(gòu)造相比，不同點(diǎn)是向柵電極提供升壓時(shí)鐘PH1。并且，晶體管PTr1也可以同樣形成在焊盤PD的下層。
圖19示出了作為靜電保護(hù)元件ESD1形成的晶體管GCDTr的布局平面圖的其他例。圖20模擬示出了圖19的B-B線的剖面構(gòu)造的一例。并且，圖19、圖20的靜電保護(hù)元件具有三重阱構(gòu)造，例如與使用(處理)低電位側(cè)電源電壓VEE的升壓晶體管連接。
在圖19中，形成在P型半導(dǎo)體襯底PSUB上的N型阱區(qū)域NWL內(nèi)，形成P型阱區(qū)域PWE。在P型阱區(qū)域PWE內(nèi)，在以P型雜質(zhì)擴(kuò)散區(qū)域PF環(huán)繞的方式形成的兩個(gè)區(qū)域區(qū)域內(nèi)，設(shè)置有分別電分離的三個(gè)N型雜質(zhì)擴(kuò)散區(qū)域NF。在這些N型雜質(zhì)擴(kuò)散區(qū)域NF之間，設(shè)置有柵電極GM，三個(gè)N型雜質(zhì)擴(kuò)散區(qū)域NF成為兩個(gè)源極區(qū)和一個(gè)漏極區(qū)。向P型雜質(zhì)擴(kuò)散區(qū)域PF、N型雜質(zhì)擴(kuò)散區(qū)域NF、以及柵電極GM，通過觸點(diǎn)CNT提供低電位側(cè)電源電壓VEE。
并且，如圖20所示，在柵電極GM的下部的溝道區(qū)，設(shè)置有LOCOS氧化膜、LOCOS氧化膜的下層的偏移層OFT。這種晶體管GCDTr中的作為漏極區(qū)被設(shè)置的N型雜質(zhì)擴(kuò)散區(qū)域NF，通過一個(gè)或多個(gè)通孔和配線層MTL，例如與圖13的焊盤PD電連接。
在圖20中，在焊盤PD的正下方設(shè)置晶體管GCDTr的漏極區(qū)，施加在焊盤PD上的電壓通過具有大致相同的阻抗的多個(gè)路徑以最短距離被施加在該漏極區(qū)上。由此，可以強(qiáng)化靜電保護(hù)耐性。
并且，在圖20中，對于在焊盤的下層形成晶體管GCDTr時(shí)的構(gòu)造進(jìn)行說明，但在焊盤的下層也可以同樣形成晶體管NTr1、PTr1。
圖21示出了形成在焊盤PD的下層的晶體管NTr1的剖面構(gòu)造的一例。在圖21中，與圖20的構(gòu)造相比，不同點(diǎn)是向柵電極提供升壓時(shí)鐘PHx。并且，晶體管PTr1也可以同樣形成在焊盤PD的下層。
但是，在以電荷泵方式進(jìn)行升壓的情況下，如上所述，必須在加速電容器FC中儲存電荷。因此，必須分別盡量降低被推挽連接的晶體管的導(dǎo)通電阻、以及連接在其漏極上的信號線的電阻值。這是因?yàn)?，如果電阻值變高，就會?dǎo)致儲存在加速電容器FC中的電荷量減少，升壓動(dòng)作的效率變低。由于上述的原因，因而必須采取如下的措施，即，使被推挽連接的晶體管的尺寸充分大、且使連接在其漏極上的信號線的寬度也充分寬、厚等。因此，在如圖22(A)所示配置在輸入側(cè)F/I區(qū)域14中的焊盤PD與來自電源電路塊PB的信號線PL電連接的情況下，在輸入側(cè)F/I區(qū)域12配置多條信號線PL。由于信號線PL的配線寬度寬、且膜厚厚，因而輸入側(cè)F/I區(qū)域12的配線效率降低，難以減小集成電路裝置10的D2方向上的寬度。
與此相對，如本實(shí)施形式所述，通過只將升壓電路的升壓時(shí)鐘生成部留在電源電路塊PB中，并在配置焊盤的輸入側(cè)F/I區(qū)域14配置升壓晶體管，就可以只將進(jìn)行電源電路塊PB和升壓晶體管的柵極控制的例如升壓時(shí)鐘PH1～PH4的信號線配置在輸入側(cè)F/I區(qū)域14。這些信號線，由于只傳送進(jìn)行柵極控制的信號，因而不必太在意電阻值，可以使信號線的寬度變細(xì)。因此，可以提高輸入側(cè)I/F區(qū)域12中的配線效率，可以進(jìn)一步減小集成電路裝置10的D2方向上的寬度。
并且，通過將升壓晶體管的一部分或全部形成在輸出焊盤下，就可以進(jìn)一步減小集成電路裝置10的D2方向上的寬度W，可以實(shí)現(xiàn)纖細(xì)的細(xì)長集成電路裝置10。此外，通過使升壓晶體管兼?zhèn)潇o電保護(hù)元件的功能，就可以更進(jìn)一步減小D2方向上的寬度W。此外，從靜電保護(hù)的觀點(diǎn)考慮，也可以強(qiáng)化耐性。
4.2細(xì)長的集成電路裝置在本實(shí)施形式中，如圖23(A)所示，第一～第N電路塊CB1～CBN包括用于驅(qū)動(dòng)數(shù)據(jù)線的至少一個(gè)數(shù)據(jù)驅(qū)動(dòng)塊DB。此外，第一～第N電路塊CB1～CBN包括除了數(shù)據(jù)驅(qū)動(dòng)塊DB之外的電路塊(實(shí)現(xiàn)與DB不同的功能的電路塊)。在此，除了數(shù)據(jù)驅(qū)動(dòng)塊DB之外的電路塊例如是邏輯電路塊(圖7的40)。或者，是灰階電壓生成電路塊(圖7的110)或電源電路(圖7的90)。或者在內(nèi)置存儲器的情況下，是存儲塊(圖7的20)，在非晶硅TFT用的情況下，是掃描驅(qū)動(dòng)塊(圖7的70)。
此外，在圖23(A)中，W1、WB、W2分別是輸出側(cè)I/F區(qū)域12(第一接口區(qū)域)、第一～第N電路塊CB1～CBN、輸入側(cè)I/F區(qū)域14(第二接口區(qū)域)的D2方向上的寬度。
并且，在本實(shí)施形式中，如圖23(A)所示，在將集成電路裝置10的D2方向上的寬度作為W的情況下，W1+WB+W2≤W＜W1+2×WB+W2成立。即，在圖6(B)的比較例中，兩個(gè)或更多的多個(gè)電路塊沿著D2方向配置。因此，D2方向上的寬度W成為W≥W1+2×WB+W2。與此相對，在本實(shí)施形式中，輸出側(cè)I/F區(qū)域12以不通過其他電路塊的方式配置在數(shù)據(jù)驅(qū)動(dòng)塊DB(或存儲塊)的D2方向側(cè)。即，數(shù)據(jù)驅(qū)動(dòng)塊DB和輸出側(cè)I/F區(qū)域12鄰接配置。此外，輸入側(cè)I/F區(qū)域14以不通過其他電路塊的方式配置在數(shù)據(jù)驅(qū)動(dòng)塊DB(或存儲塊)的D4方向側(cè)。即，數(shù)據(jù)驅(qū)動(dòng)塊DB和輸入側(cè)I/F區(qū)域14鄰接配置。并且，此時(shí)的其他電路塊例如是構(gòu)成顯示驅(qū)動(dòng)器的主要宏電路塊(灰階電壓生成電路、電源電路、存儲器、或邏輯電路的塊等)。
在圖1(A)、圖6(B)的比較例中，由于W≥W1+2×WB+W2，因而集成電路裝置500的D2方向(短邊方向)上的寬度W變大，所以不能實(shí)現(xiàn)纖細(xì)的細(xì)長集成電路基片。因此，即使利用精細(xì)工藝縮短集成電路基片，也由于如圖2(A)所示地在D1方向(長邊方向)上的長度LD也變短、輸出節(jié)距成為狹窄的節(jié)距，因而導(dǎo)致難以安裝。
與此相對，在本實(shí)施形式中，由于在數(shù)據(jù)驅(qū)動(dòng)塊DB和I/F區(qū)域12、14之間，不設(shè)置其他的電路塊，因而W＜W1+2×WB+W2成立。因此，可以減小D2方向上的集成電路裝置的寬度W，可以實(shí)現(xiàn)圖2(B)所示的纖細(xì)的細(xì)長集成電路基片。具體地說，可以使作為短邊方向的D2方向上的寬度W＜2mm，更具體地說，可以使W＜1.5mm?？紤]到集成電路基片的檢查或安裝，優(yōu)選為W＞0.9mm。此外，可以使長邊方向上的長度LD成為15mm＜LD＜27mm。此外，可以使集成電路基片形狀比SP＝LD/W成為SP＞10，更具體地說可以使SP＞12。這樣，根據(jù)管腳(PIN)數(shù)等規(guī)格，例如可以實(shí)現(xiàn)W＝1.3mm、LD＝22mm、SP＝16.9或W＝1.35mm、LD＝17mm、SP＝12.6的細(xì)長的集成電路裝置。由此，如圖2(B)所示，可以使安裝容易化。此外，由于減小集成電路基片面積，因而實(shí)現(xiàn)低成本化。即，可以同時(shí)實(shí)現(xiàn)安裝的容易化和低成本化。
并且，考慮到圖像數(shù)據(jù)的信號的流向，圖1(A)的比較例的配置方法也合理。對于該點(diǎn)，在本實(shí)施形式中，如圖23(B)所示，將來自數(shù)據(jù)驅(qū)動(dòng)塊DB的數(shù)據(jù)信號的輸出線DQL在DB內(nèi)沿著D2方向配線。另一方面，將數(shù)據(jù)信號輸出線DQL在輸出側(cè)I/F區(qū)域12(第一接口區(qū)域)內(nèi)沿著D1(D3)方向配線。具體地說，在輸出側(cè)I/F區(qū)域12，用在焊盤的下層且在局部配線(晶體管配線)的上層的全局線，將數(shù)據(jù)信號輸出線DQL沿著D1方向配線。這樣，即使采用如圖23(A)所示的在數(shù)據(jù)驅(qū)動(dòng)塊DB和I/F區(qū)域12、14之間不設(shè)置其他的電路塊的配置方法，也可以將來自DB的數(shù)據(jù)信號通過焊盤適當(dāng)?shù)剌敵鲋溜@示面板。此外，如果將數(shù)據(jù)信號輸出線DQL以圖23(B)所示的方式配線，就可以利用輸出側(cè)I/F區(qū)域12使數(shù)據(jù)信號輸出線DQL連接在焊盤等上，可以防止集成電路裝置的D2方向上的寬度W的增加。
并且，圖23(A)的寬度W1、WB、W2分別是輸出側(cè)I/F區(qū)域12、電路塊CB1～CBN、輸入側(cè)I/F區(qū)域14的晶體管形成區(qū)域(主要(bulk)區(qū)域、有源區(qū)域)的寬度。即，在I/F區(qū)域12、14中，形成有輸出用晶體管、輸入用晶體管、輸入輸出用晶體管、靜電保護(hù)元件的晶體管等。此外，在電路塊CB1～CBN中，形成有構(gòu)成電路的晶體管。并且，以形成這種晶體管的勢阱區(qū)域或擴(kuò)散區(qū)域等為基準(zhǔn)，確定W1、WB、W2。例如，為了實(shí)現(xiàn)更纖細(xì)的細(xì)長集成電路裝置，優(yōu)選在電路塊CB1～CBN的晶體管的上面也形成凸起(有源面凸起)。具體地說，在晶體管(有源區(qū)域)上形成樹脂芯凸起，其芯部由樹脂形成，并在樹脂的表面形成金屬層。并且，該凸起(外部連接端子)通過金屬配線與配置在I/F區(qū)域12、14上的焊盤連接。本實(shí)施形式的W1、WB、W2不是這種凸起的形成區(qū)域的寬度，而是形成在凸起的下面的晶體管形成區(qū)域的寬度。
此外，各個(gè)電路塊CB1～CBN的D2方向上的寬度例如可以統(tǒng)一成相同的寬度。此時(shí)，各個(gè)電路塊的寬度只要實(shí)質(zhì)上相同就可以，例如數(shù)μm～20μm(數(shù)十μm)左右的差異屬于允許范圍內(nèi)。此外，在電路塊CB1～CBN中，當(dāng)存在寬度不同的電路塊的情況下，可以將電路塊CB1～CBN的寬度中的最大寬度作為寬度WB。例如可以將數(shù)據(jù)驅(qū)動(dòng)塊的D2方向上的寬度作為此時(shí)的最大寬度?；蛟趦?nèi)置存儲器的集成電路裝置的情況下，可以作為存儲塊的D2方向上的寬度。并且，在電路塊CB1～CBN和I/F區(qū)域12、14之間，例如可以設(shè)置20～30μm左右寬度的空白區(qū)域。
此外，在電源電路塊PB和邏輯電路LB之間，優(yōu)選設(shè)置數(shù)據(jù)驅(qū)動(dòng)塊DB1～DB4。由此，可以在輸出側(cè)I/F區(qū)域12排列用于驅(qū)動(dòng)數(shù)據(jù)驅(qū)動(dòng)塊DB1～DB4的數(shù)據(jù)線的眾多焊盤。此時(shí)，優(yōu)選在輸入側(cè)I/F區(qū)域14的邏輯電路LB的D4方向側(cè)沿著第二邊SD2排列向邏輯電路LB的輸入輸出用焊盤。此外，優(yōu)選在輸入側(cè)I/F區(qū)域14的電源電路塊PB的D4方向側(cè)沿著第二邊SD2排列電源電路塊PB的焊盤。其結(jié)果，可以提高輸出側(cè)I/F區(qū)域12、輸入側(cè)I/F區(qū)域14的配線效率，并可以減小集成電路裝置10的D2方向上的寬度。
4.3數(shù)據(jù)驅(qū)動(dòng)塊的寬度在本實(shí)施形式中，如圖24(A)所示，數(shù)據(jù)驅(qū)動(dòng)塊DB所包括的數(shù)據(jù)驅(qū)動(dòng)器DR，可以包括沿著D2方向排列的Q個(gè)驅(qū)動(dòng)單元DRC1～DRCQ。在此，各個(gè)驅(qū)動(dòng)單元DRC1～DRCQ接受相當(dāng)于1像素的圖像數(shù)據(jù)。并且，進(jìn)行相當(dāng)于1像素的圖像數(shù)據(jù)的D/A轉(zhuǎn)換，輸出與相當(dāng)于1像素的圖像數(shù)據(jù)相對應(yīng)的數(shù)據(jù)信號。該各個(gè)驅(qū)動(dòng)單元DRC1～DRCQ可以包括數(shù)據(jù)鎖存電路、圖10(A)的DAC(相當(dāng)于1像素的DAC)、或圖10(B)(C)的輸出部SQ。
并且，在將驅(qū)動(dòng)單元DRC1～DRCQ的D2方向上的寬度(節(jié)距)作為WD的情況下，如圖24(A)所示，可以使電路塊CB1～CBN的D2方向上的寬度WB(最大寬度)成為Q×WD≤WB＜(Q+1)×WD。
即，在本實(shí)施形式中，電路塊CB1～CBN沿著D1方向配置。因此，從電路塊CB1～CBN中的其他電路塊(例如邏輯電路塊、存儲塊)向數(shù)據(jù)驅(qū)動(dòng)塊DB輸入的圖像數(shù)據(jù)的信號線，成為沿著D1方向的配線。并且，為了與沿著D1方向的圖像數(shù)據(jù)的信號線連接，如圖24(A)所示，驅(qū)動(dòng)單元DRC1～DRCQ沿著D2方向配置，各個(gè)DRC1～DRCQ連接在相當(dāng)于1像素的圖像數(shù)據(jù)的信號線上。
并且，在非內(nèi)置存儲器的集成電路裝置等中，例如能夠以數(shù)據(jù)驅(qū)動(dòng)塊DB的D2方向上的寬度為基準(zhǔn)，確定電路塊CB1～CBN的寬度WB。因此，為了減小數(shù)據(jù)驅(qū)動(dòng)塊DB的D2方向上的寬度而減小電路塊CB1～CBN的寬度WB，寬度WB優(yōu)選是將驅(qū)動(dòng)單元DRC1～DRCQ并排的寬度Q×WD左右。并且，如果考慮用于配線區(qū)域等的容限，寬度WB成為Q×WD≤WB＜(Q+1)×WD。這樣，由于將數(shù)據(jù)驅(qū)動(dòng)塊DB的D2方向上的寬度抑制為最小限度，也可以減小電路塊CB1～CBN的寬度WB，因而可以提供圖2(B)所示的細(xì)長的集成電路裝置。
并且，將顯示面板的水平掃描方向的像素?cái)?shù)(在由多個(gè)集成電路裝置分擔(dān)驅(qū)動(dòng)顯示面板的數(shù)據(jù)線的情況下，各個(gè)集成電路裝置負(fù)責(zé)的水平掃描方向的像素?cái)?shù))作為HPN，將數(shù)據(jù)驅(qū)動(dòng)塊的塊數(shù)(塊分割數(shù))作為DBN，并將在一個(gè)水平掃描期間向驅(qū)動(dòng)單元輸入的圖像數(shù)據(jù)的輸入次數(shù)作為IN。并且，IN與后述的一個(gè)水平掃描期間的圖像數(shù)據(jù)的讀出次數(shù)RN相同。此時(shí)，沿著D2方向排列的驅(qū)動(dòng)單元DRC1～DRCQ的個(gè)數(shù)Q可以用Q＝HPN/(DBN×IN)表示。例如在HPN＝240、DBN＝4、IN＝2的情況下，成為Q＝240/(4×2)＝30個(gè)。
此外，如圖24(B)所示，也可以使數(shù)據(jù)驅(qū)動(dòng)塊DB包括沿著D1方向并排配置的多個(gè)數(shù)據(jù)驅(qū)動(dòng)器DRa、DRb(第一～第m數(shù)據(jù)驅(qū)動(dòng)器)。如果這樣將多個(gè)數(shù)據(jù)驅(qū)動(dòng)器DRa、DRb沿著D1方向配置(疊加)，就可以防止由于數(shù)據(jù)驅(qū)動(dòng)器的規(guī)模大小而集成電路裝置的D2方向上的寬度W變大的情況。此外，根據(jù)顯示面板的類型，數(shù)據(jù)驅(qū)動(dòng)器可以采用多種構(gòu)成。此時(shí)，也根據(jù)將多個(gè)數(shù)據(jù)驅(qū)動(dòng)器沿著D1方向配置的方法，就可以有效地布局多種構(gòu)成的數(shù)據(jù)驅(qū)動(dòng)器。在圖24(B)中示出了沿著D1方向的數(shù)據(jù)驅(qū)動(dòng)器的配置數(shù)為2個(gè)的情況，但配置數(shù)也可以大于等于3。
圖24(C)示出了驅(qū)動(dòng)單元DRC的構(gòu)成、配置例。接受相當(dāng)于1像素的圖像數(shù)據(jù)的驅(qū)動(dòng)單元DRC包括R(紅)用、G(綠)用、B(藍(lán))用數(shù)據(jù)鎖存電路DLATR、DLATG、DLATB。如果鎖存信號成為激活狀態(tài)，各個(gè)數(shù)據(jù)鎖存電路DLATR、DLATG、DLATB就鎖存圖像數(shù)據(jù)。此外，驅(qū)動(dòng)單元DRC包括在圖10(A)中說明的R用、G用、B用DACR、DACG、DACB。此外，包括在圖10(B)(C)中說明的輸出部SQ。
并且，驅(qū)動(dòng)單元DRC的構(gòu)成、配置不受圖24(C)的限定，可以進(jìn)行多種變形實(shí)施。例如，在低溫多晶硅TFT用顯示驅(qū)動(dòng)器等中，如圖10(C)所示，將R用、G用、B用數(shù)據(jù)信號多路化而傳輸至顯示面板的情況下，可以使用一個(gè)共用DAC進(jìn)行R用、G用、B用圖像數(shù)據(jù)(相當(dāng)于1像素的圖像數(shù)據(jù))的D/A轉(zhuǎn)換。因此，此時(shí)，如圖24(D)所示，驅(qū)動(dòng)單元DRC包括圖10(A)的構(gòu)成的共用DAC就可以。此外，在圖24(C)(D)中，沿著D2(D4)方向配置R用電路(DLATR、DACR)、G用電路(DLATG、DACG)、B用電路(DLATB、DACB)。但是，如圖24(E)所示，也可以在D1(D3)方向配置R用、G用、B用電路。
4.4存儲塊的寬度在內(nèi)置存儲器的集成電路裝置中，如圖25(A)所示，可以將數(shù)據(jù)驅(qū)動(dòng)塊DB和存儲塊MB在D1方向上鄰接配置。
關(guān)于該點(diǎn)，在圖1(A)的比較例中，如圖26(A)所示，與信號的流向相匹配，存儲塊MB和數(shù)據(jù)驅(qū)動(dòng)塊DB沿著作為短邊方向的D2方向配置。因此，在D2方向上的集成電路裝置的寬度變大，難以實(shí)現(xiàn)纖細(xì)的細(xì)長集成電路基片。此外，如果顯示面板的像素?cái)?shù)、顯示驅(qū)動(dòng)器的規(guī)格、存儲單元的構(gòu)成等改變，存儲塊MB或數(shù)據(jù)驅(qū)動(dòng)塊DB的D2方向上的寬度或D1方向上的長度改變，那么，其影響也波及到其他的電路塊，使設(shè)計(jì)的效率低。
與此相對，在圖25(A)中，由于數(shù)據(jù)驅(qū)動(dòng)塊DB和存儲塊MB沿著D1方向配置，因而可以減小D2方向上的集成電路裝置的寬度W。此外，在顯示面板的像素?cái)?shù)等改變的情況下，由于可以通過分割存儲塊的方法等應(yīng)對，因而提高設(shè)計(jì)效率。
此外，在圖26(A)比較例中，由于字線WL沿著作為長邊方向的D1方向配置，因而在字線WL中的信號延遲變大，圖像數(shù)據(jù)的讀出速度變慢。特別是，由于連接在存儲單元上的字線WL由多晶硅層形成，因而該信號延遲的問題嚴(yán)重。此時(shí)，為了降低該信號延遲，有設(shè)置圖26(B)所示的緩沖電路520、522的方法。但是，如果采用該方法，電路規(guī)模就會相應(yīng)地變大，導(dǎo)致成本增加。
與此相對，在圖25(A)中，在存儲塊MB內(nèi)，字線WL沿著作為短邊方向的D2方向配置，位線BL沿著作為長邊方向的D1方向配置。此外，在本實(shí)施形式中，D2方向上的集成電路裝置的寬度W短。因此，可以縮短存儲塊MB內(nèi)字線WL的長度，與圖26(A)比較例相比，可以明顯降低在WL中的信號延遲。此外，由于也可以不設(shè)置圖26(B)所示的緩沖電路520、522，因而電路面積也變小。此外，在圖26(A)的比較例中，在從主機(jī)向存儲器的一部分存取區(qū)域進(jìn)行存取時(shí)，D1方向上的長度長、且寄生電容大的字線WL也被選擇，因而消耗電力變大。與此相對，在像本實(shí)施形式那樣在D1方向上分割存儲器的方法中，主機(jī)存取時(shí)，由于只選擇對應(yīng)于存取區(qū)域的存儲塊的字線WL，因而可以實(shí)現(xiàn)低消耗電力化。
并且，在本實(shí)施形式中，如圖25(A)所示，在將存儲塊MB所包括的外圍電路部分的D2方向上的寬度作為WPC的情況下，可以成為Q×WD≤WB＜(Q+1)×WD+WPC。在此，外圍電路指的是配置在存儲單元陣列之間的外圍電路(列地址譯碼器、控制電路等)或配線區(qū)域等，該存儲單元陣列在存儲單元陣列MA的D2或D4方向側(cè)配置和分割。
在圖25(A)的配置中，優(yōu)選使驅(qū)動(dòng)單元DRC1～DRCQ的寬度Q×WD和讀出放大器塊SAB的寬度一致。如果這些寬度不一致，那么，在將來自讀出放大器塊SAB的圖像數(shù)據(jù)的信號線連接在驅(qū)動(dòng)單元DRC1～DRCQ上時(shí)，必須改變這些信號線的配線節(jié)距，由此產(chǎn)生浪費(fèi)的配線區(qū)域。
此外，除了存儲單元陣列MA之外，存儲塊MB具有行地址譯碼器RD等外圍電路部分。因此，在圖25(A)中，存儲塊MB的寬度，與驅(qū)動(dòng)單元DRC1～DRCQ的寬度Q×WD相比，增加相當(dāng)于外圍電路部分的寬度WPC的寬度。
并且，在內(nèi)置存儲器的集成電路裝置等中，能夠以存儲塊MB的D2方向上的寬度為基準(zhǔn)，確定電路塊CB1～CBN的寬度WB。因此，為了減小存儲塊MB的D2方向上的寬度而減小電路塊CB1～CBN的寬度WB，寬度WB優(yōu)選滿足Q×WD≤WB＜(Q+1)×WD+WPC。這樣，由于最小限度地抑制數(shù)據(jù)驅(qū)動(dòng)塊DB的D2方向上的寬度，也可以減小寬度WB，因而可以提供圖2(B)所示的細(xì)長的集成電路裝置。
圖25(B)示出了驅(qū)動(dòng)單元DRC1～DRCQ和讀出放大器塊SAB之間的配置關(guān)系。如圖25(B)所示，向接受相當(dāng)于1像素的圖像數(shù)據(jù)的驅(qū)動(dòng)單元DRC1，連接與其相對應(yīng)的相當(dāng)于1像素的讀出放大器(R用讀出放大器SAR10～SAR15、G用讀出放大器SAG10～SAG15、B用讀出放大器SAB10～SAB15)。其他驅(qū)動(dòng)單元DRC2～DRCQ和讀出放大器之間的連接也相同。
如圖25(B)所示，在將存儲塊所包括的外圍電路部分(行地址譯碼器RD)的D2方向上的寬度作為WPC、并將相當(dāng)于1像素的圖像數(shù)據(jù)的位數(shù)作為PDB的情況下，電路塊CB1～CBN的D2方向上的寬度WB(最大寬度)可以用P×WS≤WB＜(P+PDB)×WS+WPC表示。在此，在R、G、B的各個(gè)為6位的情況下，成為PDB＝18。
并且，將顯示面板的水平掃描方向的像素?cái)?shù)作為HPN，將相當(dāng)于1像素的圖像數(shù)據(jù)的位數(shù)作為PDB，將存儲塊的塊數(shù)作為MBN(＝DBN)，將一個(gè)水平掃描期間從存儲塊讀出的圖像數(shù)據(jù)的讀出次數(shù)作為RN。此時(shí)，在讀出放大器塊SAB中沿著D2方向排列的讀出放大器的個(gè)數(shù)P可以用P＝(HPN×PDB)/(MBN×RN)表示。
并且，個(gè)數(shù)P是對應(yīng)于有效存儲單元數(shù)的有效讀出放大器數(shù)，不包括虛擬存儲單元用的讀出放大器等無效讀出放大器的個(gè)數(shù)。此外，個(gè)數(shù)P是輸出相當(dāng)于1位的圖像數(shù)據(jù)的讀出放大器的個(gè)數(shù)。例如，在通過第一、第二讀出放大器和與其輸出連接的選擇器切換輸出相當(dāng)于1位的圖像數(shù)據(jù)的情況下，這些第一、第二讀出放大器和選擇器的組合相當(dāng)于輸出相當(dāng)于1位的圖像數(shù)據(jù)的讀出放大器。
圖27(A)、(B)示出了存儲塊MB的詳細(xì)的布局配置例。圖27(A)是后述的橫式單元的情況下的配置例。MPU/LCD行地址譯碼器RD進(jìn)行主機(jī)存取時(shí)的字線選擇控制和向數(shù)據(jù)驅(qū)動(dòng)塊(LCD)輸出時(shí)的字線選擇控制。讀出放大器塊SAB在向數(shù)據(jù)驅(qū)動(dòng)塊輸出時(shí)，進(jìn)行從存儲單元陣列MA讀出的圖像數(shù)據(jù)的信號放大，將圖像數(shù)據(jù)輸出至數(shù)據(jù)驅(qū)動(dòng)塊。MPU寫/讀電路WR在主機(jī)存取時(shí)，進(jìn)行向存儲單元陣列MA中成為存取對象的存儲單元(存取區(qū)域)寫入圖像數(shù)據(jù)、或讀出圖像數(shù)據(jù)的控制。該MPU寫/讀電路WR可以包括用于讀出圖像數(shù)據(jù)的讀出放大器。MPU列地址譯碼器CD在主機(jī)存取時(shí)，進(jìn)行對應(yīng)于成為存取對象的存儲單元的位線的選擇控制?？刂齐娐稢C進(jìn)行存儲塊MB內(nèi)的各個(gè)電路塊的控制。
圖27(B)是后述的縱式單元的情況下的配置例。在圖27(B)中，存儲單元陣列包括第一存儲單元陣列MA1和第二存儲單元陣列MA2。并且，在存儲單元陣列MA1和MA2之間設(shè)置MPU/LCD行地址譯碼器RD。此外，MPU/LCD行地址譯碼器RD在從主機(jī)側(cè)的存取時(shí)，進(jìn)行存儲單元陣列MA1、MA2中任一個(gè)的字線的選擇。此外，在向數(shù)據(jù)驅(qū)動(dòng)塊的圖像數(shù)據(jù)的輸出時(shí)，進(jìn)行存儲單元陣列MA1、MA2這兩者的字線的選擇。這樣，由于可以在主機(jī)存取時(shí)只選擇成為存取對象的存儲單元陣列的字線，因而與始終選擇兩者的存儲單元陣列的字線的方法相比，可以降低在字線中的信號延遲或消耗電力。
并且，在圖27(A)的情況下設(shè)置在存儲單元陣列MA的D2(或D4)方向側(cè)、在圖27(B)的情況下設(shè)置在存儲單元陣列MA1和MA2之間的MPU/LCD行地址譯碼器RD、控制電路CC、或其配線區(qū)域成為外圍電路部分，其寬度成為WPC。
并且，在本實(shí)施形式中，對于驅(qū)動(dòng)單元或讀出放大器單元的配置，以每個(gè)像素的配置作為前提進(jìn)行說明，但也可以進(jìn)行作為每個(gè)子像素單元的配置的變形實(shí)施。此外，子像素也不限定于R、G、B這3個(gè)子像素構(gòu)成，可以是RGB+1(例如白)的4個(gè)子像素構(gòu)成。
4.5WB和W1、W2的關(guān)系在本實(shí)施形式中，如圖28所示，可以使輸出側(cè)I/F區(qū)域12的D2方向上的寬度W1成為0.13mm≤W1≤0.4mm。此外，可以使電路塊CB1～CBN的寬度WB成為0.65mm≤WB≤1.2mm。此外，可以使輸入側(cè)I/F區(qū)域14的寬度W2成為0.1mm≤W2≤0.2mm。
例如，在輸出側(cè)I/F區(qū)域12，配置D2方向上的個(gè)數(shù)為一個(gè)或多個(gè)的焊盤。并且，如圖6(A)所示，通過在焊盤的下面配置輸出用晶體管、靜電保護(hù)元件用晶體管等，使輸出側(cè)I/F區(qū)域12的寬度W1成為最小限度。因此，考慮到焊盤寬度(例如0.1mm)或焊盤節(jié)距，成為0.13mm≤W1≤0.4mm。
另一方面，在輸入側(cè)I/F區(qū)域14，配置D2方向上的個(gè)數(shù)為一個(gè)的焊盤。并且，如圖6(A)所示，通過在焊盤的下面配置輸入用晶體管、靜電保護(hù)元件用晶體管等，使輸入側(cè)I/F區(qū)域14的寬度W2成為最小限度。因此，考慮到焊盤寬度或焊盤節(jié)距，成為0.1mm≤W2≤0.2mm。并且，在輸出側(cè)I/F區(qū)域12，使D2方向上的焊盤的個(gè)數(shù)成為多個(gè)的原因是，需要在焊盤的下面配置的晶體管的數(shù)量(或大小)，輸出側(cè)I/F區(qū)域12比輸入側(cè)I/F區(qū)域14多。
此外，如在圖24(A)、圖25(A)中說明，以數(shù)據(jù)驅(qū)動(dòng)塊DB或存儲塊MB的D2方向上的寬度為基準(zhǔn)，確定電路塊CB1～CBN的寬度WB。此外，為了實(shí)現(xiàn)細(xì)長的集成電路裝置，在電路塊CB1～CBN上，必須用全局線形成來自邏輯電路塊的邏輯信號、來自灰階電壓生成電路塊的灰階電壓信號、或電源配線。并且，這些配線寬度例如總共成為0.8～0.9mm左右。因此，考慮到這些，電路塊CB1～CBN的寬度WB成為0.65mm≤WB≤1.2mm。
并且，即使W1＝0.4mm、W2＝0.2mm，也由于0.65mm≤WB≤1.2mm，因而WB＞W(wǎng)1+W2成立。此外，在W1、WB、W2為最小值的情況下，成為W1＝0.13mm、WB＝0.65mm、W2＝0.1mm，集成電路裝置的寬度成為W＝0.88mm左右。因此，W＝0.88mm＜2×WB＝1.3mm成立。此外，在W1、WB、W2為最大值的情況下，成為W1＝0.4mm、WB＝1.2mm、W2＝0.2mm，集成電路裝置的寬度成為W＝1.8mm左右。因此，W＝1.8mm＜2×WB＝2.4mm成立。即，W＜2×WB成立。于是，如果W＜2×WB成立，就可以實(shí)現(xiàn)如圖2(B)所示的細(xì)長的集成電路裝置。
通過如本實(shí)施形式那樣在焊盤的下層配置升壓用晶體管和靜電保護(hù)元件中的至少一個(gè)，可以大幅縮小集成電路裝置10的W1的寬度。因此，可以容易使W＜2×WB成立。其結(jié)果，可以提供更纖細(xì)的集成電路裝置。
5.存儲塊、數(shù)據(jù)驅(qū)動(dòng)塊的詳細(xì)5.1塊分割假設(shè)顯示面板是如圖29(A)所示的在垂直掃描方向(數(shù)據(jù)線方向)的像素?cái)?shù)為VPN＝320、在水平掃描方向(掃描線方向)的像素?cái)?shù)為HPN＝240的QVGA面板。此外，假設(shè)相當(dāng)于1像素的圖像(顯示)數(shù)據(jù)的位數(shù)PDB為，R、G、B的各個(gè)為6位，PDB＝18位。此時(shí)，顯示面板的相當(dāng)于1幀的顯示所需的圖像數(shù)據(jù)的位數(shù)成為VPN×HPN×PDB＝320×240×18位。因此，集成電路裝置的存儲器至少儲存相當(dāng)于320×240×18位的圖像數(shù)據(jù)。此外，數(shù)據(jù)驅(qū)動(dòng)器在每一個(gè)水平掃描期間(每一條數(shù)據(jù)線被掃描的期間)，將相當(dāng)于HPN＝240條的數(shù)據(jù)信號(與相當(dāng)于240×18位的圖像數(shù)據(jù)相對應(yīng)的數(shù)據(jù)信號)輸出至顯示面板。
并且，在圖29(B)中，數(shù)據(jù)驅(qū)動(dòng)器被分割為DBN＝4個(gè)數(shù)據(jù)驅(qū)動(dòng)塊DB1～DB4。此外，存儲器也被分割為MBN＝DBN＝4個(gè)存儲塊MB1～MB4。因此，各個(gè)數(shù)據(jù)驅(qū)動(dòng)塊DB 1～DB4在每一個(gè)水平掃描期間，將相當(dāng)于HPN/DBN＝240/4＝60條的數(shù)據(jù)信號輸出至顯示面板。此外，各個(gè)存儲塊MB1～MB4儲存相當(dāng)于(VPN×HPN×PDB)/MBN＝(320×240×18)/4位的圖像數(shù)據(jù)。并且，在圖29(B)中，在存儲塊MB1和MB2中共用列地址譯碼器CD12，在存儲塊MB3和MB4中共用列地址譯碼器CD34。
5.2.1在一個(gè)水平掃描期間多次讀出在圖29(B)中，各個(gè)數(shù)據(jù)驅(qū)動(dòng)塊DB1～DB4在一個(gè)水平掃描期間輸出相當(dāng)于60條的數(shù)據(jù)信號。因此，必須從對應(yīng)于DB1～DB4的存儲塊MB1～MB4，在每一個(gè)水平掃描期間讀出與相當(dāng)于240條的數(shù)據(jù)信號相對應(yīng)的圖像數(shù)據(jù)。
但是，如果增加在每一個(gè)水平掃描期間讀出圖像數(shù)據(jù)的位數(shù)，那么必須增加排列在D2方向上的存儲單元(讀出放大器)的個(gè)數(shù)。其結(jié)果，集成電路裝置的D2方向上的寬度W變大，妨礙集成電路基片的纖細(xì)化。此外，字線WL變長，還導(dǎo)致WL的信號延遲的問題。
于是，在本實(shí)施形式中，采用這樣一種方法，即，將儲存在各個(gè)存儲塊MB1～MB4中的圖像數(shù)據(jù)，在一個(gè)水平掃描期間從各個(gè)存儲塊MB1～MB4向各個(gè)數(shù)據(jù)驅(qū)動(dòng)塊DB1～DB4讀出多次(RN次)。
例如，在圖30中，如A1、A2所示，存儲器存取信號MACS(字線選擇信號)在一個(gè)水平掃描期間只有RN＝2次為激活狀態(tài)(高電平)。由此，圖像數(shù)據(jù)在一個(gè)水平掃描期間從各個(gè)存儲塊向各個(gè)數(shù)據(jù)驅(qū)動(dòng)塊讀出RN＝2次。于是，設(shè)置在數(shù)據(jù)驅(qū)動(dòng)塊內(nèi)的圖31的數(shù)據(jù)驅(qū)動(dòng)器DRa、DRb所包括的數(shù)據(jù)鎖存電路，根據(jù)A3、A4所示的鎖存信號LATa、LATb鎖存讀出的圖像數(shù)據(jù)。并且，DRa、DRb所包括的D/A轉(zhuǎn)換電路進(jìn)行被鎖存的圖像數(shù)據(jù)的D/A轉(zhuǎn)換，DRa、DRb所包括的輸出電路將根據(jù)D/A轉(zhuǎn)換獲得的數(shù)據(jù)信號DATAa、DATAb如A5、A6所示地輸出至數(shù)據(jù)信號輸出線。之后，如A7所示，輸入至顯示面板各個(gè)像素的TFT柵極的掃描信號SCSEL成為激活狀態(tài)，數(shù)據(jù)信號輸入至顯示面板的各個(gè)像素中而被保持。
并且，在圖30中，在第一水平掃描期間讀出2次圖像數(shù)據(jù)，在相同的第一水平掃描期間，將數(shù)據(jù)信號DATAa、DATAb輸出至數(shù)據(jù)信號輸出線。但是，也可以在第一水平掃描期間讀出2次圖像數(shù)據(jù)而進(jìn)行鎖存，在之后的第二水平掃描期間，將對應(yīng)于被鎖存的圖像數(shù)據(jù)的數(shù)據(jù)信號DATAa、DATAb輸出至數(shù)據(jù)信號輸出線。此外，在圖30中，示出了讀出次數(shù)RN＝2的情況，但也可以是RN≥3。
根據(jù)圖30的方法，如圖31所示，從各個(gè)存儲塊讀出與相當(dāng)于30條的數(shù)據(jù)信號相對應(yīng)的圖像數(shù)據(jù)，各個(gè)數(shù)據(jù)驅(qū)動(dòng)器DRa、DRb輸出相當(dāng)于30條的數(shù)據(jù)信號。由此，從各個(gè)數(shù)據(jù)驅(qū)動(dòng)塊輸出相當(dāng)于60條的數(shù)據(jù)信號。這樣，在圖30中，從各個(gè)存儲塊，讀出1次時(shí)只要讀出與相當(dāng)于30條的數(shù)據(jù)信號相對應(yīng)的圖像數(shù)據(jù)就可以。因此，與在一個(gè)水平掃描期間只讀出一次的方法相比，可以減少圖31的D2方向上的存儲單元、讀出放大器的個(gè)數(shù)。其結(jié)果，可以減小集成電路裝置的D2方向上的寬度，可以實(shí)現(xiàn)如圖2(B)所示的超纖細(xì)的細(xì)長集成電路基片。特別是，一個(gè)水平掃描期間的長度，在QVGA的情況下為52μsec左右。另一方面，存儲器的讀出期間例如是40nsec左右，與52μsec相比短得多。因此，即使將在一個(gè)水平掃描期間的讀出次數(shù)從一次增加至多次，對顯示特性帶來的影響也不那么大。
此外，圖29(A)是QVGA(320×240)的顯示面板，但如果將在一個(gè)水平掃描期間的讀出次數(shù)例如作為RN＝4，就也可以適應(yīng)于VGA(640×480)的顯示面板，可以增加設(shè)計(jì)的自由度。
此外，在一個(gè)水平掃描期間的多次讀出，可以通過由行譯碼器(字線選擇電路)在一個(gè)水平掃描期間在各個(gè)存儲塊內(nèi)選擇不同的多條字線的第一方法實(shí)現(xiàn)，也可以通過由行譯碼器(字線選擇電路)在一個(gè)水平掃描期間在各個(gè)存儲塊內(nèi)選擇多次相同的字線的第二方法實(shí)現(xiàn)。或者，也可以通過第一、第二方法兩者的組合來實(shí)現(xiàn)。
5.3數(shù)據(jù)驅(qū)動(dòng)器、驅(qū)動(dòng)單元的配置圖31示出了數(shù)據(jù)驅(qū)動(dòng)器、以及數(shù)據(jù)驅(qū)動(dòng)器所包括的驅(qū)動(dòng)單元的配置例。如圖31所示，數(shù)據(jù)驅(qū)動(dòng)塊包括沿著D1方向并排配置的多個(gè)數(shù)據(jù)驅(qū)動(dòng)器DRa、DRb。此外，各個(gè)數(shù)據(jù)驅(qū)動(dòng)器DRa、DRb包括多組30個(gè)(廣義上為Q個(gè))的驅(qū)動(dòng)單元DRC1～DRC30。
如果存儲塊的字線WL1a被選擇、并如圖30的A1所示地第一次的圖像數(shù)據(jù)從存儲塊被讀出，數(shù)據(jù)驅(qū)動(dòng)器DRa就根據(jù)A3所示的鎖存信號LATa鎖存被讀出的圖像數(shù)據(jù)。然后，進(jìn)行被鎖存的圖像數(shù)據(jù)的D/A轉(zhuǎn)換，并將對應(yīng)于第一次的讀出圖像數(shù)據(jù)的數(shù)據(jù)信號DATAa如A5所示地輸出至數(shù)據(jù)信號輸出線。
另一方面，如果存儲塊的字線WL1b被選擇、并如圖30的A2所示地第二次的圖像數(shù)據(jù)從存儲塊被讀出，數(shù)據(jù)驅(qū)動(dòng)器DRb就根據(jù)A4所示的鎖存信號LATb鎖存被讀出的圖像數(shù)據(jù)。然后，進(jìn)行被鎖存的圖像數(shù)據(jù)的D/A轉(zhuǎn)換，并將對應(yīng)于第二次的讀出圖像數(shù)據(jù)的數(shù)據(jù)信號DATAb如A6所示地輸出至數(shù)據(jù)信號輸出線。
這樣，通過各個(gè)數(shù)據(jù)驅(qū)動(dòng)器DRa、DRb輸出對應(yīng)于30個(gè)像素的相當(dāng)于30條的數(shù)據(jù)信號，可以共輸出對應(yīng)于60個(gè)像素的相當(dāng)于60條的數(shù)據(jù)信號。
并且，如上所述，沿著D2方向排列的驅(qū)動(dòng)單元DRC1～DRC30的個(gè)數(shù)Q，可以用Q＝HPN/(DBN×IN)表示。在圖31的情況下，由于HPN＝240、DBN＝4、IN＝2，因而Q＝240/(4×2)＝30個(gè)。此外，如上所述，在讀出放大器塊SAB中，沿著D2方向排列的讀出放大器個(gè)數(shù)P可以用P＝(HPN×PDB)/(MBN×RN)表示。在圖31的情況下，由于HPN＝240、PDB＝18、MBN＝4、RN＝2，因而P＝(240×18)/(4×2)＝540個(gè)。
5.4存儲單元圖32(A)示出了存儲塊所包括的存儲單元(SRAM)的構(gòu)成例。該存儲單元包括傳送晶體管TRA1、TRA2、負(fù)載晶體管TRA3、TRA4、以及驅(qū)動(dòng)晶體管TRA5、TRA6。如果字線WL成為激活狀態(tài)，傳送晶體管TRA1、TRA2被導(dǎo)通，可以進(jìn)行向節(jié)點(diǎn)NA1、NA2的圖像數(shù)據(jù)的寫入、或從節(jié)點(diǎn)NA1、NA2的圖像數(shù)據(jù)的讀出。此外，被寫入的圖像數(shù)據(jù)通過由晶體管TRA3～TRA6構(gòu)成的觸發(fā)器電路被保持在節(jié)點(diǎn)NA1、NA2中。并且，本實(shí)施形式的存儲單元并不限于圖32(A)的構(gòu)成，例如可以進(jìn)行作為負(fù)載晶體管TRA3、TRA4使用電阻元件、或追加其他晶體管等的變形實(shí)施。
圖32(B)(C)示出了存儲單元的布局例。圖32(B)是橫式單元的布局例，圖32(C)是縱式單元的布局例。在此，橫式單元如圖32(B)所示，是在各個(gè)存儲單元內(nèi)字線WL比位線BL、XBL長的單元。另一方面，縱式單元如圖32(C)所示，是在各個(gè)存儲單元內(nèi)位線BL、XBL比字線WL長的單元。并且，圖32(C)的WL是與形成在多晶硅層上的傳送晶體管TRA1、TRA2連接的局部字線，但也可以再設(shè)置用于WL的信號延遲防止、電位穩(wěn)定化的金屬層的字線。
圖33示出了作為存儲單元使用圖32(B)所示的橫式單元時(shí)的存儲塊、驅(qū)動(dòng)單元的配置例。并且，圖33詳細(xì)地示出了驅(qū)動(dòng)單元、存儲塊中的對應(yīng)于1像素的部分。
如圖33所示，接受相當(dāng)于1像素的圖像數(shù)據(jù)的驅(qū)動(dòng)單元DRC，包括R用、G用、B用數(shù)據(jù)鎖存電路DLATR、DLATG、DLATB。如果鎖存信號LAT(LATa、LATb)成為激活狀態(tài)，各個(gè)數(shù)據(jù)鎖存電路DLATR、DLATG、DLATB就鎖存圖像數(shù)據(jù)。此外，驅(qū)動(dòng)單元DRC包括在圖10(A)中說明的R用、G用、B用DACR、DACG、DACB。此外，包括在圖10(B)(C)中說明的輸出部SQ。
讀出放大器SAB中的對應(yīng)于1像素的部分，包括R用讀出放大器SAR0～SAR5、G用讀出放大器SAG0～SAG5、以及B用讀出放大器SAB0～SAB5。并且，在讀出放大器SAR0的D1方向側(cè)沿著D1方向排列的存儲單元MC的位線BL、XBL連接在SAR0上。此外，在讀出放大器SAR1的D1方向側(cè)沿著D1方向排列的存儲單元MC的位線BL、XBL連接在SAR1上。對于其他的讀出放大器和存儲單元的關(guān)系也同樣。
如果字線WL1a被選擇，從存儲單元MC向位線BL、XBL讀出圖像數(shù)據(jù)，在該存儲單元MC的WL1a上連接傳送晶體管的柵極，讀出放大器SAR0～SAR5、SAG0～SAG5、SAB0～SAB5進(jìn)行信號的放大動(dòng)作。并且，DLATR鎖存來自SAR0～SAR5的6位R用圖像數(shù)據(jù)D0R～D5R，DACR進(jìn)行被鎖存的圖像數(shù)據(jù)的D/A轉(zhuǎn)換，輸出部SQ輸出數(shù)據(jù)信號DATAR。此外，DLATG鎖存來自SAG0～SAG5的6位G用圖像數(shù)據(jù)D0G～D5G，DACG進(jìn)行被鎖存的圖像數(shù)據(jù)的D/A轉(zhuǎn)換，輸出部SQ輸出數(shù)據(jù)信號DATAG。此外，DLATB鎖存來自SAB0～SAB5的6位B用圖像數(shù)據(jù)D0B～D5B，DACB進(jìn)行被鎖存的圖像數(shù)據(jù)的D/A轉(zhuǎn)換，輸出部SQ輸出數(shù)據(jù)信號DATAB。
并且，在圖33的構(gòu)成的情況下，圖30所示的一個(gè)水平掃描期間的圖像數(shù)據(jù)的多次讀出，可以如下所述地實(shí)現(xiàn)。即，在第一水平掃描期間(第一掃描線的選擇期間)，首先選擇字線WL1a而進(jìn)行圖像數(shù)據(jù)的第一次讀出，如圖30的A5所示，輸出第一次的數(shù)據(jù)信號DATAa。然后，在相同的第一水平掃描期間，選擇字線WL1b而進(jìn)行圖像數(shù)據(jù)的第二次讀出，如圖30的A6所示，輸出第二次的數(shù)據(jù)信號DATAb。此外，在之后的第二水平掃描期間(第二掃描線的選擇期間)，首先選擇字線WL2a而進(jìn)行圖像數(shù)據(jù)的第一次讀出，輸出第一次的數(shù)據(jù)信號DATAa。然后，在相同的第二水平掃描期間，選擇字線WL2b而進(jìn)行圖像數(shù)據(jù)的第二次讀出，輸出第二次的數(shù)據(jù)信號DATAb。這樣，在使用橫式單元的情況下，通過在存儲塊內(nèi)在一個(gè)水平掃描期間選擇不同的多條字線(WL1a、WL2a)，可以實(shí)現(xiàn)一個(gè)水平掃描期間的多次讀出。
圖34示出了作為存儲單元使用圖32(C)所示的縱式單元時(shí)的存儲塊、驅(qū)動(dòng)單元的配置例。在縱式單元中，可以使D2方向上的寬度比橫式單元短。因此，可以使D2方向上的存儲單元的個(gè)數(shù)成為橫式單元的2倍。并且，在縱式單元中，使用列選擇信號COLa、COLb，對連接在各個(gè)讀出放大器上的存儲單元的列進(jìn)行切換。
例如，在圖34中，如果列選擇信號COLa成為激活狀態(tài)，那么，在讀出放大器SAR0～SAR5的D1方向側(cè)的存儲單元MC中，列Ca側(cè)的存儲單元MC被選擇，連接在讀出放大器SAR0～SAR5上。并且，儲存在這些被選擇的存儲單元MC中的圖像數(shù)據(jù)的信號被放大，作為D0R～D5R被輸出。另一方面，如果列選擇信號COLb成為激活狀態(tài)，那么，在讀出放大器SAR0～SAR5的D1方向側(cè)的存儲單元MC中，列Cb側(cè)的存儲單元MC被選擇，連接在讀出放大器SAR0～SAR5上。并且，儲存在這些被選擇的存儲單元MC中的圖像數(shù)據(jù)的信號被放大，作為D0R～D5R被輸出。連接在其他讀出放大器上的存儲單元的圖像數(shù)據(jù)的讀出也相同。
并且，在圖34的構(gòu)成的情況下，圖30所示的一個(gè)水平掃描期間的圖像數(shù)據(jù)的多次讀出，可以如下所述地實(shí)現(xiàn)。即，在第一水平掃描期間，首先選擇字線WL1，使列選擇信號COLa成為激活狀態(tài)，進(jìn)行圖像數(shù)據(jù)的第一次讀出，如圖30的A5所示，輸出第一次的數(shù)據(jù)信號DATAa。然后，在相同的第一水平掃描期間，選擇相同的字線WL1而進(jìn)行圖像數(shù)據(jù)的第二次讀出，使列選擇信號COLb成為激活狀態(tài)，進(jìn)行圖像數(shù)據(jù)的第二次讀出，如圖30的A6所示，輸出第二次的數(shù)據(jù)信號DATAb。此外，在之后的第二水平掃描期間，選擇字線WL2，使列選擇信號COLa成為激活狀態(tài)，進(jìn)行圖像數(shù)據(jù)的第一次讀出，輸出第一次的數(shù)據(jù)信號DATAa。然后，在相同的第二水平掃描期間，選擇相同的字線WL2，使列選擇信號COLb為激活，而進(jìn)行圖像數(shù)據(jù)的第二次讀出，輸出第二次的數(shù)據(jù)信號DATAb。這樣，在使用縱式單元的情況下，通過在存儲塊內(nèi)在一個(gè)水平掃描期間選擇相同的多條字線，可以實(shí)現(xiàn)一個(gè)水平掃描期間的多次讀出。
6.電子設(shè)備圖35(A)、(B)示出了包括本實(shí)施形式的集成電路裝置10的電子設(shè)備(電光學(xué)裝置)的例子。并且，電子設(shè)備也可以包括除了在圖35(A)、(B)中示出的部件之外的構(gòu)成要素(例如照相機(jī)、操作部、或電源等)。此外，本實(shí)施方式的電子設(shè)備并不限定于手機(jī)，也可以是數(shù)碼相機(jī)、PDA、電子筆記本、電子詞典、放映機(jī)、背投電視、或攜帶型信息終端等。
在35(A)、(B)中，主機(jī)裝置410例如是MPU(Micro ProcessorUnit)、基帶引擎(基帶處理器)等。該主機(jī)裝置410進(jìn)行作為顯示驅(qū)動(dòng)器的集成電路裝置10的控制?；蛞部梢赃M(jìn)行作為應(yīng)用引擎或基帶引擎的處理、或壓縮、擴(kuò)展、校準(zhǔn)等作為圖形機(jī)的處理。此外，圖35(B)的圖像處理控制器(顯示控制器)420代替主機(jī)裝置410進(jìn)行壓縮、擴(kuò)展、校準(zhǔn)等作為圖形機(jī)的處理。
顯示面板400具有多條數(shù)據(jù)線(源極線)、多條掃描線(柵極線)、以及由數(shù)據(jù)線和掃描線特定的多個(gè)像素。并且，通過改變各個(gè)像素區(qū)域中的電光學(xué)元件(狹義上為液晶元件)的光學(xué)特性，實(shí)現(xiàn)顯示動(dòng)作。該顯示面板400可以由使用TFT、TFD等開關(guān)元件的有源矩陣方式的面板構(gòu)成。并且，顯示面板400也可以是除了有源矩陣方式之外的面板，也可以是除了液晶面板之外的面板。
在圖35(A)的情況下，作為集成電路裝置10可以使用內(nèi)置存儲器的裝置。即，此時(shí)集成電路裝置10將來自主機(jī)裝置410的圖像數(shù)據(jù)先寫入在內(nèi)置存儲器中，并從內(nèi)置存儲器讀出寫入的圖像數(shù)據(jù)，驅(qū)動(dòng)顯示面板。在圖35(B)的情況下，作為集成電路裝置10可以使用未內(nèi)置存儲器的裝置。即，此時(shí)來自主機(jī)裝置410的圖像數(shù)據(jù)，被寫入在圖像處理控制器420的內(nèi)置存儲器中。并且，集成電路裝置10在圖像處理控制器420的控制下，驅(qū)動(dòng)顯示面板400。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。例如，在說明書或附圖中，至少一次用更廣義或同義的不同的用語(第一接口區(qū)域、第二接口區(qū)域等)同時(shí)記載的用語(輸出側(cè)I/F區(qū)域、輸入側(cè)I/F區(qū)域等)，在說明書或附圖的任何地方也可以置換為該不同的用語。此外，集成電路裝置或電子設(shè)備的構(gòu)成、配置、動(dòng)作也并不限定于在本實(shí)施形式中說明的內(nèi)容，可以進(jìn)行多種變形實(shí)施。
符號說明CB1～CBN 第一～第N電路塊 ESD1 靜電保護(hù)元件GCDTr、PTr1、NTr1 晶體管 ND 連接節(jié)點(diǎn)PD 焊盤 PH1、PH2 升壓時(shí)鐘10 集成電路裝置 12 輸出側(cè)I/F區(qū)域14 輸人側(cè)I/F區(qū)域 20 存儲器22 存儲單元陣列 24 行地址譯碼器26 列地址譯碼器 28 寫/讀電路40 邏輯電路 42 控制電路44 顯示時(shí)刻控制電路 46 主機(jī)接口電路48 RGB接口電路50 數(shù)據(jù)驅(qū)動(dòng)器52 數(shù)據(jù)鎖存電路 54 D/A轉(zhuǎn)換電路56 輸出電路 70 掃描驅(qū)動(dòng)器72 移位寄存器 73 掃描地址生成電路74 地址譯碼器 76 電平移位器78 輸出電路 90 電源電路92 升壓電路 94 調(diào)整電路96 VCOM生成電路 98 控制電路110 灰階電壓生成電路 112 選擇用電壓生成電路114 灰階電壓選擇電路 116 調(diào)整寄存器
權(quán)利要求
1.一種集成電路裝置，其特征在于，包括第一晶體管和第二晶體管，它們推挽連接在第一電源線和第二電源線之間，用于通過電荷泵動(dòng)作向其連接節(jié)點(diǎn)輸出所述第一電源線和第二電源線中任一條的電壓；靜電保護(hù)元件，其連接在所述第一電源線和所述連接節(jié)點(diǎn)之間；以及焊盤，其與所述連接節(jié)點(diǎn)電連接的同時(shí)，與一端被施加給定的電壓的加速電容器的另一端電連接；以與所述靜電保護(hù)元件、第一晶體管和第二護(hù)元件、第晶體管中至少一個(gè)的一部分或全部重疊的方式，在所述靜電保一晶體管和第二晶體管中的至少一個(gè)的上層配置所述焊盤。
2.一種集成電路裝置，其特征在于，包括第一晶體管和第二晶體管，它們推挽連接在第一電源線和第二電源線之間，通過電荷泵動(dòng)作向其連接節(jié)點(diǎn)輸出所述第一電源線和第二電源線中任一條的電壓；以及焊盤，其與所述連接節(jié)點(diǎn)電連接的同時(shí)，與一端被施加給定的電壓的加速電容器的另一端電連接；以與所述第一晶體管和第二晶體管中至少一個(gè)的一部分或全部重疊的方式，在所述第一晶體管和第二晶體管中的至少一個(gè)的上層配置所述焊盤。
3.根據(jù)權(quán)利要求2所述的集成電路裝置，其特征在于，所述第一晶體管兼作靜電保護(hù)元件。
4.根據(jù)權(quán)利要求1至3中任一項(xiàng)所述的集成電路裝置，其特征在于，在將從作為所述集成電路裝置的短邊的第一邊朝向?qū)χ玫牡谌叺姆较蜃鳛榈谝环较?、并將從作為所述集成電路裝置的長邊的第二邊朝向?qū)χ玫牡谒倪叺姆较蜃鳛榈诙较虻那闆r下，所述集成電路裝置包括第一～第N電路塊，它們沿著所述第一方向配置，其中，N為大于等于2的整數(shù)；第一接口區(qū)域，其在所述第一～第N電路塊的所述第二方向側(cè)沿著所述第四邊設(shè)置；以及第二接口區(qū)域，其在所述第一～第N電路塊的與所述第二方向相反的第四方向側(cè)沿著所述第二邊設(shè)置；作為所述第一～第N電路塊的至少一個(gè)電源電壓，供給所述第二電源線的電壓或根據(jù)該電壓生成的電壓。
5.根據(jù)權(quán)利要求4所述的集成電路裝置，其特征在于，在所述第二接口區(qū)域，配置所述焊盤、所述第一晶體管和所述第二晶體管。
6.根據(jù)權(quán)利要求5所述的集成電路裝置，其特征在于，所述第一～第N電路塊的一個(gè)電路塊為用于進(jìn)行所述第一晶體管和所述第二晶體管的柵控的電源電路塊，在所述電源電路塊的所述第四方向側(cè)，配置所述焊盤、所述第一晶體管和所述第二晶體管。
7.根據(jù)權(quán)利要求4至6中任一項(xiàng)所述的集成電路裝置，其特征在于，所述第一～第N電路塊，包括用于驅(qū)動(dòng)數(shù)據(jù)線的至少一個(gè)數(shù)據(jù)驅(qū)動(dòng)塊、以及除了所述數(shù)據(jù)驅(qū)動(dòng)塊之外的電路塊，在將所述第一接口區(qū)域、所述第一～第N電路塊、所述第二接口區(qū)域的所述第二方向上的寬度分別作為W1、WB、W2的情況下，集成電路裝置的所述第二方向上的寬度W為，W1+WB+W2≤W＜W1+2×WB+W2。
8.根據(jù)權(quán)利要求7所述的集成電路裝置，其特征在于，集成電路裝置的所述第二方向上的寬度W為，W＜2×WB。
9.根據(jù)權(quán)利要求7或8所述的集成電路裝置，其特征在于，所述第一接口區(qū)域在所述數(shù)據(jù)驅(qū)動(dòng)塊的所述第二方向側(cè)，以不通過其他電路塊的方式配置，所述第二接口區(qū)域在所述數(shù)據(jù)驅(qū)動(dòng)塊的所述第四方向側(cè)，以不通過其他電路塊的方式配置。
10.根據(jù)權(quán)利要求7至9中任一項(xiàng)所述的集成電路裝置，其特征在于，所述數(shù)據(jù)驅(qū)動(dòng)塊所包括的數(shù)據(jù)驅(qū)動(dòng)器，包括沿著所述第二方向排列的Q個(gè)驅(qū)動(dòng)單元，它們分別輸出與1像素的圖像數(shù)據(jù)相對應(yīng)的數(shù)據(jù)信號，在將所述驅(qū)動(dòng)單元的所述第二方向上的寬度作為WD的情況下，所述第一～第N電路塊的所述第二方向上的寬度WB為，Q×WD≤WB＜(Q+1)×WD。
11.根據(jù)權(quán)利要求10所述的集成電路裝置，其特征在于，在將顯示面板的水平掃描方向的像素?cái)?shù)作為HPN、將數(shù)據(jù)驅(qū)動(dòng)塊的塊數(shù)作為DBN、并將在一個(gè)水平掃描期間內(nèi)向所述驅(qū)動(dòng)單元輸入的圖像數(shù)據(jù)的輸入次數(shù)作為IN的情況下，沿著所述第二方向排列的所述驅(qū)動(dòng)單元的個(gè)數(shù)Q為，Q＝HPN/(DBN×IN)。
12.根據(jù)權(quán)利要求7至11中任一項(xiàng)所述的集成電路裝置，其特征在于，所述第一～第N電路塊包括儲存圖像數(shù)據(jù)的至少一個(gè)存儲塊。
13.根據(jù)權(quán)利要求12所述的集成電路裝置，其特征在于，所述數(shù)據(jù)驅(qū)動(dòng)塊所包括的數(shù)據(jù)驅(qū)動(dòng)器，包括沿著所述第二方向排列的Q個(gè)驅(qū)動(dòng)單元，它們分別輸出與1像素的圖像數(shù)據(jù)相對應(yīng)的數(shù)據(jù)信號，在將所述驅(qū)動(dòng)單元的所述第二方向上的寬度作為WD、并將所述存儲塊所包括的外圍電路部分的所述第二方向上的寬度作為WPC的情況下，Q×WD≤WB＜(Q+1)×WD+WPC。
14.根據(jù)權(quán)利要求13所述的集成電路裝置，其特征在于，在將顯示面板的水平掃描方向的像素?cái)?shù)作為HPN、將數(shù)據(jù)驅(qū)動(dòng)塊的塊數(shù)作為DBN、并將在一個(gè)水平掃描期間內(nèi)向所述驅(qū)動(dòng)單元輸入的圖像數(shù)據(jù)的輸入次數(shù)作為IN的情況下，沿著所述第二方向排列的所述驅(qū)動(dòng)單元的個(gè)數(shù)Q為，Q＝HPN/(DBN×IN)。
15.根據(jù)權(quán)利要求11至14中任一項(xiàng)所述的集成電路裝置，其特征在于，所述存儲塊和所述數(shù)據(jù)驅(qū)動(dòng)塊沿著所述第一方向鄰接配置。
16.根據(jù)權(quán)利要求11至15中任一項(xiàng)所述的集成電路裝置，其特征在于，在一個(gè)水平掃描期間內(nèi)，從所述存儲塊向鄰接的數(shù)據(jù)驅(qū)動(dòng)塊多次讀出被儲存在所述存儲塊中的圖像數(shù)據(jù)。
17.一種電子設(shè)備，其特征在于，包括根據(jù)權(quán)利要求1至16中任一項(xiàng)所述的集成電路裝置；以及顯示面板，其由所述集成電路裝置驅(qū)動(dòng)。
全文摘要
本發(fā)明的目的在于，提供一種纖細(xì)的細(xì)長集成電路裝置以及包括其的電子設(shè)備。集成電路裝置(10)包括第一晶體管NTr1和第二晶體管PTr1，它們推挽連接在第一電源線和第二電源線之間，用于根據(jù)電荷泵動(dòng)作向其連接節(jié)點(diǎn)ND輸出第一電源線和第二電源線中任一條的電壓；以及焊盤PD，其與連接節(jié)點(diǎn)ND電連接的同時(shí)，與一端被施加給定的電壓的加速電容器的另一端電連接。以與第一晶體管NTr1和第二晶體管PTr1中至少一個(gè)的一部分或全部重疊的方式，在該第一晶體管NTr1和第二晶體管PTr1中的至少一個(gè)的上層配置焊盤PD。
文檔編號G09G3/36GK1893065SQ20061009111
公開日2007年1月10日 申請日期2006年6月30日 優(yōu)先權(quán)日2005年6月30日
發(fā)明者熊谷敬, 石山久展, 前川和廣, 伊藤悟, 藤瀨隆史, 唐澤純一, 小平覺, 齊木隆行, 高宮浩之 申請人:精工愛普生株式會社