專利名稱：數(shù)字-模擬轉(zhuǎn)換器系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)字-模擬轉(zhuǎn)換器系統(tǒng)、將數(shù)字輸入信號(IS)轉(zhuǎn)化為
模擬輸出信號的方法、用于向矩陣顯示器的數(shù)據(jù)電極提供模擬數(shù)據(jù)信 號的數(shù)據(jù)驅(qū)動器、顯示裝置以及包括所述顯示裝置的顯示設(shè)備。
背景技術(shù)：
US2004/0032637公開了一種驅(qū)動電光顯示器的電光元件的電路。 像素驅(qū)動芯片包括多個像素電路；每一個像素電路驅(qū)動相應(yīng)的有機(jī) EL元件。數(shù)字-模擬轉(zhuǎn)換電路又稱為D/A轉(zhuǎn)換電路，其具有對應(yīng)于沿 列方向延伸的數(shù)據(jù)線的數(shù)量的D/A轉(zhuǎn)換器。將參考該現(xiàn)有技術(shù)的圖 13說明這些D/A轉(zhuǎn)換器?？梢詮脑摤F(xiàn)有技術(shù)的圖13中找到以下參考 標(biāo)記。D/A轉(zhuǎn)換器包括產(chǎn)生電流Ia到If的電流鏡Trcl到Trc6，所述 電流的比率為1:2:4:8:16:32。這些電流的絕對值取決于參考電流Ir。 向開關(guān)Tsl到Ts6提供數(shù)字輸入數(shù)據(jù)Xd。根據(jù)數(shù)字輸入數(shù)據(jù)Xd的字 的位值使開關(guān)Tsl到Ts6打開或閉合。將所述字的最低位提供給與最 小電流Ia相關(guān)的開關(guān)，將所述字的最高位提供給與最大電流If相關(guān) 的開關(guān)。在開關(guān)Tsl到Ts6閉合的情況下，電流Ia到If被提供給數(shù) 據(jù)線DL。因此，提供給數(shù)據(jù)線的總電流取決于所述字的位值。這種 D/A轉(zhuǎn)換器又稱為DAC，其將n位字轉(zhuǎn)化為2n個模擬電平。
發(fā)明內(nèi)容
本發(fā)明的目的是提供一種D/A轉(zhuǎn)換器系統(tǒng)，其能夠?qū)位數(shù)字字 轉(zhuǎn)化為具有相應(yīng)的所需數(shù)量的模擬電平的模擬輸出信號，盡管DAC 是用于將位數(shù)小于p位的字轉(zhuǎn)化為相應(yīng)數(shù)量的模擬電平，該數(shù)量小于 DAC系統(tǒng)的模擬輸出信號的模擬電平的數(shù)量。
本發(fā)明的第一方案提供根據(jù)權(quán)利要求1所述的數(shù)字-模擬轉(zhuǎn)換器
系統(tǒng)。本發(fā)明的第二方案提供根據(jù)權(quán)利要求13所述的將數(shù)字輸入信 號(IS)轉(zhuǎn)化為模擬輸出信號的方法。本發(fā)明的第三方案提供根據(jù)權(quán) 利要求14所述的用于向矩陣顯示器的數(shù)據(jù)電極提供模擬數(shù)據(jù)信號的 數(shù)據(jù)驅(qū)動器。本發(fā)明的第四方案提供根據(jù)權(quán)利要求15所述的顯示裝 置。本發(fā)明的第五方案提供根據(jù)權(quán)利要求16所述的包括顯示裝置的 顯示設(shè)備。在從屬權(quán)利要求中定義了有利實(shí)施例。
數(shù)字-模擬轉(zhuǎn)換器系統(tǒng)將包括p位字的輸入數(shù)字信號轉(zhuǎn)化為模擬 輸出信號。DAC系統(tǒng)包括DAC，其將具有位數(shù)小于p位的字的數(shù)字 輸入子信號轉(zhuǎn)化為模擬輸出子信號。如果DAC能夠轉(zhuǎn)化n位字，其 中n小于p，則模擬輸出子信號具有2"個模擬電平?？刂破骺刂戚斎?電路，從而將p位數(shù)字輸入信號轉(zhuǎn)化為n位數(shù)字輸入子信號序列，將 所述n位數(shù)字輸入子信號依次提供給DAC，以在相應(yīng)時間段序列內(nèi) 獲得模擬輸出子信號序列。信號存儲電路存儲模擬輸出子信號，直到 最后一個時間段為止，以獲得作為模擬輸出子信號的組合的模擬輸出 電壓。
因此，現(xiàn)在是將輸入信號轉(zhuǎn)換成代表數(shù)字輸入子信號的n位字序 列，而不是將單個p位字提供給模擬轉(zhuǎn)換器。存儲所得到的模擬輸出 子電壓序列，直至最后一個時間段為止，從而使所述序列的所有模擬 輸出子電壓都可用來確定系統(tǒng)的輸出電壓。
在根據(jù)權(quán)利要求2所述的本發(fā)明的實(shí)施例中，DAC在每一時間 段內(nèi)具有相同的輸出信號范圍。DAC的輸出信號范圍是具有最小值 的數(shù)字輸入信號(數(shù)字字的所有位均為零)和具有最大值的數(shù)字輸入 信號(數(shù)字字的所有位均為l)的模擬輸出電壓之間的差值。因此， 僅出于舉例的目的，如果將p位數(shù)字輸入信號分為兩個各自為n位的 數(shù)字輸入子信號，則在施加相同數(shù)字子信號的情況下將獲得兩個各自 具有相同模擬電平的模擬輸出子信號。存儲在第一時間段內(nèi)產(chǎn)生的第 一模擬輸出子信號，直到產(chǎn)生第二模擬輸出子信號的第二時間段為 止?？梢酝ㄟ^將第一和第二模擬輸出子信號相加而獲得模擬輸出信 號?，F(xiàn)在，通過采用相同的單個p位DAC產(chǎn)成具有2P+'個電平的模 擬輸出信號。因此不需要DAC系統(tǒng)提供2n個電平。或者，在將數(shù)字
輸入信號分為兩個以上的數(shù)字輸入子信號的情況下，有可能使兩個以 上的模擬輸出子信號相加?；蛘?，可以在對模擬信號執(zhí)行加法或減法 操作之前，將所述模擬信號乘以一個因子。
在如權(quán)利要求3所述的本發(fā)明的實(shí)施例中，數(shù)字-模擬轉(zhuǎn)換器系 統(tǒng)還包括向DAC的范圍輸入提供范圍信號的范圍電路。范圍信號決 定模擬輸出子信號的信號范圍?？刂破骺刂品秶娐?，以向DAC提 供范圍信號序列，其中在每一個時間段內(nèi)提供一個范圍信號?，F(xiàn)在， 范圍信號在不同的時間段內(nèi)可以是不同的。這為達(dá)到所要求的模擬子 電平間隔提供了更大的靈活性。
在如權(quán)利要求4所述的本發(fā)明的實(shí)施例中，所述序列的信號范圍 確定信號中的至少一個與另一個不同，以獲得至少兩個不同的不同時 間段內(nèi)的模擬輸出子信號的信號范圍。例如，如果只存在兩個時間段， 則可以將一個時間段內(nèi)的范圍選擇為小于另一個時間段內(nèi)的范圍?，F(xiàn) 在，在第一時間段內(nèi)，可以利用具有p位字的最低有效位，而在第二 時間段內(nèi)可以利用最高有效位。當(dāng)兩個范圍的比率為211，并且p等于 2n時，將在第一和第二時間段內(nèi)生成的兩個模擬輸出子信號相加提 供了具有22"個電平的模擬輸出信號。
在如權(quán)利要求5所述的本發(fā)明的實(shí)施例中，DAC為乘法DAC， 所述乘法DAC是眾所周知的，其具有乘法器輸入，所述乘法器輸入 為范圍確定輸入。
在如權(quán)利要求6所述的本發(fā)明的實(shí)施例中，信號存儲電路包括至
少一個用于存儲模擬輸出子信號的電容器。
在如權(quán)利要求7所述的本發(fā)明的實(shí)施例中，模擬輸出子信號是在 所述時間段內(nèi)依次產(chǎn)生的電流?？梢詫㈦娏髦械拿恳粋€提供給相同的 電容器，優(yōu)選在其相應(yīng)時間段內(nèi)的相同的預(yù)定時間段內(nèi)提供每一電 流。最后一個時間段之后的電容器兩端的電壓為系統(tǒng)的輸出信號?；?者，可以為不同段內(nèi)產(chǎn)生的電流選擇不同的積分時間，以引入不同的 加權(quán)因子。
在如權(quán)利要求8所述的本發(fā)明的實(shí)施例中，模擬輸出子信號為電 壓，可以將每一電壓存儲在單獨(dú)的電容器上。通過電路將電容器上的
電壓結(jié)合起來，例如，所述電路可以包括運(yùn)算放大器，或者可以包括 使電容器串聯(lián)設(shè)置的開關(guān)?；蛘?，可以將相同電容器兩端的輸出子電 壓相加。
在如權(quán)利要求9所述的本發(fā)明的實(shí)施例中，數(shù)字-模擬轉(zhuǎn)換器系 統(tǒng)分兩個步驟將數(shù)字輸入信號轉(zhuǎn)化為模擬輸出信號。因此，時間段序 列包括第一和第二時間段。信號存儲電路包括開關(guān)和電容器。設(shè)置開 關(guān)和電容器使得在第一時間段內(nèi)產(chǎn)生的第一模擬輸出子信號存儲在 電容器中?，F(xiàn)在，在第二時間段內(nèi)，第一模擬輸出子信號和第二模擬 輸出子信號均可用來產(chǎn)生模擬輸出信號。
這種兩步法是相對有效的，因?yàn)橹恍璐鎯蝹€信號，并且只是最 低限度地增加了將數(shù)字輸入信號轉(zhuǎn)化為模擬輸出信號所需的時間。
在如權(quán)利要求12所述的本發(fā)明的實(shí)施例中，第一輸出信號范圍 和第二輸出信號范圍之間的比率位2n。這一選擇允許采用n位DAC 將2n位數(shù)字輸入字轉(zhuǎn)化為22n個模擬電平。
根據(jù)下述實(shí)施例本發(fā)明的這些和其它方案是顯而易見的，將參考 下述實(shí)施例對其進(jìn)行說明。
在附圖中
圖1示出根據(jù)本發(fā)明的數(shù)字-模擬轉(zhuǎn)換器系統(tǒng)的方框圖， 圖2A、 2B和2C示出用于說明圖1中的數(shù)字-模擬轉(zhuǎn)換器系統(tǒng)的 操作的信號，
圖3示出數(shù)字-模擬轉(zhuǎn)換器系統(tǒng)的實(shí)施例的電路圖， 圖4示出數(shù)字-模擬轉(zhuǎn)換器系統(tǒng)的實(shí)施例的電路圖， 圖5示出數(shù)字-模擬轉(zhuǎn)換器系統(tǒng)的實(shí)施例的電路圖， 圖6示出(聚合物)OLED顯示器的一部分，以及 圖7A到7D示出用于說明圖6所示的(聚合物)OLED顯示器 的操作的波形。
具體實(shí)施例方式
圖1示出根據(jù)本發(fā)明的數(shù)字-模擬轉(zhuǎn)換器系統(tǒng)的方框圖。數(shù)字-模
擬轉(zhuǎn)換器系統(tǒng)包括輸入電路3、 n位DAC、信號存儲電路2和控制器
輸入電路3接收數(shù)字輸入信號IS，所述數(shù)字輸入信號IS的字的 位數(shù)超過n位。DAC 1無法將數(shù)字輸入信號IS轉(zhuǎn)化為具有由數(shù)字輸 入信號IS表示的所有可能的模擬信號電平的模擬信號。例如，圖1 示出具有(n+i)位字的數(shù)字輸入信號IS。由dil到din+i表示(n+i) 位字的位。輸入電路3將數(shù)字輸入信號IS轉(zhuǎn)化為n位字序列，在時 間段Ti序列(參考圖2A到圖2C)內(nèi)將所述n位字提供給DAC 1 。 將這些n位字稱為數(shù)字輸入子信號DS。由dl到dn表示數(shù)字輸入子 信號DS的位。序列中的數(shù)字輸入子信號DS的數(shù)量取決于數(shù)字輸入 信號IS和數(shù)字輸入子信號DS的字的位數(shù)差，以及在序列的不同時 間段Ti內(nèi)提供給DAC 1的信號VR的選擇。例如，如果在不同時間 段中的每一個時間段內(nèi)VR是相同的，則模擬輸出電平的數(shù)量將變成 時間段數(shù)乘以211。
通過具有全分辨率的DAC 1將每一n位字轉(zhuǎn)化為模擬信號序列， 所述模擬信號被稱為模擬輸出字信號VD。由信號VR確定DAC 1的 輸出電壓范圍，所述信號VR又被稱為范圍信號VR。 DAC1的輸出 電壓范圍是模擬輸出子信號VD的電平的范圍。通過選擇數(shù)字輸入子 信號DS的最小和最大值確定該范圍的這些極值。例如，如果使用8 位DAC，則數(shù)字輸入子信號DS的最小值為0，最大值為255。范圍 信號VR決定模擬輸出子信號VD的下限和上限。范圍信號VR可以 是控制模擬輸出子信號VD的幅度的單個基準(zhǔn)信號，或者可以包括分 別表示低電平和高電平的兩個電平。如果D/A轉(zhuǎn)換器包括梯形電阻 器網(wǎng)絡(luò)(resistor ladder),這兩個電平可以是提供給梯形電阻器網(wǎng)絡(luò) 的輸入端的電壓電平。在序列中的不同時間段內(nèi)，范圍信號VR可以 是不同的。例如，在序列包括兩個時間段的情況下，如果將DAC 1 的輸出電壓范圍的比率選擇為2"，則可以利用n位DAC l轉(zhuǎn)化具有 2n位字的數(shù)字輸入信號IS。實(shí)際上，現(xiàn)在選擇最小的范圍，從而將 具有較大范圍的單個位電平細(xì)分為2"個電平。
信號存儲電路2接收模擬輸出子信號VD序列，并且存儲在序列 的時間段內(nèi)產(chǎn)生的值至少到序列的最后一個時間段為止?，F(xiàn)在，所有 的模擬輸出子信號VD都是可用的，并且可以將其結(jié)合起來以獲得模 擬輸出信號VO。例如，可以直接或利用加權(quán)因子加上或減去模擬輸 出子信號VD。優(yōu)選使用至少一個電容存儲模擬輸出子信號。
控制器4向輸入電路3提供控制信號CS1，向DAC 1提供范圍 信號VR，并且任選地向信號存儲電路2提供控制信號CS2。當(dāng)用于 轉(zhuǎn)換下一數(shù)字輸入信號IS的序列開始時，以及當(dāng)其間必須向DAC 1 提供數(shù)字輸入子信號DS的時間段開始時，控制信號CS1對輸入3發(fā) 出指示。控制范圍信號VR使其在每一時間段內(nèi)具有期望值，以在每 一時間段內(nèi)獲得所期望的DAC l的輸出范圍。當(dāng)可獲得模擬輸出子 信號VD并應(yīng)當(dāng)存儲該信號時，以及當(dāng)所有值可用而被結(jié)合起來時， 控制信號CS2對信號存儲電路發(fā)出指示。
圖2A、 2B和2C示出用于針對兩步序列說明圖1中的數(shù)字-模擬 轉(zhuǎn)換器系統(tǒng)的操作的信號。
圖2A示出數(shù)字輸入子信號DS。在時刻t0，可以得到數(shù)字輸入 信號IS。在從t0持續(xù)到tl的時間段Tl內(nèi)，輸入電路3將ii位第一 數(shù)字輸入子信號DS1提供給n位DAC 1 。在從tl持續(xù)到t2的時間段 T2內(nèi)，輸入電路3將n位第二輸入子信號DS2提供給DACl。也可 以將時間段T1和T2稱為Ti。在該例中，假設(shè)在所有的時間段Ti內(nèi) 范圍信號VR是相同的，并且使用8位DAC1。在這種系統(tǒng)中，所產(chǎn) 生的電平數(shù)量可以是常規(guī)8位DAC所產(chǎn)生的電平數(shù)量的兩倍。在該 例中，通過首先在第一時間段T1內(nèi)轉(zhuǎn)換值255，隨后在第二時間段 T2內(nèi)轉(zhuǎn)換值50，而由8位DAC 1將數(shù)字值305準(zhǔn)確地轉(zhuǎn)化為模擬電 平。
圖2B示出模擬輸出子信號VD，其在第一時間段T1內(nèi)具有對應(yīng) 于數(shù)字值255的電平VD1，并且在第二時間段T2內(nèi)具有對應(yīng)于數(shù)字 值50的電平VD2。當(dāng)將數(shù)字值255提供給DAC 1時，模擬輸出子電 壓VD1的電平具有最大電平MAX。如果將數(shù)字值0提供給DAC1， 則模擬輸出子電壓VD1的電平將具有最小值MIN。最小值MIN和最
大值MAX之間的差為DAC1的輸出范圍SR。
圖2C示出模擬輸出電壓VO，在該例中，其為模擬輸出子信號 VD1和VD2的電平之和。
許多可選方案都是可行的。例如，為了提高模擬輸出信號VO的 電平的數(shù)量，在不同的時間段T1和T2內(nèi)，范圍信號VR可以不同。 如果甚至需要更多的模擬電平，則將數(shù)字輸入信號IS轉(zhuǎn)換為模擬輸 出信號VO的序列可以包括兩個以上的時間段Ti。為了在DAC l的 線性度不理想的情況下確保單調(diào)的數(shù)值范圍，即使位發(fā)生了變化，也 優(yōu)選始終遵循相同的策略來確定數(shù)字輸入子信號DS。例如，如果在 兩個時間段T1和T2內(nèi)，范圍信號是相同的，則只要數(shù)字輸入信號 IS的電平不超過255，就在第二時間段T2內(nèi)轉(zhuǎn)化值0。優(yōu)選地，選 擇信號DS，使得僅在兩個時間段中的一個時間段內(nèi)，信號IS中的一 個電平的差異導(dǎo)致DS中的一個電平的差異。
圖3示出數(shù)字-模擬轉(zhuǎn)換器系統(tǒng)的實(shí)施例的電路圖。圖3示出信 號存儲電路2的實(shí)施例。與圖1所示相同的DAC l接收數(shù)字輸入子 信號DS、范圍信號VR，并且提供作為電流的模擬輸出子信號VD。 控制器4通過與圖1所示相同的方式產(chǎn)生控制信號CS1和范圍信號 VR。信號存儲電路2包括電容器C，其設(shè)置在DAC1的輸出和可以 是地的基準(zhǔn)電平之間。輸出電壓VO存在于電容器C的兩端。盡管現(xiàn) 在控制器4未示出控制信號CS2，但實(shí)際上每個時間段都必須將電容 器C兩端的電壓復(fù)位，從而以電容器兩端的適當(dāng)限定的電壓開始充 電。因此，可以將開關(guān)設(shè)置成與電容器C并聯(lián)。
僅出于舉例的目的，在轉(zhuǎn)換序列中只存在兩個時間段Ti的情況 下，對該系統(tǒng)進(jìn)行說明。在第一時間段T1內(nèi)，數(shù)字輸入子信號DS 具有值DS1，范圍信號VR具有值或電平VR1。模擬輸出子信號VD 是在預(yù)定時間段內(nèi)提供給電容器C的電流VD1的量。該預(yù)定時間段 可以是第一時間段Tl或其子時間段。通過電容器C對電流VD1積 分，并引起電容器C兩端的相應(yīng)電壓變化。由值DS1以及范圍信號 VR1確定電流VD1的量。在第二時間段T2內(nèi)，數(shù)字輸入子信號DS 具有值DS2，范圍信號VR具有值或電平VR2。模擬輸出子信號VD
是在預(yù)定時間段內(nèi)提供給電容器C的電流VD2的量。該預(yù)定時間段 可以是第二時間段T2或其子時間段。通過電容器C對電流VD2積 分，并引起電容器C兩端的相應(yīng)電壓變化。通過值DS2以及范圍信 號VR2確定電流VD2的量。在第二時間段T2的結(jié)尾，電容器C兩 端的電壓直接提供輸出電壓VO。
圖4示出數(shù)字-模擬轉(zhuǎn)換器系統(tǒng)的實(shí)施例的電路圖。圖4示出信 號存儲電路2的實(shí)施例。與圖1所示相同的DAC l接收數(shù)字輸入子 信號DS、范圍信號VR，并且提供作為電壓的模擬輸出子信號VD。 控制器4通過與圖1所示相同的方式產(chǎn)生控制信號CS1、 CS2和范圍 信號VR。信號存儲電路2包括電容器C，其設(shè)置在DAC1的輸出和 提供模擬輸出電壓VO的系統(tǒng)輸出之間。將開關(guān)S設(shè)置在系統(tǒng)輸出和 可以是地的基準(zhǔn)電平之間。通過控制信號CS2控制開關(guān)S。輸出電壓 VO存在于開關(guān)S的兩端。
僅出于舉例的目的，在轉(zhuǎn)換序列中只存在兩個時間段Ti的情況 下，對該系統(tǒng)進(jìn)行說明。在第一時間段T1內(nèi)，開關(guān)S閉合，并且數(shù) 字輸入子信號DS具有值DS1，范圍信號VR具有值或電平VR1。模 擬輸出子信號VD為存儲在電容器C上的電壓電平VD1 。由值DS1 以及范圍信號VR1確定電壓VD1的電平。在第二時間段T2內(nèi)，幵 關(guān)S打開，并且數(shù)字輸入子信號DS具有值DS2，范圍信號VR具有 值或電平VR2。模擬輸出子信號VD是提供給電容器C的電壓電平 VD2，所述電容器C設(shè)置在DAC 1的輸出和系統(tǒng)輸出之間。輸出電 壓VO現(xiàn)在是DAC 1的輸出上的電壓電平VD2和存儲在電容器C上 的電壓電平VD1之和。通過值DS2以及范圍信號VR2確定電壓VD2 的電平。
圖5示出數(shù)字-模擬轉(zhuǎn)換器系統(tǒng)的實(shí)施例的電路圖。圖5示出信 號存儲電路2的實(shí)施例。與圖1所示相同的DAC 1接收數(shù)字輸入子 信號DS、范圍信號VR，并且提供作為電壓的模擬輸出子信號VD。 控制器4通過與圖1所示相同的方式產(chǎn)生控制信號CS1 、 CS2和范圍 信號VR。信號存儲電路2包括設(shè)置在DAC 1的輸出和節(jié)點(diǎn)Nl之間 的開關(guān)S。通過控制信號CS2控制開關(guān)S。電容器C設(shè)置在節(jié)點(diǎn)N1
和可以是地的基準(zhǔn)電平之間。將DAC 1的輸出連接到系統(tǒng)的輸出端 之一。輸出電壓VO存在于開關(guān)S的兩端。
僅出于舉例的目的，在轉(zhuǎn)換序列中只存在兩個時間段Ti的情況 下，對該系統(tǒng)進(jìn)行說明。在第一時間段T1內(nèi)，開關(guān)S閉合，并且數(shù) 字輸入子信號DS具有值DS1，范圍信號VR具有值或電平VR1。模 擬輸出子信號VD為存儲在電容器C上的電壓電平VD1。由值DS1 以及范圍信號VR1確定電壓VD1的電平。在第二時間段T2內(nèi)，開 關(guān)S打開，并且數(shù)字輸入子信號DS具有值DS2，范圍信號VR具有 值或電平VR2。模擬輸出子信號VD是提供給系統(tǒng)的輸出端之一的電 壓電平VD2。通過值DS2以及范圍信號VR2確定電壓VD2的電平。 將系統(tǒng)的另一輸出端連接到節(jié)點(diǎn)Nl，電壓電平VD1存在于該節(jié)點(diǎn)上。 輸出電壓VO現(xiàn)在是DAC 1的輸出上的電壓電平VD2與存儲在電容 器C上的電壓電平VD1的差。
圖6示出(聚合物)OLED顯示器的一部分。OLED顯示器MD 包括數(shù)據(jù)驅(qū)動器DD、選擇驅(qū)動器(未示出)、以及多個像素P1，圖 中只示出了一個像素Pl。數(shù)據(jù)驅(qū)動器DD為每一數(shù)字輸入字接收數(shù) 字輸入子信號DS序列。數(shù)據(jù)驅(qū)動器DD包括DAC，其將該序列的數(shù) 字輸入子信號DS轉(zhuǎn)化為相應(yīng)序列的至數(shù)據(jù)線DA的模擬輸出電壓 VD。電源線PO提供電源電壓。選擇或地址線A1、 A2、 A3控制像 素的尋址序列。像素包括陽極連接到節(jié)點(diǎn)N2且陰極連接到地的(聚 合物)OLED Dl。晶體管T4具有設(shè)置在節(jié)點(diǎn)N2和節(jié)點(diǎn)N3之間的 主電流路徑以及連接到地址線A3的控制輸入。晶體管T3具有設(shè)置 在電源線PO和節(jié)點(diǎn)N3之間的主電流路徑以及連接到節(jié)點(diǎn)N4的控 制輸入。晶體管T2具有設(shè)置在節(jié)點(diǎn)N3和N4之間的主電流路徑和連 接到地址線A2的控制輸入。電容器CC設(shè)置在節(jié)點(diǎn)N4和N5之間。 電容器CD設(shè)置在電源線PO和節(jié)點(diǎn)N5之間。晶體管Tl具有設(shè)置在 數(shù)據(jù)線DA和節(jié)點(diǎn)N5之間的主電流路徑以及連接到地址線Al的控 制輸入。將參考圖7對該像素電路的操作進(jìn)行說明。必須注意的是， 該像素電路在現(xiàn)有技術(shù)中是公知的，只是其操作不同，因?yàn)榭梢栽诓?同的時間段Ti內(nèi)提供不同的信號。還必須注意的是，圖6所示的電
容器CC對應(yīng)于圖3到5所示的電容器C，并且晶體管T2和T3 —起 形成開關(guān)S。
圖7A到7D示出用于說明圖6所示的像素結(jié)構(gòu)的操作的波形。 圖7A示出地址線Al上的電壓。圖7B示出地址線A2上的電壓。圖 7C示出地址線A3上的電壓。圖7D示出數(shù)據(jù)線DA上的電壓VD。 在行周期TR內(nèi)對像素行尋址。將數(shù)據(jù)電壓VD并行提供給所選行的 像素。幀周期TF是可用來對應(yīng)當(dāng)更新的所有像素行尋址的時間段。 通常，幀周期是對所有像素行進(jìn)行尋址所需的時間段。在每一行周期 TR內(nèi)產(chǎn)生五個連續(xù)時間段過驅(qū)動時間段TA、校正時間段TB、預(yù) 尋址時間段TC、尋址時間段TD、以及尋址后時間段(post address period) TE。
在過驅(qū)動時間段TA內(nèi)，所有的地址線Al、 A2和A3為高，晶 體管Tl 、T2和T4分別導(dǎo)通。施加作為動態(tài)基準(zhǔn)的第一數(shù)據(jù)信號VD1 。 現(xiàn)在，該基準(zhǔn)電平(作為第一數(shù)據(jù)信號VD1)存在于節(jié)點(diǎn)N5，而LED Dl兩端的相對低的電壓則存在于節(jié)點(diǎn)N4。由于節(jié)點(diǎn)N4處的低電平， 驅(qū)動晶體管T3也導(dǎo)通。
在校正時間段TB內(nèi)，使地址線A3為低，所有其它信號不變。 使節(jié)點(diǎn)N5保持在基準(zhǔn)電平VD1上，而節(jié)點(diǎn)N4上的電平由于向電容 器CC提供電流的導(dǎo)通晶體管T3和T2而升高。在節(jié)點(diǎn)N4上的電壓 達(dá)到電源線上的電壓減去驅(qū)動晶體管T3的閾值電壓時，驅(qū)動晶體管 T3停止導(dǎo)通。因此現(xiàn)在，存儲在電容器CC上的電壓等于節(jié)點(diǎn)N5處 的基準(zhǔn)電壓VD1減去節(jié)點(diǎn)N4處的電壓。在預(yù)尋址時間段TC內(nèi)，地 址線A2獲得低電平，并且晶體管T2截止。
在尋址時間段TD內(nèi)，在數(shù)據(jù)線DA上施加第二數(shù)據(jù)信號VD2。 將該數(shù)據(jù)電平傳送到節(jié)點(diǎn)N5。因此，節(jié)點(diǎn)N4上的電壓是電源電壓 減去閾值電壓加上數(shù)據(jù)電壓VD2和VD1之間的差。因而，由于驅(qū)動 晶體管T3的閾值電壓而對驅(qū)動晶體管T3的驅(qū)動電壓VD2-VD1進(jìn)行 補(bǔ)償。在尋址后時間段TE內(nèi)，地址線A1獲得低電平，并且晶體管 Tl將像素與數(shù)據(jù)線DA斷開。將第二數(shù)據(jù)電壓VD2存儲在電容器 CD上。在發(fā)光時間段TO內(nèi)使地址線A3為高，以產(chǎn)生通過LEDD1
的電流，所述電流由存儲在電容器CC和CD上的數(shù)據(jù)電壓VD1和 VD2確定，并且對于驅(qū)動晶體管T3的閾值電壓的變化補(bǔ)償所述電流。 必須注意的確是，電容器CC在第一時間段(圖2A中的T1)中 存儲節(jié)點(diǎn)N5處的第一模擬輸出子信號VD1作為黑色電平，并且在 第二時間段(圖2A中的T2)中將第二模擬輸出子信號VD2提供給 電容器CC和CD的一端(位于節(jié)點(diǎn)N5處)，使得電容器CC的另一 端處(位于節(jié)點(diǎn)N4處)的有效驅(qū)動電壓將變?yōu)榈扔赩D2-VD1。將 該電壓差提供給T3，其將設(shè)定通過OLED的電流，以確定OLED的 亮度。
應(yīng)當(dāng)注意的是，上述實(shí)施例對本發(fā)明進(jìn)行了舉例說明而不是對其 加以限制，并且在不背離所附權(quán)利要求書范圍的情況下本領(lǐng)域技術(shù)人 員能夠設(shè)計出很多種可選實(shí)施例。
在權(quán)利要求書中，不應(yīng)該把放在括號之間的任何參考標(biāo)記認(rèn)作是 對權(quán)利要求的限制。動詞"包括"及其變形的使用不排除還存在權(quán)利 要求中所列之外的其他元件或步驟。在元件前面的冠詞"一個"不排 除多個這種元件的存在?？梢酝ㄟ^包括幾種不同元件的硬件，以及通 過適當(dāng)編程的計算機(jī)來實(shí)施本發(fā)明。在列舉幾個裝置的器件權(quán)利要求 中，這些裝置中的幾個可以由一個且同類的硬件來實(shí)施。在相互不同 的從屬權(quán)利要求中列舉特定措施的簡單事實(shí)并不表示這些措施的組 合使用不能帶來優(yōu)點(diǎn)。
權(quán)利要求
1、一種數(shù)字-模擬轉(zhuǎn)換器系統(tǒng)，其包括-輸入電路(3)，其用于在相應(yīng)時間段(Ti)序列內(nèi)將p位數(shù)字輸入信號(IS)轉(zhuǎn)化為其位數(shù)少于p位的數(shù)字輸入子信號(DS)序列，-數(shù)字-模擬轉(zhuǎn)換器(1)，其用于將所述數(shù)字輸入子信號(DS)依次轉(zhuǎn)化為模擬輸出子信號(VD)序列，以及-信號存儲電路(2)，其用于存儲所述模擬輸出子信號(VD)序列中的模擬輸出子信號，以獲得作為所述模擬輸出信號(VD)序列的組合的模擬輸出電壓(VO)。
2、 根據(jù)權(quán)利要求1所述的數(shù)字-模擬轉(zhuǎn)換器系統(tǒng)，其中，所述數(shù) 字-模擬轉(zhuǎn)換器(1)在所述時間段(Ti)中的每一個時間段內(nèi)具有相 同的輸出信號范圍(SR)。
3、 根據(jù)權(quán)利要求1所述的數(shù)字-模擬轉(zhuǎn)換器系統(tǒng)，還包括控制器 (4)，其用于將范圍信號(VR)序列提供給所述數(shù)字-模擬轉(zhuǎn)換器(1)，以確定所述模擬輸出子信號(VD)的相應(yīng)信號范圍，其中對于所述 時間段(Ti)中的每一個時間段提供一個所述范圍信號。
4、 根據(jù)權(quán)利要求3所述的數(shù)字-模擬轉(zhuǎn)換器系統(tǒng)，其中，所述范 圍信號(VR)序列中的至少兩個范圍信號是不同的，以獲得至少兩 個不同的相應(yīng)模擬輸出子信號(VD)的信號范圍。
5、 根據(jù)權(quán)利要求1所述的數(shù)字-模擬轉(zhuǎn)換器系統(tǒng)，其中，所述數(shù) 字-模擬轉(zhuǎn)換器(1)為乘法數(shù)字-模擬轉(zhuǎn)換器，其具有用于接收所述 范圍信號(VR)的乘法器輸入。
6、 根據(jù)權(quán)利要求1所述的數(shù)字-模擬轉(zhuǎn)換器系統(tǒng)，其中，所述信 號存儲電路(2)包括至少一個用于存儲所述模擬輸出子信號(VD) 的電容器(C)。
7、 根據(jù)權(quán)利要求1所述的數(shù)字-模擬轉(zhuǎn)換器系統(tǒng)，其中，所述輸 出子信號(VD)為輸出電流，并且所述信號存儲電路(2)在電容器(C)中對所述輸出電流(10)進(jìn)行積分。
8、 根據(jù)權(quán)利要求1所述的數(shù)字-模擬轉(zhuǎn)換器系統(tǒng)，其中，所述輸 出子信號(VD)為輸出電壓，并且所述信號存儲電路(2)存儲所述 輸出電壓(VD)中的至少一個。
9、 根據(jù)權(quán)利要求1所述的數(shù)字-模擬轉(zhuǎn)換器系統(tǒng)，其中-所述時間段(Ti)序列包括第一時間段(Tl )和第二時間段(T2)， 從而在兩個步驟中將所述數(shù)字輸入信號(IS)轉(zhuǎn)化為所述模擬輸出信 號(VO)，-將所述輸入電路(3)設(shè)置為將所述數(shù)字輸入信號(IS)轉(zhuǎn)化 為第一數(shù)字輸入子信號(DS1)和第二數(shù)字輸入子信號(DS2)，在所 述第一時間段(Tl)內(nèi)，將所述第一數(shù)字輸入子信號(DS1)提供給 所述數(shù)字-模擬轉(zhuǎn)換器(1)，以獲得第一模擬輸出子信號(VD1)，并 且在所述第二時間段(T2)內(nèi)，將所述第二數(shù)字輸入子信號(DS2) 提供給所述數(shù)字-模擬轉(zhuǎn)換器(1)，以獲得第二模擬輸出子信號 (VD2)，其中在所述第一時間段(T1)內(nèi)，所述數(shù)字-模擬轉(zhuǎn)換器(1) 具有第一輸出信號范圍，并且在所述第二時間段(T2)內(nèi)，所述數(shù)字 -模擬轉(zhuǎn)換器(1)具有第二輸出信號范圍，以及-所述信號存儲電路(2)包括電容器(C)和開關(guān)(S)，用于在 所述第一時間段內(nèi)在所述電容器(C)內(nèi)存儲所述第一模擬輸出子信 號(VD1)。
10、 根據(jù)權(quán)利要求9所述的數(shù)字-模擬轉(zhuǎn)換器系統(tǒng)，其中，將所 述電容器(C)設(shè)置在所述數(shù)字-模擬轉(zhuǎn)換器(1)的輸出和所述數(shù)字- 模擬轉(zhuǎn)換器系統(tǒng)的輸出之間，所述模擬輸出子信號(VD)存在于所 述數(shù)字-模擬轉(zhuǎn)換器(1)的輸出上，而所述模擬輸出信號(VO)存 在于所述數(shù)字-模擬轉(zhuǎn)換器系統(tǒng)的輸出上，并且將所述開關(guān)(S)設(shè)置 在所述數(shù)字-模擬轉(zhuǎn)換器系統(tǒng)的所述輸出和基準(zhǔn)電壓之間，其中將所 述控制器(4)設(shè)置為在所述第一時間段(Tl)內(nèi)使所述開關(guān)(S) 閉合，在所述第二時間段(T2)內(nèi)使所述開關(guān)(S)打開。
11、 根據(jù)權(quán)利要求9所述的數(shù)字-模擬轉(zhuǎn)換器系統(tǒng)，其中將所述 開關(guān)(S)和所述電容器(C)的串連配置設(shè)置在所述數(shù)字-模擬轉(zhuǎn)換 器(1)的輸出和基準(zhǔn)電壓之間，所述模擬輸出子信號(VD)存在于 所述數(shù)字-模擬轉(zhuǎn)換器(1)的輸出上，其中將所述控制器(4)設(shè)置 為在所述第一時間段(Tl)內(nèi)使所述開關(guān)(S)閉合，在所述第二時 間段(T2)內(nèi)使所述開關(guān)(S)打開，所述模擬輸出電壓(VO)是在 所述第二時間段內(nèi)的所述開關(guān)(S)兩端的電壓。
12、 根據(jù)權(quán)利要求9所述的數(shù)字-模擬轉(zhuǎn)換器系統(tǒng)，其中，所述 數(shù)字輸入子信號(DS)為p/2位字，并且所述第一輸出信號范圍和所 述第二輸出信號范圍之間的比值為211，其中，p=2n。
13、 一種用于將數(shù)字輸入信號(IS)轉(zhuǎn)化為模擬輸出信號的方法， 該方法包括-在相應(yīng)時間段(Ti)序列內(nèi)，將n位數(shù)字輸入信號(IS)轉(zhuǎn)化 (3)為其位數(shù)小于n位的數(shù)字輸入子信號(DS)序列，-將所述數(shù)字輸入子信號(DS)依次轉(zhuǎn)化(1)為模擬輸出子信 號(VD)序列，-存儲(2)所述模擬輸出子信號(VD)序列中的模擬輸出子信 號，以及-獲得(2)作為所述模擬輸出子信號(VD)序列的組合的模擬 輸出電壓(VO)。
14、 一種數(shù)據(jù)驅(qū)動器(DD)和矩陣顯示器(MD)的系統(tǒng)，其中， 所述數(shù)據(jù)驅(qū)動器(DD)包括n位數(shù)字-模擬轉(zhuǎn)換器(1)，其用于在相 應(yīng)時間段(Ti)序列內(nèi)接收n位數(shù)字輸入信號(DS)序列，以向包括 像素(Pl)的所述矩陣顯示器(MD)的數(shù)據(jù)電極提供相應(yīng)模擬數(shù)據(jù) 信號(VD)序列，其中所述像素(Pl)包括信號存儲電路(CC、 CD、 T2、 T3)，其用于存儲所述模擬數(shù)據(jù)信號(VD)，以獲得作為模擬輸 出子信號(VD)序列的組合的模擬輸出電壓(VO)。
15、 一種包括根據(jù)權(quán)利要求14所述的數(shù)據(jù)驅(qū)動器的顯示裝置。
16、 一種包括根據(jù)權(quán)利要求15所述的顯示裝置的顯示設(shè)備。
全文摘要
一種數(shù)字-模擬轉(zhuǎn)換器系統(tǒng)，其包括輸入電路(3)，所述輸入電路(3)在相應(yīng)時間段(Ti)序列內(nèi)將位數(shù)超過n位的數(shù)字輸入信號(IS)轉(zhuǎn)化為n位數(shù)字輸入子信號(DS)序列。n位數(shù)字-模擬轉(zhuǎn)換器(1)將數(shù)字輸入子信號(DS)依次轉(zhuǎn)化為模擬輸出子信號(VD)序列。信號存儲電路(2)存儲模擬輸出子信號(VD)序列的模擬輸出子信號，以獲得作為模擬輸出信號(VD)序列的組合的模擬輸出電壓(VO)。
文檔編號G09G3/36GK101107780SQ200680003186
公開日2008年1月16日 申請日期2006年1月20日 優(yōu)先權(quán)日2005年1月26日
發(fā)明者M·海丁克 申請人:皇家飛利浦電子股份有限公司