專利名稱：顯示圖像系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種數(shù)字?jǐn)?shù)據(jù)取樣電路，特別是涉及一種應(yīng)用于顯示圖像系統(tǒng)中低功耗數(shù)字?jǐn)?shù)據(jù)取樣系統(tǒng)的移位寄存器結(jié)構(gòu)。
背景技術(shù)：
圖1示出了傳統(tǒng)液晶顯示器的數(shù)字?jǐn)?shù)據(jù)DATA傳輸和取樣的示意圖，數(shù)字?jǐn)?shù)據(jù)DATA經(jīng)由接口電路(Interface Circuit)12和延遲緩沖器(DelayBuffer)14依序傳送至各取樣閂鎖電路(Sample Latch Circuit)16，而移位寄存器(Shift Register)18產(chǎn)生使能信號(SP1，SP2，SP3...SP(n-1)，SPn)來依序觸發(fā)各取樣閂鎖電路16，因此各取樣閂鎖電路16即依序取樣數(shù)字?jǐn)?shù)據(jù)DATA。在傳統(tǒng)數(shù)字?jǐn)?shù)據(jù)取樣電路，數(shù)字?jǐn)?shù)據(jù)DATA會比使能信號(SP1，SP2，SP3...SP(n-1)，SPn)提早到達(dá)取樣閂鎖電路16，因此需要加裝多個延遲緩沖器14來延遲數(shù)字?jǐn)?shù)據(jù)DATA，以同步使能信號(SP1，SP2，SP3...SP(n-1)，SPn)和取樣閂鎖電路16所接收的數(shù)字?jǐn)?shù)據(jù)DATA。
圖2示出了傳統(tǒng)液晶顯示器中數(shù)字?jǐn)?shù)據(jù)DATA和使能信號(SP1，SP2，SP3...SP(n-1)，SPn)時序圖。因為延遲緩沖器14關(guān)系，使能信號(SP1，SP2，SP3...SP(n-1)，SPn)和數(shù)字?jǐn)?shù)據(jù)DATA會同時到達(dá)取樣閂鎖電路16。在圖2中，當(dāng)水平啟動信號(Start pulse Horizontal，STH)為高電壓電平以及水平時鐘信號(Clock Horizontal，CKH)被觸發(fā)為高電壓電平時，第一輸出信號OUT1即被觸發(fā)為高電壓電平，當(dāng)水平時鐘信號CKH轉(zhuǎn)變?yōu)榈碗妷弘娖綍r，第二輸出信號OUT2即被觸發(fā)為高電壓電平，另外第一級使能信號SP1是第一輸出信號OUT1和第二輸出信號OUT2的與運算結(jié)果，因此當(dāng)?shù)谝惠敵鲂盘朞UT1和第二輸出信號OUT2同時為高電壓電平時，第一級使能信號SP1即為高電壓電平，當(dāng)水平啟動信號STH為低電壓電平而水平時鐘信號CKH又被觸發(fā)為高電壓電平時，第一輸出信號OUT1即轉(zhuǎn)變成低電壓電平，同時第一級使能信號SP1也轉(zhuǎn)變成低電壓電平，而第二級使能信號SP2在第一級使能信號SP1結(jié)束后后立刻被觸發(fā)為高電壓電平，第三級使能信號SP3也在第二級使能信號結(jié)束后立刻被觸發(fā)為高電壓電平，因此各級使能信號(SP1，SP2，SP3...SP(n-1)，SPn)依序傳送至各取樣閂鎖電路16。
傳統(tǒng)技術(shù)使用多個延遲緩沖器14來同步使能信號(SP1，SP2，SP3...SP(n-1)，SPn)和取樣閂鎖電路16所接收的數(shù)字?jǐn)?shù)據(jù)DATA。然而，延遲緩沖器14具有非常消耗功率、浪費成本以及使用大量面積的缺點，當(dāng)數(shù)字?jǐn)?shù)據(jù)傳輸?shù)乃俣仍絹碓娇?，?shù)字?jǐn)?shù)據(jù)傳輸所消耗的功率也就越來越多。

發(fā)明內(nèi)容
有鑒于此，為了解決上述問題，本發(fā)明提供一種圖像顯示系統(tǒng)，包括一種具有N級數(shù)據(jù)輸入端口的數(shù)字?jǐn)?shù)據(jù)取樣電路，上述數(shù)字?jǐn)?shù)據(jù)取樣電路包括輸出第一輸出信號的第一級觸發(fā)器、輸出第二輸出信號的第二級觸發(fā)器、根據(jù)第一使能信號接收一數(shù)字?jǐn)?shù)據(jù)的第一級取樣閂鎖電路以及第一級邏輯電路，上述第一級邏輯電路包括第一反相器，用于反相第二輸出信號，而產(chǎn)生第一反相邏輯信號，并根據(jù)第一輸出信號以及第一反相邏輯信號產(chǎn)生第一使能信號。
另外，本發(fā)明提供一種具有N級數(shù)據(jù)輸入端口的數(shù)字?jǐn)?shù)據(jù)取樣電路，包括輸出第一輸出信號的第一級觸發(fā)器、輸出第二輸出信號的第二級觸發(fā)器、根據(jù)第一使能信號接收一數(shù)字?jǐn)?shù)據(jù)的第一級取樣閂鎖電路以及第一級邏輯電路，上述第一級邏輯電路包括第一反相器，用于反相第一輸出信號，而產(chǎn)生第一反相邏輯信號，并根據(jù)第二輸出信號以及第一反相邏輯信號產(chǎn)生第一使能信號。


圖1示出了傳統(tǒng)液晶顯示器的數(shù)字?jǐn)?shù)據(jù)傳輸和取樣示意圖。
圖2示出了傳統(tǒng)液晶顯示器的數(shù)字?jǐn)?shù)據(jù)和使能信號的時序圖。
圖3示出了根據(jù)本發(fā)明第一實施例所述的數(shù)字?jǐn)?shù)據(jù)取樣電路。
圖4示出了根據(jù)本發(fā)明一實施例所述的D型觸發(fā)器的電路圖。
圖5示出了根據(jù)本發(fā)明一實施例所述的數(shù)字?jǐn)?shù)據(jù)取樣電路的數(shù)字?jǐn)?shù)據(jù)和使能信號同步的示意圖。
圖6示出了根據(jù)本發(fā)明第二實施例所述的數(shù)字?jǐn)?shù)據(jù)取樣電路。
圖7示出了根據(jù)本發(fā)明第三實施例所述的數(shù)字?jǐn)?shù)據(jù)取樣電路。
圖8示出了根據(jù)本發(fā)明第四實施例所述的數(shù)字?jǐn)?shù)據(jù)取樣電路。
圖9示出了第一階邏輯電路的三種邏輯電路。
圖10示出了第N階邏輯電路的三種邏輯電路。
圖11示出了顯示圖像系統(tǒng)的另一實施例附圖符號說明12～接口電路14～延遲緩沖器16、34～取樣閂鎖電路18～移位寄存器30、60、70、80、200～數(shù)字?jǐn)?shù)據(jù)取樣電路32、41、42～觸發(fā)器36A、36B、36C、66、76、91、92、93、101、102、103～邏輯電路38A、38B、43、44、45、46、47、48、68、78、94、96、98、104、106、108～反相器39A、39B、95、105～與門SP1、SP2、SP 3、SP(n-1)、SPn～使能信號STH～水平啟動信號CKH～水平時鐘信號DATA～數(shù)字?jǐn)?shù)據(jù)OUT1、OUT2、OUT3、OUT(N-2)、OUT(N-1)～輸出信號CKH～反相水平時鐘信號69、79、97、107～NOR門99、109～MOS晶體管400～顯示面板500～電源600～電子裝置具體實施方式
圖3顯示根據(jù)本發(fā)明第一實施例所述的數(shù)字?jǐn)?shù)據(jù)取樣電路30。數(shù)字?jǐn)?shù)據(jù)取樣電路30包括各級觸發(fā)器32(1st-(N-1)th)、各級邏輯電路(36A、36B以及36C)以及各級取樣閂鎖電路34(1st-Nth)。各級觸發(fā)器32(1st-(N-1)th)分別接收水平啟動信號STH以及水平時鐘信號CKH并且傳送和接收輸出信號(OUT1，OUT2...OUT(N-1))。各級取樣閂鎖電路34(1st-Nth)分別根據(jù)各級使能信號(SP1-SPn)依序接收數(shù)字?jǐn)?shù)據(jù)DATA。
第一級邏輯電路36A包括反相器38A以及與門39A。反相器38A用于反相第二級觸發(fā)器32(2nd)所輸出的第二級輸出信號OUT2并產(chǎn)生一反相邏輯信號。與門39A耦接于反相器38A與第一級取樣閂鎖電路34(1st)之間。與門39A根據(jù)其所接收的反相器38A所輸出的反相邏輯信號以及第一級觸發(fā)器32(1st)所輸出的第一級輸出信號OUT1而產(chǎn)生第一使能信號SP1。
第N級邏輯電路36B包括反相器38B以及與門39B。反相器38B用于反相第N-2級觸發(fā)器32((N-2)th)所輸出的第N-2級輸出信號OUT(N-2)并產(chǎn)生一反相邏輯信號。與門39B耦接于反相器38B與第N級取樣閂鎖34(Nth)電路之間。與門39B根據(jù)其所接收的反相器38B所輸出的反相邏輯信號以及第N-1級觸發(fā)器32((N-1)th)所輸出的第N-1級輸出信號OUT(N-1)而產(chǎn)生第N級使能信號SPn。
根據(jù)本發(fā)明實施例，邏輯電路36C的各級電路可為一與門。以第二級邏輯電路為例，第二級與門36C耦接于第二級取樣閂鎖電路34(2nd)以及第二級觸發(fā)器32(2nd)之間，根據(jù)其所接收的由第一級觸發(fā)器32(1st)所輸出的第一級輸出信號OUT1以及第二級觸發(fā)器32(2nd)所輸出的第二級輸出信號OUT2而產(chǎn)生第二級使能信號SP2。
圖4示出了根據(jù)本發(fā)明一實施例所述的第一級觸發(fā)器32(1st)與第二級觸發(fā)器32(2nd)的示意圖，本發(fā)明實施例采用D型觸發(fā)器為各級觸發(fā)器，并且各兩級D型觸發(fā)器的電路結(jié)構(gòu)相似。第一級觸發(fā)器32(1st)分別接收水平時鐘信號CKH以及水平啟動信號STH，并且傳送第一級輸出信號OUT1。第一級觸發(fā)器32(1st)包括反相器43～45。反相器44的輸出端耦接至反相器45的輸入端，反相器45的輸出端耦接至反相器44的輸入端，而反相器43接收水平啟動信號STH，并將其反相輸出至反相器44的輸入端。
第二級觸發(fā)器32(2nd)分別接收水平時鐘信號CKH以及第一級輸出信號OUT1并且傳送第二級輸出信號OUT2。第二級觸發(fā)器32(2nd)包括反相器46～48。反相器47的輸出端耦接至反相器48的輸入端，反相器48的輸出端耦接至反相器47的輸入端，而反相器46接收第一級輸出信號OUT1，并將其反相輸出至反相器47的輸入端。
當(dāng)CKH為高電壓電平時，第一級D型觸發(fā)器32(1st)會將水平啟動信號STH的電壓電平傳遞至第一級輸出信號OUT1，而當(dāng)CKH為低電壓電平時，第二級D型觸發(fā)器32(2nd)會將第一級輸出信號OUT1的電壓電平傳遞至第二級輸出信號OUT2，其它各級觸發(fā)器跟上述D型觸發(fā)器相似。
圖5示出了根據(jù)本發(fā)明一實施例數(shù)字?jǐn)?shù)據(jù)DATA和使能信號(SP1，SP2，SP3)同步的示意圖，在此利用第一實施例所述的電路來說明各信號的時序關(guān)系。當(dāng)其中一個使能信號(SP1，SP2，SP3...SP(n-1)，SPn)被觸發(fā)為高電壓電平時，所對應(yīng)的取樣閂鎖電路34(1st-Nth)即擷取數(shù)字?jǐn)?shù)據(jù)DATA，因此若依序觸發(fā)使能信號(SP1，SP2，SP3...SP(n-1)，SPn)即可以依序?qū)?shù)字?jǐn)?shù)據(jù)DATA傳送至LCD顯示器。
在本發(fā)明第一實施例中，水平時鐘信號CKH傳送至各級觸發(fā)器32(1st-(N-1)th)，并啟動各級觸發(fā)器以接收來自上一級觸發(fā)器的輸出信號(OUT1，OUT2...OUT(N-1))。例如當(dāng)水平時鐘信號CKH在高電壓電平時，第一級觸發(fā)器32(1st)會接收水平啟動信號STH，并傳送第一級輸出信號OUT1至第二級觸發(fā)器32(2nd)，當(dāng)水平時鐘信號CKH在低電壓電平時，第二級觸發(fā)器32(2nd)會接收第一級輸出信號OUT1并傳送第二級輸出信號OUT2至第三級觸發(fā)器32(3rd)。
當(dāng)?shù)谝患壿敵鲂盘朞UT1被觸發(fā)為高電壓電平并且第二級輸出信號OUT2為低電壓電平時，第二級輸出信號OUT2被第一反相器38A反相為高電壓電平并與第一級輸出信號OUT1的高電壓電平一起輸入至與門39A，因此第一級使能信號SP1也同時被觸發(fā)為高電壓電平。當(dāng)?shù)诙壿敵鲂盘朞UT2被觸發(fā)為高電壓電平時且第一級輸出信號OUT1為高電壓電平時，第二級使能信號SP2同時被觸發(fā)為高電壓電平而第一使能信號SP1轉(zhuǎn)變成低電壓電平。
當(dāng)?shù)贜-2級輸出信號OUT(N-2)為高電壓電平并且第N-1級輸出信號OUT(N-1)被觸發(fā)成高電壓電平時，第N-1級使能信號SP(n-1)同時會被觸發(fā)成高電壓電平。當(dāng)?shù)贜-2級輸出信號OUT(N-2)轉(zhuǎn)變成低電壓電平時，反相器38B將第N-2級輸出信號OUT(N-2)反相為高電壓電平并與第N-1級輸出信號OUT(N-1)的高電壓電平一起輸入至與門39B，因此，第N級使能信號SPn被觸發(fā)成高電壓電平，而第N-1級使能信號SP(n-1)轉(zhuǎn)變成低電壓電平，因而各使能信號依序被觸發(fā)為高電壓電平。
圖6示出了根據(jù)本發(fā)明第二實施例的數(shù)字?jǐn)?shù)據(jù)取樣電路60。第二實施例與第一實施例的差異在于第N級邏輯電路66的電路結(jié)構(gòu)。
根據(jù)本發(fā)明第二實施例所述的第N級邏輯電路66包括反相器68以及NOR門69。反相器68用于反相第N-1級觸發(fā)器32((N-1)th)所輸出的第N-1級輸出信號OUT(N-1)并產(chǎn)生一反相邏輯信號。NOR門69耦接于反相器68與第N級取樣閂鎖電路34(Nth)之間。NOR門69根據(jù)其所接收的由反相器68所輸出的反相邏輯信號以及第N-2級觸發(fā)器32((N-2)th)所輸出的第N-2級輸出信號OUT(N-2)而產(chǎn)生第N級使能信號SPn。
圖7示出了根據(jù)本發(fā)明第三實施例所述的數(shù)字?jǐn)?shù)據(jù)取樣電路70。第三實施例與第二實施例的差異在于第一級邏輯電路36A的電路結(jié)構(gòu)。
根據(jù)本發(fā)明第三實施例所述的第一級邏輯電路76包括反相器78以及NOR門79。反相器78用于反相第一級觸發(fā)器32(1st)所輸出的第一級輸出信號OUT1并產(chǎn)生一反相邏輯信號。NOR門79耦接于反相器78與第一級取樣閂鎖電路34(1st)之間。NOR門79根據(jù)其所接收的由反相器78所輸出的反相邏輯信號以及第二級觸發(fā)器32(2nd)所輸出的第二級輸出信號OUT2而產(chǎn)生第一級使能信號SP1。
圖8示出了根據(jù)本發(fā)明第四實施例所述的數(shù)字?jǐn)?shù)據(jù)取樣電路80。第四實施例與第一實施例的差異在于第一級邏輯電路36A的電路結(jié)構(gòu)。
根據(jù)本發(fā)明第四實施例所述的第一級邏輯電路76包括反相器78以及NOR門79。反相器78反相第一級觸發(fā)器32(1st)所輸出的第一級輸出信號OUT1并產(chǎn)生一反相邏輯信號。NOR門79耦接于反相器78與第一級取樣閂鎖電路34(1st)之間。NOR門79根據(jù)其所接收的由反相器78所輸出的反相邏輯信號以及第二級觸發(fā)器32(2nd)所輸出的第二級輸出信號OUT2而產(chǎn)生第一級使能信號SP1。
圖9示出了三種邏輯電路，邏輯電路91包括一與門95和一反相器94，邏輯電路92包括一NOR門97和一反相器96，邏輯電路93包括兩金屬氧化物半導(dǎo)體(Metal Oxide Semiconductor，MOS)晶體管99和一反相器98的電路組合。例如其中，邏輯電路91可以用于圖3的邏輯電路36A，邏輯電路92可以用于圖7的邏輯電路76。因為圖9的三種邏輯電路的布爾值皆相同，因此圖9的邏輯電路91、邏輯電路92和邏輯電路93可以互相置換。
圖10示出了三種邏輯電路，邏輯電路101包括一與門105和一反相器104，邏輯電路102包括一NOR門107和一反相器106，邏輯電路103包括兩MOS晶體管109和一反相器108的電路組合。其中邏輯電路101可以用于圖3的邏輯電路36B，邏輯電路102可以用于圖6的邏輯電路66。因為圖10的三種邏輯電路的布爾值皆相同，因此圖10的邏輯電路101、邏輯電路102和邏輯電路103可以互相置換。
因此，圖6的數(shù)字?jǐn)?shù)據(jù)取樣電路60、圖7的數(shù)字?jǐn)?shù)據(jù)取樣電路70和圖8的數(shù)字?jǐn)?shù)據(jù)取樣電路80皆具有和圖3的數(shù)字?jǐn)?shù)據(jù)取樣電路30相同的功能。
圖11示出了根據(jù)本發(fā)明的另一實施例的圖像顯示系統(tǒng)，在本實施例中，圖像顯示系統(tǒng)可包括顯示面板400或電子裝置600，如圖11所示顯示面板400包括數(shù)字?jǐn)?shù)據(jù)取樣電路200，顯示面板400可以是電子裝置的一部分(例如電子裝置600)，一般電子裝置600包括顯示面板400和電源供應(yīng)器500，甚者，電源供應(yīng)器500耦接至顯示面板400以提供電能至顯示面板400，電子裝置600可以是手機(jī)、數(shù)字相機(jī)、個人數(shù)字助理、筆記型計算機(jī)、桌上型計算機(jī)、電視、或可攜式DVD放影機(jī)。
根據(jù)本發(fā)明實施例，數(shù)字?jǐn)?shù)據(jù)取樣電路(30，60，70 and 80)，能夠提早產(chǎn)生使能信號(SP1，SP2，SP3...SP(n-1)，SPn)。圖5數(shù)字?jǐn)?shù)據(jù)取樣電路30所輸出使能信號(SP1，SP2，SP3...SP(n-1)，SPn)會較圖2的使能信號(SP1，SP2，SP3...SP(n-1)，SPn)提早半個時鐘周期，因此，能夠在使用較少延遲緩沖器的情況下，達(dá)到使數(shù)字?jǐn)?shù)據(jù)和使能信號同步的目的，并減少了電路消耗功率、電路所占的面積以及電路設(shè)計所需的成本。
本發(fā)明雖以較佳實施例揭露如上，然其并非用于限定本發(fā)明的范圍，任何熟習(xí)此項技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許的更動與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視本發(fā)明申請專利范圍所界定者為準(zhǔn)。
權(quán)利要求
1.一種圖像顯示系統(tǒng)，包括一種數(shù)字?jǐn)?shù)據(jù)取樣電路，具有N級數(shù)據(jù)輸入端口，包括一第一級觸發(fā)器，用于輸出一第一輸出信號；一第二級觸發(fā)器，用于輸出一第二輸出信號；一第一級取樣閂鎖電路，用于根據(jù)一第一使能信號接收一數(shù)字?jǐn)?shù)據(jù)；以及一第一級邏輯電路，包括一第一反相器，用于反相上述第一輸出信號和上述第二輸出信號之一者，而產(chǎn)生一第一反相邏輯信號，并根據(jù)上述第一輸出信號和上述第二輸出信號的另一者以及上述第一反相邏輯信號產(chǎn)生上述第一使能信號。
2.如權(quán)利要求1所述的圖像顯示系統(tǒng)，其中，上述第一級邏輯電路更包括一第一與門，上述第一與門耦接于上述第一反相器與上述第一級取樣閂鎖電路之間。
3.如權(quán)利要求1所述的圖像顯示系統(tǒng)，其中，上述第一級邏輯電路更包括一第一NOR門，上述第一NOR門耦接于上述第一反相器與上述第一級取樣閂鎖電路之間。
4.如權(quán)利要求1所述的圖像顯示系統(tǒng)，更包括一第N-2級觸發(fā)器，用于輸出一第三輸出信號；一第N-1級觸發(fā)器，用于輸出一第四輸出信號；以及一第N級取樣閂鎖電路，用于根據(jù)一第二使能信號接收上述數(shù)字?jǐn)?shù)據(jù)。
5.如權(quán)利要求4所述的圖像顯示系統(tǒng)，更包括一第N級邏輯電路，上述第N級邏輯電路具有一第二反相器，用于反相上述第三輸出信號和上述第四輸出信號之一者，而產(chǎn)生一第二反相邏輯信號，并根據(jù)上述第三輸出信號和上述第四輸出信號的另一者以及上述第二反相邏輯信號產(chǎn)生上述第二使能信號。
6.如權(quán)利要求5所述的圖像顯示系統(tǒng)，其中，上述第N級邏輯電路包括一第二與門，上述第二與門耦接于上述第二反相器與上述第N級取樣閂鎖電路之間。
7.如權(quán)利要求5所述的圖像顯示系統(tǒng)，其中，上述第N級邏輯電路包括一第一NOR門，上述第一NOR門耦接于上述第二反相器與上述第N級取樣閂鎖電路之間。
8.如權(quán)利要求2所述的圖像顯示系統(tǒng)，其中，上述第一級邏輯電路更包括一第一晶體管，具有一第一控制柵極，一第一端以及一第二端；以及一第二晶體管，具有一第二控制柵極耦接上述第二端，具有一第三端耦接上述第一端，以及具有一第四端耦接于上述第一控制柵極；其中，上述第一控制柵極和上述第二控制柵極之一耦接上述第二反相器。
9.如權(quán)利要求5所述的圖像顯示系統(tǒng)，其中，上述第N級邏輯電路更包括一第三晶體管，具有一第三控制柵極，一第一端以及一第二端；以及一第四晶體管，具有一第四控制柵極耦接上述第二端，具有一第三端耦接上述第一端，以及具有一第四端耦接于上述第一控制柵極；以及其中，上述第三控制柵極和上述第四控制柵極之一耦接上述第二反相器。
10.如權(quán)利要求8所述的圖像顯示系統(tǒng)，其中，上述第一晶體管與第二晶體管為NMOS晶體管。
11.如權(quán)利要求9所述的圖像顯示系統(tǒng)，其中，上述第一晶體管與第二晶體管為NMOS晶體管。
12.如權(quán)利要求1所述的圖像顯示系統(tǒng)，其中，上述第一級觸發(fā)器與第二級觸發(fā)器為D型觸發(fā)器。
13.如權(quán)利要求1所述的圖像顯示系統(tǒng)，其中，上述數(shù)字?jǐn)?shù)據(jù)為一數(shù)字顯示數(shù)據(jù)。
14.如權(quán)利要求1所述的圖像顯示系統(tǒng)，更包括一顯示面板，其中，上述像素驅(qū)動電路為上述顯示面板的一部分。
15.如權(quán)利要求1所述的圖像顯示系統(tǒng)，更包括一電子裝置，其中，上述電子裝置包括上述顯示面板；以及一電源供應(yīng)器，耦接至上述顯示面板并提供電能給上述顯示面板。
全文摘要
一種圖像顯示系統(tǒng)，包括一種具有N級數(shù)據(jù)輸入端口的數(shù)字?jǐn)?shù)據(jù)取樣電路。數(shù)字?jǐn)?shù)據(jù)取樣電路包括第一級觸發(fā)器、第二級觸發(fā)器、第一級取樣閂鎖電路和第一級邏輯電路。第一級觸發(fā)器輸出第一輸出信號，第二級觸發(fā)器輸出一第二輸出信號，第一級取樣閂鎖電路根據(jù)第一使能信號接收一數(shù)字?jǐn)?shù)據(jù)，第一級邏輯電路包括第一反相器，用于反相第二輸出信號，以產(chǎn)生第一反相邏輯信號，并根據(jù)第一輸出信號和第一反相邏輯信號產(chǎn)生第一使能信號。
文檔編號G09G3/20GK101079244SQ200710107810
公開日2007年11月28日 申請日期2007年5月16日 優(yōu)先權(quán)日2006年5月25日
發(fā)明者詹爵魁, 林敬偉, 謝孟勛 申請人:統(tǒng)寶光電股份有限公司