專利名稱：移位寄存器以及液晶顯示器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種移位寄存器以及液晶顯示器，特別涉及一種具有簡單電路結(jié)構(gòu)并且可以延長整體電路的使用期限的移位寄存器以及相關(guān)的液晶顯示器。
背景技術(shù)：
請參考圖1以及圖2,圖1所示出的為美國第5,410,583號專利(、583號專利)中關(guān)于移位寄存器的電路結(jié)構(gòu)示意圖，并且圖2為圖1中各個信號的信號時序示意圖。其中，當信號C3為高電壓電平時，電壓源VDD會對節(jié)點P2充電，以將晶體管17以及晶體管19開啟，來進而對輸出端點進行一放電操作，并且關(guān)閉晶體管16。然而，節(jié)點P2的電壓電平只有在一開始當輸入信號INPUT將晶體管21開啟后會被拉到VSS,在此之后節(jié)點P2的電壓電平幾乎都會維持在高電壓電平，因此在節(jié)點P2的工作頻率(duty)接近直流。一般而言，當節(jié)點P2的工作頻率愈接近直流，薄膜晶體管(TFT)的閾值電壓Vth向上偏移的速度就會變得愈快，而Vth變大最終將會導致電路的損壞。
請參考圖3以及圖4，圖3所示出的為美國第20060146978公告號專利(、978公告號專利)中關(guān)于移位寄存器的電路結(jié)構(gòu)示意圖，并且圖4為圖3中各個信號以及各個節(jié)點的電壓電平的信號時序示意圖。、978公告號專利使用4組時鐘信號以及9個晶體管Tl、 T2、 T3、 T4、 T5、 T6、 T7、 T8、 T9來達成對節(jié)點Q以及節(jié)點Qb的控制，以使得節(jié)點Qb的電壓電平具有周期性的高低變化效果，因此可以解決上述、583號專利的問題。然而，、978公告號專利的電路結(jié)構(gòu)非常復雜，在實作上比較不容易實現(xiàn)，并且具有合格率不佳的風險。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的之一在于提供一種具有簡單電路結(jié)構(gòu)并且可以延長整體電路的使用期限的移位寄存器以及相關(guān)的液晶顯示器，以解決上述
5的問題。
依據(jù)本發(fā)明的一方面，其揭露一種移位寄存器，移位寄存器包含有多數(shù)
個串接的移位寄存單元，其中，至少一移位寄存單元包含有 一輸出端點、
一第一開關(guān)元件、 一第二開關(guān)元件、 一第三開關(guān)元件、 一第四開關(guān)元件、一
第五開關(guān)元件以及一第六開關(guān)元件。第一開關(guān)元件包含有 一控制端點，耦接于一第一時鐘信號； 一第一端點，耦接于一第一節(jié)點；以及一第二端點，耦接于前一級移位寄存單元的一輸出端點；第二開關(guān)元件包含有 一控制端點，耦接于第一時鐘信號； 一第一端點，耦接于一第二節(jié)點；以及一第二端點，耦接于一第一電壓源；第三開關(guān)元件包含有 一控制端點，耦接于一第二時鐘信號； 一第一端點，耦接于一第二電壓源；以及一第二端點，耦接于第二節(jié)點；第四開關(guān)元件包含有 一控制端點，耦接于下一級移位寄存單元的一輸出端點； 一第一端點，耦接于第二電壓源；以及一第二端點，耦接于第一節(jié)點；第五開關(guān)元件包含有 一控制端點，耦接于第一節(jié)點； 一第一端點，耦接于輸出端點；以及一第二端點，耦接于一第三時鐘信號；以及第六開關(guān)元件包含有 一控制端點，耦接于第二節(jié)點； 一第一端點，耦接于第二電壓源；以及一第二端點，耦接于輸出端點。
依據(jù)本發(fā)明的另一方面，其揭露一種液晶顯示器，液晶顯示器包含有多數(shù)條柵極輸出信號線以及一移位寄存器，移位寄存器包含有多數(shù)個串接的移位寄存單元，分別耦接于多數(shù)條柵極輸出信號線，其中，至少一移位寄存單元包含有 一輸出端點、 一第一開關(guān)元件、 一第二開關(guān)元件、 一第三開關(guān)元件、 一第四開關(guān)元件、 一第五開關(guān)元件以及一第六開關(guān)元件。輸出端點耦接于多數(shù)條柵極輸出信號線中與移位寄存單元相對應的 一柵極輸出信號線；第一開關(guān)元件包含有 一控制端點，耦接于一第一時鐘信號； 一第一端點，耦接于一第一節(jié)點；以及一第二端點，耦接于前一級移位寄存單元的一輸出端點；第二開關(guān)元件包含有 一控制端點，耦接于第一時鐘信號； 一第一端點，耦接于一第二節(jié)點；以及一第二端點，耦接于一第一電壓源；第三開關(guān)元件包含有 一控制端點，耦接于一第二時鐘信號； 一第一端點，耦接于一第二電壓源；以及一第二端點，耦接于第二節(jié)點；第四開關(guān)元件包含有 一控制端點，耦接于下一級移位寄存單元的一輸出端點； 一第一端點，耦接于第二電壓源；以及一第二端點，耦接于第一節(jié)點；第五開關(guān)元件包含有 一控制端點，耦接于第一節(jié)點； 一第一端點，耦接于輸出端點；以及一第二端點，耦接于一第三時鐘信號；以及第六開關(guān)元件包含有 一控制端點，耦接于第 二節(jié)點； 一第一端點，耦接于第二電壓源；以及一第二端點，耦接于輸出端 點。


圖1所示出的是美國第5,410, 583號專利中關(guān)于移位寄存器的電路結(jié)構(gòu) 示意圖。
圖2為圖1中各個信號的信號時序示意圖。
圖3所示出的是美國第20060146978公告號專利中關(guān)于移位寄存器的電 路結(jié)構(gòu)示意圖。
圖4為圖3中各個信號以及各個節(jié)點的電壓電平的信號時序示意圖。 圖5所示出的是依據(jù)本發(fā)明的一實施例的用于一液晶顯示裝置中的一移
位寄存器與一時鐘產(chǎn)生器的簡化方塊示意圖。
圖6所示出的為圖5中的移位寄存器的第n級移位寄存單元SRn的電路
結(jié)構(gòu)示意圖。
圖7為圖5以及圖6中第一時鐘信號CLK1、第二時鐘信號CLK2、第三時 鐘信號CLK3、第四時鐘信號CLK4、前一級移位寄存單元的輸出端點0的輸出 信號0UT (n-1)(亦即啟動信號VSTART)、輸出端點0的輸出信號0UTn、下 一級移位寄存單元的輸出端點0的輸出信號OUT (n+l)、第一節(jié)點A的電壓 電平以及第二節(jié)點B的電壓電平的信號時序示意圖。
附圖符號說明
16、 17、 18、 19、 20、 21、 25、 Tl、 T2、 T3、 T4、 T5、 T6、 T7、 T8、 T9: 晶體管
200:移位寄存器 300:時鐘產(chǎn)生器
GL1、 GL2、 GL3、 GL4..... GLn-l、 GLn:柵極輸出信號線
SR1:第一級移位寄存單元 SR2:第二級移位寄存單元 SR3:第三級移位寄存單元 SR4:第四級移位寄存單元 SRn:第n級移位寄存單元Ql第一開關(guān)元件
Q2第二開關(guān)元件
Q3第三開關(guān)元件
Q4第四開關(guān)元件
Q5第五開關(guān)元件
Q6第六開關(guān)元件
C:電容。
具體實施例方式
在本說明書以及后續(xù)的申請專利范圍當中使用了某些詞匯來指稱特定的 元件，而所屬領(lǐng)域中具有通常知識者應可理解，硬件制造商可能會用不同的 名詞來稱呼同一個元件，本說明書及后續(xù)的申請專利范圍并不以名稱的差異 來作為區(qū)分元件的方式，而是以元件在功能上的差異來作為區(qū)分的準則，在 通篇說明書及后續(xù)的請求項當中所提及的「包含有」為一開放式的用語，故 應解釋成「包含有但不限定于」。此外，「耦接」 一詞在此包含有任何直接及 間接的電氣連接手段，因此，若文中描述一第一裝置耦接于一第二裝置，則 代表該第一裝置可以直接電氣連接于該第二裝置，或透過其它裝置或連接手 段間接地電氣連接至該第二裝置。
請參考圖5，圖5所示出的為依據(jù)本發(fā)明的一實施例的用于一液晶顯示 裝置(未顯示)中的一移位寄存器200與一時鐘產(chǎn)生器300的簡化方塊示意 圖，其中，該液晶顯示裝置包含有多數(shù)條柵極輸出信號線GL1、 GL2、 GL3、
GL4.....GLn-1、 GLn,并且時鐘產(chǎn)生器300是用于提供一第一時鐘信號CLK1、
一第二時鐘信號CLK2、 一第三時鐘信號CLK3以及一第四時鐘信號CLK4。如 圖5所示，移位寄存器200包含有多數(shù)個串接的移位寄存單元SR1、 SR2、 SR3、
SR4.....SRn-1、 SRn，分別耦接于該多數(shù)條柵極輸出信號線GL1 、 GL2、 GL3、
GL4..... GLn-l、 GLn以及時鐘產(chǎn)生器300。另外，請再參考圖6,圖6所示
出的為圖5中的移位寄存器200的第n級移位寄存單元SRn的電路結(jié)構(gòu)示意 圖，如圖6所示，第n級移位寄存單元SRn包含有 一輸出端點O、 一電容C、 一第一開關(guān)元件Ql、 一第二開關(guān)元件Q2、 一第三開關(guān)元件Q3、一第四開關(guān) 元件Q4、 一第五開關(guān)元件Q5以及一第六開關(guān)元件Q6，其中，輸出端點O耦 接于柵極輸出信號線GLn，并且電容C耦接于輸出端點0以及一第一節(jié)點A之間。此外，在本實施例的電路結(jié)構(gòu)中，第一開關(guān)元件Q1、第二開關(guān)元件Q2、 第三開關(guān)元件Q3、第四開關(guān)元件Q4、第五開關(guān)元件Q5以及第六開關(guān)元件Q6 均為N型場效晶體管(例如畫OS場效晶體管)，其中，第一開關(guān)元件Q1包含 有 一控制端點(亦即柵極)耦接于第一時鐘信號CLK1; 一第一端點(亦即 源極)耦接于第一節(jié)點A;以及一第二端點(亦即漏極)耦接于前一級移位 寄存單元的輸出端點的一輸出信號OUT (n-1)(亦即一啟動信號VSTART)。 第二開關(guān)元件Q2包含有 一控制端點(亦即柵極)耦接于第一時鐘信號CLK1; 一第一端點(亦即源極)耦接于一第二節(jié)點B;以及一第二端點(亦即漏極) 耦接于一第一電壓源VDD;第三開關(guān)元件Q3包含有 一控制端點(亦即柵極) 耦接于一第二時鐘信號CLK2; —第一端點(亦即源極)耦接于一第二電壓源 VSS;以及一第二端點(亦即漏極)耦接于第二節(jié)點B;第四開關(guān)元件Q4包 含有 一控制端點(亦即柵極)耦接于下一級移位寄存單元(亦即移位寄存 單元SR2)的輸出端點的一輸出信號OUT (n+1 ); —第一端點(亦即源極) 耦接于第二電壓源VSS;以及一第二端點(亦即漏極)耦接于第一節(jié)點A;第 五開關(guān)元件Q5包含有 一控制端點(亦即柵極)耦接于第一節(jié)點A; —第一 端點(亦即源極)耦接于輸出端點0;以及一第二端點(亦即漏極)耦接于 一第三時鐘信號CLK3;以及第六開關(guān)元件Q6包含有 一控制端點(亦即柵 極)耦接于第二節(jié)點B; —第一端點(亦即源極)耦接于第二電壓源VSS;以 及一第二端點(亦即漏極)耦接于輸出端點0。
另外，在此請注意，圖5中的移位寄存單元SR1、 SR2、 SR3、 SR4.....
SRn-l的電路結(jié)構(gòu)均與移位寄存單元SRn相同，其中移位寄存單元SR1與其
它的移位寄存單元SR2、 SR3、 SR4..... SRn-l、 SRn之間的差別只在于移位
寄存單元SR2、 SR3、 SR4.....SRn-1、 SRn中個別的第一開關(guān)元件Ql的第二
端點(亦即漏極)分別耦接于前一級移位寄存單元的輸出端點0的輸出信號 OUT (n-l)所作為的一啟動信號VSTART,而移位寄存單元SR1中第一開關(guān) 元件Ql的第二端點(亦即漏極)耦接于一啟動信號VSTART,所以為了簡潔
起見，就不在此多加贅述移位寄存單元SR1、 SR2、 SR3、 SR4..... SRn-1的
電路結(jié)構(gòu)。此外，在偶數(shù)級的移位寄存單元(例如移位寄存單元SR2、 SR4、 SR6等)中，第三開關(guān)元件Q3的控制端點(亦即柵極)耦接于第四時鐘信號 CLK4,而在奇數(shù)級的移位寄存單元(例如移位寄存單元SR1、 SR3、 SR5等) 中，第三開關(guān)元件Q3的控制端點(亦即柵極)耦接于第二時鐘信號CLK2。請參考圖7，圖7為圖5以及圖6中第一時鐘信號CLK1、第二時鐘信號 CLK2、第三時鐘信號CLK3、第四時鐘信號CLK4、前一級移位寄存單元的輸出 端點0的輸出信號OUT (n - 1 )(亦即啟動信號VSTART)、輸出端點0的輸出 信號0UTn、下一級移位寄存單元的輸出端點0的輸出信號OUT (n+1 )、第一 節(jié)點A的電壓電平以及第二節(jié)點B的電壓電平的信號時序示意圖。如圖7所 示，在第一時段區(qū)間T1中，啟動信號VSTART為低電壓電平，此時第一開關(guān) 元件Q1、第二開關(guān)元件Q2、第三開關(guān)元件Q3、第四開關(guān)元件Q4、第五開關(guān) 元件Q5以及第六開關(guān)元件Q6均未被開啟，并且第二節(jié)點B是維持在上一個 時段區(qū)間的狀態(tài)(亦即維持高電壓電平)，而且此時輸出端點0沒有輸出。
在第二時段區(qū)間T2中，啟動信號VSTART轉(zhuǎn)變?yōu)楦唠妷弘娖剑c此同時 第一時鐘信號CLK1為高電壓電平并且第三時鐘信號CLK3為低電壓電平，因 此第一開關(guān)元件Q1以及第二開關(guān)元件Q2就會被開啟，而第一節(jié)點A則會開 始充電，并且第二節(jié)點B是維持在高電壓電平。
在第三時段區(qū)間T3中，第一節(jié)點A會受到電容C的靴帶效應(bootstrap effect)影響而充電至高電壓電平，所以此時第五開關(guān)元件Q5就會^^皮開啟， 而且輸出端點0會輸出第三時鐘信號CLK3的高電壓電平(亦即輸出信號 0UTn ),以將第n條柵極輸出信號線GLn打開，并且同時將第三時鐘信號CLK3 的高電壓電平輸入至下一級移位寄存單元SR2中第一開關(guān)元件Q1的第二端點 (亦即漏極)以作為移位寄存單元SR2的啟動信號VSTART;與此同時，第二 時鐘信號CLK2的高電壓電平會將第三開關(guān)元件Q3開啟，使得第二節(jié)點B的 電壓電平會被拉到第二電壓源VSS的電壓電平(亦即低電壓電平)，所以此時 第六開關(guān)元件Q6會被關(guān)閉以確保輸出端點0的輸出信號0UTn不會受到第二 電壓源VSS的影響。
在第四時段區(qū)間T4中，第一時鐘信號CLK1為高電壓電平，所以第一開 關(guān)元件Ql以及第二開關(guān)元件Q2就會被開啟，而此時啟動信號VSTART沒有輸 入，并且第一電壓源VDD會對第二節(jié)點B充電，以將第六開關(guān)元件Q6開啟， 與此同時，輸出端點0的輸出信號OUTn就會被拉到第二電壓源VSS的電壓電 平(亦即低電壓電平)，以將第一條^^及輸出信號線GL1關(guān)閉，并且下一級的 輸出信號0UT (n + l)會將第四開關(guān)元件Q4開啟，使得第一節(jié)點A的電壓電 平會被拉到第二電壓源VSS的電壓電平(亦即低電壓電平)，以將第五開關(guān)元 件Q5關(guān)閉。
10在第五時段區(qū)間T5中，第一時鐘信號CLK1以及第二時鐘信號CLK2均為 低電壓電平，所以此時第一開關(guān)元件Ql、第二開關(guān)元件Q2、第三開關(guān)元件 Q3、第四開關(guān)元件Q4、第五開關(guān)元件Q5以及第六開關(guān)元件Q6均未被開啟， 并且第二節(jié)點B是維持在上一個時段區(qū)間的狀態(tài)(亦即維持高電壓電平)，而 且此時輸出端點0沒有輸出。
如上所述，依此不斷地重復第二時段區(qū)間T2、第三時段區(qū)間T3、第四時 段區(qū)間T4以及第五時段區(qū)間T5的步驟，就可以對第二節(jié)點B作周期性充放 電的操作，藉以釋放累積電壓來減緩薄膜晶體管(TFT)的鬮值電壓Vth的偏 移曲線，以進而延長整體電路的使用期限。
綜上所述，本發(fā)明所揭露的使用于液晶顯示器中的移位寄存器具有簡單 電路結(jié)構(gòu)并且可以延長整體電路的使用期限，因此能夠解決現(xiàn)有技術(shù)的問題 與缺點。
以上所述僅為本發(fā)明的較佳實施例，凡依本發(fā)明申請專利范圍所做的均 等變化與修飾，皆應屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種移位寄存器，包含有多數(shù)個串接的移位寄存單元，其中，至少一移位寄存單元包含有輸出端點；第一開關(guān)元件，包含有控制端點，耦接于一第一時鐘信號；第一端點，耦接于一第一節(jié)點；以及第二端點，耦接于前一級移位寄存單元的一輸出端點；第二開關(guān)元件，包含有控制端點，耦接于該第一時鐘信號；第一端點，耦接于一第二節(jié)點；以及第二端點，耦接于一第一電壓源；第三開關(guān)元件，包含有控制端點，耦接于一第二時鐘信號；第一端點，耦接于一第二電壓源；以及第二端點，耦接于該第二節(jié)點；第四開關(guān)元件，包含有控制端點，耦接于下一級移位寄存單元的一輸出端點；第一端點，耦接于該第二電壓源；以及第二端點，耦接于該第一節(jié)點；第五開關(guān)元件，包含有控制端點，耦接于該第一節(jié)點；第一端點，耦接于該輸出端點；以及第二端點，耦接于一第三時鐘信號；以及第六開關(guān)元件，包含有控制端點，耦接于該第二節(jié)點；第一端點，耦接于該第二電壓源；以及第二端點，耦接于該輸出端點。
2. 如權(quán)利要求1所述的移位寄存器，還包含有電容，耦接于該輸出端點與該第一節(jié)點之間。第一開關(guān)元件，控制端點,第一端點,第二端點,第二開關(guān)元件，控制端點,第一端點,第二端點，第三開關(guān)元件，控制端點,第一端點，第二端點,第四開關(guān)元件，控制端點,第一端點,第二端點，第五開關(guān)元件,控制端點,第一端點,第二端點,第六開關(guān)元件,控制端點,第一端點,第二端點,
3. 如權(quán)利要求1所述的移位寄存器，其中，該第一開關(guān)元件、該第二開關(guān)元件、該第三開關(guān)元件、該第四開關(guān)元件、該第五開關(guān)元件以及該第六開關(guān)元件均為晶體管。
4. 如權(quán)利要求3所述的移位寄存器，其中，該第一開關(guān)元件、該第二開關(guān)元件、該第三開關(guān)元件、該第四開關(guān)元件、該第五開關(guān)元件以及該第六開關(guān)元件均為N型場效晶體管。
5. 如權(quán)利要求1所述的移位寄存器，其中，該第一、第三時鐘信號具有相同周期但彼此反相，該第二時鐘信號是與該第一、第三時鐘信號中一特定時鐘信號同步，以及該第二時鐘信號的周期是該特定時鐘信號的周期的兩倍。
6. —種液晶顯示器，包含有多數(shù)條柵極輸出信號線；以及移位寄存器，包含有多數(shù)個串接的移位寄存單元，分別耦接于該多數(shù)條柵極輸出信號線，其中，至少一移位寄存單元包含有輸出端點，耦接于該多數(shù)條柵極輸出信號線中與該移位寄存單元相對應的 一柵極輸出信號線；第一開關(guān)元件，包含有控制端點，耦接于一第一時鐘信號；第一端點，耦接于一第一節(jié)點；以及第二端點，耦接于前一級移位寄存單元的 一輸出端點；第二開關(guān)元件，包含有控制端點，耦接于該第一時鐘信號；第一端點，耦接于一第二節(jié)點；以及第二端點，耦接于一第一電壓源；第三開關(guān)元件，包含有控制端點，耦接于一第二時鐘信號；第一端點，耦接于一第二電壓源；以及第二端點，耦接于該第二節(jié)點；第四開關(guān)元件，包含有控制端點，耦接于下一級移位寄存單元的一輸出端點；第一端點，耦接于該第二電壓源；以及第二端點，耦接于該第一節(jié)點；第五開關(guān)元件，包含有控制端點，耦接于該第一節(jié)點；第一端點，耦接于該輸出端點；以及第二端點，耦接于一第三時鐘信號；以及第六開關(guān)元件，包含有控制端點，耦接于該第二節(jié)點；第一端點，耦接于該第二電壓源；以及第二端點，耦接于該輸出端點。
7. 如權(quán)利要求6所述的液晶顯示器，其中，該移位寄存器還包含有電容，耦接于該輸出端點與該第一節(jié)點之間。
8. 如權(quán)利要求6所述的液晶顯示器，其中，該第一開關(guān)元件、該第二開關(guān)元件、該第三開關(guān)元件、該第四開關(guān)元件、該第五開關(guān)元件以及該第六開關(guān)元件均為晶體管。
9. 如權(quán)利要求8所述的液晶顯示器，其中，該第一開關(guān)元件、該第二開關(guān)元件、該第三開關(guān)元件、該第四開關(guān)元件、該第五開關(guān)元件以及該第六開關(guān)元件均為N型場效晶體管。
10. 如權(quán)利要求6所述的液晶顯示器，其中，該第一時鐘信號與該第三時鐘信號具有相同周期但彼此反相，該第二時鐘信號是與該第一、第三時鐘信號中一特定時鐘信號同步，以及該第二時鐘信號的周期是該特定時鐘信號的周期的兩倍。
全文摘要
本發(fā)明提供一種具有簡單電路結(jié)構(gòu)并且可以延長整體電路的使用期限的移位寄存器以及相關(guān)的液晶顯示器。移位寄存器包含有多數(shù)個串接的移位寄存單元，其中至少一移位寄存單元包含有一輸出端點、一第一開關(guān)元件、一第二開關(guān)元件、一第三開關(guān)元件、一第四開關(guān)元件、一第五開關(guān)元件以及一第六開關(guān)元件。此外，液晶顯示器包含有多數(shù)條柵極輸出信號線以及上述的移位寄存器，移位寄存器中的多數(shù)個串接的移位寄存單元分別耦接于多數(shù)條柵極輸出信號線。
文檔編號G09G3/36GK101527170SQ20081008212
公開日2009年9月9日 申請日期2008年3月3日 優(yōu)先權(quán)日2008年3月3日
發(fā)明者彭信維, 朱益男, 黃明偉 申請人:中華映管股份有限公司