專利名稱：電平偏移電路及其方法
技術(shù)領(lǐng)域：
本發(fā)明大致涉及一種電平偏移電^各(level shift circuit)及其方法，并 且特別是涉及LCD顯示裝置中的電平偏移電路及其方法。
背景技術(shù)：
顯示器的源極驅(qū)動(dòng)器具有用于驅(qū)動(dòng)顯示器的數(shù)據(jù)線的多個(gè)信道。各信道 具有用于將低壓信號(hào)轉(zhuǎn)換成高壓信號(hào)的電平偏移電路。圖l是一種現(xiàn)有的電 平偏移電路10的電路圖。電平偏移電路10包括P-M0S晶體管MP1-MP3以及 N-M0S晶體管MN1和MN2。電平偏移電路10將低壓輸入信號(hào)input —sig以及 /i叩ut —sig轉(zhuǎn)換成高壓輸出信號(hào)0UT和/0UT。
P-M0S晶體管MP1和MP2經(jīng)P-M0S晶體管MP3來接收供電電壓VDDA， P-M0S 晶體管MP3藉由使能信號(hào)(enable signal) ENLS控制。P-M0S晶體管MP1的 柵極耦接到輸出端子B,并且P-M0S晶體管MP2的柵極耦接到輸出端子A。
N-M0S晶體管MN1連接于輸出端子A和接地端GND之間并且由反相器101 產(chǎn)生的輸入信號(hào)/i叩ut —sig來控制。N-M0S晶體管MN2連^t妻于輸出端子B和 接地端GND之間并由輸入信號(hào)i叩ut-sig控制。電阻GND丄OAD是導(dǎo)線的寄生 電阻(parasitic resistor),在此可以看成往接地端的負(fù)載。
當(dāng)使能信號(hào)ENLS使能電平偏移電路10 (即ENLS=L0W)并且輸入信號(hào) i叩ut —sig處于高位時(shí)，晶體管MN2和MP1開啟，并且晶體管MN1和MP2關(guān) 閉。因此，輸出端子A被拉高，而輸出端子B被拉低。在使能信號(hào)ENLS使能 電平偏移電路10(即ENLS=L0W)并且輸入信號(hào)input-sig處于低位時(shí)，晶體管 MN2和MP1關(guān)閉，并且晶體管MN1和MP2開啟。因而輸出端子A被拉低，而 輸出端子B被拉高。
隨著LCD顯示裝置的尺寸不斷增長，LCD裝置中的源極驅(qū)動(dòng)器的信道數(shù) 目也隨之增加。多電平偏移電路IO同時(shí)改變狀態(tài)，并因而流入地線GND的總 電流纟艮大。由于存在寄生電阻GND—L0AD，在節(jié)點(diǎn)G，處的電壓高于地電壓， 因而N-M0S晶體管MN1或MN2的柵極和源極之間的電壓Vgs較小，這使得N-M0S晶體管MN1或MN2無法開啟。
圖2是在電平偏移電路10失效時(shí)第一和第二輸出信號(hào)OUT和/0UT的波 形圖。曲線20代表使能信號(hào)ENLS的電壓振幅。曲線21代表輸出端子A的輸 出信號(hào)OUT的電壓振幅，而曲線22代表輸出端子B的第二輸出信號(hào)/OUT的 電壓纟展幅。
假定輸入信號(hào)i叩ut-sig處于邏輯高位。在電平偏移電路10的瞬時(shí) (transient state)過程中，使能信號(hào)ENLS首先處于高電平并且隨后變到低 電平以使能電平偏移電路10。當(dāng)電平偏移電路10未被使能時(shí)(使能信號(hào)ENLS 處于高位)，輸入信號(hào)input —sig和/input — sig ^皮輸入并且由于晶體管MN1 被輸入信號(hào)/input-sig開啟，而使得輸出信號(hào)OUT從高位變到低位(參見曲 線20和21)。輸出信號(hào)/OUT則被拉(PULL)到低于地電壓的電平，這是由于它 被輸出信號(hào)0UT經(jīng)MP2耦接到低電壓(參見圓形標(biāo)記23和曲線22)。因而在 下一步中，當(dāng)電平偏移電路'10被使能(使能信號(hào)ENLS處于低電平)時(shí)，晶體 管MP1的驅(qū)動(dòng)強(qiáng)于晶體管MP2，這使得第一輸出信號(hào)OUT在應(yīng)該被拉低的時(shí) 候仍錯(cuò)誤地拉高，使得電平偏移電路10失效。

發(fā)明內(nèi)容
因此，本發(fā)明是有關(guān)于用以獲得更好效能的電平偏移電路及其方法。 本發(fā)明提供一種電平偏移電路，并且該電平偏移電^各包括第 一輸入端子、 第二輸入端子、第一輸出端子、第二輸出端子、電平偏移器(level shifter) 以及等化開關(guān)(equality switch)。第一輸入端子接收輸入信號(hào)，而第二輸入 端子接收與輸入信號(hào)反相的反相輸入信號(hào)。第一輸出端子輸出輸出信號(hào)，并 且第二輸出端子輸出反相輸出信號(hào)。電平偏移器連接到第一輸入端子、第二
輸入端子、第一輸出端子和第二輸出端子。等化單元耦接于第一輸出端子和 第二輸出端子之間。其中，在重置階段，輸入信號(hào)和反相輸入信號(hào)被輸入到 電平偏移器并且等化單元開啟。在重置階段之后，等化單元關(guān)閉并且電平偏 移器開始偏移輸入信號(hào)的電平。
本發(fā)明提供 一 種用于電平偏移電路中的電平偏移方法。該方法包括以下 步驟(a)從第一和第二輸入端子接收輸入信號(hào)和反相輸入信號(hào)，其中，反相 輸入信號(hào)與輸入信號(hào)反相；(b)提供第一輸出端子和第二輸出端子，其中，第 一輸出端子用于輸出輸出信號(hào)，而第二輸出端子用于輸出反相輸出信號(hào)；(c)提供連接第一輸入端子、第二輸入端子、第一輸出端子以及第二輸出端子的 電平偏移器；(d)藉由在重置階段開啟等化單元而電性連接第一輸出端子和第 二輸出端子；(e)在重置階段之后，關(guān)閉等化單元并偏移輸入信號(hào)和反相輸入 信號(hào)的電平以輸出輸出信號(hào)和反相輸出信號(hào)。
根據(jù)本發(fā)明的實(shí)施例，提供了一種適用于較高通道數(shù)、較高供電電壓
VDDA、較低供電電壓VDDD以及較高接地端負(fù)載阻抗的條件下的電平偏移電路 以及其方法。該方法和電平偏移電路易于實(shí)現(xiàn)，并且其硬件復(fù)雜度及制造成 本低。
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí) 施例，并配合附圖，作詳細(xì)說明如下。


附圖用于提供本發(fā)明的進(jìn)一步理解，并且結(jié)合在說明書中并構(gòu)成說明書 的一部分。附圖與描述一 同示意了本發(fā)明的實(shí)施例并用于解#奪本發(fā)明的原理。 圖1是一種現(xiàn)有電平偏移電路10的電路圖。 圖2是在電平偏移電路失效時(shí)第一和第二輸出信號(hào)的波形圖。 圖3A是本發(fā)明的一實(shí)施例的電平偏移電路30的電路圖。 圖3B是本發(fā)明另一實(shí)施例的電平偏移電路50的電^^圖。 圖4是輸出信號(hào)0UT和反向輸出信號(hào)/0UT的波形圖。 附圖符號(hào)說明
10電平偏移電路
101:反相器20曲線
21曲線
22曲線
23圓形標(biāo)^己
30電平偏移電^各
31電平偏移器31
32等化單元
33控制單元
34反相器40曲線
41曲線
42曲線
43圓形標(biāo)i己
50電平偏移電^各
A:第一輸出端子
B:第二輸出端子
C:第一輸入端子
D:第二輸入端子
ENLS:使能信號(hào)
input —sig: 輸入信號(hào)
/i叩ut一sig:反相輸入信號(hào)
OUT:輸出信號(hào)
/OUT:反相輸出信號(hào)
G':節(jié)點(diǎn)
GND: 4妾地端
GND丄0AD:電阻
MN1、 MN2、 MN3: N-M0S晶體管
MP1、 MP2、 MP3: P-M0S晶體管
VDDA:供電電壓
VDDD:供電電壓
VSSD:供電電壓。
具體實(shí)施例方式
現(xiàn)在詳細(xì)參照本發(fā)明的優(yōu)選實(shí)施例，其實(shí)例繪示于附圖中。在所有可能 位置，相同的參考標(biāo)號(hào)用于在附圖和描述中表示相同或相似部件。
為了解決上述以及其它問題，本發(fā)明的實(shí)施例提供了一種適用于較高通 道數(shù)的電平偏移電路及其方法。該方法和電平偏移電路易于實(shí)施，并且其硬
件復(fù)雜度和制造成本低。
圖3A是本發(fā)明的一實(shí)施例的電平偏移電路30的電路圖。電平偏移電路 30包括第一輸入端子C、第二輸入端子D、第一輸出端子A、第二輸出端子B、電平偏移器31、等化單元32以及控制單元33。等化單元32,其中，等化單 元32可以用晶體管MN1來實(shí)施，然而，等化單元32用晶體管MN1來實(shí)施， 并非用以限定本發(fā)明。
電平偏移器31耦接到控制單元33、第一輸入端子C、第二輸入端子D、 第一輸出端子A以及第二輸出端子B。等化單元32耦接于第一輸出端子A和 第二輸出端子B之間。
第一輸入端子C接收輸入信號(hào)i叩ut —sig,并且第二輸入端子D接收反 相輸入信號(hào)/input —sig,該反相輸入信號(hào)/i叩ut — sig由反相器34產(chǎn)生并且 與輸入信號(hào)i叩ut-sig反相。第一輸出端子A輸出輸出信號(hào)0UT，并且第二 輸出端子B輸出反相輸出信號(hào)/OUT。
電平偏移器31用于對(duì)輸入信號(hào)input —sig進(jìn)行電平偏移。等化單元32 和控制單元33由使能信號(hào)ENLS控制?？刂茊卧?3用于控制電平偏移器31 被使能或被禁能(disabled),也就是，控制單元33將電平偏移器31選擇性 連接到供電電壓VDDA。
在重置階段，輸入信號(hào)i叩ut-sig和反相輸入信號(hào)/input —sig被輸入電 平偏移器31并使能信號(hào)ENLS處于高電平，使得電平偏移器31被禁能并且等 化單元32開啟。因而第一輸出端子A和第二輸出端子B電性連接并且具有相 同的電壓電平。在重置階段后，使能信號(hào)ENLS處于低電平，使得等化單元 32關(guān)閉并且電平偏移器31被使能以偏移輸入信號(hào)i叩ut-sig的電平。
在本實(shí)施例中，控制單元33是P-MOS晶體管MP1。晶體管MP1的柵極端 接收使能信號(hào)ENLS,晶體管MP1的源極端耦接到電源VDDA,并且晶體管MP1 的漏極端耦接到電平偏移器31?？刂茊卧?3并不意圖限制本發(fā)明的范圍。 圖3B是本發(fā)明另一實(shí)施例的電平偏移電路50的電路圖?？刂茊卧?3可根據(jù) 本實(shí)施例的應(yīng)用需要進(jìn)行移除或修改。電平偏移電路50的其它元件與電平偏 移電3各30的元件相同并且不再描述。
當(dāng)使能信號(hào)ENLS處于高位時(shí)，等化單元32會(huì)讓第一輸出端子A和第二 輸出端子B上的電荷彼此共享。因而藉由等化單元32將輸出信號(hào)OUT和反相 輸出信號(hào)/OUT等化成具有相同的電壓電平。在圖3A和圖3B的這兩種實(shí)施例 中，等化單元32包括畫OS晶體管MN1。晶體管MN1的源極端和漏極端分別 耦接到第一和第二輸出端子A和B。晶體管MN的柵極端接收使能信號(hào)ENLS。 然而，等化單元32的這種實(shí)施方式并不意圖限制其范圍。在圖3A和圖3B的兩種實(shí)施例中，電平偏移器31包括二 N-M0S晶體管 匪2、 MN3和二 P-M0S晶體管MP2、 MP3。晶體管MN2的柵極端耦接到第一輸入 端子C,而晶體管MN3的柵極端耦接到第二輸入端子D。晶體管MN2、 MN3的 二源極端共同連接。寄生電阻GND-LOAD是導(dǎo)線的寄生電阻，可以看成往接地 端的負(fù)載。晶體管MP2的柵極端耦接到第一輸出端子A以及晶體管MP3的漏 極端。晶體管MP3的柵極端耦接到第二輸出端子B和晶體管MP2的漏極端。 在圖3A中，晶體管MP2和MP3的二源極端共同連接到控制單元33,然而在 圖3B中，晶體管MP2和MP3的二源極端共同連接到供電電壓VDDA。
圖4是圖3A中的電平偏移電路30的輸出信號(hào)OUT和反相輸出信號(hào)/OUT 的波形圖。第 一輸出端子A和第二輸出端子B上的電荷彼此共享(參見圓形標(biāo) 記43)。曲線40代表使能信號(hào)ENLS。曲線41代表第一輸出端子A的輸出信 號(hào)OUT，而曲線42代表第二輸出端子B的反相輸出信號(hào)/OUT。
在圖4中，輸入信號(hào)i叩ut —sig從邏輯高位變成邏輯低位。在使能信號(hào) ENLS處于高電平時(shí)，等化單元32開啟使得輸出信號(hào)OUT和反相輸出信號(hào)/OUT 電性連接并且具有相同的電壓電平。在使能信號(hào)ENLS降低之后，等化單元 32關(guān)閉，由于MN3為開的狀態(tài)(on)而MN2為關(guān)的狀態(tài)(off)，同時(shí)MP2和MP3 處于相同的初始狀態(tài)(initial state)，輸出信號(hào)OUT被拉到輸出信號(hào)/OUT 以下(參見圓形標(biāo)記43以及曲線41和42)。在MN2、 MN3、 MP2和MP3的正回 饋之后，輸出信號(hào)OUT變刮板電平，并且反相信號(hào)/OUT變到高電平。因而電 平偏移電路30的轉(zhuǎn)換成功完成。
娘據(jù)本發(fā)明的實(shí)施例的電平偏移電路以及其方法適用于具有較多信道數(shù) 的源極驅(qū)動(dòng)器，并且寄生接地負(fù)載的影響變小。該方法和電平偏移電路易于 實(shí)現(xiàn)，并且其硬件復(fù)雜度和制造成本低。
本領(lǐng)域熟知此項(xiàng)技藝者顯然能夠在不脫離本發(fā)明的范圍和精神的情況下 對(duì)本發(fā)明的結(jié)構(gòu)進(jìn)行各種潤飾和變化?？紤]到上述描述，本發(fā)明覆蓋落在本 發(fā)明申請(qǐng)專利范圍以及等同物內(nèi)的各種潤飾和變化。
權(quán)利要求
1. 一種電平偏移電路，包括一第一輸入端子，用于接收一輸入信號(hào)；一第二輸入端子，用于接收一反相輸入信號(hào)，其中，該反相輸入信號(hào)是該輸入信號(hào)的反相信號(hào)；一第一輸出端子，用于輸出一輸出信號(hào)；一第二輸出端子，用于輸出一反相輸出信號(hào)；一電平偏移器，電性連接至該第一輸入端子、該第二輸入端子、該第一輸出端子以及該第二輸出端子；以及一等化單元，耦接于該第一輸出端子和該第二輸出端子之間；其中，在一重置階段時(shí)，該輸入信號(hào)和該反相輸入信號(hào)輸入到該電平偏移器，并且該等化單元開啟；在該重置階段之后，該等化單元關(guān)閉并且該電平偏移器開始偏移該輸入信號(hào)的電平。
2. 如權(quán)利要求1所述的電平偏移電路，其中，該等化單元為一第一晶體 管，該第 一晶體管具有用于接收一使能信號(hào)的一第 一柵極端。
3. 如權(quán)利要求1所述的電平偏移電路，其中，該電平偏移電路還包括借 由該使能信號(hào)控制的一控制單元。
4. 如權(quán)利要求3所述的電平偏移電路，其中，在該重置階段，該電平偏 移器被該控制單元禁能；在該重置階段之后，該電平偏移器被該控制單元使 能。
5. 如權(quán)利要求3所述的電平偏移電路，其中，該控制單元是一第二晶體 管，該第二晶體管具有用于接收該使能信號(hào)的一第二柵極端并且選擇性提供 一供電電壓到該電平偏移器。
6. 如權(quán)利要求3所述的電平偏移電路，其中，該電平偏移器包括 一第三晶體管，具有連接到該第 一輸入端子的 一第三柵極端；一第四晶體管，具有連接到該第二輸入端子的 一第四柵極端；一第五晶體管，具有一第五漏極端和一第五柵極端； 一第六晶體管，具有一第六柵極端和一第六漏極端；其中，該第五柵極端耦接到該第六漏極端和該第一輸出端子，該第六柵極端耦接到該第五漏極端和該第二輸出端子，該第三晶體管和該第四晶體管 共同耦接到地線，并且該第五晶體管和該第六晶體管共同連接該控制單元。
7. —種用于電平偏移電路的電平偏移方法，包括從一第一和一第二輸入端子分別接收一輸入信號(hào)和一反相輸入信號(hào)，其中，該反相輸入信號(hào)是該輸入信號(hào)的反相信號(hào)；提供一第一輸出端子和一第二輸出端子，其中，該第一輸出端子用于輸 出 一輸出信號(hào)并且該第二輸出端子用于輸出 一反相輸出信號(hào)；提供一電平偏移器，該電平偏移器連接到該第一輸入端子、該第二輸入 端子、該第一輸出端子和該第二輸出端子；借由在一重置階段時(shí)，開啟等化單元來電性連接該第一輸出端子和該第 二輸出端子；以及在該重置階段之后，關(guān)閉該等化單元并偏移該輸入信號(hào)和該反相輸入信 號(hào)的電平以輸出該輸出信號(hào)和該反相輸出信號(hào)。
8. 如權(quán)利要求7所述的方法，其中，在該重置階段，該方法還包括該電 平偏移器與電源斷開的步驟。
9. 如權(quán)利要求8所述的方法，其中，在該重置階段之后，該方法還包括 將該電平偏移器連接到該電源的步驟。
10. 如權(quán)利要求9所述的方法，其中，該電平偏移電路還包括一控制單 元，并且連接以及斷開該電平偏移器與該電源的步驟由該控制單元進(jìn)行。
全文摘要
一種電平偏移電路，包括第一輸入端子、第二輸入端子、第一輸出端子、第二輸出端子、電平偏移器以及等化單元。第一和第二輸入端子分別接收輸入信號(hào)和反相輸入信號(hào)。第一和第二輸出端子分別輸出輸出信號(hào)和反相輸出信號(hào)。電平偏移器連接到第一和第二輸入端子以及第一和第二輸出端子。等化單元耦接在第一和第二輸出端子之間。其中，在重置階段，輸入信號(hào)和反相輸入信號(hào)被輸入到電平偏移器，并且等化單元開啟。在重置階段之后，等化單元關(guān)閉并且電平偏移器開始偏移輸入信號(hào)的電平。
文檔編號(hào)G09G3/36GK101436855SQ20081009549
公開日2009年5月20日 申請(qǐng)日期2008年4月24日 優(yōu)先權(quán)日2007年11月13日
發(fā)明者范文騰, 陳建儒, 顏育仁 申請(qǐng)人:奇景光電股份有限公司