專利名稱：信號處理方法
技術(shù)領(lǐng)域：
本發(fā)明涉及信號處理設(shè)備和方法，以及包括信號過程設(shè)備的顯示設(shè)備。

背景技術(shù)：
液晶顯示器(LCD)包括一對具有場生成電極的面板和一個布置在兩個面板之間的具有介電各向異性的液晶層。通過使用電極而在液晶層中形成電場，并且通過調(diào)節(jié)電場生成期望的圖像以便控制穿過液晶層的透光率。LCD設(shè)備包括平面顯示(FPD)設(shè)備，它時常以使用用于像素控制的薄膜晶體管(TFT)的TFT-LCD的形式出現(xiàn)。
在過去主要用作為計算機(jī)監(jiān)視器的TFT-LCD，變得更多地用于諸如電視屏幕之類的娛樂顯示屏幕。其結(jié)果是，對于TFT-LCD而言，顯示優(yōu)質(zhì)活動圖像已經(jīng)變得更重要。然而，因為傳統(tǒng)上不使用TFT-LCD來顯示快速運(yùn)動的圖像，所以需要對這些設(shè)備中的信號控制技術(shù)作出一些改進(jìn)。目前，液晶分子不能十分快速地對施加的電場起反應(yīng)以顯示純凈的快速運(yùn)動圖像。需要花費(fèi)一定的持續(xù)時間來給液晶電容器充電至靶電壓。當(dāng)靶電壓與先前電壓之間的差較大時，液晶電容器可能會花費(fèi)比期望的持續(xù)時間更長的時間來達(dá)到靶電壓。″液晶電容器″指的是一對生成電場的電極和安置在這對電極之間的液晶層。
解決液晶層充電時間較長的問題的一個解決方案就是動態(tài)電容補(bǔ)償(DCC)。DCC方法需要向液晶電容器施加高于靶電壓的調(diào)節(jié)電壓，以便利用響應(yīng)時間隨液晶電容器兩端電壓增加而降低的事實。
然而，因為DCC根據(jù)兩三個幀的比較來判斷調(diào)節(jié)電壓，所以它需要至少一個幀存儲器來存儲幀的圖像數(shù)據(jù)。幀存儲器需求是人們所不希望有的，因為它增加了生產(chǎn)成本和控制板的面積。
作為可選方案，可以把DDR(雙數(shù)據(jù)率)存儲器用作為幀存儲器。然而，DDR存儲器需要高頻率的數(shù)據(jù)處理速度，這并不是總能達(dá)到的。因此，迫切需要一種用于在不需要幀存儲器的額外成本或像高頻處理速度這樣的限制條件的情況下判斷調(diào)節(jié)電壓的方法。


發(fā)明內(nèi)容
本發(fā)明包括通過轉(zhuǎn)換圖像數(shù)據(jù)的比特數(shù)和頻率來減少所需幀存儲器的數(shù)目的方法。在一個方面，本發(fā)明是一種包括信號處理器和幀存儲器的顯示單元的信號處理設(shè)備。信號處理器以第一格式接收當(dāng)前圖像數(shù)據(jù)并以第二格式生成調(diào)節(jié)后的當(dāng)前圖像數(shù)據(jù)，所述第一格式具有第一比特數(shù)和第一頻率，所述第二格式具有第二比特數(shù)和第二頻率的第二格式。幀存儲器以第二格式存儲圖像數(shù)據(jù)。本發(fā)明還包括包含上述信號處理設(shè)備的顯示設(shè)備。
在另一個方面中，本發(fā)明是一種處理顯示設(shè)備中的數(shù)據(jù)的方法。所述方法需要接收具有第一比特數(shù)和第一頻率的當(dāng)前圖像數(shù)據(jù)，并通過將所述位重排成第二比特數(shù)來格式轉(zhuǎn)換當(dāng)前圖像數(shù)據(jù)，把第一頻率改變?yōu)榈诙l率，并在幀存儲器中存儲具有第二比特數(shù)和第二頻率的當(dāng)前圖像數(shù)據(jù)。調(diào)節(jié)后的當(dāng)前圖像數(shù)據(jù)是利用當(dāng)前圖像數(shù)據(jù)生成的。
在又一個方面中，本發(fā)明是一種顯示單元的信號處理設(shè)備。所述設(shè)備包括信號處理器、數(shù)據(jù)輸出單元和幀存儲器。信號處理器接收具有第一數(shù)據(jù)率的圖像數(shù)據(jù)并把所述圖像數(shù)據(jù)分成圖像數(shù)據(jù)的第一子集和圖像數(shù)據(jù)的第二子集。數(shù)據(jù)輸出單元接收圖像數(shù)據(jù)的第一子集和第二子集并生成具有第二數(shù)據(jù)率的重組后的圖像數(shù)據(jù)。幀存儲器根據(jù)第一時鐘速率來存儲重組后的圖像數(shù)據(jù)。
在又一個方面，本發(fā)明是顯示單元的信號處理設(shè)備，所述設(shè)備包括雙數(shù)據(jù)率(DDR)存儲器，數(shù)據(jù)輸入單元和信號處理器。所述信號處理器從DDR存儲器中接收圖像數(shù)據(jù)并生成圖像數(shù)據(jù)的第一子集和圖像數(shù)據(jù)的第二子集。圖像數(shù)據(jù)的第一子集和第二子集的數(shù)據(jù)率是從存儲器中接收的圖像數(shù)據(jù)的數(shù)據(jù)率的一半。信號處理器接收圖像數(shù)據(jù)的第一和第二子集。



圖1是根據(jù)本發(fā)明實施例的LCD的框圖； 圖2是根據(jù)本發(fā)明實施例的LCD像素的等效電路圖； 圖3是根據(jù)本發(fā)明實施例的信號處理設(shè)備40的框圖； 圖4是圖3中所示的信號處理設(shè)備的信號處理器的示例性框圖； 圖5舉例說明了輸入圖4中所示的信號處理器的信號的示例性波形； 圖6舉例說明了來自數(shù)據(jù)轉(zhuǎn)換器的輸出信號的示例性波形； 圖7舉例說明了來自內(nèi)部存儲器和數(shù)據(jù)輸出塊的輸出信號的示例性波形； 圖8是根據(jù)本發(fā)明另一個實施例的信號處理設(shè)備的框圖； 圖9和10分別舉例說明了圖8中所示的信號處理器的輸入輸出信號的示例性波形； 圖11舉例說明了從幀存儲器讀取的或?qū)懭氲綆鎯ζ髦械膱D像數(shù)據(jù)的示例性波形； 圖12和13分別舉例說明了在輸入第N和第(N+1)幀期間、圖8中所示的信號處理器的操作示例； 圖14和15分別舉例說明了在輸入第N和第(N+1)幀期間、圖8中所示的信號處理器的操作的另一個示例； 圖16是根據(jù)一個實施例的包括數(shù)據(jù)輸出單元的信號處理設(shè)備的框圖； 圖17是圖16中所示的信號處理設(shè)備的元件的信號時序圖； 圖18是根據(jù)實施例的包括數(shù)據(jù)輸入單元的信號處理設(shè)備的框圖； 圖19是圖18中所示的信號處理設(shè)備的元件的信號時序圖； 圖20是根據(jù)另實施例的包括數(shù)據(jù)輸出單元的信號處理設(shè)備的框圖； 圖21是圖20中所示的信號處理設(shè)備的元件的信號時序圖； 圖22是根據(jù)另實施例的包括數(shù)據(jù)輸入單元的信號處理設(shè)備的框圖；和 圖23是圖22中所示的信號處理設(shè)備的元件的信號時序圖。

具體實施例方式 現(xiàn)在，將參照附圖更詳細(xì)地描述本發(fā)明，所述附圖示出了本發(fā)明的優(yōu)選實施例。然而，可以以許多不同的形式來具體化本發(fā)明，而且不應(yīng)該把本發(fā)明理解為限于這里所闡述的實施例。
現(xiàn)在，將參照附圖詳細(xì)描述根據(jù)本發(fā)明實施例的信號處理設(shè)備和方法，以及包括信號處理設(shè)備的顯示設(shè)備。
將參照圖1和2詳細(xì)描述根據(jù)本發(fā)明實施例的LCD。
圖1是根據(jù)本發(fā)明實施例的LCD設(shè)備的框圖，而圖2是圖1的LCD設(shè)備中的像素的圖。
圖1的LCD設(shè)備包括LC面板組件300，以及連接于LC面板組件300的柵極驅(qū)動器(gate driver)400和數(shù)據(jù)驅(qū)動器500?；疑妷喊l(fā)生器連接于數(shù)據(jù)驅(qū)動器500。柵極驅(qū)動器400和數(shù)據(jù)驅(qū)動器500受信號控制器600的控制。LC面板組件300包括定義像素的多個顯示信號線。顯示信號線包括柵極線G1-Gn和數(shù)據(jù)線D1-Dm?；旧希袼厥且跃仃囆问脚帕械?。
柵極線G1-Gn發(fā)送選通信號(gate signal)(也稱為″掃描信號″)，而數(shù)據(jù)線D1-Dm發(fā)送數(shù)據(jù)信號。柵極線G1-Gn基本上彼此平行地延伸。數(shù)據(jù)線D1-Dm基本上彼此平行地延伸，并且基本上垂直于柵極線G1-Gn延伸的方向加以延伸。
每個像素都包括連接于信號線G1-Gn和D1-Dm的開關(guān)元件Q、LC電容器CLC和存儲電容器CST。LC電容器CLC和存儲電容器CST都連接于開關(guān)元件Q。在一些實施例中，存儲電容器CST可以省略。
圖2示出了在下面板100上提供開關(guān)元件Q并且具有三個端子連接于其中一條柵極線G1-Gn的控制端子、連接于其中一條數(shù)據(jù)線D1-Dm的輸入端子、和連接于LC電容器CLC和存儲電容器CST兩者的輸出端子。
LC電容器CLC包括在下面板100上提供的像素電極190和在上面板200上提供的普通電極270，以作為兩個端子。安置在兩個電極190和270之間的LC層3起介LC電容器CLC的絕緣材料的作用。像素電極190連接于開關(guān)元件Q，而普通電極270連接于普通電壓Vcom，并且覆蓋上面板200的整個表面。可以在下面板100上提供普通電極270，并且電極190和270兩者都可以具有條形或斑紋的形狀。
存儲電容器CST是LC電容器CLC的輔助電容器。存儲電容器CST包括像素電極190和在下面板100上提供的獨(dú)立信號線(未示出)。獨(dú)立信號線經(jīng)由絕緣體覆蓋在像素電極190上面，并且給所述獨(dú)立信號線提供諸如普通電壓Vcom之類的預(yù)定電壓。作為選擇，存儲電容器CST包括像素電極190和覆蓋在像素電極190上面的鄰接?xùn)艠O線(例如，先前的柵極線)，并且它們之間夾入絕緣層。
對于彩色顯示設(shè)備而言，每個像素都能夠通過包括紅色、綠色和藍(lán)色濾色器230的其中一個而代表一種顏色。濾色器230位于像素電極190上。在上面板200的區(qū)域中提供圖2中所示的濾色器230。在可選的實施例中，濾色器230位于像素電極190上面或下面，并且是下面板100的一部分。
盡管未示出，但是一個或多個偏光器(polarizer)被附于至少一個面板100、200上。
現(xiàn)在返回圖1，灰色電壓發(fā)生器800生成與像素的透光率相關(guān)的多個灰色電壓的兩組。一組中的灰色電壓相對于普通電壓Vcom而言具有正極性，而另一組中的灰色電壓相對于Vcom而言具有負(fù)極性。
柵極驅(qū)動器400連接于面板組件300的柵極線G1-Gn并合成來自外部設(shè)備的柵極導(dǎo)通電壓Von和柵極截止電壓Voff以生成施加到柵極線G1-Gn的選通信號。數(shù)據(jù)驅(qū)動器500連接于面板組件300的數(shù)據(jù)線D1-Dm，并將從灰色電壓發(fā)生器800產(chǎn)生的灰色電壓中選出數(shù)據(jù)電壓施加到數(shù)據(jù)線D1-Dm。
信號控制器600控制柵極驅(qū)動器400和數(shù)據(jù)驅(qū)動器500。信號控制器600接收輸入圖像信號R、G和B并且從圖形控制器(未示出)輸入控制其顯示的控制信號，比如像垂直同步信號Vsync、水平同步信號Hsync、主時鐘MCLK和數(shù)據(jù)使能信號DE。在生成柵控信號CONT1和數(shù)據(jù)控制信號CONT2、并根據(jù)輸入控制信號和輸入圖像信號R、G和B來處理適于操作面板組件300的圖像信號R、G和B之后，信號控制器600向柵極驅(qū)動器400提供柵控信號CONT1，并且向數(shù)據(jù)驅(qū)動器500發(fā)送已處理的圖像信號R′、G′和B′以及數(shù)據(jù)控制信號CONT2。在此時，信號控制器600的圖像類型檢測器620根據(jù)先前幀與當(dāng)前幀之間的圖像數(shù)據(jù)R、G和B的灰色中的差來判斷圖像的類型，例如它是靜止圖像還是運(yùn)動圖像。爾后，信號控制器600依照圖像類型來調(diào)節(jié)圖像數(shù)據(jù)。
柵控信號CONT1包括用于告知幀的啟動的垂直同步起始信號STV、用于控制柵極導(dǎo)通電壓Von的輸出時間的選通時鐘信號CPV、和用于定義柵極導(dǎo)通電壓Von的持續(xù)時間的輸出使能信號OE。
數(shù)據(jù)控制信號CONT2包括用于告知水平周期的啟動的水平同步起始信號STH、用于指示向數(shù)據(jù)線D1-Dm施加數(shù)據(jù)電壓的加載信號LOAD、用于(相對于普通電壓Vcom)對數(shù)據(jù)電壓的極性進(jìn)行反相的反相控制信號RVS、和數(shù)據(jù)時鐘信號HCLK。
數(shù)據(jù)驅(qū)動器500從信號控制器600那里接收像素行的圖像數(shù)據(jù)R′、G′和B′的分組，并響應(yīng)于來自信號控制器600的數(shù)據(jù)控制信號CONT2，把圖像數(shù)據(jù)R′、G′和B′轉(zhuǎn)換成從來自于灰色電壓發(fā)生器800的灰色電壓中選出的模擬數(shù)據(jù)電壓。爾后，數(shù)據(jù)驅(qū)動器500將數(shù)據(jù)電壓施加到數(shù)據(jù)線D1-Dm。
響應(yīng)于來自信號控制器600的柵控信號CONT1，柵極驅(qū)動器400將柵極導(dǎo)通電壓Von施加到柵極線G1-Gn，借此導(dǎo)通與之連接的開關(guān)元件Q。將施加到數(shù)據(jù)線D1-Dm上的數(shù)據(jù)電壓經(jīng)激活后的開關(guān)元件Q而提供給像素。
將數(shù)據(jù)電壓與普通電壓Vcom之間的差表示成LC電容器CLC的兩端間電壓，這個電壓有時稱為″像素電壓″。LC電容器CLC中的LC分子具有依賴于像素電壓數(shù)值的方向性，并且分子方向性確定穿過LC第3層(參見圖2)的光偏振。偏光器把光偏振轉(zhuǎn)換成某一級的透光率。
在一幀期間，通過按水平周期的單位(其用1H來表示，并且等于水平同步信號Hsync、數(shù)據(jù)使能信號DE和選通時鐘信號的一個周期)重復(fù)上述過程，來順序地給所有柵極線G1-Gn提供柵極導(dǎo)通電壓Von。因此，借此在一幀期間將數(shù)據(jù)電壓施加到所有像素。在幀之間，控制施加到數(shù)據(jù)驅(qū)動器500的反相控制信號RVS，以便將數(shù)據(jù)電壓的極性反相(這稱為″幀反相″)。也可以控制反相控制信號RVS，以便在一幀中將流入數(shù)據(jù)線中的數(shù)據(jù)電壓的極性反相(這稱為″線反相″)，或者在一個分組中將數(shù)據(jù)電壓的極性反相(這稱為″點(diǎn)陣反相″)。
現(xiàn)在，將詳細(xì)描述能與上述LCD一起使用的信號處理設(shè)備。
圖3是根據(jù)本發(fā)明實施例的信號處理設(shè)備40的框圖，而圖4是圖3中所示的信號處理設(shè)備的信號處理器的示例性框圖。
如圖3所示，根據(jù)本發(fā)明實施例的信號處理設(shè)備40包括信號處理器42和與之連接的幀存儲器44。信號處理器42的輸入和輸出充當(dāng)信號處理設(shè)備40的輸入和輸出。
信號處理器42包括數(shù)據(jù)轉(zhuǎn)換器46、連接于數(shù)據(jù)轉(zhuǎn)換器46的內(nèi)部存儲器47、連接于內(nèi)部存儲器47的數(shù)據(jù)輸出塊48、以及連接于數(shù)據(jù)輸出塊48并且具有充當(dāng)信號處理設(shè)備40輸出的數(shù)據(jù)調(diào)節(jié)器49。
數(shù)據(jù)轉(zhuǎn)換器46從外部設(shè)備中接收24位圖像數(shù)據(jù)R、G和B，并且把24位圖像數(shù)據(jù)(R、G和B)轉(zhuǎn)換成適合于幀存儲器44的32比特數(shù)據(jù)。所述24比特輸入圖像數(shù)據(jù)包括8比特紅色子數(shù)據(jù)R、8比特綠色子數(shù)據(jù)G和8比特藍(lán)色子數(shù)據(jù)B，并且以第一預(yù)定時鐘頻率(例如108兆赫)來發(fā)送所述24位輸入圖像數(shù)據(jù)，并且也以第一預(yù)定時鐘頻率來發(fā)送轉(zhuǎn)換后32比特數(shù)據(jù)。
把來自數(shù)據(jù)轉(zhuǎn)換器46的32比特數(shù)據(jù)存儲在諸如內(nèi)部存儲器47之類的暫時存儲器中。內(nèi)部存儲器47具有彼此分離的輸入端子和輸出端子，以便輸出頻率與輸入頻率不同。例如，給內(nèi)部存儲器47的輸入端子提供具有第一預(yù)定頻率(例如，108兆赫)的時鐘信號，而給內(nèi)部存儲器47的輸出端子提供具有第二預(yù)定頻率(例如，81兆赫)的時鐘信號，所述第二預(yù)定頻率即第一預(yù)定頻率的四分之三。內(nèi)部存儲器47可以包括FIFO(先進(jìn)先出)存儲器或雙端口RAM。
數(shù)據(jù)輸出塊48從內(nèi)部存儲器47中讀出32比特數(shù)據(jù)，并以第二預(yù)定頻率將數(shù)據(jù)寫入到幀存儲器44中。
現(xiàn)在，詳細(xì)描述信號處理器42中的圖像數(shù)據(jù)的頻率和比特數(shù)的轉(zhuǎn)換。
圖5舉例說明了輸入圖4中所示的信號處理器的輸入信號的示例性波形，圖6舉例說明了來自數(shù)據(jù)轉(zhuǎn)換器的輸出信號的示例性波形，而圖7舉例說明了來自內(nèi)部存儲器和數(shù)據(jù)輸出塊的輸出信號的示例性波形。
圖5示出了包括三個8位子數(shù)據(jù)(data[23:16]、data[15:8]和data[7:0])的輸入信號處理器42的24位輸入圖像數(shù)據(jù)R、G和B中的每一個。圖5中所示的參考字符″T″表示與第一預(yù)定頻率相對應(yīng)的周期。
圖6示出了由數(shù)據(jù)轉(zhuǎn)換器46轉(zhuǎn)換的32比特數(shù)據(jù)(data[31:24]、data[23:16]、data[15:8]和data[7:0])。詳細(xì)地講，數(shù)據(jù)轉(zhuǎn)換器46使以第一輸入時鐘輸入的三個輸入數(shù)據(jù)R1、G1、和B1與以第二輸入時鐘輸入的輸入子數(shù)據(jù)R2同步，以便生成包括四個子數(shù)據(jù)RI、G1、B1和R2的第一個32位圖像數(shù)據(jù)，并且數(shù)據(jù)轉(zhuǎn)換器46以第一輸出時鐘輸出第一個32位圖像數(shù)據(jù)。同樣，數(shù)據(jù)轉(zhuǎn)換器46使以第二輸入時鐘輸入的兩個輸入子數(shù)據(jù)G2和B2同步與以第三輸入時鐘輸入的兩個子數(shù)據(jù)R3和G3同步，以便生成包括四個子數(shù)據(jù)G2、B2、R3和G3的第二個32位圖像數(shù)據(jù)，并且數(shù)據(jù)轉(zhuǎn)換器46以第二輸出時鐘輸出第二個32位圖像數(shù)據(jù)。同樣，使以第三輸入時鐘輸入的輸入子數(shù)據(jù)B3以及以第四輸入時鐘輸入的三個子數(shù)據(jù)R4、G4和B4同步，以便形成包括四個子數(shù)據(jù)B3、R4、G4和B4的(即以第三輸出時鐘輸出的)第三個32位圖像數(shù)據(jù)。數(shù)據(jù)轉(zhuǎn)換器46再次以第四輸出時鐘輸出第三個32位圖像數(shù)據(jù)B3、R4、G4和B4。在四個時鐘(或4T)期間，從數(shù)據(jù)轉(zhuǎn)換器46輸出的32位輸出圖像數(shù)據(jù)R1-B4的數(shù)目繼而等于輸入到數(shù)據(jù)轉(zhuǎn)換器46中的24位輸入圖像數(shù)據(jù)R1-B4的數(shù)目。
如上所述，內(nèi)部存儲器47的輸出時鐘頻率(即第二預(yù)定時鐘頻率)等于內(nèi)部存儲器47的輸入時鐘頻率(即第一預(yù)定時鐘頻率)的四分之三。換言之，內(nèi)部存儲器47的輸出時鐘周期(4T/3)等于內(nèi)部存儲器47的輸入時鐘周期(T)的三分之四。圖7示出了在三個輸出時鐘周期(4T)期間從內(nèi)部存儲器47輸出三個32位圖像數(shù)據(jù)R1-B4。因此，在指定周期(4T)期間，輸出數(shù)據(jù)的數(shù)目等于輸入數(shù)據(jù)的數(shù)目。
綜上，將24位輸入圖像數(shù)據(jù)轉(zhuǎn)換成32位輸出圖像數(shù)據(jù)以及將輸入時鐘頻率轉(zhuǎn)換輸出時鐘頻率等于輸入時鐘頻率的24/32倍，即3/4倍，所述輸入時鐘頻率在指定周期內(nèi)使輸入圖像數(shù)據(jù)的數(shù)目與輸出圖像數(shù)據(jù)的數(shù)目相等。換言之，當(dāng)輸入圖像數(shù)據(jù)的比特數(shù)乘以輸入時鐘頻率等于輸出圖像數(shù)據(jù)的比特數(shù)乘以輸出時鐘脈沖頻率時，在指定周期內(nèi)輸入圖像數(shù)據(jù)的數(shù)目與輸出圖像數(shù)據(jù)的數(shù)目是相同的。
上述信號處理器42把24比特數(shù)據(jù)轉(zhuǎn)換成32比特數(shù)據(jù)，以便能存儲32位圖像數(shù)據(jù)的幀存儲器44可以充分地使用它的存儲量。
例如，由于一個像素需要24位的圖像數(shù)據(jù)，因而具有1280×1024個像素的SXGA(特大的延伸后的圖形陣列)顯示設(shè)備需要對應(yīng)一幀的1,280×1,024×24＝31,457,280位的圖像數(shù)據(jù)。如果向能存儲32比特數(shù)據(jù)的幀存儲器提供24比特數(shù)據(jù)的話，那么剩余的8比特數(shù)據(jù)存儲量就是無用的，并且將由幀存儲器提供的存儲SXGA顯示設(shè)備的幀數(shù)據(jù)的總存儲量等于1,280×1,024×32＝41,943,040，即大于總數(shù)據(jù)位。其結(jié)果是，64兆位的幀存儲器只能存儲SXGA顯示設(shè)備的一幀數(shù)據(jù)。然而，如果上述幀存儲器44具有64兆位的存儲容量，那么就能夠存儲SXGA顯示設(shè)備的兩幀數(shù)據(jù)。
幀存儲器44按照將最新輸入的幀數(shù)據(jù)存為其中先前存儲的兩幀之一的替代物的方式，來存儲兩幀的32比特數(shù)據(jù)。
數(shù)據(jù)調(diào)節(jié)器49從幀存儲器44中接收兩幀的圖像數(shù)據(jù)，并且調(diào)節(jié)該圖像數(shù)據(jù)。詳細(xì)地講，數(shù)據(jù)調(diào)節(jié)器49比較兩幀間的圖像數(shù)據(jù)，并根據(jù)比較結(jié)果來處理該圖像數(shù)據(jù)以生成調(diào)節(jié)后的數(shù)據(jù)R′、G′和B′。例如，數(shù)據(jù)調(diào)節(jié)器49將一幀的圖像數(shù)據(jù)(在下文中稱為‘當(dāng)前幀’)與緊跟在當(dāng)前幀前的另一幀(在下文中稱為″先前幀″)的圖像數(shù)據(jù)進(jìn)行比較，并調(diào)節(jié)當(dāng)前幀的圖像數(shù)據(jù)(在下文中稱為″當(dāng)前圖像數(shù)據(jù)″)?？梢詮臄?shù)據(jù)輸出塊48而不是幀存儲器44那里提供兩幀數(shù)據(jù)中之一的圖像數(shù)據(jù)(例如，當(dāng)前圖像數(shù)據(jù))。
把調(diào)節(jié)后的圖像數(shù)據(jù)R′、G′和B′發(fā)送到圖1中所示的數(shù)據(jù)驅(qū)動器500。
可以將信號處理設(shè)備40歸入到信號控制器600中，具體來講，信號控制器600只包括信號處理器42。
根據(jù)本實施例的圖像數(shù)據(jù)的比特數(shù)和頻率的轉(zhuǎn)換減少了幀存儲器的所需數(shù)量，并減小了時鐘頻率以便降低電磁干擾。
現(xiàn)在，參照圖8詳細(xì)描述根據(jù)本發(fā)明另一個實施例的信號處理設(shè)備。
圖8是根據(jù)本發(fā)明另一個實施例的信號處理設(shè)備的框圖。
參照圖8，根據(jù)本實施例的信號處理設(shè)備50包括信號處理器52以及連接于該信號處理器52的第一和第二幀存儲器54和56。
第一和第二幀存儲器54和56可以包括DDR RAM(雙數(shù)據(jù)率隨機(jī)存取存儲器)。也稱為DDR SDRAM(同步動態(tài)隨機(jī)存儲器)的DDR RAM在施加到它上的時鐘的上升沿和下降沿處進(jìn)行讀和寫。相反地，SDR SDRAM(單數(shù)據(jù)率SDRAM)或SDRAM在時鐘的上升沿或者下降沿處進(jìn)行讀或?qū)憽Ｒ虼?，DDR RAM具有兩倍于SDRAM的速度。換言之，DDR RAM存儲一定量的數(shù)據(jù)所需的時間是SDRAM所需時間的一半。
參照圖9-11，詳細(xì)描述圖8中所示的信號處理設(shè)備的操作。
圖9和10分別舉例說明了圖8中所示的信號處理器的輸入輸出信號的示例性波形，而圖11舉例說明了從幀存儲器中讀取的或?qū)懭氲綆鎯ζ髦械膱D像數(shù)據(jù)的示例性波形。
參照圖9，以對應(yīng)于時鐘頻率(例如54兆赫)的第一時鐘周期1.5T′輸入48位的輸入圖像數(shù)據(jù)。輸入信號處理器52的48位輸入圖像數(shù)據(jù)中的每一個都包括三個16位子數(shù)據(jù)(data[47:32]、data[31:16]和data[15:0])，由此在相當(dāng)于四個第一時鐘周期的指定時間X內(nèi)輸入十二個16位子數(shù)據(jù)。
參照圖10，信號處理器52將處于第一時鐘頻率的48位輸入圖像數(shù)據(jù)轉(zhuǎn)換成處于第二時鐘頻率(例如81兆赫)的32位輸出圖像數(shù)據(jù)(data[31:16]和data[15:0])。所述轉(zhuǎn)換是以基本上與先前實施例中的一樣的方法執(zhí)行的，因此省略對它的詳細(xì)說明。在此，T′是對應(yīng)于第二時鐘頻率的第二時鐘周期，并且等于第一時鐘周期的三分之二。在相當(dāng)于六個第二時鐘周期的指定時間X內(nèi)轉(zhuǎn)換十二個16位子數(shù)據(jù)。
因此，在指定周期X期間，輸出數(shù)據(jù)的數(shù)目等于輸入數(shù)據(jù)的數(shù)目。
參照圖11，幀存儲器54和56在具有第二時鐘頻率的時鐘的上升沿和下降沿處進(jìn)行讀或?qū)憽Ｒ虼?，處理十二個16位輸入子數(shù)據(jù)所需的時間相當(dāng)于等于0.5X的三個時鐘周期。其結(jié)果是，這個實施例用一半的輸入時間將圖像數(shù)據(jù)存儲到幀存儲器54中56。
第一幀存儲器54和第二幀存儲器56經(jīng)由各自的數(shù)據(jù)總線而連接于信號處理器52。這意味著信號處理器52能夠獨(dú)立且同時地訪問幀存儲器54和56。相反地，第一和第二幀存儲器54和56優(yōu)選地共享公用地址總線。
信號處理器52對第一和第二幀存儲器54和56中的一個進(jìn)行寫，同時對幀存儲器54和56中的另一個進(jìn)行讀，這將參照圖12-15作詳細(xì)描述。
圖12和13分別舉例說明了在輸入第N幀和第(N+1)幀期間圖8中所示的信號處理器的操作的示例。
假定根據(jù)本實施例的LCD包括多個像素行，例如m個像素行。如圖10所示，在轉(zhuǎn)換比特數(shù)和時鐘頻率之后的第N幀圖像數(shù)據(jù)用D(N)表示，第N幀圖像數(shù)據(jù)當(dāng)中的第i個像素行中的圖像數(shù)據(jù)(在下文中稱為″第i行數(shù)據(jù)″)用D(N)i表示，而第N幀圖像數(shù)據(jù)當(dāng)中的第i個像素行和第(i+1)個像素行中的圖像數(shù)據(jù)用D(N)i，i+1表示。
參照圖12，信號處理器52處理轉(zhuǎn)換后的圖像數(shù)據(jù)行。信號處理器52包括多個行存儲器(未示出)，每個行存儲器都能存儲像素行的圖像數(shù)據(jù)。
假定第一幀存儲器(M1)54對第N幀圖像數(shù)據(jù)進(jìn)行寫，而第二幀存儲器(M2)56對第(N-1)幀的圖像進(jìn)行讀。
在輸入第N幀的第一行數(shù)據(jù)D(N)1期間，信號處理器52把D(N)1存儲到第一行存儲器(未示出)中。
在輸入第N幀的第二行數(shù)據(jù)D(N)2期間，信號處理器52將D(N)1從第一行存儲器寫入到第一幀存儲器54中，并且它把D(N)2存儲到第二行存儲器(未示出)中，并把D(N)2寫入到第一幀存儲器54中。同時，信號處理器52從第二幀存儲器56中讀D(N-1)1和D(N-1)2，并將它們存儲到第三和第四行存儲器(未示出)中。在周期1H期間，幀存儲器54和56能夠處理兩個像素行的圖像數(shù)據(jù)。
在輸入第N幀的第三行數(shù)據(jù)D(N)3期間，信號處理器52比較第(N-2)幀、第(N-1)幀和第N幀的圖像數(shù)據(jù)以供數(shù)據(jù)調(diào)節(jié)。詳細(xì)地講，信號處理器52讀取存儲在第一行存儲器中的D(N)1、讀取存儲在第三行存儲器中的D(N-1)1和讀取存儲在第二幀存儲器56中的D(N-2)1，并比較它們以便生成調(diào)節(jié)后的圖像數(shù)據(jù)。同時，信號處理器52把D(N)3存儲到已經(jīng)存儲了D(N)1的第一行存儲器中。這無需另外的附加行存儲器。此外，信號處理器52將D(N-1)1和D(N-1)2寫入到第一幀存儲器54中，并且它從第二幀存儲器56中讀D(N-2)1和D(N-2)2，并將它們存儲到第五和第六行存儲器(未示出)中以供數(shù)據(jù)比較。
在輸入第N幀的第四行數(shù)據(jù)D(N)4期間，信號處理器52對存儲在第二行存儲器中的D(N)2、存儲在第四行存儲器中的D(N-1)2和存儲在第六行存儲器中的D(N-2)2進(jìn)行讀，并比較它們以便生成調(diào)節(jié)后的圖像數(shù)據(jù)。同時，信號處理器52把D(N)4存儲到已經(jīng)存儲了D(N)2的第二行存儲器中。這無需另外的行存儲器。此外，信號處理器52把D(N-1)3寫入到第一幀存儲器54中，并且它把D(N-2)4存儲到第二行存儲器中，并將它寫入到第一幀存儲器54中。另外，信號處理器從第二幀存儲器56中讀D(N-1)3和D(N-1)4，并把它們存儲到第三和第四行存儲器中以供數(shù)據(jù)比較。
信號處理器52從第五個像素行和第m個像素行開始重復(fù)圖像數(shù)據(jù)的操作。
照此，信號處理器52把D(N)寫入到第一幀存儲器54中，以便第一幀存儲器54存儲D(N)和D(N-1)，第二幀存儲器56存儲D(N-1)和D(N-2)，借此兩個幀存儲器54和56都存儲了三幀數(shù)據(jù)。此外，信號處理器52從幀存儲器54和56中讀并寫入到所述幀存儲器54和56中，同時比較第(N-2)幀、第(N-1)幀和第N幀以便生成調(diào)節(jié)后的圖像數(shù)據(jù)。
參照圖13，在輸入第(N+1)幀的圖像數(shù)據(jù)期間，第一幀存儲器54和第二幀存儲器56交換它們的角色，以便第一幀存儲器54執(zhí)行讀操作，而第二幀存儲器56執(zhí)行寫操作。也就是說，信號處理器52對存儲在第一幀存儲器54中的D(N)和D(N-1)進(jìn)行讀，并把它們存儲到行存儲器中以供數(shù)據(jù)比較，并且它把從外部設(shè)備中輸入的D(N+1)和存儲在行存儲器中的D(N)寫入到第二幀存儲器56中。然后，第一幀存儲器54存儲D(N)和D(N-1)，而第二幀存儲器56存儲D(N+1)和D(N)。
由于第(N+1)幀的操作基本上與第N幀的操作相同，因而省略信號處理器52以及幀存儲器54和56的這類操作的詳細(xì)說明。
為相繼的幀重復(fù)這一操作。
圖14和15分別舉例說明了在輸入第N幀和第(N+1)幀期間、圖8中所示的信號處理器的操作的另一個示例。
如圖10所示，第N幀的轉(zhuǎn)換后的圖像數(shù)據(jù)用D(N)表示，所述轉(zhuǎn)換后的圖像數(shù)據(jù)除以16位得到多個數(shù)據(jù)段，并且第i個數(shù)據(jù)段用D(N)(i)表示，而第i個數(shù)據(jù)段至第(i+1)個數(shù)據(jù)段用D(N)(i，j)表示。
參照圖14，把八個16位圖像數(shù)據(jù)輸入到信號處理器52中，并且信號處理器52按多個時鐘單位(例如四個時鐘單位)處理轉(zhuǎn)換后的圖像數(shù)據(jù)。信號處理器52可以包括諸如觸發(fā)器之類的能夠存儲八個16比特數(shù)據(jù)的多個存儲器(未示出)。
假定第一幀存儲器(M1)54對第N幀的圖像數(shù)據(jù)進(jìn)行寫，而第二幀存儲器(M2)56對第(N-1)幀的圖像進(jìn)行讀。
在首先的四個時鐘(即第一到第四時鐘)期間，信號處理器52把D(N)(1，8)存儲到第一存儲器中。
在其次的四個時鐘(即第五到第八時鐘)期間，信號處理器52把D(N)(9，16)存儲到第二存儲器中。另外，將存儲在第一存儲器中的D(N)(1，8)寫入到第一幀存儲器54中，從第二幀存儲器56中讀D(N-1)(1，8)并在第五和第六時鐘期間將其存儲在第三存儲器中。在第七和第八時鐘期間，從第三存儲器中讀D(N-1)(1，8)并將其寫入到第一幀存儲器54中，從第二幀存儲器56中讀D(N-2)(1，8)并將其存儲到第四存儲器中。
與此同時，信號處理器52讀出并比較第N幀、第(N-1)幀和第(N-2)幀的圖像數(shù)據(jù)，以供在第七和第八時鐘期間進(jìn)行數(shù)據(jù)調(diào)節(jié)。詳細(xì)地講，逐位讀出存儲在第一存儲器中的D(N)(1，8)、存儲在第三存儲器中的D(N-1)(1，8)和存儲在第四存儲器中的D(N-2)(1，8)，并生成調(diào)節(jié)后的圖像數(shù)據(jù)。
在第三個的四個時鐘(即第九到第十二時鐘)期間，信號處理器52把D(N)(17，24)存儲到第一存儲器中。另外，在第九和第十時鐘期間，將存儲在第二存儲器中的D(N)(9，16)寫入到第一幀存儲器54中，從第二幀存儲器56中讀出D(N-1)(9，16)并將其寫入到第三存儲器中。在第十一和第十二時鐘期間，從第三存儲器中讀出D(N-1)(9，16)并將其寫入到第一幀存儲器54中，并且把來自第二幀存儲器56的D(N-2)(9，16)存儲在第四存儲器中。
在第十一和第十二時鐘期間，信號處理器52順序地讀出并比較存儲在第二存儲器中的D(N)(9，16)、存儲在第三存儲器中的D(N-1)(9，16)和存儲在第四存儲器中的D(N-2)(9，16)，并生成調(diào)節(jié)后的圖像數(shù)據(jù)。
照此，在連續(xù)的時鐘期間，處理第N幀的所有圖像數(shù)據(jù)。
因此，把D(N)寫入到第一幀存儲器54中，并由此把D(N)和D(N-1)存儲在第一幀存儲器54中，而把D(N-1)和D(N-2)存儲在第二幀存儲器56中，以便兩個幀存儲器54和56都存儲三幀的圖像數(shù)據(jù)。另外，信號處理設(shè)備對幀存儲器54和56進(jìn)行讀和寫，并且讀取和比較第(N-2)幀、第(N-1)幀和第N幀的圖像數(shù)據(jù)，以便生成調(diào)節(jié)后的圖像數(shù)據(jù)。
參照圖15，在輸入第(N+1)幀的圖像數(shù)據(jù)期間，第一幀存儲器54和第二幀存儲器56交換它們的角色，以便第一幀存儲器54執(zhí)行讀操作，而第二幀存儲器56執(zhí)行寫操作。也就是說，信號處理器52讀取存儲在第一幀存儲器54中的D(N)和D(N-1)，并把它們存儲到存儲器中以供數(shù)據(jù)比較，并且它將從外部設(shè)備輸入的D(N+1)和存儲在存儲器中的D(N)寫入到第二幀存儲器56中。然后，第一幀存儲器54存儲D(N)和D(N-1)，而第二幀存儲器56存儲D(N+1)和D(N)。
因為其第(N+1)幀的操作基本上與第N幀相同，所以省略信號處理器52以及幀存儲器54和56的這類操作的詳細(xì)說明。
為相繼的幀重復(fù)這一操作。
根據(jù)本實施例，按四個時鐘的單位進(jìn)行圖像數(shù)據(jù)處理無需行存儲器。代替使用所述這些存儲器，而使用的具有小存儲容量的存儲器以減小信號處理設(shè)備的尺寸和降低生產(chǎn)成本。
可以改變用于信號處理器52以及幀存儲器54和56的圖像數(shù)據(jù)處理的單元中所包含的時鐘的時間和數(shù)目。
如上所述，輸入圖像數(shù)據(jù)的比特數(shù)和頻率的轉(zhuǎn)換能夠讓一個幀存儲器存儲兩幀的圖像數(shù)據(jù)，并且結(jié)合上述比特數(shù)和頻率轉(zhuǎn)換的DDR RAM能夠讓兩個幀存儲器存儲用于數(shù)據(jù)調(diào)節(jié)的三幀的圖像數(shù)據(jù)。例如，圖像數(shù)據(jù)能夠通過比較三幀的圖像數(shù)據(jù)來加以調(diào)節(jié)。
與此同時，信號處理設(shè)備可以進(jìn)一步包括用于直接向DDR存儲器發(fā)送圖像數(shù)據(jù)/從DDR存儲器那里接收圖像數(shù)據(jù)的數(shù)據(jù)輸入/輸出單元，下面將詳細(xì)描述所述數(shù)據(jù)輸入/輸出單元。數(shù)據(jù)輸入/輸出單元可以安置在信號處理器和DDR存儲器之間。
現(xiàn)在，將參照圖16-19詳細(xì)描述根據(jù)本發(fā)明實施例的、包括DDR存儲器的信號處理設(shè)備。
圖16是根據(jù)實施例的包括數(shù)據(jù)輸出單元的信號處理設(shè)備的框圖，而圖17是圖16中所示的信號處理設(shè)備的元件的信號時序圖。
參照圖16，根據(jù)本實施例的信號處理設(shè)備包括信號處理器60、數(shù)據(jù)輸出單元64和DDR存儲器62。該數(shù)據(jù)輸出單元64包括多路復(fù)用器642和觸發(fā)器644。
將來自信號處理器60的32位輸入圖像數(shù)據(jù)(data1[31:0]和data2[31:0])輸入到多路復(fù)用器642的輸入端子D0和D1中。將具有預(yù)定周期T的第一時鐘(clock1)輸入到多路復(fù)用器642的選擇端子S中，并且多路復(fù)用器642與第一時鐘(clock1)同步地經(jīng)輸出端子Q將其中一個圖像數(shù)據(jù)(data1[31:0]和data2[31:0])輸入到輸入端子D0和D1中。詳細(xì)地講，當(dāng)?shù)谝粫r鐘(clock1)為高電平時，多路復(fù)用器642輸出輸入端子D0的圖像數(shù)據(jù)(data1[31:0])，而當(dāng)?shù)谝粫r鐘(clock1)為低電平時，它輸出輸入端子D1的圖像數(shù)據(jù)(data2[31:0])。參照圖17，多路復(fù)用器642通過交替地排列圖像數(shù)據(jù)(data1[31:0]、data2[31:0])來將它們合成，以便生成具有等于輸入數(shù)據(jù)(data1[31:0]、data2[31:0])的周期(T)的二分之一周期(T/2)的輸出數(shù)據(jù)(data_OUT1[31:0])。將輸出數(shù)據(jù)(data_OUT1[31:0])輸入到觸發(fā)器644中。觸發(fā)器644與第二時鐘(clock2)的上升沿同步地輸出由其輸入端子D經(jīng)其輸出端子Q接收到的圖像數(shù)據(jù)(data_OUT1[31:0])。將觸發(fā)器644的輸出圖像數(shù)據(jù)(data_OUT2[31:0])輸入到DDR存儲器62中并且與第一時鐘(clock1)同步地被存儲在其中。如圖17所示，在數(shù)據(jù)輸出單元64中使用的第二時鐘(clock2)的頻率(2/T)是在DDR存儲器62中使用的第一時鐘(clock1)的頻率(1/T)的兩倍。
圖18是根據(jù)實施例的包括數(shù)據(jù)輸入單元的信號處理設(shè)備的框圖，而圖19是圖18中所示的信號處理設(shè)備的元件的信號時序圖。
參照圖18，信號處理器包括信號處理器60、數(shù)據(jù)輸入單元65和DDR存儲器62。數(shù)據(jù)輸入單元65包括第一和第二多路復(fù)用器654和655以及第一至第三觸發(fā)器652、656和657。
將來自DDR存儲器62的圖像數(shù)據(jù)DDR_data輸入到第一觸發(fā)器652中，并且與上述第二時鐘(clock2)的上升沿同步地將第一觸發(fā)器652的輸入端子D的圖像數(shù)據(jù)(data[31:0])從第一觸發(fā)器652的輸出端子Q那里輸出。將第一觸發(fā)器652的輸出數(shù)據(jù)(data_IN[31:0])輸入到第一多路復(fù)用器654的輸入端子D0和第二多路復(fù)用器655的輸入端子D1中。由于第二多路復(fù)用器654的輸入端子D1和輸出端子Q彼此相連，而第三多路復(fù)用器655的輸入端子D0和輸出端子彼此相連，因此第一和第二多路復(fù)用器654和655把具有周期0.5T的圖像數(shù)據(jù)(data_IN[31:0])轉(zhuǎn)換成具有周期T的圖像數(shù)據(jù)，并輸出它們。將等于DDR存儲器62的工作時鐘(DDR_clock)的上述第一時鐘(clock1)輸入到第一和第二多路復(fù)用器654和655的選擇端子S中，第一多路復(fù)用器654輸出圖像數(shù)據(jù)(data_IN[31:0])當(dāng)中的奇數(shù)圖像數(shù)據(jù)(data1_IN[31:0])，而第二多路復(fù)用器655與第一時鐘(clock1)同步地輸出偶數(shù)圖像數(shù)據(jù)(data2_IN[31:0])。通過第二和第三觸發(fā)器656和657將圖像數(shù)據(jù)(data1_IN[31:0]、data2_IN[31:0])都輸入到信號處理器60中。類似于上面描述的數(shù)據(jù)輸出單元64，如圖19所示，在數(shù)據(jù)輸入單元65中使用的第二時鐘(clock2)的頻率2/T是在DDR存儲器62中使用的第一時鐘(clock1)的頻率1/T的兩倍。
現(xiàn)在，將參照圖20-23詳細(xì)描述根據(jù)本發(fā)明的其它實施例的信號處理器。
圖20是根據(jù)另一個實施例的包括數(shù)據(jù)輸出單元的信號處理設(shè)備的框圖，而圖21是圖20中所示的信號處理設(shè)備的元件的信號時序圖。
參照圖20，根據(jù)本實施例的數(shù)據(jù)處理裝置包括信號處理器60、連接于該信號處理器60的用于合成輸入圖像數(shù)據(jù)的數(shù)據(jù)輸出單元66、以及連接于該數(shù)據(jù)輸出單元66的DDR存儲器62。
數(shù)據(jù)輸出單元66包括連接于信號處理器60的第一和第二觸發(fā)器661和662、具有連接于第一和第二觸發(fā)器661和662的輸入端子以及連接于DDR存儲器62的輸出端子的多路復(fù)用器663、以及用于生成延遲時鐘(DDR_clock1)并將延遲時鐘(DDR_clock1)輸入到DDR存儲器62中的時鐘延遲單元664。延遲時鐘(DDR_clock1)是通過按預(yù)定時間量dT來延遲具有預(yù)定周期(T)的輸入時鐘(clock)而獲得的，將所述延遲時鐘輸入到第一和第二觸發(fā)器661和662以及多路復(fù)用器663中。
現(xiàn)在，參照圖21詳細(xì)描述圖20中所示的信號處理器的操作。
信號處理器60從外部設(shè)備那里接收圖像數(shù)據(jù)，并把所述圖像數(shù)據(jù)分成將要與具有預(yù)定周期的輸入時鐘(clock)同步輸出的兩個子數(shù)據(jù)。在這個實施例中，信號處理器60把32位奇數(shù)圖像數(shù)據(jù)(data1[31:0])輸出到第一觸發(fā)器661的輸入端子D，并把偶數(shù)圖像數(shù)據(jù)(data2[31:0])輸出到第二觸發(fā)器662的輸入端子D。
第一觸發(fā)器661與輸入時鐘(clock)的上升沿同步地將輸入圖像數(shù)據(jù)(data1[31:0])鎖存到輸出端子Q中，第二觸發(fā)器662與輸入時鐘(clock)的下降沿同步地將圖像數(shù)據(jù)(data2[31:0])輸入到輸出端子Q中。然后，如圖21所示，第一觸發(fā)器661的輸出圖像數(shù)據(jù)(data3[31:0])和第二觸發(fā)器662的輸出圖像數(shù)據(jù)(data4[31:0])按輸入時鐘(clock)的半個周期(0.5T)進(jìn)行交替。
將圖像數(shù)據(jù)(data3[31:0]和data4[31:0])輸入到多路復(fù)用器663的輸入端子D0和D1中。將輸入時鐘(clock)輸入到多路復(fù)用器663的選擇端子S中，并且多路復(fù)用器663與輸入時鐘(clock)同步地將輸入到輸入端子D0和D1的其中一個圖像數(shù)據(jù)經(jīng)輸出端子Q輸出Q。詳細(xì)地講，當(dāng)輸入時鐘(clock)為高電平時，多路復(fù)用器663輸出輸入端子D0的圖像數(shù)據(jù)(data3[31:0])，而當(dāng)輸入時鐘(clock)為低電平時，它輸出輸入端子D1的圖像數(shù)據(jù)(data4 31:0))。參照圖21，多路復(fù)用器663將來自第一和第二觸發(fā)器661和662的輸出圖像數(shù)據(jù)(data3[31:0]、data4[31:0])合成，以便生成具有等于輸入數(shù)據(jù)(data1[31:0]、data2[31:0])的半個周期(T)的周期(0.5T)的輸出數(shù)據(jù)。圖像數(shù)據(jù)的合成交替地輸出來自第一和第二觸發(fā)器661和662的輸出圖像數(shù)據(jù)(data3[31:0]、data4[31:0])。
將輸出數(shù)據(jù)(data_OUT[31:0])輸入到DDR存儲器62中。DDR存儲器62在來自于時鐘延遲單元664的延遲時鐘(DDR_clock1)的上升沿和下降沿將圖像數(shù)據(jù)(data_OUT[31:0])寫入到適當(dāng)?shù)牡刂分?。為圖像數(shù)據(jù)(data_OUT[31:0])確定延遲時鐘(DDR_clock1)的延遲時間dT來獲得建立時間和保持時間的界限，以便DDR存儲器62正常地處理圖像數(shù)據(jù)(data_OUT[31:0])。
參照圖21，在數(shù)據(jù)輸出單元66中使用的輸入時鐘(clock)的頻率(1/T)等于在DDR存儲器62中使用的延遲時鐘(DDR_clock1)的頻率(1/T)。
圖22是根據(jù)另一個實施例的包括數(shù)據(jù)輸入單元的信號處理設(shè)備的框圖，而圖23是圖22中所示的信號處理設(shè)備的元件的信號時序圖。
參照圖22，根據(jù)本發(fā)明另一個實施例的信號處理器包括存儲圖像數(shù)據(jù)的DDR存儲器62、連接于該DDR存儲器62并從該DDR存儲器62中劃分圖像數(shù)據(jù)的數(shù)據(jù)輸入單元67、以及連接于該數(shù)據(jù)輸入單元67的信號處理器60。
數(shù)據(jù)輸入單元67包括具有連接于DDR存儲器62的輸入端子和連接于信號處理器60的輸出端子的第一和第二觸發(fā)器672和673、以及生成延遲時鐘(DDR_clock1)并將延遲時鐘(DDR_clock1)輸入到DDR存儲器62中的時鐘延遲單元671。延遲時鐘(DDR_clock1)是通過按預(yù)定時間量dT來延遲具有預(yù)定周期(T)的輸入時鐘(clock)而獲得的，將所述延遲時鐘輸入到第一和第二觸發(fā)器672和673中。
現(xiàn)在，參照圖23詳細(xì)描述圖22中所示的信號處理器的操作。
DDR存儲器62與延遲時鐘(DDR_clock1)的上升沿和下降沿同步地輸出存儲在具有周期0.5T的DDR存儲器62中的圖像數(shù)據(jù)DDR_data。將輸出圖像數(shù)據(jù)DDR_data輸入到第一和第二觸發(fā)器672和673中。
第一觸發(fā)器672與輸入時鐘(clock)的上升沿同步地輸出圖像數(shù)據(jù)DDR_data當(dāng)中的奇數(shù)數(shù)據(jù)(data3_IN[31:0])，第二觸發(fā)器673與輸入時鐘(clock)的下降沿同步地輸出偶數(shù)數(shù)據(jù)(data4_IN[31:0])。將按周期T變化的奇數(shù)數(shù)據(jù)(data3_IN[31:0])和偶數(shù)數(shù)據(jù)(data4_IN[31:0])輸入到信號處理器60中。
信號處理器60接收并調(diào)節(jié)來自第一和第二觸發(fā)器672和673的圖像數(shù)據(jù)，并輸出調(diào)節(jié)后的圖像數(shù)據(jù)。
與此同時，確定延遲時鐘(DDR_clock1)的延遲時間dT，以便DDR存儲器62以及第一和第二觸發(fā)器672和673及時地處理圖像數(shù)據(jù)并為信號處理器60提供處理后的圖像數(shù)據(jù)。
參照圖23，類似于前面的實施例，在數(shù)據(jù)輸入單元67中使用的輸入時鐘(clock)的頻率(1/T)等于在DDR存儲器62中使用的延遲時鐘DDR_clock1的頻率(1/T)。
根據(jù)本發(fā)明另一個實施例的信號處理設(shè)備可以既包括數(shù)據(jù)輸出單元66又包括數(shù)據(jù)輸入單元67。信號處理器60可以包括數(shù)據(jù)輸出單元66或數(shù)據(jù)輸入單元67。
如上所述，根據(jù)本實施例的數(shù)據(jù)輸出單元66和數(shù)據(jù)輸入單元67使用具有頻率(1/T)(等于信號處理器中使用的頻率)的時鐘信號，而在前面的實施例中，數(shù)據(jù)輸出單元64和數(shù)據(jù)輸入單元65使用具有頻率(2/T)的時鐘信號。因此，根據(jù)本實施例的信號處理設(shè)備減少了功耗和電磁干擾，并且減輕了產(chǎn)生高頻率時鐘信號的復(fù)雜度，從而降低了生產(chǎn)成本。
盡管在上文已經(jīng)詳細(xì)描述了本發(fā)明的優(yōu)選實施例，但是這對于本領(lǐng)域的技術(shù)人員來說應(yīng)顯然理解的是在此所講授的基本發(fā)明構(gòu)思的許多變形和/或修改都將落入在所附權(quán)利要求中限定的本發(fā)明的精神和范圍。
權(quán)利要求
1.一種對接收的當(dāng)前第N幀的當(dāng)前圖像數(shù)據(jù)D(N)的處理顯示設(shè)備中的數(shù)據(jù)的方法，所述方法包括
在第二幀存儲器中存儲作為當(dāng)前幀第N幀的前兩幀的第(N-2)幀的舊的行數(shù)據(jù)D(N-2)；
把當(dāng)前第一行數(shù)據(jù)D(N)1存儲到多個行存儲器的第一行存儲器中，每個行存儲器都能存儲像素行的圖像數(shù)據(jù)；
把當(dāng)前第二行數(shù)據(jù)D(N)2存儲到多個行存儲器的第二行存儲器中；
將D(N)1從第一行存儲器寫入到第一幀存儲器中，而將D(N)2從第二行存儲器寫入到第一幀存儲器中；
從第二幀存儲器中讀取先前幀第(N-1)幀的先前的第一行數(shù)據(jù)D(N-1)1和第二行數(shù)據(jù)D(N-1)2，并將它們存儲在第三和第四行存儲器中，以便第一幀存儲器存儲D(N)和D(N-1)，而第二幀存儲器存儲D(N-1)和D(N-2)。
2.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括比較先前的圖像數(shù)據(jù)D(N-1)、舊的圖像數(shù)據(jù)D(N-2)和當(dāng)前圖像數(shù)據(jù)D(N)以供數(shù)據(jù)調(diào)節(jié)。
3.根據(jù)權(quán)利要求2所述的方法，進(jìn)一步包括
從第一行存儲器中讀D(N)1；
從第三行存儲器中讀D(N-1)1；以及
讀取存儲在第二幀存儲器中的舊的第一行數(shù)據(jù)D(N-2)1，以便比較D(N)1、D(N-1)1和D(N-2)1。
4.根據(jù)權(quán)利要求3所述的方法，進(jìn)一步包括在從第一行存儲器中讀D(N)1之后，用第一行存儲器中的當(dāng)前第三行數(shù)據(jù)D(N)3來替代當(dāng)前第一行數(shù)據(jù)D(N)1。
5.根據(jù)權(quán)利要求3所述的方法，進(jìn)一步包括
把D(N-1)1和D(N-1)2寫入到第一幀存儲器中；和
從第二幀存儲器中讀D(N-2)1，并把它存儲在第五行存儲器中；以及
從第二幀存儲器中讀D(N-2)2，并把它存儲在第六行存儲器中。
6.一種對接收的當(dāng)前第N幀的當(dāng)前圖像數(shù)據(jù)D(N)的處理顯示設(shè)備中的數(shù)據(jù)的方法，所述方法包括
在第一個四個時鐘周期期間
把D(N)的第一個八位存儲到第一存儲器中；
在第二個四個時鐘周期期間
把D(N)的第二個八位存儲到第二存儲器中；
把D(N)的第一個八位存儲到第一幀存儲器中，從第二幀存儲器中讀先前第(N-1)幀的先前圖像數(shù)據(jù)D(N-1)的第一個八位，并且把D(N-1)的第一個八位寫入到第三存儲器中；以及
從第三存儲器中讀D(N-1)的第一個八位并把D(N-1)的第一個八位寫入到第一幀存儲器中，并且從第二幀存儲器中讀作為當(dāng)前第N幀之前兩幀的第(N-2)幀的舊圖像數(shù)據(jù)D(N-2)的第一個八位并把D(N-2)的第一個八位存儲到第四存儲器中，以便逐位讀取D(N)、D(N-1)和D(N-2)。
7.一種對接收的下一幀第(N+1)幀的下一個圖像數(shù)據(jù)D(N+1)的處理顯示設(shè)備中的數(shù)據(jù)的方法，所述方法包括
從第一幀存儲器中讀當(dāng)前幀第N幀的當(dāng)前圖像數(shù)據(jù)D(N)，并把D(N)寫入到第一行存儲器中；
從第一幀存儲器中讀先前幀第N-1幀的先前的圖像數(shù)據(jù)D(N-1)并把D(N-1)寫入到第二行存儲器中；
把D(N+1)寫入到第二幀存儲器中，以便第一幀存儲器存儲D(N)和D(N-1)，而第二幀存儲器存儲D(N)和D(N+1)。
全文摘要
提出一種對接收的當(dāng)前第N幀的圖像數(shù)據(jù)D(N)的處理顯示設(shè)備中的數(shù)據(jù)的方法，包括在第二幀存儲器中存儲當(dāng)前幀第N幀的前兩幀的第(N-2)幀的舊的行數(shù)據(jù)D(N-2)；把當(dāng)前第一行數(shù)據(jù)D(N)1存儲到多個行存儲器的第一行存儲器中；把當(dāng)前第二行數(shù)據(jù)D(N)2存儲到多個行存儲器的第二行存儲器中；將D(N)1從第一行存儲器寫入第一幀存儲器中，而將D(N)2從第二行存儲器寫入第一幀存儲器中；從第二幀存儲器中讀取先前幀第(N-1)幀的第一行數(shù)據(jù)D(N-1)1和第二行數(shù)據(jù)D(N-1)2，并將它們存儲在第三和第四行存儲器，以便第一幀存儲器存儲D(N)和D(N-1)，而第二幀存儲器存儲D(N-1)和D(N-2)。
文檔編號G09G3/36GK101286307SQ20081009624
公開日2008年10月15日 申請日期2004年8月30日 優(yōu)先權(quán)日2003年8月28日
發(fā)明者權(quán)秀現(xiàn), 李升佑 申請人:三星電子株式會社