專利名稱：顯示設(shè)備、驅(qū)動設(shè)備及其驅(qū)動方法
技術(shù)領(lǐng)域：
本發(fā)明的一個方面涉及顯示設(shè)備、驅(qū)動設(shè)備及其驅(qū)動方法。
背景技術(shù)：
液晶顯示器是現(xiàn)在廣泛使用的一種平板顯示器的形式。典型地，液晶顯 示器包括兩塊面板(例如，上和下面板)，其中形成諸如像素電極和公共電 極的場產(chǎn)生電極，液晶層介于面板之間。在液晶顯示器的操作期間，向場產(chǎn) 生電極施加電壓以在液晶層中產(chǎn)生電場，其基于所產(chǎn)生的電場決定液晶層的 液晶分子的方向，并通過控制入射光的偏振來顯示圖像。
在各種類型的液晶顯示器當(dāng)中，特定類型的液晶顯示器以垂直取向
("VA")模式工作。這種類型的液晶顯示器具有大對比度和寬參考視角， 其中當(dāng)未施加電場時液晶分子的長軸沿與上和下面板的屏幕正交的方向取 向。該情況下，參考視角是指在其中對比度為1:10或灰度之間的亮度反轉(zhuǎn)極 限角的視角。
在以VA模式工作的液晶顯示器中實現(xiàn)寬視角包括在場產(chǎn)生電極中形成 切口 (cutout),并在場產(chǎn)生電極之上或之下形成突起(protrusion )。其中， 由于液晶分子傾斜的方向可以由所述切口和所述突起決定，所以利用所述切 口和所述突起將液晶分子傾斜的方向散步到各種方向以增加參考視角。
然而，已經(jīng)發(fā)現(xiàn)，以VA模式工作的液晶顯示器具有側(cè)面可見度不如前 面可見度的問題。例如，在以構(gòu)型垂直取向("PVA'，)模式工作的具有切口 的液晶顯示器的情況下， 一旦觀看者向液晶顯示器的側(cè)面移動圖像就變得更 亮，從而在嚴(yán)重的情況下高灰度等級之間的亮度沒有差異，使得由液晶顯示 器產(chǎn)生的圖像看起來一塌糊涂。
為了解決該問題，將液晶顯示器的單獨像素劃分為兩個子像素。兩個子 像素彼此電容性地耦接，從而在向一個子像素直接施加增加的電壓的同時導(dǎo) 致另 一個子像素中電壓下降，因而也使得兩個子像素的透射率彼此不同。
然而，由于該示例的液晶顯示器與其它液晶顯示器相比需要兩倍數(shù)量的柵極線的事實，如果利用通常方法施加數(shù)據(jù)電壓，則l象素可能因相關(guān)的短電 壓充電時間而無法達到目標(biāo)電壓。結(jié)果，偏振反轉(zhuǎn)出現(xiàn)問題。從而，需要重 疊允許向兩條相鄰柵極線施加?xùn)艠O導(dǎo)通電壓的時間部分。
其中，注意到，必須不同地確定向一個子像素施加^fr極信號的定時以及 向另一個子像素施加?xùn)艠O信號的定時。然而，由于需要重疊允許向連接到兩 個子像素中的每一個的兩條相鄰4冊才及線施加?xùn)艠O導(dǎo)通電壓的時間部分，柵極 驅(qū)動器的結(jié)構(gòu)被復(fù)雜化。

發(fā)明內(nèi)容
本發(fā)明的一個示范性實施例提供驅(qū)動設(shè)備和包含其的顯示設(shè)備，其均被 配置為利用簡單的結(jié)構(gòu)施加重疊柵極信號。
根據(jù)本發(fā)明的示范性實施例的一種顯示設(shè)備包括多條第一柵極線；多 條第二柵極線，配置為其中每一條分別與每條第一柵極線形成一對；以及柵 極驅(qū)動器，配置為依次向第 一柵極線傳輸具有第 一柵極導(dǎo)通電壓的第 一柵極 信號，并依次向第二柵極線傳輸具有第二柵極導(dǎo)通電壓的第二柵極信號。所 述柵極驅(qū)動器包括多個第一級，每個第一級具有配置用于向第一柵極線當(dāng) 中每個的相應(yīng)的第 一柵極線傳輸?shù)?一柵極信號的第 一輸出端子；以及多個第 二級，每個第二級具有配置用于向第二柵才及線當(dāng)中每個的相應(yīng)的第二柵極線 傳輸?shù)诙艠O信號的第二輸出端子、以及配置用于輸出與第二柵極信號對應(yīng)
的承載信號的承載輸出端子。每個第 一級基于來自前一個第二級的承載信號 的第三柵極導(dǎo)通電壓向第 一輸出端子輸出第 一柵極導(dǎo)通電壓，.而每個第二級
基于來自前一個第二級的承載信號的第三柵極導(dǎo)通電壓向第二輸出端子輸 出第二柵極導(dǎo)通電壓。
第二柵極信號具有第二柵極導(dǎo)通電壓的時間段與第 一柵極信號具有第 一柵極導(dǎo)通電壓的時間段可以至少彼此部分地重疊。
第二柵極信號具有第二柵極導(dǎo)通電壓的時間段可以比第 一柵極信號具 有第 一柵極導(dǎo)通電壓的時間段更長。
所述顯示設(shè)備可以包括信號控制器，配置用于輸出交替地具有第 一 電壓 和第二電壓的第一至第四時鐘信號。第一和第二時鐘信號可以被分別輸入到 兩個相鄰第一級中的一個的第一和第二時鐘端子，而第二和第一時鐘信號可 以被分別輸入到兩個相鄰第 一級中的另 一個的第 一和第二時鐘端子，同時第三和第四時鐘信號可以^皮分別輸入到兩個相鄰第二級中的 一個的第三和第 四時鐘端子，而第四和第三時鐘信號可以 一皮分別輸入到兩個相鄰第二級中的 另一個的第三和第四時鐘端子。每個第一級被配置為與第一時鐘端子的第一 電壓同步地輸出第一柵極導(dǎo)通電壓，而每個第二級被配置為與第三時鐘端子 的第 一 電壓同步地輸出第二柵極導(dǎo)通電壓。
第 一至第四時鐘信號的周期可以彼此基本類似，第 一和第二時鐘信號具 有第一電壓的時間段可以比第二電壓的時間段更短而且第一和第二時鐘信 號的相位差可以接近180度，而第三和第四時鐘信號的占空比可以接近50%
而且第三和第四時鐘信號的相位差可以接近180度。
第一電壓、第一柵極導(dǎo)通電壓、以及第二柵極導(dǎo)通電壓可以彼此基本類 似，而第二電壓可以與柵極截止電壓基本類似。
每個第一級可以被配置為存儲前一個第二級的承載信號的第三柵極導(dǎo) 通電壓并與第一時鐘端子的第一電壓同步地基于所存儲的電壓輸出第一柵
極導(dǎo)通電壓，而每個第二級可以被配置為存儲前一個第二級的承載信號的第 三柵極導(dǎo)通電壓并與第三時鐘端子的第一電壓同步地基于所存儲的電壓輸 出第二柵極導(dǎo)通電壓。
每個第一級可以被配置為在相應(yīng)的第二級的第三時鐘端子被設(shè)置為第 一電壓時與第一時鐘端子的第二電壓同步地向第一輸出端子輸出柵極截止 電壓。
每個第 一 級可以被配置為與下 一 個第二級的第二柵極信號的第二柵極 導(dǎo)通電壓同步地將所存儲的電壓放電并向第一輸出端子輸出第一柵極截止 電壓，而每個第二級可以被配置為與下一個第二級的第二柵極信號的第二柵 極導(dǎo)通電壓同步地將所存儲的電壓放電并向第二輸出端子輸出第二柵極截 止電壓。
每個第一級可以被配置為與第二時鐘端子的第一電壓同步地輸出第一 柵極截止電壓，而每個第二級可以被配置為與第四時鐘端子的第一電壓同步 地輸出第二柵極截止電壓。
每個第 一 級可以包括連接在第 一輸出端子與第 一柵極截止電壓之間的 第一晶體管，而且被配置為響應(yīng)于第三時鐘端子的第一電壓而導(dǎo)通第一晶體 管，除非第一輸出端子的電壓為第一柵極導(dǎo)通電壓。每個第二級可以包括連 接在第二輸出端子與第二柵極截止電壓之間的第二晶體管，而且被配置為響應(yīng)于第三時鐘端子的第一電壓而導(dǎo)通第二晶體管，除非第二輸出端子的電壓 為第二柵極導(dǎo)通電壓。
每個第 一級可以包括連接在第 一輸出端子與第 一柵極截止電壓之間的 第一晶體管，而且被配置為響應(yīng)于第三時鐘端子的第一電壓而導(dǎo)通第一晶體 管，除非相應(yīng)的第二級的第二輸出端子的電壓為第二柵極導(dǎo)通電壓。每個第 二級可以包括連接在第二輸出端子與第二柵極截止電壓之間的第二晶體管， 而且被配置為響應(yīng)于第三時鐘端子的第一電壓而導(dǎo)通第二晶體管，除非第二 輸出端子的電壓為第二柵極導(dǎo)通電壓。
每個第 一級可以包括連接在第 一輸出端子與第 一柵極截止電壓之間的 第 一 晶體管，而每個第二級可以包括連接在第二輸出端子與第二柵極截止電 壓之間的第二晶體管，而且其被配置為響應(yīng)于第三時鐘端子的第一電壓而導(dǎo) 通第一和第二晶體管，除非第二輸出端子的電壓為第二柵極導(dǎo)通電壓。
可以將第一柵極線、第二柵極線、以及柵極驅(qū)動器集成在一塊基板上。
根據(jù)本發(fā)明的另一個示范性實施例，提供一種顯示設(shè)備的驅(qū)動設(shè)備，該 顯示設(shè)備包括配置為依次傳輸具有第 一柵極導(dǎo)通電壓的第 一柵極信號的多 條第 一柵極線、以及配置為依次傳輸具有第二柵極導(dǎo)通電壓的第二柵極信號 的多條第二柵極線，每條第二柵極線分別與每條第一柵極線形成一對。該驅(qū) 動設(shè)備可以包括多個第一級，每個第一級具有配置用于向第一柵極線當(dāng)中
每個的相應(yīng)的第 一柵極線傳輸?shù)?一柵極信號的第 一輸出端子；以及多個第二 級，每個第二級具有配置用于向第二柵極線當(dāng)中每個的相應(yīng)的第二柵極線傳 輸?shù)诙艠O信號的第二輸出端子、以及配置用于輸出與第二柵極信號對應(yīng)的 承載信號的承載輸出端子。每個第一級包括第一晶體管，連接在第一時鐘 端子與第一輸出端子之間，并以柵極連接到第一接合點；第二晶體管，配置 為響應(yīng)于前一個第二級的承載信號的第三柵極導(dǎo)通電壓向第一接合點傳輸 第三柵極導(dǎo)通電壓；以及第一電容器，連接在第一晶體管的柵極與源極之間， 第一電容器被配置為存儲第三柵極導(dǎo)通電壓。每個第二級可以包括第三晶 體管，連接在第二時鐘端子與第二輸出端子之間，并以柵極連接到第二接合 點；第四晶體管，配置為響應(yīng)于前一個第二級的承載信號的第三柵極導(dǎo)通電 壓向第二接合點傳輸?shù)谌龞艠O導(dǎo)通電壓；第二電容器，連接在第三晶體管的 柵極與源極之間，第二電容器被配置為存儲第三柵極導(dǎo)通電壓；以及第五晶 體管，連接在第二時鐘端子與承載輸出端子之間，并以柵極連接到第二接合點。
第一時鐘信號可以被輸入到兩個相鄰第一級中的一個的第一時鐘端子 并且第二時鐘信號可以被輸入到兩個相鄰第 一級中的另 一個的第 一 時鐘端 子，而第三時鐘信號可以被輸入到兩個相鄰第二級中的一個的第二時鐘端子 并且第四時鐘信號可以被輸入到兩個相鄰第二級中的另 一個的第二時鐘端 子。
第 一至第四時鐘信號的周期可以彼此基本類似而且第 一至第四時鐘信 號可以交替地具有第一電壓和第二電壓。第一和第二時鐘信號具有第一電壓 的時間段可以比第二電壓的時間段更短而且第 一 和第二時鐘信號的相位差
可以接近180度。第三和第四時鐘信號的占空比可以接近50。/。而且第三和第 四時鐘信號的相位差可以接近180度。
每個第一級可以進一步包括第六晶體管，配置為響應(yīng)于下一個第二級 的第二柵極導(dǎo)通電壓將第一電容器放電；以及第七晶體管，配置為響應(yīng)于下 一個第二級的第二柵極導(dǎo)通電壓向第一輸出端子傳輸柵極截止電壓。每個第 二級可以進一步包括第八晶體管，配置為響應(yīng)于下一個第二級的第二柵極 導(dǎo)通電壓將第二電容器放電；以及第九晶體管，配置為響應(yīng)于下一個第二級 的第二柵極導(dǎo)通電壓向第二輸出端子傳輸柵極截止電壓。
每個第一級可以進一步包括第六晶體管，連接在柵極截止電壓與第一 輸出端子之間，并以柵極連接到第三時鐘端子；以及第七晶體管，連接在第 一接合點與第一輸出端子之間，并以柵極連接到第一時鐘端子。每個第二級
可以進一步包括第八晶體管，連接在柵極截止電壓與第二輸出端子之間， 并以柵極連接到第四時鐘端子；以及第九晶體管，連接在第二接合點與第二 輸出端子之間，并以柵極連接到第二時鐘端子。當(dāng)?shù)谝粫r鐘信號被輸入第一 時鐘端子時可以將第二時鐘信號輸入到第三時鐘端子，而且當(dāng)?shù)诙r鐘信號 被輸入到第 一時鐘端子時將第 一時鐘信號輸入到第三時鐘端子，當(dāng)?shù)谌龝r鐘 信號被輸入第二時鐘端子時可以將第四時鐘信號輸入到第四時鐘端子，而且 當(dāng)?shù)谒臅r鐘信號被輸入到第二時鐘端子時將第三時鐘信號輸入到第四時鐘端子。
根據(jù)本發(fā)明的另一個示范性實施例，提供一種顯示設(shè)備的驅(qū)動方法，該 顯示設(shè)備包括依次傳輸具有第 一柵極導(dǎo)通電壓的第 一柵極信號的多條第一 柵極線、以及依次傳輸具有第二柵極導(dǎo)通電壓的第二柵極信號的多條第二柵極線，每條第二柵極線分別與每條第一柵極線形成一對。該驅(qū)動方法包括 在向第i-l條第二柵極線傳輸?shù)诙艠O導(dǎo)通電壓的時間段期間存儲與第二柵
極導(dǎo)通電壓對應(yīng)的電壓；基于所存儲的電壓產(chǎn)生分別傳輸?shù)降趇對第一和第 二柵極線的第一和第二柵極導(dǎo)通電壓；將向第i條第一柵極線輸出的第一柵 極導(dǎo)通電壓改變?yōu)闁艠O截止電壓，同時維持向第i條第二柵極線輸出的第二 柵極導(dǎo)通電壓；以及向第i對第一和第二柵極線傳輸柵極截止電壓。
所述產(chǎn)生第 一和第二柵極導(dǎo)通電壓可以包括響應(yīng)于第 一時鐘端子的第 一電壓產(chǎn)生傳輸?shù)降趇條第一柵極線的第一柵極導(dǎo)通電壓；以及響應(yīng)于第二 時鐘端子的第一電壓產(chǎn)生傳輸?shù)降趇條第二柵極線的第二柵極導(dǎo)通電壓。當(dāng) i為奇數(shù)時可以將第一時鐘信號輸入到第一時鐘端子，當(dāng)i為偶數(shù)時可以將 第二時鐘信號輸入到第一時鐘端子，當(dāng)i為奇數(shù)時可以將第三時鐘信號輸入
到第二時鐘端子，當(dāng)i為偶數(shù)時可以將第四時鐘信號輸入到第二時鐘端子。
第 一 至第四時鐘信號的周期可以彼此基本類似而且第 一 至第四時鐘信 號可以交替地具有第一電壓和第二電壓。第一和第二時鐘信號具有第一電壓 的時間段可以比第二電壓的時間段更短而且第一和第二時鐘信號的相位差 可以接近180度。第三和第四時鐘信號的占空比可以接近50。/。而且第三和第 四時鐘信號的相位差可以4妾近180度。
所述改變第 一柵極導(dǎo)通電壓可以包括與第 一 時鐘端子的第二電壓同步 地將第 一一冊4及導(dǎo)通電壓改變?yōu)闁艠O截止電壓。
所述傳輸柵極截止電壓可以包括與傳輸?shù)降趇+l條第二柵極線的第二 柵極導(dǎo)通電壓同步地將所存儲的電壓放電；以及向第i對第一和第二柵極線 傳輸柵極導(dǎo)通電壓。
所述傳輸柵極截止電壓可以進一步包括響應(yīng)于第三時鐘端子的第 一電 壓向第i條第一柵極線傳輸柵極截止電壓；以及響應(yīng)于第四時鐘端子的第一 電壓向第i條第二柵極線傳輸柵極截止電壓。當(dāng)i為奇數(shù)時可以將第二時鐘 信號輸入到第三時鐘端子，當(dāng)i為偶數(shù)時可以將第一時鐘信號輸入到第三時 鐘端子，當(dāng)i為奇數(shù)時可以將第四時鐘信號輸入到第四時鐘端子，當(dāng)i為偶 數(shù)時可以將第三時鐘信號輸入到第四時鐘端子。


圖1是根據(jù)本發(fā)明的示范性實施例的液晶顯示器的框圖；圖2是根據(jù)本發(fā)明的示范性實施例的液晶顯示器中的兩個子像素的電路
圖3是根據(jù)本發(fā)明的示范性實施例的液晶面板組件中的一個像素的電路
圖4是圖1的示范性實施例中所示的柵極驅(qū)動器的框圖5是根據(jù)本發(fā)明的示范性實施例的柵極驅(qū)動器中的級對(pair of
stages)的電^各圖6是圖4的示范性實施例中所示的柵極驅(qū)動器的信號時序圖7和圖8分別是根據(jù)本發(fā)明的其它示范性實施例的柵極驅(qū)動器的級對
的電^各圖。
具體實施例方式
以下將參照其中示出本發(fā)明的實施例的附圖來更全面地說明本發(fā)明。然 而，本發(fā)明也可以以許多不同的形式具體化而不應(yīng)當(dāng)被解讀為限于這里闡述 的實施例。相反，提供這些實施例是為了使本公開徹底和完整，并向本領(lǐng)域 技術(shù)人員全面地傳達本發(fā)明的范圍。全文中類似的引用數(shù)字指代類似的元 素。
應(yīng)當(dāng)理解，當(dāng)元素被稱為"在，，其它元素"上，，時，其可以直接在其它 元素之上或者其之間可以存在中間元素。相反，當(dāng)元素被稱為"直接在"其 它元素"上"時，則不存在中間元素。如這里所使用的，術(shù)語"和/或"包括 一個或多個相關(guān)列出條目的任何和全部組合。
應(yīng)當(dāng)理解，雖然這里可以使用術(shù)語"第一"、"第二"、"第三"等等來描 述各種元素、組件、區(qū)域、層和/或部分，這些元素、組件、區(qū)域、層和/或 部分不應(yīng)當(dāng)為這些術(shù)語所限制。這些術(shù)語僅僅用于將一個元素、組件、區(qū)域、 層或部分與另一個元素、組件、區(qū)域、層或部分區(qū)分開。因而，可以將下面 討論的第一元素、組件、區(qū)域、層或部分稱為第二元素、組件、區(qū)域、層或 部分而不背離本發(fā)明的教導(dǎo)。
這里使用的術(shù)語僅僅是用于描述具體實施例的目的，并不打算限制本發(fā) 明。如這里所使用的，單數(shù)形式"一"、"一個"以及"該"意在同樣包含復(fù) 數(shù)形式，除非上下文清楚地另外指出。進一步應(yīng)當(dāng)理解，術(shù)語"包括，，或"包 含"當(dāng)在本說明書中使用時，指定所述的特征、區(qū)域、整數(shù)、步驟、操作、元素、和/或組件的存在，但并不排除存在附加一個或多個其它特征、區(qū)域、 整數(shù)、步驟、操作、元素、組件和/或其群體。
除非另外說明，這里使用的全部術(shù)語(包括技術(shù)和科學(xué)術(shù)語)具有與本 發(fā)明所述領(lǐng)域普通技術(shù)人員通常理解的相同的含義，進一步應(yīng)當(dāng)理解，諸如
上下文中的含義相一致的含義，而不應(yīng)當(dāng)在理性化或過度正式的意義上解 讀，除非這里明確地這樣說明。
這里參照作為本發(fā)明的理想化實施例的示意性圖示的截面圖描述本發(fā) 明的示范性實施例。同樣，可以預(yù)料例如作為制造技術(shù)和/或容許偏差的結(jié)果 的圖示的形狀的變化。因而，本發(fā)明的實施例不應(yīng)當(dāng)被解讀為限于這里圖示 的區(qū)域的具體形狀，而應(yīng)包括例如因制造導(dǎo)致的形狀的偏差。例如，被圖示 或描述為平坦的區(qū)域典型地可以具有粗糙和/或非線性的特征。另外，圖示的 銳角可以是鈍圓的。因此，圖中圖示的區(qū)域本質(zhì)上是示意性的，它們的形狀 并非意在說明區(qū)域的精確形狀，而且不打算限制本發(fā)明的范圍。
以下將參照附圖更詳細(xì)地描述本發(fā)明。
首先，將參照圖1和2詳細(xì)地描述沖艮據(jù)本發(fā)明的示范性實施例的顯示設(shè) 備，而所述顯示設(shè)備的一個示范性實施例是液晶顯示器。
圖1是根據(jù)本發(fā)明的示范性實施例的液晶顯示器的框圖，而圖2是根據(jù) 本發(fā)明的示范性實施例的液晶顯示器中的兩個子像素的等價電路圖。
如圖1中所示，根據(jù)本發(fā)明的示范性實施例的液晶顯示器包括液晶面板
組件300、柵極驅(qū)動器400、以及數(shù)據(jù)驅(qū)動器500。柵4及驅(qū)動器400和凄t據(jù)驅(qū) 動器500均連接到液晶面板組件300。所述液晶顯示器進一步包括灰度電 壓產(chǎn)生器800,連接到數(shù)據(jù)驅(qū)動器500;以及信號控制器600，控制柵極驅(qū)動 器400、數(shù)據(jù)驅(qū)動器500、以及灰度電壓產(chǎn)生器800。
現(xiàn)在參照圖1和2，注意到，液晶面板組件300包括多條信號線、以及 連接到多條信號線的多個像素PX。多個像素PX均以接近矩陣狀的格式排 列。液晶面板組件300進一步包括」波此面對面的下和上面板100和200 、以 及介于下和上面板100和200之間的液晶層3 。
在下面板100中提供信號線Gla_ G化和D, - Dm。信號線Gla - G化和D, -Dm包括傳輸柵極信號(也稱為"掃描信號")的多條柵極線G,a-Gnb、以 及傳輸數(shù)據(jù)信號的多條數(shù)據(jù)線D, _Dm。柵極線Gla-Gnb基本沿第一方向延伸而且彼此基本平行，而數(shù)據(jù)線D, - Dm基本沿第二方向延伸而且彼此平行。 在本發(fā)明的示范性實施例中，第一方向與第二方向彼此相互正交。
現(xiàn)在參照圖2，注意到，每個像素PX包括一對子像素，而且每個子像
素包括液晶電容器CIca和Clcb。兩個子像素分別包括連接到柵極線、數(shù)據(jù) 線、以及其中一個液晶電容器Clca或Clcb的開關(guān)元件(未示出)。
詳細(xì)地，將液晶電容器Clca/Clcb構(gòu)造為具有耦接到下面板100的子像 素電極PEa/PEb和耦接到上面板200的公共電極CE作為兩個端子。進一步 將液晶電容器Clca/Clcb構(gòu)造為讓子像素電極PEa/PEb與公共電極CE之間 的液晶層3擔(dān)當(dāng)介電材料。其中，子像素電極PEa/PEb包括彼此分開的一對 子像素電極PEa和PEb，形成一個像素電極PE。在上面板200的表面上形 成公共電極CE,并向公共電極CE施加公共電壓Vcom 。液晶層3具有負(fù)的 介電各向異性，因而在未施加電場時可以將液晶層3的液晶分子定向為使得 它們的主軸與上和下面板100和200的表面正交。
為了實現(xiàn)液晶面板組件300的彩色圖像顯示，每個像素PX或者唯一地 顯示其中一種原色(例如，空分類型的像素PX)、或者暫時和交替地顯示多 種原色(例如，時分類型的像素PX)。接著，在全部兩種情況下，在空間上 和時間上合成多種原色。于是，識別出諸如紅色、綠色、和藍(lán)色的期望的顏 色。雖然圖2提供了空分類型的像素PX的示例的圖示，其中每個像素PX 在上面板200的區(qū)域中具有呈現(xiàn)其中一種原色的濾色器CF，注意到，在本 發(fā)明的其它示范性實施例中，可以將濾色器CF形成在下面板100的子像素 電才及PE之上或之下。
在下和上面板100和200的外表面上提供偏振器(未示出)，而且兩個 偏振器的偏振軸可以交叉。在反射式液晶顯示器的情況下，可以省去兩個偏 振器其中之一。在交叉偏振器的情況下，入射到未施加有任何電場的液晶層 3上的光被阻擋。
再次參照圖1 ，將柵極驅(qū)動器400連接到液晶面板組件300的柵極線Gla 至Gnb,并向柵極線G,a至Gnb施加4冊極信號。通過組合4冊極導(dǎo)通電壓Von 和才冊極截止電壓Voff來獲得柵才及信號。
灰度電壓產(chǎn)生器800產(chǎn)生與像素PX的透射率相關(guān)的兩組灰度參考電壓。 接著將兩組灰度參考電壓分別獨立地施加到兩個子像素，使兩組中的一組具 有相對于公共電壓Vcom的正值，而另 一組具有相對于公共電壓Vcom的負(fù)值。然而，灰度電壓產(chǎn)生器800也可以產(chǎn)生一個灰度參考電壓代替兩組灰度
參考電壓。
將數(shù)據(jù)驅(qū)動器500連接到液晶面板組件300的數(shù)據(jù)線D,至Dm,劃分灰 度參考電壓以產(chǎn)生與全部灰度等級對應(yīng)的灰度電壓，并從所產(chǎn)生的灰度電壓 中選擇數(shù)據(jù)電壓。
信號控制器600控制柵極驅(qū)動器400和數(shù)據(jù)驅(qū)動器500。
可以將驅(qū)動元件400、 500、 600、和800中的每一個直接安裝在液晶面 板組件300上作為至少一塊集成電路("IC")芯片。在其它實施例中，可以 將驅(qū)動元件400、 500、 600、和800安裝在柔性印刷電路薄膜(未示出)上 并接著以引腳帶載封裝("TCP")的形式安裝在液晶面板組件300上。在另 一個示范性實施例中，可以將驅(qū)動元件400、 500、 600、和800安裝在單獨 的印刷電路板(未示出)上?？蛇x擇地，可以將驅(qū)動元件400、 500、 600、 和800例如同信號線Gla - G曲和D, - Dm以及薄膜晶體管開關(guān)元件Qa和Qb 一起與液晶面板組件300集成。另外，可以將驅(qū)動元件400、 500、 600、和 800集成在單塊芯片中。該情況下，可以將驅(qū)動元件400、 500、 600、和800 其中至少一個、或形成驅(qū)動元件400、 500、 600、和800的至少一個電^各布 置在所述單塊芯片之外。
現(xiàn)在將參照圖3詳細(xì)地描述根據(jù)本發(fā)明的示范性實施例的液晶面板組件 的示例。
圖3是根據(jù)本發(fā)明的示范性實施例的液晶面板組件中的一個像素的等價 電路圖。
參照圖3，注意到，液晶面板組件300可以包括包括多對柵極線Gia和 Gib、多條數(shù)據(jù)線Dj、多條存儲電極線Sj在內(nèi)的信號線、以及連接到信號線 的多個像素PX。如圖3的示例中所示，示出了連接到第i對柵極線Gia和 Gib、第j條數(shù)據(jù)線Dj、以及第j條存儲電極線Sj的像素PX，而且將位于該 示例的上端的柵極線記作Gja(以下稱為"上柵極線")，并將位于該示例的 下端的柵極線記作Gib (以下稱為"下柵極線")。
每個像素PX包括一對子像素PXa和PXb。每個子像素PXa或PXb分 別包括相應(yīng)的開關(guān)元件Qa或Qb。將開關(guān)元件Qa或Qb連接到相應(yīng)的^^極 線Gb或Gib以及相應(yīng)的數(shù)據(jù)線Dj。液晶電容器Clca或Clcb以及存儲電容器 Csta或Cstb各自均連接到開關(guān)元件Qa或Qb以及相應(yīng)的存儲電極線S卜開關(guān)元件Qa或Qb包括在下面板100中提供的諸如薄膜晶體管的三端 子元件。開關(guān)元件Qa或Qb的控制端子連接到柵極線Gh或Gib。開關(guān)元件 Qa或Qb的輸入端子連接到數(shù)據(jù)線Dj。開關(guān)元件Qa或Qb的輸出端子連"l妻 到液晶電容器Clca或Clcb以及存儲電容器Csta或Cstb。
通過使在下面板100中提供的存儲電極線Sj和像素電極PE與介于其間 的絕緣體重疊來形成協(xié)助液晶電容器Clca或Clcb的存儲電容器Csta或Cstb。 接著向存儲電極線Sj施加諸如公共電壓Vcom的預(yù)定電壓?？蛇x擇地，可以 通過使子像素電極PEa或PEb和前一條柵極線與介于其間的絕緣體重疊來形 成存J渚電容器Csta或Cstb。
上面已經(jīng)說明液晶電容器Clca或Clcb。因此，將略去其詳細(xì)描述。
在如上所述的具有液晶面板組件300的液晶顯示器中，信號控制器600 可以為每個像素PX接收輸入的圖像信號R、 G、和B。信號處理器600接 著可以將輸入的輸入信號轉(zhuǎn)換為用于兩個子像素PXa和PXb的輸出圖像信 號DAT,而且可以向數(shù)據(jù)驅(qū)動器500傳輸輸出圖像信號DAT。相反，灰度 電壓產(chǎn)生器800可以為兩個子像素PXa和PXb產(chǎn)生不同的灰度電壓組，并 向數(shù)據(jù)驅(qū)動器500交替地提供灰度電壓組。進一步，數(shù)據(jù)驅(qū)動器500可以交 替地選擇來自灰度電壓產(chǎn)生器800的灰度電壓組。從而，可以向兩個子像素 PXa和PXb施加不同的電壓。
其中，在本發(fā)明的實施例中，可能有必要糾正圖像信號或產(chǎn)生灰度電壓 組以使得兩個子像素PXa和PXb的合成的伽馬曲線接近在液晶面板組件3 00 的前表面(front surface )處的參考伽馬曲線。例如，前表面處的合成的伽馬 曲線接近被確定為最適合液晶面板組件300的正面的(on the front side )參 考伽馬曲線，而且側(cè)表面(side surface)處的合成的伽馬曲線接近前表面處 的參考伽馬曲線。
現(xiàn)在將詳細(xì)地描述所述液晶顯示器的操作。
信號控制器600接收輸入的圖像信號R、 G、和B以及輸入的允許從外 部圖形控制器(未示出)控制顯示的控制信號，諸如垂直同步信號Vsync、 水平同步信號Hsync、主時鐘信號MCLK、以及數(shù)據(jù)使能信號DE。信號控 制器600基于輸入的控制信號并根據(jù)液晶面板組件300的工作狀況適當(dāng)?shù)靥?理輸入的圖像信號R、 G、和B。信號控制器600進一步產(chǎn)生柵極控制信號 C0NT1和數(shù)據(jù)控制信號CONT2,將4冊極控制信號C0NT1傳輸?shù)綎艠O驅(qū)動器400并將數(shù)據(jù)控制信號CONT2連同經(jīng)處理的圖像信號DAT —起傳輸?shù)綌?shù) 據(jù)驅(qū)動器500。
柵極控制信號C0NT1包括包含使柵極驅(qū)動器400開始掃描操作的指令 的掃描開始信號、以及至少一個時鐘信號。所述至少一個時鐘信號可以控制 柵極導(dǎo)通電壓Von的輸出周期。
數(shù)據(jù)控制信號CONT2包括水平同步開始信號STH,其向數(shù)據(jù)驅(qū)動器500 提供信號，以通知數(shù)據(jù)驅(qū)動器500開始向一行像素PX傳輸數(shù)字圖像信號 DAT。數(shù)據(jù)控制信號CONT2還包括加載信號，其向數(shù)據(jù)驅(qū)動器500提供 指令，以向數(shù)據(jù)線D，至Dm施加模擬數(shù)據(jù)電壓；以及數(shù)據(jù)時鐘信號HCLK。 數(shù)據(jù)控制信號CONT2可以進一步包括反轉(zhuǎn)信號，其反轉(zhuǎn)模擬數(shù)據(jù)電壓相對 于公共電壓Vcom的電壓極性(以下，將"數(shù)據(jù)電壓相對于公共電壓的極性" 簡稱為"數(shù)據(jù)電壓的極性")。
數(shù)據(jù)驅(qū)動器500根據(jù)來自信號控制器600的數(shù)據(jù)控制信號CONT2接收 用于一組子像素PXa和PXb的數(shù)字圖像信號DAT,并選擇與數(shù)字圖像信號 DAT相應(yīng)的灰度電壓。此時，數(shù)據(jù)驅(qū)動器500將數(shù)字圖像信號DAT轉(zhuǎn)換為 模擬數(shù)據(jù)電壓并接著將其施加到數(shù)據(jù)線D,至Dm。
柵極驅(qū)動器400根據(jù)來自信號控制器600的柵極控制信號CONT1向柵 極線G,a至Gnb施加?xùn)艠O導(dǎo)通電壓Von并將分別連接到柵極線G,a至Gnb的開 關(guān)元件Qa和Qb導(dǎo)通。接著，通過導(dǎo)通的開關(guān)元件Qa和Qb將施加到數(shù)據(jù) 線D,至Dm的數(shù)據(jù)電壓施加到子像素PXa和PXb。
施加到子像素PXa和PXb的凄t據(jù)電壓與公共電壓Vcom之間的差被理 解為接近液晶電容器Clc的充電電壓(例如，像素電壓)。其中，液晶分子 的排列根據(jù)像素電壓的幅度而變化，使得穿過液晶層3的光的偏振隨著像素 電壓的幅度而改變。穿過液晶層3的光的偏振的改變導(dǎo)致附加到液晶面板組 件300的偏振器對光的透射率的改變。
數(shù)據(jù)驅(qū)動器500和柵極驅(qū)動器400對每個水平時間段重復(fù)相同或類似的 操作， 一個水平時間段可以被稱為"1H",而且等于水平同步信號Hsync的 一個周期。通過這樣，向全部柵極線G,a至Gnb依次施加?xùn)艠O導(dǎo)通電壓Von, 并向全部像素PX施加數(shù)據(jù)電壓。當(dāng)完成一個幀之后開始下一個幀時，控制 施加到數(shù)據(jù)驅(qū)動器500的反轉(zhuǎn)信號的狀態(tài)，以使得相對于前一個幀的極性反 轉(zhuǎn)施加到每個像素PX的數(shù)據(jù)電壓的極性(以下稱為"幀反轉(zhuǎn)")。此時，在一個幀中，根據(jù)反轉(zhuǎn)信號的相關(guān)特性，可以反轉(zhuǎn)在數(shù)據(jù)線中流動的數(shù)據(jù)電壓 的極性(例如，在行反轉(zhuǎn)和點反轉(zhuǎn)操作中)，或者施加到一行像素的數(shù)據(jù)電 壓的極性可以變化(例如，在列反轉(zhuǎn)和點反轉(zhuǎn)操作中)。
現(xiàn)在，將參照圖4至6詳細(xì)地描述根據(jù)本發(fā)明的示范性實施例的柵極驅(qū) 動器。
圖4是圖1中所示的柵極驅(qū)動器的框圖，圖5是根據(jù)本發(fā)明的示范性實 施例的柵極驅(qū)動器中的級對的電路圖，而圖6是圖4中所示的柵極驅(qū)動器的 信號時序圖。
參照圖4和圖5，柵極驅(qū)動器400包括多個上級STla- STna。上級STla -SU是供對上柵極線G^至G^的柵極信號依次輸出。柵極驅(qū)動器400進 一步包括多個下級STlb-STnb。下級STlb-STnb提供對下柵極線G化至Gnb 的柵極信號依次輸出，其中每一個接收柵極截止電壓Voff、第一至第四時鐘 信號CLKla、 CLK2a、 CLKlb、和CLK2b、以及掃描開始信號STV。將上 級STla- ST肌一對一地連接到上柵極線G,a至Gna，并將下級STlb- ST化一 對一地連接到下柵極線G化至Gnb,
上級ST,a-STna中的每一個包括第一至第三時鐘端子CKla、 CK2a、和 CK3a、設(shè)置端子Sa、重置端子Ra、柵極電壓端子GVa、幀重置端子FRa、 以及柵極輸出端子OUTa。同時，下級ST化-STnb中的每一個包括第一和第 二時鐘端子CKlb和CK2b、設(shè)置端子Sb、重置端子Rb、 ^3^及電壓端子GVb、 幀重置端子FRb、柵極輸出端子OUTb、以及承載輸出端子CR。
在每個上級、例如第i個上級STia中，第 一和第二時鐘端子CKla和CK2a 被施加有第一和第二時鐘信號CLKla和CLK2a，第三時鐘端子CK3a被施 加有第三或第四時鐘信號CLKlb或CLK2b,而柵極輸出端子OUTa輸出在
每個下級、例如第i個下級STib中，第一和第二時鐘端子CKlb和CK2b被 施加有第三和第四時鐘信號CLKlb或CLK2b,柵極輸出端子OUTb輸出在
i對上和下級STja和STib的設(shè)置端子Sa和Sb ^f皮施加有前一個下級ST(卜l)b的 承載信號，其為前一個承載信號CR(i-l),而重置端子Ra和Rb被施加有下 一個下級ST(i+Db的柵極信號，其為下一個下級柵極信號Gb(i+1),柵極電壓端子GVa和GVb被施加有柵極截止電壓Voff,而幀重置端子FRa和FRb被 施加有初始化信號'INI。
然而，第一對上和下級STh和ST化的設(shè)置端子Sa和Sb被施加有來自 信號控制器600的掃描開始信號STV，作為替換前一個承載信號的結(jié)果。最 后一對上和下級ST。a和STnb的重置端子Ra和Rb被施加有在緊接下級STnb 的柵極信號GB(n)之后的1H期間具有柵極導(dǎo)通電壓的信號，而該信號可以
從信號控制器600提供。而且，可以將下級ST(n+Db添加到最后一個下級ST油 的下一個端子以提供該信號的輸出作為柵極信號。此外，當(dāng)?shù)趇個上級STia 的第一時鐘端子CKla接收第一時鐘信號CLKla時，第二時鐘端子CK2a接 收第二時鐘信號CLK2a,而第三時鐘端子CK3a接收第三時鐘信號CLKlb， 第i-1個和第i+l個上級ST(i-,)a和ST(i+Da的第一時鐘端子CKla接收第二時 鐘信號CLK2a,第二時鐘端子CK2a接收第一時鐘信號CLKla，而第三時鐘 端子CK3a接收第四時鐘信號CLK2b。當(dāng)?shù)趇個下級STib的第一時鐘端子 CKlb接收第三時鐘信號CLKlb時，第i-l個和第i+l個下級ST(i,和ST(i川b 的第一時鐘端子CKlb接收第四時鐘信號CLK2b,而第二時鐘端子CK2b接 收第三時鐘信號CLKlb。
其中，在本發(fā)明的實施例中，第一至第四時鐘信號CLKla、 CLK2a、 CLKlb、和CLK2b的高電平可以與柵極導(dǎo)通電壓Von相同或基本類似以便 驅(qū)動像素PX的開關(guān)元件。第三和第四時鐘信號CLKlb和CLK2b可以具有 50%的占空比、2H的周期、以及彼此之間180°的相位差。第一和第二時鐘 信號CLKla和CLK2a可以具有小于50%的占空比、2H的周期、以及彼此 之間180°的相位差。
現(xiàn)在參照圖5，注意到，柵極驅(qū)動器400的每個上/下級、例如第i個上 /下級STia/STib包括輸入部分420a/420b、上拉驅(qū)動器430a/430b、下拉驅(qū)動器 440a/440b、以及輸出部分450a/450b。它們各自分別進一步包括n型金屬氧 化物半導(dǎo)體(NMOS)晶體管Tla至T13a、 Tlb至T13b、以及T15中的至 少一個。上拉驅(qū)動器430a/430b和輸出部分450a/450b進一步包括電容器 Cla/Clb至C3a/C3b。然而，在本發(fā)明的實施例中，也可以使用p型金屬氧 化物半導(dǎo)體(PMOS)晶體管代替NMOS晶體管。此外，電容器Cla/Clb至 C3a/C3b可以包括在已知的和/或?qū)嶋H的制造過程中在漏極和源極電極之間 形成的寄生電容。輸入部分420a/420b包括依次串聯(lián)到設(shè)置端子Sa/Sb和柵極電壓端子 GVa/GVb的三個晶體管Tlla/Tllb、T10a/T10b、和T5a/T5b。晶體管Tlla/Tllb 和T5a/T5b的柵極分別連接到第二時鐘端子CK2a/CK2b ，而晶體管 T10a/T10b的柵極連接到第一時鐘端子CKla/CKlb。晶體管Tlla/Tllb與晶 體管T10a/T10b之間的接合點連接到接合點Jla/Jlb。類似地，晶體管 T10a/T10b與晶體管T5a/T5b之間的接合點連接到接合點J2a/J2b。
上拉驅(qū)動器430a/430b包括一組晶體管。所述晶體管包括晶體管 T4a/T4b,連接在設(shè)置端子Sa/Sb與接合點Jla/Jlb之間；晶體管T12a/T12b， 連接在時鐘端子CK3a/CKlb與接合點J3a/J3b之間；以及晶體管T7a/T7b, 連接在時鐘端子CK3a/CKlb與接合點J4a/J4b之間。其中，在將晶體管T7b 和T12b分別連接到第一時鐘端子CKlb的同時，將晶體管T7a和T12a分別 連接到第三時鐘端子CK3a以便接收與第 一時鐘端子CKlb相同的時鐘信號。 另一方面，將晶體管T4a/T4b的柵極和漏極共同連接到設(shè)置端子Sa/Sb同時 將晶體管T4a/T4b的源極連接到接合點Jla/Jlb,并將晶體管T12a/T12b的柵 極和漏極共同連接到時鐘端子CK3a/CKlb同時將晶體管T12a/T12b的源極 連接到接合點J3a/J3b。將晶體管T7a/T7b的柵極連接到接合點J3a/J3b并同 時通過電容器Cla/Clb連接到時鐘端子CK3a/CKlb。其漏極連接到時鐘端 子CK3a/CKlb而其源極連接到接合點J4a/J4b,同時將電容器C2a/C2b連接 在接合點J3a/J3b與接合點J4a/J4b之間。
下拉驅(qū)動器440a/440b包括多個晶體管T9a/T9b、 T13a/T13b、 T8a/T8b、 T3a/T3b、 T2a/T2b、和T6a/T6b，其通過它們各自的源極接收柵極截止電壓 Voff,并通過它們各自的漏極向接合點Jla/Jlb、 J2a/J2b、 J3a/J3b、以及J4a/J4b 提供它們各自的輸出。即，將晶體管T9a/T9b的柵極和漏極分別連接到重置 端子Ra/Rb和接合點Jla/Jlb,并將晶體管T13a/T13b和T8a/T8b的柵極共同 連接到接合點J2a/J2b同時將它們的漏極分別連接到接合點J3a/J3b和接合點 J4a/J4b。晶體管T3a/T3b的柵極連接到接合點J4a/J4b，晶體管T2a/T2b的柵 極連接到重置端子Ra/Rb，而兩個晶體管T2a/T2b和T3a/T3b的漏極連接到 接合點J2a/J2b。晶體管T6a/T6b的柵極連接到幀重置端子FRa/FRb，其漏極 連接到接合點Jla/Jlb，而其源極連接到柵極電壓端子GVa/GVb。
輸出部分450a/450b包括晶體管Tla/Tlb和電容器C3a/C3b。將晶體管 Tla/Tlb的漏極和源極分別連接到第一時鐘端子CKla/CKlb和輸出端子OUTa/OUTb，同時將晶體管Tla/Tlb的柵極連接到接合點Jla/Jlb。將電容 器C3a/C3b連接在晶體管Tla/Tlb的柵極與源極之間。晶體管Tla/Tlb的源 極還連接到接合點J2a/J2b。另一方面，下級STib的輸出部分450b進一步包 括晶體管T15。晶體管T15的漏極和源極分別連接到第一時鐘端子CKlb和 承載端子CR。其柵極連接到接合點Jlb。其中，可以在晶體管T15的柵極 與漏極之間連接電容器。
現(xiàn)在，將參照圖6詳細(xì)地描述根據(jù)本發(fā)明的示范性實施例的柵極驅(qū)動器 的操作。
為了更好的理解和便于說明，々i定與第一至第四時鐘信號CLKla、 CLK2a、 CLKlb、以及CLK2b中的每一個的高電平對應(yīng)的電壓與柵極導(dǎo)通 電壓Von相同或基本類似而且被稱為"高電壓"，同時假定與第一至第四時 鐘信號CLKla、 CLK2a、 CLKlb、以及CLK2b中的每一個的低電平對應(yīng)的 電壓與柵極截止電壓Voff相同或基本類似而且被稱為"低電壓"。同樣地， 確定第一和第二時鐘信號CLKla和CLK2a中的每一個的占空比為25%,在 時間段Pia期間產(chǎn)生施加到第i條柵極線Gia的柵極信號的柵極導(dǎo)通電壓Von，
而且在時間段Pia和Pib期間向第i條柵極線Gib施加?xùn)艠O信號的柵極導(dǎo)通電
壓Von。
另外，如上所述，在上述以及根據(jù)本發(fā)明的示范性實施例的柵極驅(qū)動器 400中，第i個上/下級STia/STib的設(shè)置端子Sa/Sb接收前一個承載信號 CR(i-l),而第一個上/下級STla/STlb的設(shè)置端子Sa/Sb接收掃描開始信號 STV。其中，因為掃描開始信號STV在緊接作為第i個上/下級STVSTib的 工作時間段的時間段Pia和Pib之前的1H時間段期間被施加高電壓，對于前
一個承載信號CR(i-l)在時間段P(i-,)a和P(i-,)b期間具有高電壓的情況，下面將
描述第i個上/下級SiySTib的操作。
在時間段P(i-1)a期間，當(dāng)前 一 個承載信號CR(i-l)和時鐘信號 CLK2a/CLK2b為高電壓時，晶體管T11 a/T 11 b 、 T5a/T5b 、以及T4a/T4b被 導(dǎo)通。從而，兩個晶體管Tlla/Tllb和T4a/T4b向接合點Jla/Jlb傳輸高電 壓，而晶體管T5a/T5b向接合點J2a/J2b傳輸?shù)碗妷?。根?jù)該配置，晶體管 Tla/Tlb和T15被導(dǎo)通。結(jié)果，進一步，時鐘信號CLKla被輸出到輸出端子 OUTa,時鐘信號CLKlb被輸出到輸出端子OUTb，而且承載輸出端子CR 輸出。另外，由于時鐘信號CLKla/CLKlb具有低電壓的事實，上/下柵極信號Ga(i)/Gb(i)和承載信號CR(i)也具有低電壓。與此同時，電容器C3a/C3b 存儲與高電壓同低電壓之間的差對應(yīng)的電壓，例如，前一個承載信號CR(i-l) 的高電壓。而且，接合點J2a/J2b的電壓電平接近由晶體管T5a/T5b提供的 低電壓，以使得在輸出端子OUTa/OUTb的電壓改變?yōu)榈碗妷簳r可以避免波 動效應(yīng)。
其中，由于時鐘信號CLKla/CLKlb被提供為低電壓，所以以低電壓提 供下一個下柵極信號Gb(i+1)，而且由于接合點J2a/J2b被提供為低電壓，所 以柵極與其連接的晶體管T10a/T10b、 T12a/T12b、 T2a/T2b、 T9a/T9b、 T13a/T13b、和T8a/T8b被維持在截止?fàn)顟B(tài)。
接下來，在時間段P(i-,)b期間，當(dāng)時鐘信號CLK2a被設(shè)置為接近低電壓 而時鐘信號CLK2b接近高電壓時，晶體管Tlla和T5a被截止。然而，由于 晶體管Tla/Tlb處于導(dǎo)通狀態(tài)，所以上/下柵極信號Ga(i)/Gb(i)和承載信號 CR(i)均被維持在低電壓。而且，電容器C3a/C3b存儲高電壓的前一個承載 信號CR(i-1)。
接下來，在時間段Pia期間，當(dāng)時鐘信號CLK2b和前一個承載信號CR(i-l) 被設(shè)置為低電壓而晶體管Tlla和T5a截止時，晶體管Tllb、T5b、和T4a/T4b 也被截止。與此同時，當(dāng)時鐘信號CLKla和CLKlb被設(shè)置為高電壓時，晶 體管Tla/Tlb的源極電壓和接合點J2a/J2b的電壓被設(shè)置為高電壓。其中， 晶體管T10a/T10b的柵極被施加有高電壓，但是由于連接到接合點J2a/J2b 的源極的電勢與高電壓相同或基本類似，所以晶體管T10a/T10b被維持在截 止?fàn)顟B(tài)。從而，接合點Jla/Jlb被浮置而且接合點Jla/Jlb的電勢被電容器 C3a/C3b的高電壓提高，而晶體管Tla/Tlb和T15被維持在導(dǎo)通狀態(tài)。
另 一方面，由于時鐘信號CLKla/CLKlb和接合點J2a/J2b的電勢被設(shè)置 為高電壓，所以晶體管T12a/T12b、 T13a/T13b、和T8a/T8b被導(dǎo)通。其中， 晶體管T12a/T12b和T13a/T13b彼此串聯(lián)連接在高電壓與低電壓之間，使得 接合點J3a/J3b的電勢具有由晶體管T12a/T12b和T13a/T13b的導(dǎo)通電阻分 壓得到的電壓。然而，如果晶體管T13a/T13b的導(dǎo)通電阻被預(yù)定為與晶體管 T12a/T12b的導(dǎo)通電阻相比很大，則接合點J3a/J3b的電壓被設(shè)置為幾乎與高 電壓相同或基本類似。從而，晶體管T7a/T7b被導(dǎo)通并串聯(lián)連接到晶體管 T8a/T8b,使得接合點J4a/J4b的電勢具有由兩個晶體管T7a/T7b和T8a/T8b 的導(dǎo)通電阻分壓得到的電壓。其中，如果兩個晶體管T7a/T7b的和T8a/T8b導(dǎo)通電阻被預(yù)定為幾乎相同或基本類似，則接合點J4a/J4b的電勢被設(shè)置為 接近高電壓與低電壓之間的中間值，使得晶體管T3a/T3b被維持在截止?fàn)顟B(tài)。 進一步，由于下一個下柵極信號Gb(i+1)被設(shè)置為低電壓，晶體管T9a/T9b 和T2a/T2b也被維持在截止?fàn)顟B(tài)。從而，輸出端子OUTa僅連接到時鐘信號 CLKla,而輸出電阻OUTb和承載輸出端子CR僅連接到時鐘信號CLKlb。 結(jié)果，輸出電阻OUTb和承載輸出端子CR被從低電壓隔離，因而輸出高電 壓。即，輸出端子OUTa/OUTb可以利用在時間段P(w)a和P(i-,)b期間由前一 個承載信號CR(i-l)、以及時鐘信號CLKla/CLKlb的高電壓存儲在電容器 C3a/C3b中的高電壓來輸出高電壓。
電容器Cla/Clb和電容器C2a/C2b充電與兩個端子之間的電勢差對應(yīng)的 電壓，而且接合點J3a/J3b的電壓比4妄合點J5a/J5b的電壓更低。
接下來，在時間段Pib期間，當(dāng)時鐘信號CLKla被設(shè)置為低電壓而時鐘 信號CLK2a被設(shè)置為高電壓時，連接到時鐘信號CLKla的輸出端子OUTa 輸出低電壓的上柵極信號Ga(i)。而且，晶體管T13a和T8a被低電壓的接合 點J2a截止。其中，由時鐘信號CLKlb將晶體管T12a和T7a維持在導(dǎo)通狀 態(tài)，但是由輸出端子OUTa將接合點J2a的電壓設(shè)置為低電壓以使得晶體管 T8a和T13a被截止。結(jié)果，接合點J4a的電壓被設(shè)置為高電壓以使得晶體管 T3a被導(dǎo)通，而輸出端子OUTa的電壓被維持在低電壓。其中，被設(shè)置為浮 置狀態(tài)的接合點Jla被電容器Cla的高電壓減低，同時，另一方面，輸出端 子OUTb利用高電壓的時鐘信號CLKlb輸出高電壓的下柵極信號Gb(i)。
相反地，如上面提供的關(guān)于時間段P^和Pib的說明中 一樣，在時間段P(i+1)a 和P(w)b中由高電壓的時鐘信號CLK2b和高電壓的第i個承載信號CR(i)將 第i+l個下柵極信號Gb(i+1)設(shè)置為高電壓。從而，在時間段P(i+^期間，由 下一個下柵極信號Ga(i+1)的高電壓將晶體管T9a/T9b和T2a/T2b導(dǎo)通。該 狀況下，晶體管T9a/T9b和T2a/T2b向接合點Jla/Jlb和J2a/J2b傳輸?shù)碗妷海?而且，當(dāng)時鐘信號CLK2a/CLK2b被設(shè)置為高電壓時，晶體管T5a/T5b和 Tlla/Tllb ^皮導(dǎo)通以便向接合點Jla/Jlb和J2a/J2b傳輸〗氐電壓。
其中，接合點Jla/Jlb的電壓在電容器C3a/C3b放電時被降低到低電壓， 而且因電容器C3a/C3b的放電時間而需要時間來將接合點Jla/Jlb完全降低 到低電壓。從而，兩個晶體管Tla/Tlb和T15a/T15b被維持在導(dǎo)通狀態(tài)使得 輸出端子OUTa/OUTb和承載輸出端子CR被連接到時鐘信號CLKla/CLKlb以輸出低電壓。接下來，當(dāng)電容器C3a/C3b被完全放電以便將接合點Jla/Jlb 的電勢設(shè)置為低電壓時，晶體管T15被截止。結(jié)果，承載輸出端子CR被時 鐘信號CLKlb阻擋，而承載信號CR(i)被浮置并維持在低電壓。與此同時， 由于輸出端子OUTa/OUTb通過晶體管T2a/T2b被連接到低電壓，即便晶體 管Tlb/Tlb被截止輸出端子OUTa/OUTb也連續(xù)地輸出低電壓。
另一方面，由于晶體管T12a/T12b和T13a/T13b被時鐘信號CLKlb的 低電壓截止，接合點J3a/J3b成為浮置狀態(tài)。另夕卜，接合點J5a/J5b的電壓被 設(shè)置為比接合點J4a/J4b的電壓更低，而且由于接合點J3a/J3b的電壓被電容 器Cla/Clb維持在處于比接合點J5a/J5b的電壓更低的電壓的狀態(tài)下，晶體 管T7a/T7b被截止。與此同時，由于晶體管T8a/T8b也被截止，接合點J4a/J4b 的電壓被降低到使得晶體管T3a/T3b也被截止的程度。進一步，由于晶體管 T10a/T10b的柵極被連接到低電壓的時鐘信號CLKla/CLKlb而且接合點 J2a/J2b的電壓為低電壓，該截止?fàn)顟B(tài)被維持。
接下來，在時間段P(w)b期間，當(dāng)時鐘信號CLK2a被設(shè)置為低電壓而時 鐘信號CLK2b被設(shè)置為高電壓時，晶體管Tlla和T5a被截止。然而，由于 晶體管T2a/T2b和T9a/T9b被維持在導(dǎo)通狀態(tài)，上/下柵極信號Ga(i)/Gb(i)和
承載信號CR(i)被維持在低電壓。在時間段P(i+2)a和P(i+2)b期間，當(dāng)時鐘信號
CLKlb被設(shè)置為高電壓時，晶體管T12a/T12b和T7a/T7b被導(dǎo)通而且接合點 J4a/J4b的電壓被提高進而導(dǎo)通晶體管T3a/T3b，以便向接合點J2a/J2b傳輸 低電壓。從而，輸出端子OUTa/OUTb連續(xù)地輸出低電壓。
另一方面，由于晶體管T10a/T10b的柵極被連接到被設(shè)置為高電壓的時 鐘信號CLKla/CLKlb,而且接合點J2a/J2b的電壓在時間段&+2>中被設(shè)置 為低電壓，晶體管T10a/T10b被導(dǎo)通以允許將接合點J2a/J2b的低電壓傳輸 到接合點Jla/Jlb。其中，晶體管Tla/Tlb的漏極被連續(xù)地施加有時鐘信號 CLKla/CLKlb,而且晶體管Tla/Tlb與其余晶體管相比相對較大，即，由于 在晶體管Tla/Tlb的柵極與漏極之間產(chǎn)生寄生電容，漏極的電壓改變可能影 響柵極電壓。從而，當(dāng)時鐘信號CLKla/CLKlb被設(shè)置為高電壓時，柵極電 壓因柵極與漏極之間的寄生電容而提高，使得晶體管Tla/Tlb可以被導(dǎo)通。 因而，接合點J2a/J2b的低電壓被傳輸?shù)浇雍宵cJla/Jlb, -使得晶體管Tla/Tlb 的柵極電壓被維持在低電壓。晶體管Tla/Tlb從而防止晶體管Tla/Tlb被導(dǎo) 通。接下來，接合點Jla/Jlb的電壓被維持在低電壓直到前一個承載信號
CR(i-l)被設(shè)置為高電壓，而且當(dāng)時鐘信號CLKlb被設(shè)置為高電壓時，通過 晶體管T3a/T3b將接合點J2a/J2b的電壓被置為低電壓，而當(dāng)時鐘信號CLKlb 被設(shè)置為低電壓時通過晶體管T5a/T5b維持該低電壓。
另一方面，晶體管T6a/T6b接收高電壓的初始化信號INT以向接合點 Jla/Jlb傳輸柵極截止電壓Voff,以便將接合點Jla/Jlb的電壓再次確定為低 電壓。其中，在本發(fā)明的實施例中，初始化信號INT可以是設(shè)置為高電壓的 信號，至少直到在最后一個下柵極信號Gb(n)被設(shè)置為高電壓之后下一個幀 的開始。
這樣，在存儲前一個承載信號CR(i-l)的高電壓之后，上和下級STja和 STib輸出與第一時鐘端子CKla/CKlb的時鐘信號的高電壓同步地設(shè)置為高 電壓的柵極信號Ga(i)和Gb(i)以及承載信號CR(i)。此外，上和下級ST^和 STib輸出柵極信號Ga(i)，其與當(dāng)?shù)谝粫r鐘端子CKlb的時鐘信號被設(shè)置為高 電壓時改變的第一時鐘端子CKla的時鐘信號的低電壓同步地設(shè)置為低電 壓。而且，上和下級STia和STib與下一個下柵極信號Gb(i+1)的高電壓和第 二時鐘端子CK2a/CK2b的時鐘信號的高電壓同步地將所存儲的高電壓放電。 此外，上和下級STia和STib輸出低電壓的柵極信號Ga(i)和Gb(i)以及承載信 號CR(i)。
這樣，根據(jù)本發(fā)明的示范性實施例，雖然上柵極線的柵極導(dǎo)通電壓和下 柵極線的柵極導(dǎo)通電壓的定時是、或者可能是不同的，可以使用下柵極線的 柵極信號作為上級的重置信號，使得可以得到柵極驅(qū)動器而無需用于補償定 時的額外的電路。
接下來，將參照圖7和圖8詳細(xì)地描述根據(jù)本發(fā)明的另一個示范性實施 例的柵極驅(qū)動器。
圖7和圖8分別是根據(jù)本發(fā)明的其它示范性實施例的柵極驅(qū)動器的級對 的電路圖。
如上所述，上級STia中的上拉驅(qū)動器430a的晶體管T12a和T7a的漏極 被施加有與傳輸?shù)较录塖Tib中的上4立驅(qū)動器430b的晶體管T12b和T7b的時 鐘信號CLKlb/CLK2b相同的時鐘信號。此外，下拉驅(qū)動器440a/440b的兩 個晶體管T13a/T13b和T8a/T8b的柵極被連接到接合點J2a/J2b,而且兩個接 合點J2a與J2b除時間段Pib之外具有相同或基本類似的電壓。從而，上級STja的四個晶體管T12a、 T7a、 T13a、和T8a與下級STib的四個晶體管T12b、 T7b、 T13b、和T8b除時間段Pib之外以相同或基本類似的方式操作。
另一方面，由于晶體管T3a被導(dǎo)通以便允許將低電壓傳輸?shù)捷敵龆俗?OUTa而且因為低電壓在時間段Pib中被第一時鐘端子CKla的低電壓同時傳 輸?shù)捷敵龆俗覱UTa,雖然晶體管T3a在時間段Pib中被維持在截止?fàn)顟B(tài)，輸 出端子OUTa也可以被施加有低電壓。
從而，圖7中所示的上級STV中的晶體管T8a'和T13a'的柵極被連接到 下級SIV的接合點J2b代替上級STV的接合點J2a。因而，晶體管T13a'在時 間段Pib期間被維持在截止?fàn)顟B(tài)，而且，當(dāng)時鐘信號CLKla被設(shè)置為低電壓 時，連接到時鐘信號CLKla的輸出端子OUTa輸出低電壓的上柵極信號 Ga(i)。
此外，圖8中所示的上級STia"中移除了四個晶體管T12a、 T7a、 T13a、 和T8a,而且晶體管T3a'的柵極被連接到下級STib"的接合點J4b。從而，可 以為上級STia"削減四個晶體管和兩個電容器。這樣，可以簡化柵極驅(qū)動器 400的結(jié)構(gòu)。這進而達到減小柵極驅(qū)動器400的尺寸的效果。另外，當(dāng)在液 晶面板組件300中將柵極驅(qū)動器400連同柵極線、數(shù)據(jù)線、以及薄膜晶體管 開關(guān)元件一起集成在一塊基板中時，可以減少其集成面積。
根據(jù)本發(fā)明的示范性實施例，雖然傳輸?shù)絻蓚€子像素的柵極線的柵極導(dǎo) 通電壓的定時不同，但是利用一個子像素的柵極線的柵極信號來產(chǎn)生另一個 子像素的柵極信號。這樣，可以將柵極驅(qū)動器400構(gòu)造為不要需在另外的情 況下被配置用于補償定時的額外的電路。另外，用于產(chǎn)生一個子像素的柵極 信號的級和用于產(chǎn)生另 一個子像素的柵極信號的級共同^f吏用 一部分電路，從 而簡化了柵極驅(qū)動器的結(jié)構(gòu)。
雖然已經(jīng)參照當(dāng)前認(rèn)定的實用示范性實施例描述了本發(fā)明，但是應(yīng)當(dāng)理 解，本發(fā)明不限于公開的實施例，相反，其意在涵蓋包括在所附權(quán)利要求書 的精神和范圍中的各種修改和等價配置。
對相關(guān)申請的交叉引用
本申請要求2007年IO月16日提交的韓國專利申請No. 2007-103850的
優(yōu)先權(quán)，其全部內(nèi)容通過引用而被合并于此。
權(quán)利要求
1. 一種顯示設(shè)備包括多條第一柵極線；多條第二柵極線，每一條第二柵極線分別與每條第一柵極線形成一對；以及柵極驅(qū)動器，依次向第一柵極線傳輸具有第一柵極導(dǎo)通電壓的第一柵極信號，并依次向第二柵極線傳輸具有第二柵極導(dǎo)通電壓的第二柵極信號，其中所述柵極驅(qū)動器包括多個第一級，每個第一級具有向第一柵極線當(dāng)中每個的相應(yīng)的第一柵極線傳輸?shù)谝粬艠O信號的第一輸出端子；以及多個第二級，每個第二級具有向第二柵極線當(dāng)中每個的相應(yīng)的第二柵極線傳輸?shù)诙艠O信號的第二輸出端子、以及輸出與第二柵極信號對應(yīng)的承載信號的承載輸出端子，而且其中每個第一級基于來自前一個第二級的承載信號的第三柵極導(dǎo)通電壓向第一輸出端子輸出第一柵極導(dǎo)通電壓；而且每個第二級基于來自前一個第二級的承載信號的第三柵極導(dǎo)通電壓向第二輸出端子輸出第二柵極導(dǎo)通電壓。
2. 如權(quán)利要求1所述的顯示設(shè)備，其中第二柵極信號具有第二柵極導(dǎo)通電壓的時間段與第 一柵極信號具有第 一柵極導(dǎo)通電壓的時間段至少彼此部分地重疊。
3. 如權(quán)利要求2所述的顯示設(shè)備，其中第二柵極信號具有第二柵極導(dǎo)通電壓的時間段比第 一柵極信號具有第 一柵極導(dǎo)通電壓的時間段更長。
4. 如權(quán)利要求1所述的顯示設(shè)備，進一步包括信號控制器，分別輸出交替地具有第一電壓和第二電壓的第一至第四時 鐘信號，其中第 一和第二時鐘信號被分別輸入到多個第 一級中的兩個相鄰第一 級中的 一個的第 一和第二時鐘端子，而第二和第 一時鐘信號被分別輸入到兩 個相鄰第一級中的另一個的第一和第二時鐘端子；第三和第四時鐘信號被分別輸入到多個第二級中的兩個相鄰第二級中的 一個的第三和第四時鐘端子，而第四和第三時鐘信號被分別輸入到兩個相 鄰第二級中的另 一個的第三和第四時鐘端子；每個第一級與第一時鐘端子的第一電壓同步地輸出第一柵極導(dǎo)通電壓；而且每個第二級與第三時鐘端子的第一電壓同步地輸出第二柵極導(dǎo)通電壓。
5. 如權(quán)利要求4所述的顯示設(shè)備，其中 第 一至第四時鐘信號的周期彼此基本類似；第一和第二時鐘信號具有第一電壓的時間段比第二電壓的時間段更短， 而第一和第二時鐘信號的相位差接近180度；而且第三和第四時鐘信號的占空比接近50%,而第三和第四時鐘信號的相位 差接近180度。
6. 如權(quán)利要求4所述的顯示設(shè)備，其中第一電壓、第一柵極導(dǎo)通電壓、以及第二柵極導(dǎo)通電壓彼此基本類似， 而第二電壓與柵極截止電壓基本類似。
7. 如權(quán)利要求4所述的顯示設(shè)備，其中每個第一級存儲前一個第二級的承載信號的第三柵極導(dǎo)通電壓，并與第 一時鐘端子的第一電壓同步地基于所存儲的電壓輸出第一柵極導(dǎo)通電壓；而 且每個第二級存儲前一個第二級的承載信號的第三柵極導(dǎo)通電壓，并與第 三時鐘端子的第一電壓同步地基于所存儲的電壓輸出第二柵極導(dǎo)通電壓。
8. 如權(quán)利要求7所述的顯示設(shè)備，其中每個第一級在相應(yīng)的第二級的第三時鐘端子被設(shè)置為第一電壓時與第 一時鐘端子的第二電壓同步地向第一輸出端子輸出柵極截止電壓。
9. 如權(quán)利要求7所述的顯示設(shè)備，其中每個第一級與下一個第二級的第二柵極信號的第二柵極導(dǎo)通電壓同步 地將所存儲的電壓放電，并向第一輸出端子輸出第一柵極截止電壓；而且每個第二級與下一個第二級的第二柵極信號的第二柵極導(dǎo)通電壓同步 地將所存儲的電壓放電，并向第二輸出端子輸出第二柵極截止電壓。
10. 如權(quán)利要求9所述的顯示設(shè)備，其中每個第 一級與第二時鐘端子的第 一電壓同步地輸出第 一柵極截止電壓；而且每個第二級與第四時鐘端子的第一電壓同步地輸出第二柵極截止電壓。
11. 如權(quán)利要求4所述的顯示設(shè)備，其中每個第一級包括連接在第一輸出端子與第一柵極截止電壓之間的第一 晶體管，并響應(yīng)于第三時鐘端子的第一電壓而導(dǎo)通第一晶體管，除非第一輸 出端子的電壓為第一柵極導(dǎo)通電壓；而且每個第二級包括連接在第二輸出端子與第二柵極截止電壓之間的第二 晶體管，并響應(yīng)于第三時鐘端子的第一電壓而導(dǎo)通第二晶體管，除非第二輸 出端子的電壓為第二柵極導(dǎo)通電壓。
12. 如權(quán)利要求4所述的顯示設(shè)備，其中每個第 一級包括連接在第 一輸出端子與第 一柵極截止電壓之間的第一 晶體管，并響應(yīng)于第三時鐘端子的第一電壓而導(dǎo)通第一晶體管，除非相應(yīng)的 第二級的第二輸出端子的電壓為第二柵極導(dǎo)通電壓；而且每個第二級包括連接在第二輸出端子與第二柵極截止電壓之間的第二 晶體管，并響應(yīng)于第三時鐘端子的第一電壓而導(dǎo)通第二晶體管，除非第二輸 出端子的電壓為第二柵極導(dǎo)通電壓。
13. 如權(quán)利要求4所述的顯示設(shè)備，其中 .每個第 一級包括連接在第 一輸出端子與第 一柵極截止電壓之間的第一 晶體管；而且每個第二級包括連接在第二輸出端子與第二柵極截止電壓之間的第二晶體管，并響應(yīng)于第三時鐘端子的第一電壓而導(dǎo)通第一和第二晶體管，除非 第二輸出端子的電壓為第二柵極導(dǎo)通電壓。
14. 如權(quán)利要求1所述的顯示設(shè)備，其中第一柵極線、第二柵極線、以及柵極驅(qū)動器被集成在一塊基板上。
15. —種顯示設(shè)備的驅(qū)動設(shè)備，該顯示設(shè)備包括依次傳輸具有第一柵極 導(dǎo)通電壓的第 一柵極信號的多條第 一柵極線、以及依次傳輸具有第二柵極導(dǎo) 通電壓的第二柵極信號的多條第二柵極線，多條第二柵極線中的每一條分別 與每條第一柵極線形成一對，該驅(qū)動設(shè)備包括多個第一級，每個第 一級具有向第 一柵極線當(dāng)中每個的相應(yīng)的第一4冊極 線傳輸?shù)谝粬艠O信號的第一輸出端子；以及多個第二級，每個第二級具有向第二柵極線當(dāng)中每個的相應(yīng)的第二柵極 線傳輸?shù)诙艠O信號的第二輸出端子、以及配置用于輸出與第二柵極信號對應(yīng)的承載信號的承載輸出端子，其中每個第一級包括第一晶體管，連接在第一時鐘端子與第一輸出端子之間，并以柵極連接到第一接合點；第二晶體管，響應(yīng)于前一個第二級的承載信號的第三柵極導(dǎo)通電壓向第 一接合點傳輸?shù)谌龞艠O導(dǎo)通電壓；以及第一電容器，連接在第一晶體管的柵極與源極之間，第一電容器存儲第 三柵極導(dǎo)通電壓，而且每個第二級包括第三晶體管，連接在第二時鐘端子與第二輸出端子之間，并以柵極連接 到第二接合點；第四晶體管，響應(yīng)于前一個第二級的承載信號的第三柵極導(dǎo)通電壓向第二接合點傳輸?shù)谌龞艠O導(dǎo)通電壓；第二電容器，連接在第三晶體管的柵極與源極之間，第二電容器存儲第三柵極導(dǎo)通電壓；以及第五晶體管，連接在第二時鐘端子與承載輸出端子之間，并以柵極連接 到第二接合點。
16. 如權(quán)利要求15所述的驅(qū)動設(shè)備，其中第 一時鐘信號被輸入到兩個相鄰第 一級中的 一個的第 一時鐘端子，而第 二時鐘信號被輸入到兩個相鄰第 一級中的另 一個的第 一時鐘端子；而且第三時鐘信號被輸入到兩個相鄰第二級中的一個的第二時鐘端子，而第 四時鐘信號被輸入到兩個相鄰第二級中的另 一個的第二時鐘端子。
17. 如權(quán)利要求16所述的驅(qū)動設(shè)備，其中第一至第四時鐘信號的周期彼此基本類似，而第一至第四時鐘信號被交 替地設(shè)置為具有第一電壓和第二電壓；第一和第二時鐘信號具有第一電壓的時間段比第二電壓的時間段更短，而第一和第二時鐘信號的相位差接近1S0度；而且第三和第四時鐘信號的占空比接近50%,而第三和第四時鐘信號的相位 差接近180度。
18. 如權(quán)利要求16所述的驅(qū)動設(shè)備，其中 每個第一級進一步包括第六晶體管，響應(yīng)于下一個第二級的第二柵極導(dǎo)通電壓將第一電容器放電；以及第七晶體管，響應(yīng)于下一個第二級的第二柵極導(dǎo)通電壓向第 一輸出端子 傳輸4冊極截止電壓，而且 每個第二級進一步包括第八晶體管，響應(yīng)于下一個第二級的第二柵極導(dǎo)通電壓將第二電容器放 電；以及第九晶體管，響應(yīng)于下一個第二級的第二柵極導(dǎo)通電壓向第二輸出端子 傳輸4冊極截止電壓。
19. 如權(quán)利要求16所述的驅(qū)動設(shè)備，其中 每個第一級進一步包括第六晶體管，連接在柵極截止電壓與第一輸出端子之間，并以柵極連接 到第三時鐘端子；以及第七晶體管，連接在第一接合點與第一輸出端子之間，并以柵極連接到 第一時鐘端子，而且每個第二級進一步包括第八晶體管，連接在柵極截止電壓與第二輸出端子之間，并以柵極連接 到第四時鐘端子；以及第九晶體管，連接在第二接合點與第二輸出端子之間，并以柵極連接到 第二時鐘端子，其中當(dāng)?shù)谝粫r鐘信號被輸入第一時鐘端子對將第二時鐘信號輸入到第 三時鐘端子，而當(dāng)?shù)诙r鐘信號被輸入到第 一時鐘端子時將第 一時鐘信號輸 入到第三時鐘端子；而且當(dāng)?shù)谌龝r鐘信號被輸入第二時鐘端子時將第四時鐘信號輸入到第四時鐘端子，而當(dāng)?shù)谒臅r鐘信號被輸入到第二時鐘端子時將第三時鐘信號輸入到 第四時鐘端子。
20. —種顯示設(shè)備的驅(qū)動方法，該顯示設(shè)備包括依次傳輸具有第一柵極 導(dǎo)通電壓的第 一柵極信號的多條第 一柵極線、以及依次傳輸具有第二柵極導(dǎo) 通電壓的第二柵極信號的多條第二柵極線，每條第二柵極線分別與每條第一 柵極線形成一對，該驅(qū)動方法包括在向第i-l條第二柵極線傳輸?shù)诙艠O導(dǎo)通電壓的時間段期間存儲與第二才冊極導(dǎo)通電壓對應(yīng)的電壓；基于所存儲的電壓產(chǎn)生分別傳輸?shù)降趇對第 一和第二柵極線的第 一和第二柵極導(dǎo)通電壓；將向第i條第 一柵極線輸出的第 一柵極導(dǎo)通電壓改變?yōu)闁艠O截止電壓， 同時維持向第i條第二柵極線輸出的第二柵極導(dǎo)通電壓；以及 向第i對第 一和第二柵極線傳輸柵極截止電壓。
21. 如權(quán)利要求20所述的驅(qū)動方法，其中 所述產(chǎn)生第一和第二柵極導(dǎo)通電壓包括響應(yīng)于第一時鐘端子的第 一電壓產(chǎn)生傳輸?shù)降趇條第一柵極線的第一柵 極導(dǎo)通電壓；以及響應(yīng)于第二時鐘端子的第一電壓產(chǎn)生傳輸?shù)降趇條第二柵極線的第二柵極導(dǎo)通電壓，其中當(dāng)i為奇數(shù)時將第一時鐘信號輸入到第一時鐘端子，而當(dāng)i為偶數(shù) 時將第二時鐘信號輸入到第一時鐘端子；而且當(dāng)i為奇數(shù)時將第三時鐘信號輸入到第二時鐘端子，而當(dāng)i為偶數(shù)時將 第四時鐘信號輸入到第二時鐘端子。
22. 如權(quán)利要求21所述的驅(qū)動方法，其中第一至第四時鐘信號的周期彼此基本類似，而第一至第四時鐘信號交替地具有第一電壓和第二電壓；第一和第二時鐘信號具有第一電壓的時間段比第二電壓的時間段更短，而第一和第二時鐘信號的相位差接近180度；而且第三和第四時鐘信號的占空比接近50%，而第三和第四時鐘信號的相位 差接近180度。
23. 如權(quán)利要求22所述的驅(qū)動方法，其中所述改變第一柵極導(dǎo)通電壓 包括與第 一時鐘端子的第二電壓同步地將第 一柵極導(dǎo)通電壓改變?yōu)闁艠O截 止電壓。
24. 如權(quán)利要求22所述的驅(qū)動方法，其中所述傳輸柵極截止電壓包括 與傳輸?shù)降趇+l條第二柵極線的第二柵極導(dǎo)通電壓同步地將所存儲的電壓i丈電；以及向第i對第一和第二柵極線傳輸柵極導(dǎo)通電壓。
25. 如權(quán)利要求24所述的驅(qū)動方法，其中所述傳輸柵極截止電壓進一步包括響應(yīng)于第三時鐘端子的第一電壓向第i條第一柵極線傳輸柵極截止電壓；以及響應(yīng)于第四時鐘端子的第一電壓向第i條第二4冊極線傳輸柵極截止電壓，其中當(dāng)i為奇數(shù)時將第二時鐘信號輸入到第三時鐘端子，而當(dāng)i為偶數(shù) 時將第一時鐘信號輸入到第三時鐘端子；而且當(dāng)i為奇數(shù)時將第四時鐘信號輸入到第四時鐘端子，而當(dāng)i為偶數(shù)時將 第三時鐘信號輸入到第四時鐘端子。
全文摘要
在顯示設(shè)備的柵極驅(qū)動器中，多個第一級中的每一個向第一柵極線傳輸具有第一柵極導(dǎo)通電壓的第一柵極信號，而多個第二級中的每一個向第二柵極線傳輸具有第二柵極導(dǎo)通電壓的第二柵極信號并輸出與第二柵極信號對應(yīng)的承載信號。每個第一級基于來自前一個第二級的承載信號的第三柵極導(dǎo)通電壓輸出第一柵極導(dǎo)通電壓，而每個第二級基于來自前一個第二級的承載信號的第三柵極導(dǎo)通電壓輸出第二柵極導(dǎo)通電壓。
文檔編號G09G3/36GK101414084SQ20081012852
公開日2009年4月22日 申請日期2008年6月19日 優(yōu)先權(quán)日2007年10月16日
發(fā)明者李奉俊, 李洪雨, 金圣萬 申請人:三星電子株式會社