專利名稱：數(shù)字時(shí)域均衡實(shí)驗(yàn)設(shè)備的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及電子設(shè)備，具體地是用于現(xiàn)代通信原理教學(xué)的實(shí)驗(yàn)設(shè)備，更具體是數(shù)字時(shí) 域均衡實(shí)驗(yàn)設(shè)備。
背景技術(shù)：
近年來通信技術(shù)日新月異，從過去的模擬通信發(fā)展到目前的數(shù)字通信、網(wǎng)絡(luò)通信、光纖 通信為主的新型科學(xué)技術(shù)，同時(shí)產(chǎn)生各種不同的通信系統(tǒng)，隨著技術(shù)的不斷發(fā)展，高等院校 通信專業(yè)的課程設(shè)置也在不斷更新，實(shí)驗(yàn)科目和內(nèi)容也不斷增加。時(shí)均衡器的實(shí)驗(yàn)就是現(xiàn)代 通訊原理教學(xué)中的一個(gè)重要內(nèi)容。學(xué)生應(yīng)通過真實(shí)的硬件設(shè)備體會(huì)該實(shí)驗(yàn)原理及調(diào)試方法， 但由于器件昂貴，絕大多數(shù)實(shí)驗(yàn)設(shè)備廠家都沒有這部分內(nèi)容。于是尋找到國(guó)內(nèi)唯一生產(chǎn)模擬 延遲線的廠家，它是數(shù)字時(shí)域均衡器實(shí)驗(yàn)設(shè)備的必備器件，型號(hào)為BAD—32大規(guī)模集成電路， 有14個(gè)延時(shí)抽頭，每個(gè)延時(shí)節(jié)延時(shí)0.2us，是一種斗鏈器件BBD (BucretBagade Device)。這 種大規(guī)模集成電路制作復(fù)雜，成本高，因而售價(jià)也高達(dá)400元人民幣，而且生產(chǎn)廠家少，不易 購(gòu)買到。其它類似參數(shù)的器件市場(chǎng)上極為少見。這些都給時(shí)域均衡的實(shí)驗(yàn)教學(xué)帶來了許多困 難。

實(shí)用新型內(nèi)容
本實(shí)用新型的目的是提供目前現(xiàn)代通信原理教學(xué)的實(shí)驗(yàn)中關(guān)于數(shù)字時(shí)域均衡的實(shí)驗(yàn)設(shè)備。 這種設(shè)備中的時(shí)域均衡實(shí)驗(yàn)?zāi)K使用的延時(shí)線結(jié)構(gòu)簡(jiǎn)單，制作容易，成本低，所需的元器件 容易得到。
本實(shí)用新型的另一個(gè)目的是提供目前現(xiàn)代通信原理教學(xué)的實(shí)驗(yàn)中關(guān)于數(shù)字時(shí)域均衡的實(shí) 驗(yàn)?zāi)K。通過這個(gè)模塊與其他相關(guān)模塊的組合，可以完成很多的現(xiàn)代通訊原理的教學(xué)實(shí)驗(yàn)。 而且模塊之間的組合操作簡(jiǎn)單方便，不容易出錯(cuò)。
本實(shí)用新型的數(shù)字時(shí)域均衡的實(shí)驗(yàn)設(shè)備包括延遲線，延遲線有一個(gè)或多個(gè)延遲節(jié)，各個(gè)延 遲節(jié)之間通過導(dǎo)線或電路板上的通路串聯(lián)連接，每個(gè)延遲節(jié)的兩頭各有一個(gè)抽頭，延遲節(jié)中， 輸入隔直電容位于輸入端，輸入隔直電容后分成兩路，輸入電阻一路接運(yùn)算放大器的正極， 輸入電阻后引出輸入電容，另一個(gè)輸入電阻一路接運(yùn)算放大器的負(fù)極，這個(gè)輸入電阻后又引 出另一個(gè)反饋電阻，該反饋電阻的另一頭接在從運(yùn)算放大器的放大極的引出線上，輸出隔直 電容位于輸出端，各元器件通過導(dǎo)線或電路板上的通路連接。
本實(shí)用新型中，HDB3編碼器(IO)、 HDB3譯碼器(ll)、信號(hào)畸變模擬器(14)、延遲線(15) 和輔助電路(16)由電路板上的通路連接組成時(shí)域均衡器模塊。在這個(gè)模塊中，排線連接的輸 入輸出接口(9)連接著信號(hào)畸變模擬器(14)，單根連線的連接頭(13)也連接著信號(hào)畸變模擬器 (14)，同時(shí)輔助電路(16)也通過(9)和(13)連接到HDB3譯碼器(11)， ± 12V的直流電源(12)(實(shí) 線是+12V粗虛線是-12V)通過導(dǎo)線分別與編碼器(IO)、譯碼器(ll)、信號(hào)畸變模擬器(14)、延 遲線(15)和輔助電路(16)相連接，用示波器(17)觀察眼圖。
在本實(shí)用新型中，延遲線有一個(gè)或多個(gè)延遲節(jié)，各個(gè)延遲節(jié)之間通過導(dǎo)線或電路板上的通路串聯(lián)連接，每個(gè)延遲節(jié)的兩頭各有一個(gè)抽頭，這樣就夠成了延遲線。這樣的延遲線取代了 大規(guī)模集成電路，而且每個(gè)延遲節(jié)均采用常規(guī)電子元器件，通過常規(guī)連接而制成，實(shí)現(xiàn)了結(jié) 構(gòu)簡(jiǎn)單和制作容易的目的，由于所需的元器件容易市售得到，價(jià)格低廉，加之生產(chǎn)成本低， 因而大大減低了延遲線的費(fèi)用， 一個(gè)有六個(gè)延遲線共七個(gè)抽頭的延遲線，其生產(chǎn)成本不超過 50元。另外，本實(shí)用新型的延遲線在實(shí)際應(yīng)用中還有維修方便和維護(hù)費(fèi)用低的好處，即使發(fā) 生故障，只需通過檢查確定具體是哪一個(gè)延遲節(jié)壞了，換一個(gè)即可，而不會(huì)像現(xiàn)有技術(shù)出了 問題需要更換整個(gè)集成電路。
為了實(shí)現(xiàn)現(xiàn)代通信原理教學(xué)的實(shí)驗(yàn)設(shè)備模塊化，本實(shí)用新型將延遲線與HDB3編碼器、譯 碼器和信號(hào)畸變模擬器等由導(dǎo)線或電路板上的通路連接組成時(shí)域均衡器模塊。這個(gè)模塊有單 根連線的連接頭和排線連接的輸入輸出接口。單根連線的連接可以增強(qiáng)學(xué)生在賣驗(yàn)中對(duì)信號(hào) 流程的了解，而排線的連接可以節(jié)省連線時(shí)間，便于學(xué)生在進(jìn)行系統(tǒng)實(shí)驗(yàn)時(shí)，將時(shí)間主要用 于解決系統(tǒng)觀測(cè)中所遇到的問題。
為了既便于學(xué)生實(shí)驗(yàn)時(shí)的直接觀察和自己動(dòng)手改變模塊性能參數(shù)，又確保操作過程中的安 全，本實(shí)用新型的實(shí)驗(yàn)設(shè)備采用士12V的直流電源。這樣即使學(xué)生實(shí)驗(yàn)時(shí)不小心接觸到帶電 零部件，也不會(huì)有觸電危險(xiǎn)。
利用本實(shí)用新型的數(shù)字時(shí)域均衡的實(shí)驗(yàn)設(shè)備可以完成的各種教學(xué)實(shí)驗(yàn)項(xiàng)目如下(每個(gè)實(shí)驗(yàn) 均需要電源供應(yīng)系統(tǒng)和顯示系統(tǒng)，以及一些特殊試驗(yàn)所需必備的設(shè)備如話筒，在下面所列的 實(shí)驗(yàn)項(xiàng)目中均不再重復(fù)列出)
1、 時(shí)域均衡器實(shí)驗(yàn)，觀察單路信號(hào)均衡前后的眼圖變化
信源模塊+時(shí)域均衡模塊；
2、 數(shù)字信號(hào)時(shí)分多路時(shí)域均衡基帶傳輸系統(tǒng)實(shí)驗(yàn)，觀察多路信號(hào)均衡前后的眼圖變化
兩個(gè)HDB3編碼+信源模塊+時(shí)域均衡模塊+幀同步提取+終端模塊；
3、 采用PCM的2人可通話的單向基帶傳輸系統(tǒng)實(shí)驗(yàn)，觀察畸變信號(hào)均衡成功和不成功時(shí) 的2人對(duì)話話音質(zhì)量
兩個(gè)PCM模塊+兩個(gè)HDB3 +信源模塊
+時(shí)域均衡模塊十幀同步提取+終端模塊；
4、 采用PCM的4人可通話(雙向)的基帶傳輸系統(tǒng)實(shí)驗(yàn)，觀察畸變信號(hào)均衡成功和不 成功時(shí)的4人對(duì)話話音質(zhì)量
PCM模塊+信源+ HDB3編碼+均衡 + HDB3譯碼+幀同步提取+終端模塊，


圖1是本實(shí)用新型中的延遲線； 圖2是本實(shí)用新型中的延遲節(jié)；
圖3是本實(shí)用新型中由延遲線組成的時(shí)域均衡器實(shí)驗(yàn)?zāi)K。
具體實(shí)施方式
實(shí)施例1如圖l，數(shù)字時(shí)域均衡實(shí)驗(yàn)設(shè)備中的延遲線，有六個(gè)延遲節(jié)l，各個(gè)延遲節(jié)l之間通過導(dǎo) 線串聯(lián)連接，每個(gè)延遲節(jié)的兩頭各有一個(gè)抽頭，共七個(gè)抽頭。如圖2，延遲節(jié)1中，輸入隔 直電容2位于輸入端，輸入隔直電容2后分成兩路，輸入電阻3—路接運(yùn)算放大器7的正極， 輸入電阻4一路接運(yùn)算放大器7的負(fù)極，輸入電阻3后引出輸入電容5，輸入電阻4后引出 反饋電阻6，反饋電阻6的另一頭接在從運(yùn)算放大器7的放大極的引出線上，輸出隔直電容8 位于輸出端，各元器件通過導(dǎo)線連接。
實(shí)施例2
如圖3， HDB3編碼器10、 HDB3譯碼器11、信號(hào)畸變模擬器14、延遲線15和輔助電路16 由電路板上的通路連接組成時(shí)域均衡器模塊。在這個(gè)模塊中，排線連接的輸入輸出接口 9連 接著信號(hào)畸變模擬器14，單根連線的連接頭13也連接著信號(hào)畸變模擬器14,同時(shí)輔助電路 16也通過9和13連接到HDB3譯碼器11, 土12V的直流電源12(實(shí)線是+12V粗虛線是-12V) 通過導(dǎo)線分別與編碼器10、譯碼器11、信號(hào)畸變模擬器14、延遲線15和輔助電路16相連 接，用示波器17觀察眼圖。
權(quán)利要求1、數(shù)字時(shí)域均衡實(shí)驗(yàn)設(shè)備，包括延遲線，其特征在于延遲線有一個(gè)或多個(gè)延遲節(jié)(1)，各個(gè)延遲節(jié)(1)之間通過導(dǎo)線或電路板上的通路串聯(lián)連接，每個(gè)延遲節(jié)的兩頭各有一個(gè)抽頭，延遲節(jié)(1)中，輸入隔直電容(2)位于輸入端，輸入隔直電容(2)后分成兩路，反饋電阻(3)一路接運(yùn)算放大器(7)的正極，反饋電阻(4)一路接運(yùn)算放大器(7)的負(fù)極，反饋電阻(3)后引出反饋電容(5)，反饋電阻(4)后引出反饋電阻(6)，反饋電阻(6)的另一頭接在從運(yùn)算放大器(7)的放大極的引出線上，輸出隔直電容(8)位于輸出端，各元器件通過導(dǎo)線或電路板上的通路連接。
2、 根據(jù)權(quán)利要求1所述的數(shù)字時(shí)域均衡實(shí)驗(yàn)設(shè)備，其特征在于HDB3編碼器(IO)、 HDB3 譯碼器(ll)、信號(hào)畸變模擬器(14)、延遲線(15)和輔助電路(16)由電路板上的通路連接組成時(shí)域 均衡器模塊，在這個(gè)模塊中，排線連接的輸入輸出接口(9)連接著信號(hào)畸變模擬器(14)，單根 連線的連接頭(13)也連接著信號(hào)畸變模擬器(14)，同時(shí)輔助電路(16)也通過(9)和(13)連接到 HDB3譯碼器(11)， 土12V的直流電源(12)(實(shí)線是+12V粗虛線是-12V)通過導(dǎo)線分別與編碼 器(IO)、譯碼器(ll)、信號(hào)畸變模擬器(14)、延遲線(15)和輔助電路(16)相連接，用示波器(17) 觀察眼圖。
專利摘要本實(shí)用新型提供現(xiàn)代通信原理教學(xué)實(shí)驗(yàn)中數(shù)字時(shí)域均衡的實(shí)驗(yàn)設(shè)備以及實(shí)驗(yàn)?zāi)K。本實(shí)用新型包括延遲線，延遲線有一個(gè)或多個(gè)延遲節(jié)，各個(gè)延遲節(jié)之間通過導(dǎo)線或電路板上的通路串聯(lián)連接，每個(gè)延遲節(jié)的兩頭各有一個(gè)抽頭，延遲節(jié)中，輸入隔直電容位于輸入端，輸入隔直電容后分成兩路，輸入電阻一路接運(yùn)算放大器的正極，輸入電阻后引出輸入電容，另一個(gè)輸入電阻一路接運(yùn)算放大器的負(fù)極，這個(gè)輸入電阻后又引出另一個(gè)反饋電阻，該反饋電阻的另一頭接在從運(yùn)算放大器的放大極的引出線上，輸出隔直電容位于輸出端，各元器件通過導(dǎo)線或電路板上的通路連接。本實(shí)用新型的延遲線與編碼器、譯碼器和信號(hào)模擬器等由導(dǎo)線或電路板上的通路連接組成時(shí)域均衡器模塊。
文檔編號(hào)G09B25/00GK201237851SQ20082010449
公開日2009年5月13日 申請(qǐng)日期2008年8月22日 優(yōu)先權(quán)日2008年8月22日
發(fā)明者王吉平, 田克純, 覃遠(yuǎn)年, 皓 陳, 首照宇 申請(qǐng)人:桂林電子科技大學(xué)