專利名稱：失調(diào)消除電路及顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及差分放大器及失調(diào)消除電路，涉及一種使高精度電壓以高速 且低阻抗的驅(qū)動能力得以發(fā)揮的技術(shù)。本發(fā)明中，優(yōu)選的適用對象有搭載了
液晶顯示驅(qū)動器、有機(jī)EL驅(qū)動器等的液晶或有機(jī)EL顯示裝置等。
背景技術(shù)：
運(yùn)算放大器多數(shù)被用于模擬信號的放大或差值信號的放大，在LSI中也 是被大量組入的基本電路。運(yùn)算放大器的輸出信號中包含由構(gòu)成該運(yùn)算放大 器的晶體管的特性偏差引起的誤差。由于該誤差，在運(yùn)算放大器中，即使輸 入信號是0V，輸出信號也不是OV。將這種輸出信號相對于輸入信號的誤差 稱為失調(diào)電壓。
以往，為了在運(yùn)算放大器中降低上述失調(diào)電壓，在差分放大器和有源負(fù) 載的最優(yōu)化電路設(shè)計、布圖設(shè)計方面進(jìn)行了努力(例如可參考非專利文獻(xiàn) DAVID A. JOHS, KEN MARTIN著，"ANALOG INTEGRATED CIRCUIT DESIGN" P.105 ~ P.118, P.229 ~ P.231, JOHN WILLY&SONS, INC, 1997 )。
但是，沒有用來消除失調(diào)電壓的失調(diào)消除功能，而是通過集合這些設(shè)計 技術(shù)來降低失調(diào)電壓是有局限性的。
這里，對運(yùn)算放大器失調(diào)電壓的產(chǎn)生原因進(jìn)行說明。首先，失調(diào)電壓有 系統(tǒng)失調(diào)電壓和隨機(jī)失調(diào)電壓。前者系統(tǒng)失調(diào)電壓由電路、布圖自身的制作 方法引起，因此可以通過前述的設(shè)計手段來抑制。
但是，后者隨機(jī)失調(diào)電壓由半導(dǎo)體制造工藝引起，以某種概率出現(xiàn)的晶 體管特性偏差是主要原因，所以很難通過運(yùn)算放大器自身的電路設(shè)計、布圖 設(shè)計來降低。因此，在運(yùn)算放大器、緩沖電路中設(shè)置失調(diào)消除功能以同時解決隨機(jī)失調(diào)電壓問題就成為有效的手段。
這種具有失調(diào)消除功能的失調(diào)消除電路，例如有日本公開專利文獻(xiàn)(特
開2004-350256號)中示例的第 一 失調(diào)消除電路，以及日本公開專利文獻(xiàn)(特 開2005-117547A號)中示例的第二失調(diào)消除電路。
第一失調(diào)消除電路如圖13所示，包括運(yùn)算放大器、電容器和開關(guān)，用
器的輸入電壓進(jìn)行運(yùn)算，來降低失調(diào)電壓。
第二失調(diào)消除電路如圖14所示，包括第一差分放大器、第二差分放大 器、電容器和開關(guān)。根據(jù)這種結(jié)構(gòu)，在向第一差分放大器的兩個輸入提供相 等電壓并使第二差分放大器的兩個輸入中的每一個都連接電容器的狀態(tài)下， 通過電壓跟隨器預(yù)先使第一差分放大器進(jìn)行工作，接著，在上述狀態(tài)下使第 二差分放大器的兩個輸入的輸入供給狀態(tài)為輸入電壓供給狀態(tài)和打開狀態(tài) (存儲于電容器的電壓被輸入的狀態(tài))后，將第二差分放大器切換至電壓跟 隨器。
第一失調(diào)消除電路、第二失調(diào)消除電路具有如下所示的問題。第一失調(diào) 消除電路中，在開閉開關(guān)時，存儲于電容器的電荷通過寄生電容產(chǎn)生變化， 因此其電荷變化呈現(xiàn)為運(yùn)算放大器的失調(diào)。為了減小電荷變化的影響，要增 大電容器的容量，表面上是減小寄生電容即可。但是，如果增大電容器，則 芯片尺寸增大，而且需要延長失調(diào)存儲期間。存儲失調(diào)電壓的期間受限于開 關(guān)的接通電阻值與電容器的值之積，因此如果為解決失調(diào)問題而增大電容器 容量，則處理速度會下降。
第二失調(diào)消除電路中，即使在失調(diào)消除期間中第 一差分放大器也進(jìn)行工 作，因此即使在該期間中也能夠從運(yùn)算放大器(具體為第一差分放大器)輸 出電壓。但是，此時運(yùn)算放大器的輸出中附加有失調(diào)電壓。第二差分放大器 開始工作后，能夠輸出失調(diào)電壓被降低的輸出電壓，因此能夠高速輸出高精 度的電壓。但是，為了降低失調(diào)電壓而設(shè)置的第一差分放大器具有以下三個 缺點。第一個缺點是，為了用兩個差分放大器來構(gòu)成本來能夠由一個差分放大 器構(gòu)成的運(yùn)算放大器，單是該部分的面積和電流就需要兩倍。第二個缺點是， 面積的增大導(dǎo)致裝置的成本增加。
在液晶驅(qū)動器、有機(jī)EL驅(qū)動器中采用第二失調(diào)消除電路的結(jié)構(gòu)時，要 以掃描線的數(shù)量包含該結(jié)構(gòu)，而且需要400個至1000個左右的運(yùn)算放大器。 因此，每一個運(yùn)算放大器的面積、電流消耗的增加所帶來的影響，從整體上 來說就呈現(xiàn)為400倍以上的影響。這種影響對液晶電^L、有機(jī)EL電^L等顯 示裝置來說是絕對無法忽視的。
第三個缺點是，即使構(gòu)成第二差分放大器的晶體管沒有制造上的特性偏 差，如果構(gòu)成第一差分放大器的晶體管產(chǎn)生特性偏差，也會毫無用處地附加 失調(diào)電壓，該失調(diào)電壓在沒有設(shè)置第二失調(diào)消除電路的狀態(tài)下原本是不存在 的。
如此，第二失調(diào)消除電路雖然實現(xiàn)了高速化和高精度化，但無法實現(xiàn)功 耗、設(shè)置面積、制造成本等的削減。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的主要目的在于提供一種失調(diào)消除電路，即使在運(yùn)算 放大器包括失調(diào)消除功能時，也能將輸入電壓高速、高精度且以低阻抗輸出， 而且不會導(dǎo)致電流消耗的增加和芯片面積的增加。 (1 )本發(fā)明的失調(diào)消除電路，
設(shè)置于運(yùn)算放大器，所述運(yùn)算放大器中，第一有源負(fù)載被連接于第一差分 對，所述第一差分對包括第一反相輸入部和第一同相輸入部，所述第一有源負(fù) 載包括第一晶體管及第二晶體管，所述第一晶體管及第二晶體管分別具有柵極， 所述失調(diào)消除電路包括
輸入部，將輸入電壓輸入到所述第 一 同相輸入部；
第一電容，與所述第一晶體管的所述柵極連接； 第二電容，與所述第二晶體管的所述4冊極連接；以及開關(guān)，對所述第一晶體管及第二晶體管與所述第一電容及第二電容之間的 連接狀態(tài)，設(shè)置第一期間和第二期間， 在所述第一期間，
所述第 一 晶體管及第二晶體管與所述第 一 電容及第二電容之間的連接狀態(tài) 被設(shè)置為，
使得所述第一晶體管的柵極電壓被提供給所述第一電容，所迷第二晶體管
的柵極電壓被提供給所述第二電容； 在所述第二期間，
所述第 一 晶體管及第二晶體管與所述第 一 電容及第二電容之間的連接狀態(tài) 被設(shè)置為，
使得所述第一電容及第二電容能夠保持電荷， 且使得該第二期間成為所述運(yùn)算放大器的輸出期間。 此外，關(guān)于該結(jié)構(gòu)，可以參考后述實施方式中的圖1。 在該結(jié)構(gòu)中，能夠提供失調(diào)消除電路而不會導(dǎo)致電流消耗的增加和芯片面 積的增大。
(2)另外，本發(fā)明的失調(diào)消除電路，在結(jié)構(gòu)如上述(1)的失調(diào)消除電路 中，進(jìn)一步包括
第一輸出部，輸出所述運(yùn)算放大器的輸出；
第二差分對，包括第二反相輸入部和第二同相輸入部，所述輸入電壓被提 供給該第二同相輸入部；以及
第二有源負(fù)載，與所述第二差分對連接， 在所述第一期間，
所述第一晶體管及第二晶體管、所述第一電容及第二電容、所述第二差分 對以及所述第二有源負(fù)載之間的連接狀態(tài)被設(shè)置為，
使得所述第二反相輸入部與所述第 一輸出部連接，從而所述第二差分對與 所述第二有源負(fù)載進(jìn)行工作，所述運(yùn)算放大器能夠輸出，
在所述第二期間，所迷第一晶體管及第二晶體管、所述第一電容及第二電容、所述第二差分 對以及所述第二有源負(fù)載之間的連接狀態(tài)被設(shè)置為，
使得所述第一差分對與所述第一有源負(fù)載進(jìn)行工作，所述運(yùn)算放大器能夠 輸出。
此外，關(guān)于該結(jié)構(gòu)，可以參考后述實施方式中的圖2。 在該結(jié)構(gòu)中，由于在存儲失調(diào)電壓的期間也能輸出電壓，所以能夠提供將 輸入電壓高速、高精度且以低阻抗輸出的失調(diào)消除電路。
(3) 另外，本發(fā)明的失調(diào)消除電路，在結(jié)構(gòu)如上述(1)的失調(diào)消除電路 中，進(jìn)一步包括
第一輸出部，輸出所述運(yùn)算放大器的輸出；
第三晶體管，與所述第 一晶體管組合構(gòu)成第 一共源共柵電路；
第四晶體管，與所述第二晶體管組合構(gòu)成第二共源共柵電路，且具有漏極
和源極；
相位補(bǔ)償電容，設(shè)置于所述第四晶體管的所述源極與所述第一輸出部之間； 以及
第二輸出部，與所述第四晶體管的所述漏極連接，并輸出所述第一差分對 的輸出和所述第 一有源負(fù)載的輸出。
此外，關(guān)于該結(jié)構(gòu)，可以參考后述實施方式中的圖3。
在該結(jié)構(gòu)中，能夠更準(zhǔn)確地進(jìn)行失調(diào)電壓的存儲及供給，所以能夠進(jìn)一步 高精度化。
(4) 另外，本發(fā)明的失調(diào)消除電路，在結(jié)構(gòu)如上述(1)的失調(diào)消除電路
中，
所述運(yùn)算放大器包括電壓跟隨器的結(jié)構(gòu)， 該失調(diào)消除電路進(jìn)一 步包括 第一輸出部，輸出所述運(yùn)算放大器的輸出；
高側(cè)晶體管，即所述第一輸出部的高電源側(cè)的驅(qū)動晶體管；以及 低側(cè)晶體管，即所述第 一輸出部的低電源側(cè)的驅(qū)動晶體管，在所述第一期間，
所述第一晶體管及第二晶體管、所述第一電容及第二電容、所述第一輸出 部、所述高側(cè)晶體管以及所述低側(cè)晶體管之間的連接狀態(tài)被設(shè)置為，
使得所述第 一反相輸入部、所述第 一 同相輸入部以及所述第 一輸出部相連 接，所述輸入電壓被輸入到所述輸入部，
在所述第二期間，
所述第一晶體管及第二晶體管、所述第一電容及第二電容、所述第一輸出 部、所述高側(cè)晶體管以及所述低側(cè)晶體管之間的連接狀態(tài)被設(shè)置為， 使得該第二期間成為所述運(yùn)算放大器的輸出期間。 此外，關(guān)于該結(jié)構(gòu)，可以參考后述實施方式中的圖4。
根據(jù)該結(jié)構(gòu)，在存儲失調(diào)電壓的期間與輸出電壓的期間，相位補(bǔ)償電容的 電壓變化減小，所以能夠削減再充電時間，期待高速化。
(5) 優(yōu)選地，在上述(4)的失調(diào)消除電路中，對所述運(yùn)算放大器施加使 所述高側(cè)晶體管在飽和區(qū)域工作的第 一偏壓，或使所述低側(cè)晶體管在飽和區(qū)域 工作的第二偏壓。
(6) 另外，本發(fā)明的失調(diào)消除電路，在上述(2)、 (3)或(4)的失調(diào)消 除電路中，
所述第二有源負(fù)載包括第五晶體管及第六晶體管， 且該失調(diào)消除電路進(jìn)一步包括
第七晶體管，與所述第五晶體管組合構(gòu)成第三共源共柵電路； 第八晶體管，與所述第六晶體管組合構(gòu)成第四共源共柵電路。 此外，關(guān)于該結(jié)構(gòu)，可以參考后述實施方式中的圖5。
(7) 另外，本發(fā)明的失調(diào)消除電路，在上述(6)中， 所述第八晶體管具有源極，
所述相位補(bǔ)償電容具有一對端子，
所述開關(guān)分別控制所述第四晶體管的所述源極與所述相位補(bǔ)償電容的一個 端子的連接、所述第八晶體管的所述源極與所述相位補(bǔ)償電容的所述一個端子的連接、所述相位補(bǔ)償電容的另一個端子與所述第一輸出部的連接，從而縮短 所述第 一期間中所述相位補(bǔ)償電容的充放電時間。
此外，關(guān)于該結(jié)構(gòu)，可以參考后述實施方式中的圖6。
在該結(jié)構(gòu)中，形成了與鏡相位補(bǔ)償相比高速性優(yōu)異的共源共柵鏡補(bǔ)償結(jié)構(gòu)， 能夠?qū)崿F(xiàn)電壓輸出工作的進(jìn)一步高速化。
(8) 優(yōu)選地，在上述(6)的失調(diào)消除電路中，
所述第三晶體管、所述第四晶體管、所述第七晶體管以及所述第八晶體管 的晶體管能力或晶體管尺寸或柵極電壓相等。
根據(jù)該結(jié)構(gòu)，相位補(bǔ)償電容的電壓變化小，所以能夠?qū)崿F(xiàn)進(jìn)一步的高速工作。
(9) 優(yōu)選地，在上述(6)或(7)的失調(diào)消除電路中， 對所述第三晶體管的柵極、所述第四晶體管的柵極、所述第七晶體管的柵
極以及所述第八晶體管的柵極施加同 一偏壓，從而縮短所述第一期間。
根據(jù)該結(jié)構(gòu)，進(jìn)行失調(diào)消除的第 一期間與所述運(yùn)算放大器進(jìn)行輸出的第二 期間的相位補(bǔ)償電容的電位變化進(jìn)一步減小，能夠縮短存儲失調(diào)電壓的期間。
(10) 另外，本發(fā)明的失調(diào)消除電路，
設(shè)置于運(yùn)算放大器，所述運(yùn)算放大器中，第一有源負(fù)載被連接于第一差分 對，所述第一差分對包括第一反相輸入部和第一同相輸入部，所述第一有源負(fù) 載包括第一晶體管及第二晶體管，所述第一晶體管及第二晶體管分別具有柵極， 所述失調(diào)消除電路包括
輸入部，將輸入電壓輸入到所述第 一 同相輸入部；
輸出部，輸出所述運(yùn)算放大器的輸出； 第三晶體管，具有柵極，與所述第一晶體管成對； 第四晶體管，具有柵極，與所述第二晶體管成對；
第一阻抗部，設(shè)置于所述第三晶體管與電源之間，或所述第三晶體管與地 之間；
第一電容，與所述第一阻抗部并聯(lián)設(shè)置；第二阻抗部，設(shè)置于所述第四晶體管與電源之間，或所述第四晶體管與地 之間；
第二電容，與所述第二阻抗部并聯(lián)設(shè)置；以及
開關(guān)，對所述第一 第四晶體管、所述第一電容及第二電容以及所述第一 阻抗部及第二阻抗部之間的連接狀態(tài)，設(shè)置第 一期間和第二期間，
連接所述第 一晶體管的所述柵極與所述第三晶體管的所述柵極， 連接所述第二晶體管的所述柵極與所述第四晶體管的所述柵極， 在所述第一期間，
所述第一 ~第四晶體管、所述第 一 電容及第二電容以及所述第 一 阻抗部及 第二阻抗部之間的連接狀態(tài)被設(shè)置為，
使得所述第 一 同相輸入部與所述第 一反相輸入部連接，將與所述第 一晶體 管的電流相等或具有比例關(guān)系的所述第三晶體管的電流，通過所述第 一 阻抗部 進(jìn)行電壓轉(zhuǎn)換后，與該電壓對應(yīng)的第一電荷能夠由所述第一電容保持，
且使得將與所述第二晶體管的電流相等或具有比例關(guān)系的所述第四晶體管 的電流，通過所述第二阻抗部進(jìn)行電壓轉(zhuǎn)換后，與該電壓對應(yīng)的第二電荷能夠 由所述第二電容保持，
在所述第二期間，
所述第一 第四晶體管、所述第一電容及第二電容以及所述第一阻抗部及 第二阻抗部之間的連接狀態(tài)被設(shè)置為，
使得所述第 一反相輸入部與所述輸出部連接，由所述第 一 電容保持的電荷 對應(yīng)的電流，通過所述第三晶體管被提供給所述第 一晶體管，
且使得由所述第二電容保持的電荷對應(yīng)的電流，通過所述第四晶體管被提 供給所述第二晶體管，從而該所述第二期間成為所述運(yùn)算放大器的輸出期間。
該結(jié)構(gòu)能夠?qū)⒌谝浑娙莺偷诙娙莸某潆婋娏鬟M(jìn)行與運(yùn)算放大器的特性沒 有直接關(guān)系的增減。據(jù)此，失調(diào)消除電路中的失調(diào)電壓存儲時間，即對第一電 容和第二電容的充電時間的調(diào)整范圍擴(kuò)大，功率和失調(diào)消除期間的選擇余地擴(kuò)大。
15(11) 在結(jié)構(gòu)如上述(10)的失調(diào)消除電路中，所述第一阻抗部及第二阻 抗部由電阻或電感或晶體管構(gòu)成。
(12) 另外，本發(fā)明的顯示裝置，
具有多個上述(l)、 (IO)的失調(diào)消除電路，
包括透光率按照所述失調(diào)消除電路的輸出電壓變化的液晶單元；或者發(fā) 光亮度按照所述失調(diào)消除電路的輸出電壓變化的有機(jī)EL單元。
才艮據(jù)該結(jié)構(gòu)，能夠抑制驅(qū)動電路的失調(diào)電壓或者因其偏差而產(chǎn)生的顯示不 均勻，實現(xiàn)高畫質(zhì)化。
如上所述，根據(jù)本發(fā)明，能夠提供一種失調(diào)消除電路，將輸入電壓高速、 高精度且以低阻抗輸出，而且不會導(dǎo)致電流消耗的增加和芯片面積的增加。
而且，對包括液晶/有機(jī)EL面板、液晶TFT/有機(jī)EL元件等的顯示裝置整 體來說，能夠?qū)崿F(xiàn)低功耗化，并且，由為每個單元準(zhǔn)備的運(yùn)算放大器的輸出， 能夠?qū)崿F(xiàn)適合于液晶TFT/有機(jī)EL元件的電壓(充分降低了運(yùn)算放大器失調(diào)電 壓且高速的驅(qū)動電壓)的供給。這在有利開展高對比度、高亮度的液晶/有機(jī) EL顯示裝置方面帶來很大成果。
本發(fā)明在液晶顯示驅(qū)動器、有機(jī)EL驅(qū)動器等電壓產(chǎn)生電路中，能夠抑制 失調(diào)電壓，以低阻抗進(jìn)行輸出。而且，在對源極驅(qū)動器的應(yīng)用中，能夠一舉抑 制多個運(yùn)算放大器的失調(diào)電壓，因此能夠提供多個輸出端子的偏差小、高速且
沒有電壓偏移的液晶驅(qū)動電路。


本發(fā)明的其他目的通過理解下文描述的實施方式就會明白，并將明示在 所附的權(quán)利要求書中。并且，本說明書中沒有提及的眾多益處，應(yīng)該是本領(lǐng) 域技術(shù)人員在實施本發(fā)明之后能夠想到的。
圖l是表示本發(fā)明實施方式l中失調(diào)消除電路的結(jié)構(gòu)的電路圖； 圖2是表示本發(fā)明實施方式2中失調(diào)消除電路的結(jié)構(gòu)的電路圖； 圖3是表示本發(fā)明實施方式3中失調(diào)消除電路的結(jié)構(gòu)的電路圖；圖4是表示本發(fā)明實施方式4中失調(diào)消除電路的結(jié)構(gòu)的電路圖； 圖5是表示本發(fā)明實施方式5中失調(diào)消除電路的結(jié)構(gòu)的電路圖； 圖6是表示本發(fā)明實施方式6中失調(diào)消除電路的結(jié)構(gòu)的電路圖； 圖7是表示本發(fā)明實施方式7中失調(diào)消除電路的結(jié)構(gòu)的電路圖； 圖8A 圖8D是表示本發(fā)明實施方式7中阻抗部的結(jié)構(gòu)要素的具體例 的電路圖9是表示本發(fā)明實施方式1中的控制信號及工作的時序圖10是表示本發(fā)明實施方式2中的控制信號及工作的時序圖11A、圖IIB是表示利用本發(fā)明失調(diào)消除電路的顯示裝置的結(jié)構(gòu)的框
圖12A、圖12B是表示顯示裝置的顯示狀況的示意圖； 圖13是表示現(xiàn)有技術(shù)中失調(diào)消除電路的結(jié)構(gòu)的電路圖； 圖14是表示現(xiàn)有技術(shù)中失調(diào)消除電路的結(jié)構(gòu)的框圖； 圖15是表示不包括失調(diào)消除電路的運(yùn)算放大器的電路圖。
具體實施例方式
下面，根據(jù)附圖對本發(fā)明所涉及的失調(diào)消除電路的實施方式進(jìn)行詳細(xì)說 明。此外，對圖中相同或相當(dāng)?shù)牟糠謽?biāo)注相同的符號，對其不作重復(fù)說明。 (實施方式1 )
圖1是表示本發(fā)明實施方式1中失調(diào)消除電路1的結(jié)構(gòu)的電路圖，圖9 是表示失調(diào)消除電路l的控制時序的時序圖。
失調(diào)消除電路1設(shè)置于運(yùn)算放大器OPl。運(yùn)算放大器OP1包括差分放 大器2。差分放大器2包括第一差分對Pl、第一有源負(fù)載Ll以及晶體管 M5。第一差分對Pl包括晶體管Ml和M2。第一有源負(fù)載Ll包括晶體管 M3和M4。晶體管M5是控制第一差分對P1的尾電流的晶體管。
失調(diào)消除電^各1包括晶體管M6和M7,電容Cll、 C12和CC以及開關(guān) SW11—N、 SW11—P、 SW12和SW13。晶體管M6是將差分放大器2的輸出緩沖后進(jìn)行輸出的晶體管。第一差分對Pl (晶體管Ml、 M2)的輸出以及
第一有源負(fù)載Ll (晶體管M3、 M4)的輸出被輸入到晶體管M6。晶體管 M7與晶體管M6同樣，將差分放大器2的輸出緩沖后進(jìn)行輸出。晶體管M7 是與晶體管M5成對作為電流鏡電路進(jìn)行工作的晶體管。該電流鏡電路由偏 壓VB控制。
電容Cll是保持晶體管M3的柵極電位的電荷的電容。電容C12是保 持晶體管M4的柵極電位的電荷的電容。開關(guān)SW11—N是控制晶體管M3的 柵極-漏極間的連接的開關(guān)。開關(guān)SW11—P是控制晶體管M4的柵極-漏極 間的連接的開關(guān)。開關(guān)SW12是控制晶體管M2的柵極(運(yùn)算放大器0P1 的同相輸入部)與晶體管Ml的^t極(運(yùn)算放大器0P1的反相l(xiāng)lr入部)之間 的連接的開關(guān)。開關(guān)SW13是控制晶體管Ml的柵極(運(yùn)算放大器0P1的反 相輸入部)與晶體管M6的漏極(運(yùn)算放大器0P1的輸出部)之間的連接的 開關(guān)。電容CC是運(yùn)算放大器0P1的相位補(bǔ)償電容。
開關(guān)SW11_N、開關(guān)SW11—P以及開關(guān)SW12是通過控制信號SWA(參 考圖9)來控制其開閉的開關(guān)，當(dāng)控制信號SWA為H狀態(tài)時呈導(dǎo)通狀態(tài)， 當(dāng)控制信號SWA為L狀態(tài)時呈非導(dǎo)通狀態(tài)。開關(guān)SW13是根據(jù)控制信號 SWB (參考圖9)來控制其開閉的開關(guān)，當(dāng)控制信號SWB為H狀態(tài)時呈導(dǎo) 通狀態(tài)，當(dāng)控制信號SWB為L狀態(tài)時呈非導(dǎo)通狀態(tài)。
下面，按照圖9的時序圖來說明如上所述構(gòu)成的失調(diào)消除電路1的工作。 這里，非顯示期間是指從時刻t0至?xí)r刻t0—1的期間，該期間是基于視頻數(shù) 據(jù)信號的期間。1行期間是指從時刻t0_l至?xí)r刻t0—2的期間，該期間是從 控制信號SWA切換為H狀態(tài)的時刻至根據(jù)視頻數(shù)據(jù)信號確定的1行的終點 時刻的期間。顯示期間是指時刻滿足t> =t0_l的期間，該期間是基于視頻 數(shù)據(jù)信號的期間。另外，失調(diào)存儲期間是指從時刻tl_l至?xí)r刻t2_l的期間。 非覆蓋期間是指控制信號SWA、 SWB的H狀態(tài)不覆蓋的期間。輸出期間是 指從時刻t3—1至?xí)r刻t0一2的期間，該期間是從控制信號SWB切換為H狀 態(tài)的時刻至1 ^f亍的終點時刻的期間。這些期間的定義在實施方式1以外的實
18施方式中也同樣。
下面說明被體現(xiàn)為時刻的符號的意義。時刻tM—N表示距離顯示開始N
行后的時間M。這里，N為顯示裝置的行數(shù)(例如，對于QVGA尺寸的顯 示裝置，N=240;對于VGA尺寸的顯示裝置，N=480) 。 M是失調(diào)消除的 時間，M=0、 1、 2、 3、 4，使M值變化的各時刻下工作的詳細(xì)內(nèi)容如下所 示。首先，對時刻tl_l以前的期間中包括本實施方式在內(nèi)的一般的失調(diào)消 除系統(tǒng)中的工作進(jìn)行說明。
(時刻t0_l以前的期間)
該期間是非顯示期間，在該期間中，輸入INP (對晶體管M2的輸入電 壓)是HI - Z (高阻抗)，控制信號SWA、控制信號SWB也是可以忽視的 狀態(tài)。
(時刻t0_l )
該時刻是從非顯示期間過渡至顯示期間的時刻，達(dá)到該時刻時，電壓 VD1被施加于輸入INP 。 (時刻til )
該時刻是失調(diào)存儲期間的開始時刻，控制信號SWA轉(zhuǎn)移至H狀態(tài)，控 制信號SWB轉(zhuǎn)移至L狀態(tài)。在該時刻，開關(guān)SW11—N、 SW11—P、 SW12為 導(dǎo)通狀態(tài)，開關(guān)SW13為非導(dǎo)通狀態(tài)。
此外，在時刻tl—1,在構(gòu)成第一差分對PI的晶體管Ml、 M2和構(gòu)成第 一有源負(fù)載L1的晶體管M3、 M4中，期待所有的節(jié)點電壓相等。但是，當(dāng) 這些晶體管Ml-M4中產(chǎn)生特性偏差時，盡管對晶體管M1、 M2提供相等 的電壓，流過晶體管Ml、 M2的電流、晶體管M3、 M4的柵極-源極間電 壓也會偏移。這種電壓的偏移就是隨機(jī)失調(diào)的原因。引起這種特性偏差的是 局部的工藝偏差，其影響波及到電路的結(jié)果就呈現(xiàn)為失調(diào)電壓。此外，上述 的特性偏差表示雖說在晶體管所要求的質(zhì)量上已正確制造，但是其特性值盡 管不至于達(dá)到不開/關(guān)的程度但與晶體管特性的典型值相比還是有所偏移的 現(xiàn)象，在制造時會以任意的概率發(fā)生。以下將這種特性偏差稱為失配。這里，假設(shè)在上述狀態(tài)下，晶體管M1、 M3、 M4被制造為具有如設(shè)計
值一樣的特性，晶體管M2由于失配的影響被制造為能力高于設(shè)計值(或者 閾值VT低于設(shè)計值)。下面參考圖15對上述構(gòu)成下的工作進(jìn)行說明。圖 15中示出了從運(yùn)算放大器0P1的結(jié)構(gòu)中刪除了失調(diào)消除電路1的運(yùn)算放大 器0P1，。
在運(yùn)算放大器0P1'中，由于晶體管M2的能力高于設(shè)計值，因此晶體 管M2中將要流過多于設(shè)計值的電流。于是，晶體管M2的漏極電壓與不發(fā) 生失配的狀態(tài)下的電壓相比有所下降，而且晶體管M6的柵4及電壓下降。據(jù) 此，運(yùn)算放大器0P1，的輸出OUT上升，輸出電壓OUT向晶體管Ml的柵 極電壓進(jìn)行負(fù)反饋操作。通過該負(fù)反饋操作，晶體管Ml的柵極電壓上升， 它的電流被平衡為與晶體管M2的電流相等時，運(yùn)算放大器0P1，變?yōu)榉€(wěn)定 狀態(tài)。隨之，構(gòu)成第一有源負(fù)載Ll的晶體管M3與晶體管M4中流過相同 電流并變?yōu)槟軌蚍€(wěn)定工作的狀態(tài)。該輸出電壓OUT的上升量就是運(yùn)算放大 器0P1，的失調(diào)電壓。如此，在不具有失調(diào)消除電路1的運(yùn)算放大器0P1， 中，在維持失調(diào)電壓的狀態(tài)下進(jìn)行工作。
與此相對，在失調(diào)消除電J各1中，即卩吏產(chǎn)生失配，也會^f吏失配部分的電 流、電壓通過在晶體管M3、 M4的柵極設(shè)置的電容Cll、 C12,在失調(diào)存儲 期間進(jìn)行存儲。即，將構(gòu)成第一差分對Pl的晶體管Ml、晶體管M2的能力 超過設(shè)計值而產(chǎn)生的電流、電壓的上升量作為電荷在電容Cll、 C12中存儲 后，在非覆蓋期間將開關(guān)SW11_N、 SWll—P設(shè)為非導(dǎo)通狀態(tài)，從而使電容 Cll、 C12存儲的電荷得以保持。據(jù)此，電壓VD1作為第一有源負(fù)載L1(晶 體管M3、 M4)的電壓被輸出，該電壓VD1考慮了第一差分對Pl (晶體管 Ml、 M2)、第一有源負(fù)載L1 (晶體管M3、 M4)的制造上的偏差部分。該 電壓VD1是對應(yīng)晶體管Ml-M4的制造完成狀態(tài)的值。據(jù)此，能夠存儲合 適的工作點電壓。
下面，返回圖9的時序圖，對失調(diào)消除電路1的工作進(jìn)行說明。 (時刻t2 1 )該時刻是失調(diào)存儲期間結(jié)束而非覆蓋期間開始的時刻。達(dá)到該時刻時，
開關(guān)SW11_N、 SW11_P變?yōu)榉菍?dǎo)通狀態(tài)，電容Cll、 C12變?yōu)楸３蛛姾傻?狀態(tài)。從該時刻t2J至?xí)r刻t3_l的期間就是非覆蓋期間。在該期間，開關(guān) SW11_N、 SW11—P為非導(dǎo)通狀態(tài)，開關(guān)SW12、 SW13為非導(dǎo)通狀態(tài)。在該 期間，通過切斷存儲于電容Cll、 C12的電荷(即為晶體管Ml ~M4的失調(diào) 電壓)的流入/流出通路，能夠確實地保持該電荷。
設(shè)置非覆蓋期間來高精度地預(yù)先存儲電荷，在進(jìn)行失調(diào)消除方面是很重 要的，即使在本發(fā)明的其他實施方式中，通過在H狀態(tài)從控制信號SWA轉(zhuǎn) 移至控制信號SWB的中途期間、H狀態(tài)從控制信號SWB轉(zhuǎn)移至控制信號 SWA的中途期間設(shè)置非覆蓋期間(控制信號SWA與控制信號SWB都不為 H狀態(tài)的期間)，也能夠確實地使電容Cll、 C12存儲電荷(失調(diào)電壓)。 (時刻t3_l )
該時刻是非覆蓋期間結(jié)束而輸出期間開始的時刻，達(dá)到該時刻時，開關(guān) SW13變?yōu)閷?dǎo)通狀態(tài)。這里，在輸出期間之前設(shè)置有非覆蓋期間(控制信號 SWA與SWB同時不為H狀態(tài)的期間)，所以保持于電容Cll、 C12的電荷 被確實地保持。在輸出期間，根據(jù)存儲了晶體管Ml-M4失配部分的電容 Cll、 C12的電荷，晶體管M3、 M4在對應(yīng)于輸入電壓VD1的合適的工作 點進(jìn)行工作。其結(jié)果是降低了失調(diào)電壓。輸出期間是從時刻t3_l至?xí)r刻t4—1 的期間，在該輸出期間中，運(yùn)算放大器OP1將輸入電壓VD1確實地輸出。 (時刻t4—1 )
在該時刻，開關(guān)SW13變?yōu)榉菍?dǎo)通狀態(tài)，輸出期間結(jié)束。 (時凌'J t0—2)
在該時刻，轉(zhuǎn)移至下一行的失調(diào)消除工作。
通過重復(fù)進(jìn)行上述工作，對于每行的輸入電壓，能夠輸出抑制了失調(diào)電 壓的輸出電壓。
(實施方式2)
圖2是表示本發(fā)明實施方式2中失調(diào)消除電路3的結(jié)構(gòu)的電路圖，圖10是表示失調(diào)消除電路3的控制時序的時序圖。
失調(diào)消除電路3，在實施方式1的結(jié)構(gòu)的基礎(chǔ)上，還包括失調(diào)消除用差
分放大器4。失調(diào)消除用差分放大器4包括第二差分對P2,第二有源負(fù)載 L2,晶體管M25以及開關(guān)SW21、 SW22、 SW23和SW24。在實施方式2 中，具備這種結(jié)構(gòu)從而構(gòu)成運(yùn)算放大器OP2。此外，在圖2中，對于與圖1 所說明的內(nèi)容相同的結(jié)構(gòu)，標(biāo)注相同的附圖標(biāo)記并省略詳細(xì)說明。
第二差分對P2包括晶體管M21和M22。第二有源負(fù)載L2包括晶體管 M23和M24。晶體管M25控制第二差分對P2的尾電流。開關(guān)SW22是控制 晶體管M6的柵極與差分放大器2 (晶體管Ml ~ M5 )的輸出部之間的連接 的開關(guān)。開關(guān)SW21是控制晶體管M6的柵極與失調(diào)消除用差分放大器4(晶 體管M21-M25)的輸出部之間的連接的開關(guān)。開關(guān)SW23是控制晶體管 M2的柵極(運(yùn)算放大器OP2的同相輸入部)與晶體管M21的柵極(第二 差分對P2的反相輸入部)之間的連接的開關(guān)。開關(guān)SW24是控制晶體管M21 的柵極(第二差分對P2的反相輸入部)與晶體管M6的漏極(運(yùn)算放大器 OP2的輸出部)之間的連接的開關(guān)。開關(guān)SW21、 SW24與開關(guān)SW11_N、 SW11—P、 SW12同樣，根據(jù)控制信號SWA (參考圖IO)來控制開閉。開關(guān) SW21、 SW24當(dāng)控制信號SWA為H狀態(tài)時呈導(dǎo)通狀態(tài)，當(dāng)控制信號SWA 為L狀態(tài)時呈非導(dǎo)通狀態(tài)。開關(guān)SW22、 SW23與開關(guān)SW13同樣，由控制 信號SWB (參考圖10)來控制開閉。開關(guān)SW22、 SW23當(dāng)控制信號SWB 為H狀態(tài)時呈導(dǎo)通狀態(tài)，當(dāng)控制信號SWB為L狀態(tài)時呈非導(dǎo)通狀態(tài)。
下面，按照圖10的時序圖來說明如上所述構(gòu)成的失調(diào)消除電路3的工 作。這里，非顯示期間是指從時刻t0至?xí)r刻t0_l的期間，在該期間，輸入 INP (對晶體管M2的輸入電壓)是HI - Z,控制信號SWA、 SWB也是可 以忽;現(xiàn)的狀態(tài)。
(時刻t0—1 )
該時刻是從非顯示期間過渡至顯示期間的時刻，達(dá)到時刻t0_l時，電 壓VD1被施加于輸入INP。(時刻tl —1 )
該時刻是在顯示期間內(nèi)進(jìn)入失調(diào)存儲期間的時刻，達(dá)到該時刻時，控制
信號SWA轉(zhuǎn)移至H狀態(tài)，控制信號SWB轉(zhuǎn)移至L狀態(tài)。在該時刻，開關(guān) SW11_N、 SW11—P、 SW12、 SW21、 SW24變?yōu)閷?dǎo)通狀態(tài)，開關(guān)SW13、 SW22、 SW23變?yōu)榉菍?dǎo)通狀態(tài)。
這里，與實施方式l同樣，對產(chǎn)生隨機(jī)失調(diào)電壓的狀態(tài)下，晶體管Ml、 M3、 M4被制造為具有如設(shè)計值一樣的特性，晶體管M2由于失配的影響被 制造為能力高(或者閾值VT低)的構(gòu)成下的工作進(jìn)行說明。 (時刻t2—1 )
該時刻是失調(diào)存儲期間結(jié)束而非覆蓋期間開始的時刻。達(dá)到該時刻時， 開關(guān)SW11—N、 SW11—P變?yōu)榉菍?dǎo)通狀態(tài)，電容Cll、 C12變?yōu)楸３蛛姾傻?狀態(tài)。從該時刻t2一l至?xí)r刻t3—1的期間就是非覆蓋期間。因設(shè)置非覆蓋期 間而得到的效用與實施方式1同樣。 (時刻t3_l )
該時刻是非覆蓋期間結(jié)束而輸出期間開始的時刻，達(dá)到該時刻時，開關(guān) SW13、 SW22、 SW23變?yōu)閷?dǎo)通狀態(tài)。在輸出期間，根據(jù)存儲了晶體管M1 M4失配部分的電容Cll、 C12的電荷，晶體管M3、 M4在對應(yīng)于輸入電壓 VD1的合適的工作點進(jìn)行工作，結(jié)果是輸入電壓VD1在降低了失調(diào)電壓的 狀態(tài)下被輸出。輸出期間是從時刻t3_l至?xí)r刻t4_l的期間，在該輸出期間 中，輸入電壓VDl被確實地輸出。 (時刻t4_l )
在該時刻，開關(guān)SW13變?yōu)榉菍?dǎo)通狀態(tài)，輸出期間結(jié)束。 (時刻t0—2) 在該時刻，轉(zhuǎn)移至下一行的失調(diào)消除工作。
通過重復(fù)進(jìn)行上述工作，對于每行的輸入電壓，能夠輸出抑制了失調(diào)電 壓的輸出電壓。
在失調(diào)消除電路3中， 利用與晶體管M3、 M4的柵極連接的電容Cll、 C12來存儲失配部
分的電力t、電壓； 在失調(diào)消除用差分放大器4的同相輸入部連接輸入電壓VD1; 在失調(diào)消除用差分放大器4的反相輸入部連接晶體管M6的漏極； 將失調(diào)消除用差分放大器4的輸出電壓施加于晶體管M6的柵極。 所以，對輸入電壓VD1加上失調(diào)電壓VOS后的電壓(VD1+V0S)被 輸出。也就是說，失調(diào)消除電路3能夠輸出雖說包含失調(diào)電壓VOS但卻接 近輸入電壓VD1的電壓。而且，在到達(dá)輸出期間以前的期間(到達(dá)時刻t3_l 以前的期間)，輸出電壓為VD1+VOS,所以輸出期間中輸出電壓的變化減 小為僅僅是失調(diào)電壓量VOS。因此，也可以期待輸出期間中電壓收斂的高 速化。
而且，失調(diào)消除電路3具有以下特征。
雖然包含失調(diào)電壓，但在1行期間的幾乎全部期間都能夠輸出電壓。
根據(jù)上述電壓特性，即使當(dāng)運(yùn)算放大器OP2的負(fù)載重且時間常數(shù)大 時，在失調(diào)存儲期間，也能夠使其以將輸出電壓設(shè)置到規(guī)定電壓附 近(最佳情況是到規(guī)定電壓土失調(diào)電壓附近)的狀態(tài)進(jìn)行驅(qū)動，而 且，在輸出期間，使其僅以失調(diào)電壓量對應(yīng)的時間長度驅(qū)動即可。 由上述可知，在實施方式2中，能夠兼顧經(jīng)過失調(diào)消除的準(zhǔn)確的電壓驅(qū) 動與處理的高速化。 (實施方式3 )
圖3是表示本發(fā)明實施方式3中失調(diào)消除電路5的結(jié)構(gòu)的電路圖，失調(diào) 消除電路5根據(jù)圖9所示的控制時序進(jìn)行工作。本實施方式是在實施方式1 的結(jié)構(gòu)中替換第一有源負(fù)載Ll而代之以包括第三有源負(fù)載L3。在實施方式 3中，具備這種結(jié)構(gòu)從而構(gòu)成運(yùn)算放大器OP3和差分放大器6。此外，在圖 3中，對于與圖1和圖2所說明的內(nèi)容相同的結(jié)構(gòu)，標(biāo)注相同的附圖標(biāo)記并 省略詳細(xì)說明。
第三有源負(fù)載L3包4舌晶體管M3和M4以及晶體管M31和M32。晶體
24管M3、 M4與實施方式1的第一有源負(fù)載L1中的晶體管M3、 M4同樣。晶 體管M31被設(shè)置于第一差分對Pl的一個晶體管Ml與晶體管M3之間。晶 體管M32被設(shè)置于第一差分對P1的另一個晶體管M2與晶體管M4之間。 晶體管M31、 M32根據(jù)偏壓VC來控制。即，晶體管M3、 M31是所謂的低 電壓共源共柵(力7 〕一 K )結(jié)構(gòu)，同樣地，晶體管M4、 M32也是低電壓 共源共柵結(jié)構(gòu)。
電容C31是保持晶體管M3的柵極電位的電荷的電容。電容C32是保 持晶體管M4的柵極電位的電荷的電容。開關(guān)SW11—N是控制晶體管M3的 柵極與晶體管M31的漏極之間的連接的開關(guān)。開關(guān)SW11—P是控制晶體管 M4的柵極與晶體管M32的漏極之間的連接的開關(guān)。電容CC2是運(yùn)算放大 器OP3的相位補(bǔ)償電容。此外，開關(guān)SW11一N、 SW11一P與開關(guān)SW12同樣， 根據(jù)圖9的控制信號SWA來控制開閉，當(dāng)控制信號SWA為H狀態(tài)時呈導(dǎo) 通狀態(tài)，當(dāng)控制信號SWA為L狀態(tài)時呈非導(dǎo)通狀態(tài)。另外，開關(guān)SW13根 據(jù)圖9的控制信號SWB來控制開閉，當(dāng)控制信號SWB為H狀態(tài)時呈導(dǎo)通 狀態(tài)，當(dāng)控制信號SWB為L狀態(tài)時呈非導(dǎo)通狀態(tài)。
下面，按照圖9的時序圖來說明如上所述構(gòu)成的失調(diào)消除電路5的工作。 (時刻t0—1以前的期間)
該期間是非顯示期間，在該期間，輸入INP (對晶體管M2的輸入電壓) 是HI - Z,控制信號SWA、 SWB也是可以忽;f見的狀態(tài)。 (時刻t0 1 )
該時刻是從非顯示期間過渡至顯示期間的時刻，達(dá)到該時刻時，電壓 VD1被施加于輸入INP。 (時刻tl_l )
該時刻是在顯示期間內(nèi)進(jìn)入失調(diào)存儲期間的時刻，達(dá)到該時刻時，控制 信號SWA轉(zhuǎn)移至H狀態(tài)，控制信號SWB轉(zhuǎn)移至L狀態(tài)。在該時刻，開關(guān) SW11_N、開關(guān)SW11—P、開關(guān)SW12變?yōu)閷?dǎo)通狀態(tài)，開關(guān)SW13變?yōu)榉菍?dǎo)
通狀態(tài)。這里，與實施方式1同樣，對產(chǎn)生隨機(jī)失調(diào)電壓的狀態(tài)下，晶體管M1、
M3、 M4被制造為具有如設(shè)計值一樣的特性，晶體管M2由于失配的影響被 制造為能力高(或者閾值VT低)的構(gòu)成下的工作進(jìn)行說明。 (時刻t2—1 )
該時刻是失調(diào)存儲期間結(jié)束而非覆蓋期間開始的時刻。達(dá)到該時刻時， 開關(guān)SW11—N、 SW11一P變?yōu)榉菍?dǎo)通狀態(tài)，電容C31、 C32變?yōu)楸３蛛姾傻?狀態(tài)。從該時刻t2_l至?xí)r刻t3_l的期間就是非覆蓋期間。非覆蓋期間的工 作基本上與實施方式1同樣。 (時刻t3_l )
該時刻是非覆蓋期間結(jié)束而輸出期間開始的時刻，在該時刻以后的輸出 期間(從時刻t3—1至?xí)r刻t4一l的期間)，根據(jù)存儲了晶體管Ml ~ M4失配 部分的電容C31、 C32的電壓，晶體管M3、 M4在對應(yīng)于輸入電壓VD1的 合適的工作點進(jìn)行工作。其結(jié)果是降低了失調(diào)電壓。在輸出期間中，失調(diào)消 除電路將輸入電壓VD1確實地輸出。
(從時刻t3—1至?xí)r刻t4—1的期間)
該期間是輸出期間，在輸出期間，處于能夠?qū)⑤斎腚妷篤D1確實地輸 出的狀態(tài)。
(時刻t4_l )
在該時刻，開關(guān)SW13變?yōu)榉菍?dǎo)通狀態(tài)，輸出期間結(jié)束。 (時刻t0_2) 在該時刻，轉(zhuǎn)移至下一行的失調(diào)消除工作。
通過重復(fù)進(jìn)行上述工作，對于每行的輸入電壓，能夠輸出抑制了失調(diào)電 壓的輸出電壓。
失調(diào)消除電路5具有以下特征。
利用與晶體管M3、 M4的柵極連接的電容C31、 C32來存儲失配部 分的電流、電壓(此外，關(guān)于利用電容C31、 C32來存儲電流/電壓 的原理，與實施方式1所示的失調(diào)消除電路1同樣)。晶體管M3的漏才及電壓由流過晶體管M31的電流與偏壓VC確定，
晶體管M4的漏極電壓由流過晶體管M32的電流與偏壓VC確定。
根據(jù)上述電壓確定方面的特征，在失調(diào)存儲期間(從時刻tlj至?xí)r
刻tl_2的期間)，晶體管M3、 M4的漏極電壓與被充電至電容C31、
C32的電壓幾乎相同。
根據(jù)上述電壓特性(電壓的同一性)，與不具有共源共柵結(jié)構(gòu)的結(jié)
構(gòu)相比，能夠更準(zhǔn)確地提供從晶體管M3向晶體管Ml提供的電流
與從晶體管M4向晶體管M2提供的電流。 (實施方式4)
圖4是表示本發(fā)明實施方式4中失調(diào)消除電路7的結(jié)構(gòu)的電路圖。失調(diào) 消除電路7雖說包括基本上與實施方式3同樣的結(jié)構(gòu)，并根據(jù)圖9的控制時 序進(jìn)行工作，但其進(jìn)一步包括以下結(jié)構(gòu)。即，失調(diào)消除電路7包括開關(guān) S W41 ~ 45 。開關(guān)SW41是控制構(gòu)成輸出部的晶體管M6的柵極與電源VDD 之間的連接的開關(guān)。開關(guān)SW42是控制第 一差分對Pl以及第三有源負(fù)載L3 的輸出部與晶體管M6的柵極之間的連接的開關(guān)。開關(guān)S W43是控制運(yùn)算放 大器OP3的輸出部與第一差分對Pl的同相輸入部之間的連接的開關(guān)。開關(guān) SW44是控制構(gòu)成運(yùn)算放大器OP3輸出部的晶體管M7的柵極與偏壓VB之 間的連接的開關(guān)。開關(guān)SW45是控制晶體管M7的柵極與電源VSS之間的連 接的開關(guān)。開關(guān)SW41、 SW43、 SW45與開關(guān)SW11—N、 SW11—P以及SW12 同樣，根據(jù)圖9的控制信號SWA來控制開閉，當(dāng)控制信號SWA為H狀態(tài) 時呈導(dǎo)通狀態(tài)，當(dāng)控制信號SWA為L狀態(tài)時呈非導(dǎo)通狀態(tài)。開關(guān)SW42、 SW44與開關(guān)SW13同樣，根據(jù)圖9的控制信號SWB來控制開閉，當(dāng)控制 信號SWB為H狀態(tài)時呈導(dǎo)通狀態(tài)，當(dāng)控制信號SWB為L狀態(tài)時呈非導(dǎo)通 狀態(tài)。運(yùn)算放大器OP3為電壓跟隨器的結(jié)構(gòu)。晶體管M6是運(yùn)算放大器OP3 輸出部的高電源側(cè)的驅(qū)動晶體管(高側(cè)晶體管)，晶體管M7是運(yùn)算放大器 OP3輸出部的低電源側(cè)的驅(qū)動晶體管(低側(cè)晶體管)。
下面，按照圖9的時序圖來說明如上所述構(gòu)成的失調(diào)消除電路7的工作。
27(時刻t0_l以前的期間) 該期間是非顯示期間，在該期間，輸入INP (對晶體管M2的輸入電壓)
是HI-Z，控制信號SWA、 SWB也是可以忽視的狀態(tài)。 (時刻t0—1 )
該時刻是從非顯示期間過渡至顯示期間的時刻，達(dá)到該時刻時，電壓 VD1被施加于輸入INP。 (時刻tl—1 )
該時刻是在顯示期間內(nèi)進(jìn)入失調(diào)存儲期間的時刻，達(dá)到該時刻時，控制 信號SWA轉(zhuǎn)移至H狀態(tài)，控制信號SWB轉(zhuǎn)移至L狀態(tài)。在該時刻，開關(guān) SW41、 SW43、 SW45、 SW11_N、 SW11—P、 SW12變?yōu)閷?dǎo)通狀態(tài)，開關(guān)SW13 變?yōu)榉菍?dǎo)通狀態(tài)。
這里，與實施方式l同樣，對產(chǎn)生隨機(jī)失調(diào)電壓的狀態(tài)下，晶體管Ml、 M3 、 M4被制造為具有如設(shè)計值一樣的特性，晶體管M2由于失配的影響被 制造為能力高(或者閾值VT低)的構(gòu)成下的工作進(jìn)行說明。 在時刻tl一l,失調(diào)消除電路7中實施以下的開關(guān)控制。
開關(guān)SW42變?yōu)榉菍?dǎo)通狀態(tài)，因而晶體管M6的柵極與差分放大器6
的輸出部之間的連接被切斷。
開關(guān)SW41變?yōu)閷?dǎo)通狀態(tài)，因而電源VDD的電壓被提供給晶體管 M6的柵極。
開關(guān)SW44變?yōu)榉菍?dǎo)通狀態(tài)，因而晶體管M7的柵極與偏壓VB之 間的連4如陂切斷。
開關(guān)SW45變?yōu)閷?dǎo)通狀態(tài)，因而電源VSS的電壓被提供給晶體管 M7的柵極。
開關(guān)SW43變?yōu)閷?dǎo)通狀態(tài)，因而運(yùn)算放大器OP3的輸出OUT與差
分放大器6的同相輸入部連接。 根據(jù)以上的開關(guān)控制，在時刻tl—1,首先，晶體管M6、 M7(構(gòu)成運(yùn)算 放大器OP3的輸出部)的電流輸出功能停止，從而，運(yùn)算放大器OP3的輸出OUT變?yōu)镠I-Z狀態(tài)。進(jìn)而，停止了輸出功能的運(yùn)算放大器OP3的輸出 OUT變?yōu)榕c差分放大器6的同相輸入部相連接的狀態(tài)。即，輸出OUT的電 壓為電壓VD1。這里，電壓VD1為運(yùn)算放大器OP3的輸出OUT中輸出電 壓的目標(biāo)值。
(時刻t2_l )
該時刻是失調(diào)存儲期間結(jié)束而非覆蓋期間開始的時刻。達(dá)到該時刻時， 開關(guān)SW11—N、 SW11_P變?yōu)榉菍?dǎo)通狀態(tài)，電容C31、 C32變?yōu)楸３蛛姾傻?狀態(tài)。另外，同時，開關(guān)SW41、 SW43、 SW45變?yōu)榉菍?dǎo)通狀態(tài)。 >(人該時刻 t2_l至?xí)r刻t3—1的期間就是非覆蓋期間。非覆蓋期間的工作基本上與實施 方式1同樣。
(時刻t3_l )
該時刻是非覆蓋期間結(jié)束而輸出期間開始的時刻，在該時刻以后的輸出 期間(從時刻t3—1至?xí)r刻t4_l的期間)，開關(guān)SW42、 SW44以及SW13變 為導(dǎo)通狀態(tài)。在該時刻t3—1以后的輸出期間，根據(jù)存儲了晶體管M1 M4 失配部分的電容C31、 C32的電壓，晶體管M3、 M4在對應(yīng)于輸入電壓VD1 的合適的工作點進(jìn)行工作。其結(jié)果是降低了失調(diào)電壓。在輸出期間中，運(yùn)算 放大器OP3將輸入電壓VD1確實地輸出。
失調(diào)消除電路7具有以下特征。
晶體管M3的漏;f及電壓由流過晶體管M31的電流與偏壓VC確定，
晶體管M4的漏極電壓由流過晶體管M32的電流與偏壓VC確定。
根據(jù)上述電壓確定方面的特征，在失調(diào)存儲期間(從時刻tlj至?xí)r
刻t1—2的期間)中，晶體管M3、 M4的漏極電壓變?yōu)榕c4皮充電至電
容C31、 C32的電壓幾乎相同。
根據(jù)上述電壓特性(電壓的同一性)，與不具有共源共柵結(jié)構(gòu)的結(jié)
構(gòu)相比，能夠更準(zhǔn)確地提供從晶體管M3向晶體管Ml提供的電流
與從晶體管M4向晶體管M2提供的電流。 而且，在失調(diào)消除電路7中，與相位補(bǔ)償電容CC1連接的兩個節(jié)點處的電壓具有如下特征。即，差分放大器6側(cè)的節(jié)點VPCAS處的電壓由流過
晶體管M32的電流與偏壓VC確定，所以幾乎沒有變化。另外，關(guān)于運(yùn)算 放大器OP3的輸出OUT,在失調(diào)存儲期間(從時刻tl_l至?xí)r刻t2—1的期間) 是輸出與輸入電壓相同的電壓VD1的狀態(tài)，而在輸出期間(t3—1以后的期 間)則是輸出經(jīng)過失調(diào)消除的輸入電壓VD1的狀態(tài)。即，自失調(diào)存儲期間 至輸出期間轉(zhuǎn)移時相位補(bǔ)償電容CC1的兩端電壓的變化幾乎消失。因此， 相位補(bǔ)償電容CC1的兩端電位差縮小，從而能夠縮短對相位補(bǔ)償電容CC1 進(jìn)行充放電的時間。其結(jié)果是內(nèi)部壓擺率得到飛躍性提高，從而實現(xiàn)處理的 高速化。由以上可知，在輸出期間(從時刻t3_l至?xí)r刻t4—1的期間)能夠 將輸入電壓VD1確實地輸出。
下面，回到各時刻的控制工作進(jìn)行說明。 (時刻t4_l )
在該時刻，開關(guān)SW13變?yōu)榉菍?dǎo)通狀態(tài)，輸出期間結(jié)束。 (時凌'J t0—2) 在該時刻，轉(zhuǎn)移至下一行的失調(diào)消除工作。
通過重復(fù)進(jìn)行上述工作，對于每行的輸入電壓，能夠輸出抑制了失調(diào)電 壓的輸出電壓。
(實施方式5 )
圖5是表示本發(fā)明實施方式5中失調(diào)消除電路8的結(jié)構(gòu)的電路圖，失調(diào) 消除電路8根據(jù)圖10所示的控制時序進(jìn)行工作。本實施方式是在實施方式 2的結(jié)構(gòu)中替換第 一有源負(fù)載Ll而代之以包括第三有源負(fù)載L3，替換第二 有源負(fù)載L2而代之以包括第四有源負(fù)載L4。此外，在圖5中，對于與圖l 和圖2所說明的內(nèi)容相同的結(jié)構(gòu)，標(biāo)注相同的附圖標(biāo)記并省略詳細(xì)說明。
第三有源負(fù)載L3包括晶體管M3和M4以及晶體管M31和M32。晶體 管M3、 M4與實施方式1的第一有源負(fù)載Ll中的晶體管M3、 M4同樣。晶 體管M31被設(shè)置于第一差分對P1的一個晶體管M1與晶體管M3之間。晶 體管M32被設(shè)置于第一差分對P1的另一個晶體管M2與晶體管M4之間。晶體管M31、 M32根據(jù)偏壓VC來控制。即，晶體管M3、 M31是所謂的低 電壓共源共柵結(jié)構(gòu)，同樣地，晶體管M4、 M32也是低電壓共源共柵結(jié)構(gòu)。
第四有源負(fù)載L4包括晶體管M23和M24以及晶體管M51和M52。晶 體管M23、 M24與實施方式2的第二有源負(fù)載L2中的晶體管M23、 M24 同樣。晶體管M51被設(shè)置于第二差分對P2的一個晶體管M21與晶體管M23 之間。晶體管M52被設(shè)置于第二差分對P2的另一個晶體管M22與晶體管 M24之間。晶體管M51、 M52根據(jù)偏壓VC來控制。即，晶體管M23、 M51 是所謂的低電壓共源共柵結(jié)構(gòu)，同樣地，晶體管M24、 M52也是低電壓共 源共4冊結(jié)構(gòu)。在實施方式5中，由晶體管M1 M5、 M31、 M32構(gòu)成差分》文 大器9，由晶體管M21-M25、 M51、 M52構(gòu)成失調(diào)消除用差分放大器10。 于是，具備以上結(jié)構(gòu)從而構(gòu)成運(yùn)算放大器OP4。
下面，按照圖10的時序圖來說明如上所述構(gòu)成的失調(diào)消除電路8的工作。
(時刻t0_l以前的期間)
該期間是非顯示期間，在該期間，輸入INP(對晶體管M2的輸入電壓) 是HI - Z,控制信號SWA、 SWB也是可以忽視的狀態(tài)。 (時刻t0_l )
該時刻是從非顯示期間過渡至顯示期間的時刻，達(dá)到該時刻時，電壓 VD1 -故施加于輸入INP。 (時刻tl_l )
該時刻是在顯示期間內(nèi)進(jìn)入失調(diào)存儲期間的時刻，達(dá)到該時刻時，控制 信號SWA轉(zhuǎn)移至H狀態(tài)，控制信號SWB轉(zhuǎn)移至L狀態(tài)。在該時刻，開關(guān) SW11—N、 SW11—P、 SW12、 SW21、開關(guān)SW24變?yōu)閷?dǎo)通狀態(tài)，開關(guān)SW13、 SW22、 SW23變?yōu)榉菍?dǎo)通狀態(tài)。
這里，與實施方式l同樣，對產(chǎn)生隨機(jī)失調(diào)電壓的狀態(tài)下，晶體管M1、 M3、 M4被制造為具有如設(shè)計值一樣的特性，晶體管M2由于失配的影響被 制造為能力高(或者閾值VT低)的構(gòu)成下的工作進(jìn)行說明。失調(diào)消除電路8具有以下特征。
利用與晶體管M3、 M4的柵極連接的電容C31、 C32來存儲失配部 分的電流、電壓(此外，關(guān)于利用電容C31、 C32來存儲電流/電壓 的原理，與實施方式1所示的失調(diào)消除電路1同樣)。
對失調(diào)消除用差分放大器10的同相輸入部施加輸入電壓VD1,將晶 體管M6的漏極與失調(diào)消除用差分放大器10的反相輸入部連接，對 晶體管M6的柵極施加失調(diào)消除用差分放大器10的輸出電壓，從而， 對輸入電壓加上失調(diào)電壓后的電壓VD1+V0S從運(yùn)算放大器OP4輸 出。也就是說，能夠輸出雖說包含失調(diào)電壓但卻接近輸入電壓VD1 的電壓。
下面，根據(jù)上述特征來說明此后各時刻、期間的工作。 (時刻t2_l )
該時刻是失調(diào)存儲期間結(jié)束而非覆蓋期間開始的時刻。達(dá)到該時刻時， 開關(guān)SW11—N、 SW11—P變?yōu)榉菍?dǎo)通狀態(tài)，電容Cll、 C12變?yōu)楸３蛛姾傻?狀態(tài)。從該時刻t2—1至?xí)r刻t3_l的期間就是非覆蓋期間。非覆蓋期間的工 作基本上與實施方式1同樣。 (時刻t3_l )
該時刻是非覆蓋期間結(jié)束而輸出期間開始的時刻，在該時刻以后的輸出 期間(從時刻t3—1至?xí)r刻t4_l的期間)，開關(guān)SW13、 SW22、 SW23變?yōu)?導(dǎo)通狀態(tài)。在輸出期間，根據(jù)存儲了晶體管Ml M4失配部分的電容C31、 C32的電壓，晶體管M3、 M4在對應(yīng)于輸入電壓VD1的合適的工作點進(jìn)4亍 工作。其結(jié)果是降低了失調(diào)電壓。
(從時刻t3一l至?xí)r刻t4—1的期間)
該期間是輸出期間，根據(jù)實施方式5，在輸出期間處于能夠?qū)⑤斎腚妷?VD1確實地輸出的狀態(tài)。 (時刻t4一l ) 在該時刻，開關(guān)SW13變?yōu)榉菍?dǎo)通狀態(tài)。(時刻t0—2) 在該時刻，轉(zhuǎn)移至下一行的失調(diào)消除工作。
通過重復(fù)進(jìn)行上述工作，對于每行的輸入電壓，能夠輸出抑制了失調(diào)電 壓的^T出電壓。
在失調(diào)消除電路8中，在到達(dá)輸出期間以前的期間(到達(dá)時刻t3—1以
前的期間，相當(dāng)于非顯示期間+失調(diào)存儲期間+非覆蓋期間)，輸出電壓為
VD1+VOS,所以輸出期間中的輸出電壓的變化減小為僅僅是失調(diào)電壓量 VOS。因此，可以期待輸出期間中收斂的高速化。 (實施方式6)
圖6是表示本發(fā)明實施方式6中失調(diào)消除電路11的結(jié)構(gòu)的電路圖，失 調(diào)消除電路ll根據(jù)圖10所示的控制時序進(jìn)行工作。失調(diào)消除電路ll基本 上與實施方式5同樣，在圖6中，對于與圖5所說明的內(nèi)容相同的結(jié)構(gòu)，標(biāo) 注相同的附圖標(biāo)記并省略詳細(xì)說明。
電容CC2是運(yùn)算放大器OP4的相位補(bǔ)償用電容。開關(guān)SW61是控制相 位補(bǔ)償用電容CC2與失調(diào)消除用差分放大器IO的輸出側(cè)有源負(fù)載的共源共 柵級節(jié)點VPCAS2之間的連接的開關(guān)。開關(guān)SW62是控制相位補(bǔ)償用電容 CC2與差分放大器9的輸出側(cè)有源負(fù)載的共源共柵級節(jié)點VPCAS之間的連 接的開關(guān)。開關(guān)SW61與開關(guān)SW11_N、 SW11—P、 SW21、 SW24、 SW12 同樣，根據(jù)控制信號SWA來控制開閉，當(dāng)控制信號SWA為H狀態(tài)時呈導(dǎo) 通狀態(tài)，當(dāng)控制信號SWA為L狀態(tài)時呈非導(dǎo)通狀態(tài)。開關(guān)SW62與開關(guān) SW22、 SW23、 SW13同樣，根據(jù)控制信號SWB來控制開閉，當(dāng)控制信號 SWB為H狀態(tài)時呈導(dǎo)通狀態(tài)，當(dāng)控制信號SWB為L狀態(tài)時呈非導(dǎo)通狀態(tài)。
下面，按照圖10的時序圖來說明如上所述構(gòu)成的失調(diào)消除電路11的工作。
(時刻t0_l以前的期間)
該期間是非顯示期間，輸入INP (對晶體管M2的輸入電壓)是HI - Z, 控制信號SWA、 SWB也是可以忽視的狀態(tài)。(時刻tl_l )
該時刻是在顯示期間內(nèi)進(jìn)入失調(diào)存儲期間的時刻，達(dá)到該時刻時，電壓
VD1 ;故施加于輸入INP,控制信號SWA轉(zhuǎn)移至H狀態(tài)，控制信號SWB轉(zhuǎn) 移至L狀態(tài)。在該時刻，開關(guān)SWll—N、 SW11_P、 SW12、 SW21、 SW24 變?yōu)閷?dǎo)通狀態(tài)，開關(guān)SW13、 SW22、 SW23變?yōu)榉菍?dǎo)通狀態(tài)。
這里，與實施方式l同樣，對產(chǎn)生隨機(jī)失調(diào)電壓的狀態(tài)下，晶體管Ml、 M3、 M4被制造為具有如設(shè)計值一樣的特性，晶體管M2由于失配的影響被 制造為能力高(或者閾值VT低)的構(gòu)成下的工作進(jìn)行說明。 (時刻t2_l )
該時刻是失調(diào)存儲期間結(jié)束而非覆蓋期間開始的時刻。達(dá)到該時刻時， 開關(guān)SW11—N、 SWll—P變?yōu)榉菍?dǎo)通狀態(tài)，電容Cll、 C12變?yōu)楸３蛛姾傻?狀態(tài)。從該時刻t2_l至?xí)r刻t3—1的期間就是非覆蓋期間。 (時刻t3—1 )
該時刻是非覆蓋期間結(jié)束而輸出期間開始的時刻，在該時刻以后的輸出 期間(從時刻t3_l至?xí)r刻t4_l的期間)，開關(guān)SW13、 SW22、 SW23為導(dǎo) 通狀態(tài)。在該時刻以后的輸出期間(從時刻t3一l至?xí)r刻t4_l的期間)，沖艮 據(jù)存儲了晶體管Ml ~M4失配部分的電容C31、電容C32的電壓，晶體管 M3、 M4在對應(yīng)于輸入電壓VDl的合適的工作點進(jìn)行工作。其結(jié)果是降低 了失調(diào)電壓。
(從時刻t3—1至?xí)r刻t4—1的期間)
該期間是輸出期間，根據(jù)實施方式6，在輸出期間處于能夠?qū)⑤斎腚妷?VDl確實地輸出的狀態(tài)。
(時刻t4_l ) 在該時刻，開關(guān)SW13變?yōu)榉菍?dǎo)通狀態(tài)。
(時刻t0_2) 在該時刻，轉(zhuǎn)移至下一行的失調(diào)消除工作。
通過重復(fù)進(jìn)行上述工作，對于每行的輸入電壓，能夠輸出抑制了失調(diào)電壓的輸出電壓。
失調(diào)消除電路11具有以下特征。
利用與晶體管M3、 M4的柵極連接的電容C31、 C32來存儲失配的 電力充、電壓。
差分放大器9、失調(diào)消除用差分放大器10中的有源負(fù)載L3、 L4形 成低電壓共源共柵結(jié)構(gòu)，晶體管M3的漏極電壓由流過晶體管M31 的電流與偏壓VC確定，晶體管M4的漏極電壓由流過晶體管M32 的電流與偏壓VC確定。
對失調(diào)消除用差分放大器10的同相輸入部施加輸入電壓VD1,在失 調(diào)消除用差分放大器10的反相輸入部連接晶體管M6的漏極，將失 調(diào)消除用差分放大器10的輸出電壓施加于晶體管M6的柵極，從而 負(fù)&夠?qū)斎腚妷杭由鲜д{(diào)電壓后的電壓VD1+V0S從運(yùn)算i文大器 OP4輸出。也就是說，能夠輸出雖說包含失調(diào)電壓但卻接近輸入電 壓VD1的電壓。
失調(diào)消除用差分放大器10的有源負(fù)載也形成低電壓共源共柵結(jié)構(gòu)， 所以晶體管M23的漏極電壓由流過晶體管M51的電流與偏壓VC確 定，晶體管M24的漏極電壓由流過晶體管M52的電流與偏壓VC確 定。
如果將晶體管M3、 M4、 M23、 M24的尺寸或者M(jìn)31、 M32、 M51、 M52的尺寸設(shè)計為分別相等，則能夠使晶體管M24的漏極電壓(節(jié) 點VPCAS2的電壓)與晶體管M4的漏極電壓(節(jié)點VPCAS電壓)
大致相等。
節(jié)點VPCAS的電壓由流過晶體管M32的電流與偏壓VC確定，可 以將電容C31 、 C32充電期間(失調(diào)存^f諸期間)中節(jié)點VPCAS的電 壓與輸出期間中節(jié)點VPCAS的電壓設(shè)為幾乎沒有差別地相等。據(jù) 此，對于從晶體管M3向晶體管Ml提供的電流與從晶體管M4向晶 體管M2提供的電流，可以進(jìn)行如下控制。即，能夠?qū)⑦@些電流作為與沒有設(shè)置共源共柵結(jié)構(gòu)的失調(diào)消除電路中的同等電流相比存儲 了失調(diào)電壓的電流而更準(zhǔn)確地提供。
在到達(dá)時刻t3_l以前的期間(非顯示期間+失調(diào)存儲期間+非覆蓋期
間)，輸出電壓為VD1+V0S,所以輸出期間中輸出電壓的變化減 小為僅僅是失調(diào)電壓量VOS。
在差分放大器9及失調(diào)消除用差分放大器IO的輸出側(cè)共源共柵級與 運(yùn)算放大器OP4的輸出節(jié)點OUT之間，連接有相位補(bǔ)償用電容 CC2。這里，在電容CC2的兩端電壓之中，OUT的電壓變化如上所 述從VD1+VOS到VD1,變化量僅為VOS。另外，另一個節(jié)點通過 開關(guān)的切換從節(jié)點VPCAS2切換至節(jié)點VPCAS，如上所述，該電壓 變化也幾乎沒有。因此，電容CC2兩端的電壓幾乎沒有變化。所以， 相位補(bǔ)償用電容CC2的再充電時間非常短就結(jié)束了，可以期待高速 工作。
(實施方式7)
圖7是表示本發(fā)明實施方式7中失調(diào)消除電路12的結(jié)構(gòu)的電路圖，失 調(diào)消除電路12根據(jù)圖9所示的控制時序進(jìn)行工作。該失調(diào)消除電路12包括 運(yùn)算放大器OP5和差分放大器13。運(yùn)算放大器OP5和差分放大器13雖說 具有基本上與實施方式1中的運(yùn)算放大器OPl和差分放大器2同樣的結(jié)構(gòu)， 但以下結(jié)構(gòu)是不同的。即，運(yùn)算放大器OP5和差分放大器13中不設(shè)置電容 Cll和C12,而代之以包括阻抗部Z71和Z72以及電容C71和C72。失調(diào)消 除電路12進(jìn)一步包括晶體管M71和M72、電容C71和C72以及開關(guān)SW71—N 和SW71—P。
晶體管M71的源極和柵極與晶體管M3共用，漏極通過阻抗部Z71接 地。電容C71與阻抗部Z71并聯(lián)連接。晶體管M72的源極和柵極與晶體管 M4共用，漏極通過阻抗部Z72接地。電容C72與阻抗部Z72并聯(lián)連接。
開關(guān)SW71—N控制晶體管M71的柵極-漏極間的連接，開關(guān)SW71_P 控制晶體管M72的柵極-漏極間的連接。開關(guān)SW11_N、 SW11—P、 SW12
36是根據(jù)控制信號SWA來控制其開閉的開關(guān)，當(dāng)控制信號SWA為H狀態(tài)時 呈導(dǎo)通狀態(tài)，當(dāng)控制信號SWA為L狀態(tài)時呈非導(dǎo)通狀態(tài)。開關(guān)SW7LN、 SW71_P與開關(guān)SW13同樣，是根據(jù)控制信號SWB來控制開閉的開關(guān)，當(dāng) 控制信號SWB為H狀態(tài)時呈導(dǎo)通狀態(tài)，當(dāng)控制信號SWB為L狀態(tài)時呈非 導(dǎo)通狀態(tài)。
下面，按照圖9的時序圖來說明如上所述構(gòu)成的失調(diào)消除電路12的工作。
(時刻tO—1以前的期間)
該期間是非顯示期間，在該期間，輸入INP (對晶體管M2的輸入電壓) 是HI-Z,控制信號SWA、控制信號SWB也是可以忽視的狀態(tài)。 (時刻tO—1 )
該時刻是從非顯示期間過渡至顯示期間的時刻，達(dá)到該時刻時，電壓 VD1凈皮施加于輸入INP。 (時刻tl_l )
該時刻是在顯示期間內(nèi)進(jìn)入失調(diào)存儲期間的時刻，達(dá)到該時刻時，控制 信號SWA轉(zhuǎn)移至H狀態(tài)，控制信號SWB轉(zhuǎn)移至L狀態(tài)。在該時刻，開關(guān) SW11_N、 SW11_P、 SW12變?yōu)閷?dǎo)通狀態(tài)，開關(guān)SW13、 SW71—N、 SW71_P
變?yōu)榉菍?dǎo)通狀態(tài)。
此時，晶體管M3的柵極與漏極連接，而且晶體管M3的柵4及和漏極與 晶體管M71的柵極連接。據(jù)此，晶體管M3與晶體管M71作為電流鏡電路 進(jìn)行工作。因此，晶體管M71將與流過晶體管Ml (構(gòu)成第一差分對Pl) 的電流成比例的電流提供給阻抗部Z71。阻抗部Z71對晶體管M71提供的 電流進(jìn)行電流-電壓轉(zhuǎn)換。據(jù)此，在節(jié)點V3—N產(chǎn)生與流過晶體管Ml的電 流3十應(yīng)的電壓，電容C71通過該電壓^皮充電。
另外，此時，晶體管M4的柵極與漏極連接，而且晶體管M4的柵極和 漏極還與晶體管M72的柵極連接。據(jù)此，晶體管M4與晶體管M72作為電 流鏡電路進(jìn)行工作。因此，晶體管M72將與流過晶體管M2 (構(gòu)成第一差分對PI )的電流成比例的電流提供給阻抗部Z72。阻抗部Z72對晶體管M72 提供的電流進(jìn)行電流-電壓轉(zhuǎn)換。據(jù)此，在節(jié)點V3_P產(chǎn)生與流過晶體管 M2的電流對應(yīng)的電壓，電容C72通過該電壓^皮充電。
這里，與實施方式l同樣，對于在產(chǎn)生隨機(jī)失調(diào)電壓的狀態(tài)下，晶體管 Ml、 M3、 M4被制造為具有如設(shè)計值一樣的特性，晶體管M2由于失配的 影響被制造為能力高(或者閾值VT低)的構(gòu)成下的工作進(jìn)行說明。
出現(xiàn)失配時，失調(diào)消除電路12利用分別與阻抗部Z71 、阻抗部Z72并 聯(lián)連接的電容C71、 C72來存儲失配部分的電流、電壓。
這里，對控制電容C71、 C72充電時間的電路工作進(jìn)行說明。為了調(diào)整 失調(diào)消除期間，如果改變構(gòu)成第一有源負(fù)載L1的晶體管M3、 M4的晶體管 尺寸、供給電流，則會對運(yùn)算放大器OP5的增益、頻率響應(yīng)產(chǎn)生影響。因 此，在考慮顯示裝置等的驅(qū)動來對運(yùn)算放大器OP5的響應(yīng)性進(jìn)行適當(dāng)設(shè)置 等情況下，不犧牲運(yùn)算放大器OP5的響應(yīng)性等就無法完成失調(diào)消除處理。 而且，如果為了能縮短失調(diào)消除期間而減小電容C71、 C72的容量值以縮短 其充電時間，則受到開關(guān)的電荷注入、時鐘饋通的影響，失調(diào)電壓部分的電 荷被適當(dāng)?shù)卮鎯τ陔娙軨71、 C72,結(jié)果導(dǎo)致被充電至電容C71、 C72的電 荷產(chǎn)生變化，電容C71、 C72的充電量產(chǎn)生相對偏移，因此難以施加準(zhǔn)確的 電壓。
在失調(diào)消除電路12中想要縮短失調(diào)消除期間時，將晶體管M72的驅(qū)動 能力設(shè)置為比晶體管M4大，將晶體管M71的驅(qū)動能力設(shè)置為比晶體管M3 大。例如^1置為5倍。如此，流過晶體管M71、 M72的電流也變?yōu)?倍， 能夠?qū)㈦娙軨71、 C72的充電時間縮短為1/5。據(jù)此，能夠?qū)⑹д{(diào)電壓消除 期間縮短為1/5。此外，為了相對減小上述電容C71、 C72中的電荷偏移， 如果將電容C71、 C72的尺寸擴(kuò)大為5倍，則更能夠去除失調(diào)電壓。即使在 這種情況下，由于流過晶體管M71、 M72的電流也變?yōu)?倍，所以失調(diào)存 儲期間的長度也不會改變。
如此，在失調(diào)消除電路12中，以晶體管M3 、 M4的驅(qū)動能力為基準(zhǔn)，將晶體管M71、 M72的驅(qū)動能力設(shè)置得較高(設(shè)置1以上的規(guī)定的驅(qū)動能 力比)，從而能夠使電流消耗、失調(diào)抑制量、芯片搭載所需要的面積等運(yùn)算 放大器OP5中的各種特性，與應(yīng)用于顯示裝置、驅(qū)動電路時的最優(yōu)值匹配。 下面，回到各時刻的控制工作進(jìn)行說明。 (時刻t2—1 )
該時刻是失調(diào)存儲期間結(jié)束而非覆蓋期間開始的時刻。達(dá)到該時刻時， 開關(guān)SW11一N、 SW11_P變?yōu)榉菍?dǎo)通狀態(tài)，晶體管M3、 M4中柵極-漏極間 的連接被斷開。
(時刻t3—1 )
該時刻是非覆蓋期間結(jié)束而輸出期間開始的時刻，達(dá)到該時刻時，開關(guān) SW13、 SW71_N、 SW71_P變?yōu)閷?dǎo)通狀態(tài)。另外，達(dá)到該時刻時，晶體管 M71的柵極與漏極連接，而且晶體管M71的柵極和漏極與晶體管M3的才冊 極連接，從而晶體管M71與晶體管M3作為電流鏡電路進(jìn)行工作。據(jù)此， 晶體管M71流過J呆才寺于電容C71的電荷對應(yīng)的電'/充，晶 體管M3流過保持 于電容C71的電荷對應(yīng)的電流。同樣地，晶體管M72的柵極與漏極連接， 而且晶體管M72的柵極和漏才及與晶體管M4的柵極連接，/人而晶體管M72 與晶體管M4作為電流鏡電路進(jìn)行工作。據(jù)此，晶體管M72流過保持于電 容C72的電荷對應(yīng)的電流，晶體管M4流過保持于電容C72的電荷對應(yīng)的電
流o
這里，如前所述，保持于電容C71、 C72的電荷分別存儲了晶體管Ml ~ M4的失配部分，所以晶體管M3、 M4在對應(yīng)于輸入電壓VD1的合適的工 作點進(jìn)行工作的結(jié)果是輸入電壓VD1以降低了失調(diào)電壓的狀態(tài)被輸出。輸 出期間是從時刻t3_l至?xí)r刻t4一l的期間，在該輸出期間，輸入電壓VD1被 確實地輸出。
(時刻t4—1 )
在該時刻，開關(guān)SW13變?yōu)榉菍?dǎo)通狀態(tài)，輸出期間結(jié)束。 (時刻t0 2 )在該時刻，轉(zhuǎn)移至下 一 行的失調(diào)電壓消除工作。
通過在N行期間重復(fù)進(jìn)行上述工作，能夠輸出抑制了失調(diào)電壓的輸出 電壓。
圖8A~圖8D是阻抗部Z71、 Z72的具體例。阻抗部Z71、 Z72除了電 感元件(圖8A)、電阻元件(圖8B)以外，還可以由雙極晶體管(圖8C)、 MOSFET (圖8D)等構(gòu)成。 (實施方式8)
圖11A是表示顯示裝置結(jié)構(gòu)的框圖。柵極驅(qū)動器生成柵極信號，提供 給N條柵極信號線G_l ~ G_N。數(shù)據(jù)驅(qū)動器包括K個驅(qū)動數(shù)據(jù)電壓輸出電 路DRV—1 ~ DRVJC,分別對K條數(shù)據(jù)信號線D一l ~ D_K提供驅(qū)動數(shù)據(jù)電壓。
顯示面板100包括Nx K個像素電路PIX—11、PIX_12.......PIX_1K、PIX—21、
PIX—22、……PIX—2K、……PIX_N1、 PIX_N2.......PIX_NK。這些i象素電
路中的每一個由 一條柵極信號線和一條數(shù)據(jù)信號線控制。
圖11B示出了像素電路PIX的一例。ELO是發(fā)光元件，通過由晶體管 MDRV提供的電流來控制發(fā)光。開關(guān)SWP2 ^皮設(shè)置于晶體管MDRV與發(fā)光 元件ELO之間，控制從晶體管MDRV向發(fā)光元件ELO提供的電流。電容 CH被連接于晶體管MDRV的柵極與面板電源VDDP之間，保持MDRV的 驅(qū)動電壓。開關(guān)SWP1控制數(shù)據(jù)信號線D與晶體管MDRV的柵極之間的連 接。開關(guān)SWP1、 SWP2根據(jù)柵極信號G來控制導(dǎo)通/非導(dǎo)通。
下面簡單說明像素電路PIX的工作。像素電路PIX設(shè)置有驅(qū)動數(shù)據(jù)電 壓供給期間和發(fā)光期間這兩個工作期間。
(驅(qū)動數(shù)據(jù)電壓供給期間)
該期間中，開關(guān)SWP1根據(jù)柵極信號線G被控制為導(dǎo)通狀態(tài)，開關(guān)SWP2 根據(jù)柵極信號線G被控制為非導(dǎo)通狀態(tài)。據(jù)此，從數(shù)據(jù)信號線D向像素電 路PIX提供驅(qū)動數(shù)據(jù)電壓。驅(qū)動數(shù)據(jù)電壓對電容CH充電。另外，此時發(fā)光 元件ELO與晶體管MDRV之間被切斷，不流過電流，不發(fā)光。 (發(fā)光期間)該期間中，開關(guān)SWP1根據(jù)柵極信號線G被控制為非導(dǎo)通狀態(tài)，開關(guān)
SWP2根據(jù)柵極信號線G被控制為導(dǎo)通狀態(tài)。此時，電容CH處于保持驅(qū)動 數(shù)據(jù)電壓供給期間中被充電的電壓的狀態(tài)，并將該驅(qū)動數(shù)據(jù)電壓施加于晶體 管MDRV的柵極。晶體管MDRV將柵極上被施加的驅(qū)動數(shù)據(jù)電壓所對應(yīng)的 電流通過開關(guān)SWP2提供給發(fā)光元件EL0。據(jù)此，發(fā)光元件EL0的發(fā)光狀 態(tài)按照驅(qū)動數(shù)據(jù)電壓對應(yīng)的電流而受到控制。
圖12示意性地示出了圖11所示顯示裝置的顯示狀況。其中的顯示數(shù)據(jù) 是使整個畫面顯示單一顏色時的顯示數(shù)據(jù)。圖12A表示理想的顯示狀態(tài)，
從數(shù)據(jù)驅(qū)動器的各驅(qū)動數(shù)據(jù)電壓輸出電路DRVj (i=l、 2.......K)，通過
各數(shù)據(jù)線Dj(i^、 2.......K),向各像素電路提供相等的驅(qū)動數(shù)據(jù)電壓，
以相等的亮度顯示。
圖12B示出了各驅(qū)動數(shù)據(jù)電壓輸出電路之間存在偏差的情況下，使整 個畫面顯示單一顏色時的顯示狀況。與同 一數(shù)據(jù)信號線D—1 ~ D_K連接的像 素電路，由同 一驅(qū)動數(shù)據(jù)電壓輸出電路DRV一1 ~ DRV—K驅(qū)動。因此，被提 供了具有相等失調(diào)的驅(qū)動數(shù)據(jù)電壓的像素，沿畫面縱向排列，在畫面顯示上 呈現(xiàn)出如圖12B所示的豎線110。
這里，在上述結(jié)構(gòu)的顯示裝置中，通過將本發(fā)明各實施方式的結(jié)構(gòu)(失 調(diào)消除電路l、 3、 5、 7、 8、 11、 12)組入數(shù)據(jù)驅(qū)動器所包括的K個驅(qū)動數(shù) 據(jù)電壓輸出電路DRV—1 ~ DRV—K的輸出級放大電路，能夠抑制驅(qū)動數(shù)據(jù)電 壓輸出電路之間的失調(diào)電壓引起的驅(qū)動數(shù)據(jù)電壓偏差。其結(jié)果是得到如圖 12A所示的均勻的顯示。
如各實施方式所述，從控制信號SWA轉(zhuǎn)移至SWB，或者從控制信號 SWB轉(zhuǎn)移至SWA時，包括圖9、圖10所示的非覆蓋期間。該期間可以取 為開關(guān)完全斷開的期間(例如，50ns左右)。
另外，以縮短對相位補(bǔ)償電容的充電時間、對失調(diào)存儲電容的充電時間 為目的，示出了使有源負(fù)載形成共源共柵結(jié)構(gòu)的實施例，當(dāng)然，即使是使差 分對形成共源共柵結(jié)構(gòu)也沒有問題。而且，在上述的實施方式中利用MOS晶體管進(jìn)行了說明，當(dāng)然也可以 利用雙極晶體管構(gòu)成同樣的電路。
而且，本發(fā)明并不限定于上述實施方式，在權(quán)利要求書所記載的技術(shù)范 圍內(nèi)可自由變形、變更。
以上對本發(fā)明就其最優(yōu)選的具體例子進(jìn)行了詳細(xì)說明，而有關(guān)其優(yōu)選實 施方式的各部分的組合和排列，可以在不違反后面所請求的本發(fā)明的精神和 保護(hù)范圍的前提下進(jìn)行各種變更。
權(quán)利要求
1、一種失調(diào)消除電路，設(shè)置于運(yùn)算放大器，所述運(yùn)算放大器中，第一有源負(fù)載被連接于第一差分對，所述第一差分對包括第一反相輸入部和第一同相輸入部，所述第一有源負(fù)載包括第一晶體管及第二晶體管，所述第一晶體管及第二晶體管分別具有柵極，所述失調(diào)消除電路包括輸入部，將輸入電壓輸入到所述第一同相輸入部；第一電容，與所述第一晶體管的所述柵極連接；第二電容，與所述第二晶體管的所述柵極連接；以及開關(guān)，對所述第一晶體管及第二晶體管與所述第一電容及第二電容之間的連接狀態(tài)，設(shè)置第一期間和第二期間，在所述第一期間，所述第一晶體管及第二晶體管與所述第一電容及第二電容之間的連接狀態(tài)被設(shè)置為，使得所述第一晶體管的柵極電壓被提供給所述第一電容，所述第二晶體管的柵極電壓被提供給所述第二電容，在所述第二期間，所述第一晶體管及第二晶體管與所述第一電容及第二電容之間的連接狀態(tài)被設(shè)置為，使得所述第一電容及第二電容能夠保持電荷，且使得該第二期間成為所述運(yùn)算放大器的輸出期間。
2、 根據(jù)權(quán)利要求1所述的失調(diào)消除電路，進(jìn)一步包括 第一輸出部，輸出所述運(yùn)算放大器的輸出；第二差分對，包括第二反相輸入部和第二同相輸入部，所述輸入電壓^皮4是 供給該第二同相輸入部；以及第二有源負(fù)載，與所述第二差分對連接， 在所述第一期間，所述第一晶體管及第二晶體管、所述第一電容及第二電容、所述第二差分 對以及所述第二有源負(fù)載之間的連接狀態(tài)被設(shè)置為，使得所述第二反相輸入部與所述第一輸出部連接，從而所述第二差分對和 所述第二有源負(fù)載進(jìn)行工作，所述運(yùn)算放大器能夠輸出，在所述第二期間，所述第一晶體管及第二晶體管、所述第一電容及第二電容、所述第二差分 對以及所述第二有源負(fù)載之間的連接狀態(tài)被設(shè)置為，使得所述第一差分對和所述第一有源負(fù)載進(jìn)行工作，所述運(yùn)算放大器能夠 輸出。
3、 根據(jù)權(quán)利要求1所述的失調(diào)消除電路，進(jìn)一步包括 第一輸出部，輸出所述運(yùn)算放大器的輸出；第三晶體管，與所述第一晶體管組合構(gòu)成第一共源共柵電路； 第四晶體管，與所述第二晶體管組合構(gòu)成第二共源共柵電路，且具有漏極和源才及；相位補(bǔ)償電容，設(shè)置于所述第四晶體管的所述源極與所述第一輸出部之間； 以及第二輸出部，與所述第四晶體管的所述漏極連接，并輸出所述第一差分對 的輸出和所述第 一有源負(fù)載的輸出。
4、 根據(jù)權(quán)利要求1所述的失調(diào)消除電路，其中， 所述運(yùn)算放大器包括電壓跟隨器的結(jié)構(gòu)，該失調(diào)消除電路進(jìn)一 步包括第一輸出部，輸出所述運(yùn)算放大器的輸出；高側(cè)晶體管，即所述第一輸出部的高電源側(cè)的驅(qū)動晶體管；以及低側(cè)晶體管，即所述第 一 輸出部的低電源側(cè)的驅(qū)動晶體管，在所述第一期間，所述第一晶體管及第二晶體管、所述第一電容及第二電容、所述第一輸出 部、所述高側(cè)晶體管以及所述低側(cè)晶體管之間的連接狀態(tài)4皮設(shè)置為，使得所述第 一反相輸入部、所述第 一 同相輸入部以及所述第 一輸出部相連 接，所述輸入電壓被輸入到所述輸入部， 在所述第二期間，所述第一晶體管及第二晶體管、所述第一電容及第二電容、所述第一輸出 部、所述高側(cè)晶體管以及所述低側(cè)晶體管之間的連接狀態(tài)被設(shè)置為， 使得該第二期間 >成為所述運(yùn)算放大器的輸出期間。
5、 根據(jù)權(quán)利要求4所述的失調(diào)消除電路，其中，對所述運(yùn)算放大器施加使所述高側(cè)晶體管在飽和區(qū)域工作的第一偏壓，或 使所述低側(cè)晶體管在飽和區(qū)域工作的第二偏壓。
6、 根據(jù)權(quán)利要求2所述的失調(diào)消除電路，其中， 所述第二有源負(fù)載包括第五晶體管及第六晶體管， 且該失調(diào)消除電路進(jìn)一步包括第七晶體管，與所述第五晶體管組合構(gòu)成第三共源共柵電路；以及 第八晶體管，與所述第六晶體管組合構(gòu)成第四共源共柵電路。
7、 根據(jù)權(quán)利要求3所述的失調(diào)消除電路，進(jìn)一步包括第二差分對，包括第二反相輸入部和第二同相輸入部，所述輸入電壓被提 供給該第二同相輸入部；以及第二有源負(fù)載，與所述第二差分對連接，所述第二有源負(fù)載包括第五晶體管及第六晶體管，且該失調(diào)消除電路進(jìn)一步包括第七晶體管，與所述第五晶體管組合構(gòu)成第三共源共柵電路；以及 第八晶體管，與所述第六晶體管組合構(gòu)成第四共源共柵電路。
8、 根據(jù)權(quán)利要求4所述的失調(diào)消除電路，進(jìn)一步包括第二差分對，包括第二反相輸入部和第二同相輸入部，所述輸入電壓被提 供給該第二同相輸入部；以及第二有源負(fù)載，與所述第二差分對連接，所述第二有源負(fù)載包括第五晶體管及第六晶體管，且該失調(diào)消除電路進(jìn)一步包括第七晶體管，與所述第五晶體管組合構(gòu)成第三共源共柵電路；以及 第八晶體管，與所述第六晶體管組合構(gòu)成第四共源共柵電路。
9、 根據(jù)權(quán)利要求7所述的失調(diào)消除電路，其中， 所述第八晶體管具有源極，所述相位補(bǔ)償電容具有一對端子，所述開關(guān)分別控制所述第四晶體管的所述源極與所述相位補(bǔ)償電容的一個 端子的連接、所述第八晶體管的所述源極與所述相位補(bǔ)償電容的所述一個端子 的連接、以及所述相位補(bǔ)償電容的另一個端子與所述第一輸出部的連接，從而 縮短所述第 一期間中所述相位補(bǔ)償電容的充放電時間。
10、 根據(jù)權(quán)利要求6所述的失調(diào)消除電路，其中，所述第三晶體管、所述第四晶體管、所述第七晶體管以及所述第八晶體管 的晶體管能力或晶體管尺寸或柵極電壓相等。
11、 根據(jù)權(quán)利要求7所述的失調(diào)消除電路，其中，所述第三晶體管、所述第四晶體管、所述第七晶體管以及所述第八晶體管 的晶體管能力或晶體管尺寸或柵極電壓相等。
12、 根據(jù)權(quán)利要求8所迷的失調(diào)消除電路，其中，所迷第三晶體管、所述第四晶體管、所述第七晶體管以及所述第八晶體管 的晶體管能力或晶體管尺寸或柵極電壓相等。
13、 根據(jù)權(quán)利要求6所述的失調(diào)消除電路，其中，對所述第三晶體管的柵極、所述第四晶體管的柵極、所述第七晶體管的柵 極以及所述第八晶體管的4冊才及施加同一偏壓，A^而縮短所述第一期間。
14、 根據(jù)權(quán)利要求7所述的失調(diào)消除電路，其中，對所述第三晶體管的柵極、所述第四晶體管的柵極、所述第七晶體管的柵 極以及所述第八晶體管的沖冊才及施加同 一偏壓，^v而縮短所述第 一期間。
15、 根據(jù)權(quán)利要求8所述的失調(diào)消除電路，其中，對所述第三晶體管的柵極、所述第四晶體管的柵極、所述第七晶體管的柵極以及所述第八晶體管的柵極施加同 一偏壓，從而縮短所述第 一期間。
16、 一種失調(diào)消除電路，設(shè)置于運(yùn)算放大器，所述運(yùn)算放大器中，第一有 源負(fù)載被連接于第 一差分對，所述第 一差分對包括第 一反相輸入部和第 一 同相 輸入部，所述第一有源負(fù)載包括第一晶體管及第二晶體管，所述第一晶體管及第二晶體管分別具有柵極，所述失調(diào)消除電路包括 輸入部，將輸入電壓輸入到所述第一同相輸入部； 輸出部，輸出所述運(yùn)算放大器的輸出； 第三晶體管，具有柵極，與所述第一晶體管成對； 第四晶體管，具有柵極，與所述第二晶體管成對；第一阻抗部，設(shè)置于所述第三晶體管與電源之間，或所述第三晶體管與地 之間；第一電容，與所述第一阻抗部并聯(lián)設(shè)置；第二阻抗部，設(shè)置于所述第四晶體管與電源之間或所迷第四晶體管與地之間；第二電容，與所述第二阻抗部并聯(lián)設(shè)置；以及開關(guān)，對所述第一 第四晶體管、所述第一電容及第二電容以及所述第一 阻抗部及第二阻抗部之間的連接狀態(tài)，設(shè)置第一期間和第二期間， 連接所述第 一 晶體管的所述柵極與所述第三晶體管的所述柵極， 連接所述第二晶體管的所述柵極與所述第四晶體管的所述柵極， 在所述第一期間，所述第一 第四晶體管、所述第一電容及第二電容以及所述第一阻抗部及第二阻抗部之間的連接狀態(tài)祐:設(shè)置為，使得所述第一同相輸入部與所述第一反相輸入部連接，將與所述第 一晶體 管的電流相等或具有比例關(guān)系的所述第三晶體管的電流，通過所述第一阻抗部 進(jìn)行電壓轉(zhuǎn)換后，與該電壓對應(yīng)的第一電荷能夠由所述第一電容保持，且使得將與所述第二晶體管的電流相等或具有比例關(guān)系的所述第四晶體管 的電流，通過所述第二阻抗部進(jìn)行電壓轉(zhuǎn)換后，與該電壓對應(yīng)的第二電荷能夠由所述第二電容保持， 在所述第二期間，所述第一 ~第四晶體管、所述第 一 電容及第二電容以及所述第 一 阻抗部及 第二阻抗部之間的連接狀態(tài)被設(shè)置為，使得所述第 一反相輸入部與所述輸出部連接，由所述第 一 電容保持的電荷 對應(yīng)的電流，通過所述第三晶體管被提供給所述第一晶體管，且使得由所迷第二電容保持的電荷對應(yīng)的電流，通過所述第四晶體管被提 供給所述第二晶體管，從而該第二期間成為所述運(yùn)算放大器的輸出期間。
17、 根據(jù)權(quán)利要求16所述的失調(diào)消除電路，其中，所述第一阻抗部及第二阻抗部由電阻或電感或晶體管構(gòu)成。
18、 一種顯示裝置，具有多個權(quán)利要求1所述的失調(diào)消除電路，包括透光率按照所述失調(diào)消除電路的輸出電壓變化的液晶單元；或者發(fā)
19、 一種顯示裝置，具有多個權(quán)利要求IO所述的失調(diào)消除電路，包括透光率按照所述失調(diào)消除電路的輸出電壓變化的液晶單元；或者發(fā) 光亮度按照所述失調(diào)消除電路的輸出電壓變化的有機(jī)EL單元。
全文摘要
本發(fā)明涉及失調(diào)消除電路及顯示裝置。在本發(fā)明的失調(diào)消除電路中，在第一有源負(fù)載的第一晶體管的柵極連接第一電容。在第一有源負(fù)載的第二晶體管的柵極連接第二電容。由開關(guān)對第一晶體管及第二晶體管與第一電容及第二電容之間的連接狀態(tài)設(shè)置第一期間和第二期間。第一晶體管及第二晶體管與第一電容及第二電容之間的連接狀態(tài)被設(shè)置為在第一期間，使得第一晶體管的柵極電壓被提供給第一電容，第二晶體管的柵極電壓被提供給第二電容；在第二期間，使得第一電容及第二電容能夠保持電荷且該第二期間成為運(yùn)算放大器的輸出期間。
文檔編號G09G3/36GK101587699SQ20091014331
公開日2009年11月25日 申請日期2009年5月20日 優(yōu)先權(quán)日2008年5月21日
發(fā)明者小島友和, 水木誠 申請人:松下電器產(chǎn)業(yè)株式會社