專利名稱：移位緩存器的時脈除能電路以及穩(wěn)壓結構的制作方法
技術領域：
本發(fā)明公開了一種移位緩存器的時脈除能電路以及穩(wěn)壓結構，特別是關于 一種能節(jié)省面積、避免噪聲以及漏電影響、減低邏輯誤動作的移位緩存器的時 脈除能電路以及穩(wěn)壓結構。
背景技術：
在非晶硅(amorphous-Si， a-Si)的制程條件下，如果要實行顯示器內建電路， 必須考慮晶體管閘極電壓應力對組件臨界電壓漂移的影響。因此，在移位緩存 器的穩(wěn)壓電路設計中，閘極電壓信號通常以交流的形式來代替直流信號，以減 少閘極電壓應力，進而獲得較高的元件可靠度與壽命。
請參考圖l，為一種公知技術的時脈除能電路(CK Disable Circuit)lO。時脈 除能電路10為一穩(wěn)壓電路，是利用一電容C連接至一信號源CK，藉由電容C 的耦合作用，將信號源CK所產生的交流形式的時脈訊號施加在時脈除能電路 10的一晶體管12的閘極，即施加在端點3。
然而，采用電容C耦合的穩(wěn)壓方式有幾項缺點；首先，由于電容C需由 兩層導電層形成(通常是兩層金屬層)，于是電路布局所需面積變大。而且， 顯示面板尺寸越大，通常電容C也越大，時脈除能電路IO占用的布局面積也 越大。
其次，禾U用電容C耦合的電路，端點3必須為浮接形式，方能伴隨時脈 信號耦合變化。然而浮接形式的端點3容易遭受漏電、噪聲影響的風險(晶體管12缺少主動偏壓)。
另外，由于藉由電容C耦合的作用相當迅速，因此，端點3容易在電容C 耦合的同時，產生峰值不小的突波噪聲。在某些時候，這個產生的突波噪聲容 易引起電路邏輯誤動作進而失效。
因此，現有的移位緩存器的時脈除能電路有改進的必要。

發(fā)明內容
為解決上述問題，本發(fā)明的目的在于提供一種移位緩存器的時脈除能電路 以及穩(wěn)壓結構，能提供晶體管的穩(wěn)定偏壓，不受噪聲影響、減低電路邏輯誤動 作以及減少電路占用的布局面積。
為實現上述目的，本發(fā)明采用如下技術方案 一種移位緩存器的時脈除能 電路，包括一第一晶體管以及一第二晶體管。所述第一晶體管以及所述第二晶
體管分別連接成一二極管結構。所述第一晶體管以及所述第二晶體管在相互反 接后具有一第一端點以及一第二端點，所述第一端點耦接至一信號源，所述第
二端點耦接至一偏壓源。
為實現上述目的，本發(fā)明還采用如下技術方案 一種移位緩存器的穩(wěn)壓結 構，所述穩(wěn)壓結構具有至少一除能電路，所述除能電路包括一第一晶體管以及 一第二晶體管。所述第一晶體管以及所述第二晶體管分別連接成一二極管結 構。所述第一晶體管以及所述第二晶體管在相互反接后具有一第一端點以及一 第二端點，所述第一端點耦接至一信號源，所述第二端點耦接至一偏壓源。
與公知采用電容作為穩(wěn)壓電路的技術相比，本發(fā)明移位緩存器的時脈除能 電路以及穩(wěn)壓結構具有下列優(yōu)點減少電路布局所需的面積、避免漏電以及噪 聲的影響、提供穩(wěn)定偏壓而減低電路的邏輯誤動作。
5以下結合附圖與實施例對本發(fā)明做進一步的說明。


圖1為一種公知技術的時脈除能電路。
圖2為本發(fā)明較佳實施例中的一顯示裝置的移位緩存器的的第N級電路。 圖3為本發(fā)明較佳實施例中的移位緩存器的時脈除能電路。 圖4為圖3的時脈除能電路應用的較佳實施例。
具體實施例方式
有關本發(fā)明的詳細說明及技術內容，現就結合

如下。以下實施例 的說明是參考附加的圖示，用于例示本發(fā)明可用于實施的特定實施例。
請參考圖2以及圖3，圖2為本發(fā)明較佳實施例中的一顯示裝置的移位緩 存器的的第N級電路，圖3為本發(fā)明較佳實施例中的移位緩存器的時脈除能電 路110。在圖2中，移位緩存器的的第N級電路包括一輸入薄膜晶體管102， 一輸出薄膜晶體管104以及一穩(wěn)壓結構106。所述輸入薄膜晶體管102耦接于 前一級的輸出SR(N-1)以及所述輸出薄膜晶體管104的一閘極之間。 一信號源 CK輸入至所述輸出薄膜晶體管104，用以提供一時脈信號。所述輸出薄膜晶 體管104的輸出為SR(N)。
所述穩(wěn)壓結構106包括一時脈除能電路110、 一 XCK除能電路112以及 一(N+1)除能電路114。請參考圖3，所述時脈除能電路110包括一第一晶體管 120、 一第二晶體管122以及一第三晶體管124。所述第一晶體管120以及所述 第二晶體管122分別連接成一二極管結構。所述第一晶體管120以及所述第二 晶體管122在相互反接后具有一第一端點1以及一第二端點2，所述第一端點 1耦接至所述信號源CK，所述第二端點耦接至一偏壓源VSS。所述第三晶體管124的一閘極耦接至所述第二端點2。
所述第一晶體管120、所述第二晶體管122以及所述第三晶體管124由非 晶硅制程制造。
圖3中的所述時脈除能電路110也可以應用至圖2中的所述XCK除能電 路112，此不再贅述。與所述時脈除能電路110不同的是，所述XCK除能電 路112的一第一端點(未圖示)耦接至一信號源XCK。至于所述XCK除能電路 112的一第二端點(未圖示)同樣耦接至所述偏壓源VSS。
此外，圖2的所述時脈除能電路110、所述XCK除能電路112以及所述(N+1) 除能電路114皆耦接至所述輸出薄膜晶體管104的閘極以及所述輸出薄膜晶體 管104的輸出SR(N)。
圖3的所述時脈除能電路110使用兩個二極管形式且互相反接的所述第一 晶體管120以及所述第二晶體管122，由于所述第一晶體管120以及所述第二 晶體管122為主動組件，因此可持續(xù)對所述第二端點2偏壓，使所述第二端點 2具有更穩(wěn)定的波形，不易遭受漏電以及噪聲的干擾。而且不論所述信號源CK 所提供的時脈訊號為高準位或低準位，所述第二端點2可以經由二極管形式的 所述第一晶體管120以及所述第二晶體管122提供穩(wěn)定的偏壓。也因為所述第 二端點2具有穩(wěn)定的波形，能避免突波發(fā)生而影響電路邏輯運作。
此外，對于中、小尺寸的面板而言，面板邊框會是一個重要的規(guī)格項目之 一，也就是說，面板面積是重要的考慮之一。相較于公知使用電容時布局所需 的面積，本發(fā)明采用所述第一晶體管120以及所述第二晶體管122兩個晶體管 的方式，可節(jié)省電路布局面積。
請參考圖4，為圖3的時脈除能電路110應用的較佳實施例。信號源CK_out耦接至所述第一端點1以及所述第二晶體管122的閘極。所述第一晶體管120 以及所述第二晶體管122可持續(xù)對所述第二端點2偏壓，使所述第二端點2具 有更穩(wěn)定的波形，以對耦接至所述第二端點2的其它晶體管的閘極提供穩(wěn)定的 偏壓。
本發(fā)明移位緩存器的時脈除能電路以及穩(wěn)壓結構，經過理論推導與實際測 量數據顯示，當電路操作時，晶體管閘極電壓應力的影響相當輕微，可以減緩 電路在高溫操作后臨界電壓飄移的程度，對于可靠度試驗并無明顯的不良影 響。
與公知采用電容作為穩(wěn)壓電路的技術相比，本發(fā)明移位緩存器的時脈除能 電路以及穩(wěn)壓結構具有下列優(yōu)點減少電路布局所需的面積、避免漏電以及噪 聲的影響、提供穩(wěn)定偏壓而減低電路的邏輯誤動作。
雖然本發(fā)明已以實施例揭露如上，然其并非用以限定本發(fā)明，任何本領域 的技術人員，在不脫離本發(fā)明的精神和范圍內，當可作個種更動與潤飾，因此 本發(fā)明的保護范圍當視所附的權利要求所界定者為準。
權利要求
1、一種移位緩存器的時脈除能電路，其特征在于包括一第一晶體管，連接成一二極管結構；以及一第二晶體管，連接成一二極管結構，其中所述第一晶體管以及所述第二晶體管在相互反接后具有一第一端點以及一第二端點，所述第一端點耦接至一信號源，所述第二端點耦接至一偏壓源。
2、 如權利要求1所述的移位緩存器的時脈除能電路，其特征在于所述 第一晶體管以及所述第二晶體管是由非晶硅制程所制成。
3、 如權利要求1所述的移位緩存器的時脈除能電路，其特征在于更包 括一第三晶體管，所述第三晶體管的一閘極耦接至所述第二端點。
4、 如權利要求3所述的移位緩存器的時脈除能電路，其特征在于所述 第三晶體管是由非晶硅制程所制成。
5、 如權利要求1所述的移位緩存器的時脈除能電路，其特征在于所述 信號源提供一時脈信號。
6、 一種移位緩存器的穩(wěn)壓結構，所述穩(wěn)壓結構具有至少一時脈除能電路， 其特征在于所述時脈除能電路包括-一第一晶體管，連接成一二極管結構；以及一第二晶體管，連接成一二極管結構，其中所述第一晶體管以及所述第二 晶體管在相互反接后具有一第一端點以及一第二端點，所述第一端點耦接至一 信號源，所述第二端點耦接至一偏壓源。
7、 如權利要求6所述的移位緩存器的穩(wěn)壓結構，其特征在于所述晶體管是由非晶硅制程所制成。
8、 如權利要求6所述的移位緩存器的穩(wěn)壓結構，其特征在于更包括一 第三晶體管，所述第三晶體管的一閘極耦接至所述第二端點。
9、 如權利要求8所述的移位緩存器的時脈除能電路，其特征在于所述 第三晶體管是由非晶硅制程所制成。
10、 如權利要求6所述的移位緩存器的穩(wěn)壓結構，其特征在于所述信號 源提供一時脈信號。
全文摘要
本發(fā)明公開一種移位緩存器的時脈除能電路以及穩(wěn)壓結構。所述穩(wěn)壓結構具有至少一時脈除能電路，所述時脈除能電路包括一第一晶體管以及一第二晶體管。所述第一晶體管以及所述第二晶體管分別連接成一二極管結構。所述第一晶體管以及所述第二晶體管在相互反接后具有一第一端點以及一第二端點，所述第一端點耦接至一信號源，所述第二端點耦接至一偏壓源。
文檔編號G09G3/20GK101588173SQ200910148930
公開日2009年11月25日 申請日期2009年6月2日 優(yōu)先權日2009年6月2日
發(fā)明者劉匡祥, 劉圣超 申請人:友達光電股份有限公司