專利名稱：像素電路的驅動方法、發(fā)光裝置及電子設備的制作方法
技術領域：
本發(fā)明涉及一種對有機EL (Electroluminescence)元件等發(fā)光元件 進行驅動的技術。
背景技術：
在對向發(fā)光元件提供的驅動電流的電流量進行驅動的晶體管所控制的 發(fā)光裝置中，驅動晶體管、發(fā)光元件的電特性的誤差(與目標值的差異、 各元件間的偏差)成為問題。在特開2007 - 310311號公報中，公開了下述 技術，即將夾設在驅動晶體管的柵極-源極之間的保持電容的兩端之間的 電壓設定為驅動晶體管的閾值電壓，然后使其變成成與灰度值對應的電 壓，由此來補償驅動晶體管的閾值電壓及遷移率的誤差(而且##驅動電 流的電流量的誤差)。
但是，在特開2007-310311號公才艮所公開的技術中，有效補償驅動電 流的誤差僅限于被指定了特定的^JL值的情況，存在著因AJL值而無法消 除驅動電流的誤差的情況。

發(fā)明內容
鑒于以上的情況，本發(fā)明的目的在于，針對多個A^L值抑制驅動電流 的誤差。
為了解決以上的課題，本發(fā)明提供一種驅動像素電路的方法，所述像 素電路具備發(fā)光元件、與發(fā)光元件串聯(lián)連接的驅動晶體管、和在發(fā)光元 件與驅動晶體管之間的路徑和驅動晶體管的柵極之間夾設的保持電容，所
使驅動晶體管導通，在經過初始化期間之后的補償期間中，遍布依照對該 像素電糾旨定的^_值可變地設定的時間長度(例如圖3的時間長度t 1 )， 執(zhí)行一邊向驅動晶體管的柵極供給第一基準電位(例如圖3的基準電位V REF1 )—邊使保持電容的兩端間的電壓漸近于與驅動晶體管的閾值電壓對 應的電壓的##動作，在經過補償期間之后的寫入期間中，通it^Mt號線
6向驅動晶體管的柵極供給與^JL值對應的AJL電位，4吏保持電容的兩端間 的電壓從由補償動作設定的電壓向與AJL值對應的電壓變化，在經過寫入 期間之后的驅動期間中，通過停止對驅動晶體管的柵極的電位供給，向發(fā) 光元件供給與保持電容的兩端間的電壓對應的驅動電流。在以上的方法 中，由于補償動作的時間長度依照灰產值(或U電位)被可變地設定， 所以可以針對多個^JL值有效抑制驅動電流的誤差。例如，如果以因^JL電位的供給而引起的驅動晶體管的柵極電位的變 化量越大(例如圖3的支變電位VDATA越高)，能夠有效降低驅動電流的 誤差的補償動作的時間長M短的趨勢為前提，則按照由A;變電位的供給 而引起的驅動晶體管的柵極電位的變化量越大，補償動作的時間長M短 的方式，設定補償期間中的補償動作的時間長度。在本發(fā)明的優(yōu)選方式中，在補償期間中通過將第一基準電位從信號線 提供給驅動晶體管的^fr極來執(zhí)行補償動作，通過使信號線的第 一基準電位 變化成第二基準電位(例如圖3的基準電位VREF2)、使驅動晶體管遷移 成截止狀態(tài)來停止補償動作。根據(jù)以上的方法，由于補償動作的開始和停 止對應于信號線的電位而^L控制，所以與在補償動作的控制中利用與信號 線不同的要素的情況相比，具有能夠以簡單的構成調整補償動作的時間長 度的優(yōu)點。不過，基于^JL值越小則能夠有效降低驅動電流的誤差的補償動作的 時間長^長的趨勢，如果要在AJL值小的情況下也要完全降低驅動電流 的誤差，則需要確保補償動作的時間長度過長。因此，在本發(fā)明的優(yōu)選方 式中，在灰度值低于規(guī)定值的情況下，將補償動作的時間長度設定成不依 賴灰度值的規(guī)定值(即對補償動作的時間長度設定上限)。才艮據(jù)以上的方 法，具有在灰JL值小的情況下也能將補償動作的時間長度控制成適度長度 的優(yōu)點。在本發(fā)明的優(yōu)選方式的寫入期間中，驅動晶體管中流過的電流的游4圣 被阻斷。根據(jù)以上的方式，由于在寫入期間內停止補償動作，所以如果根 據(jù)補償期間內的補償動作的時間長度與驅動電流的誤差的相關，按^JL電 位的每一個設定補償期間內的補償動作的時間長度，則具有可高精度抑制 驅動電流的誤差的優(yōu)點。例如，在寫入期間中將配置在驅動晶體管的電流 的路徑上的控制開關(例如圖16的控制開關TCR)控制成截止狀態(tài)的方法是優(yōu)選的。而且，本發(fā)明提供一種驅動像素電路的方法，所述像素電路具備具 有第一電極及第二電極的電容元件、柵極與第二電極連接的P溝道型驅動 晶體管、和發(fā)光元件，所述驅動方法通過在初始化期間中對驅動晶體管的 柵極電位進行初始化而使驅動晶體管導通，在經過初始化期間之后的補償 期間中，通過向第一電極供給第一基準電位、使驅動晶體管成為二極管連 接，由此遍及依照對該像素電糾旨定的AJL值可變地設定的時間長度，執(zhí) 行使驅動晶體管的柵極-源極間的電壓漸近于驅動晶體管的閾值電壓的 第一補償動作，在經過補償期間之后的寫入期間中，通過將與AJL值對應 的^JL電位從信號線提供給第一電極，使驅動晶體管的柵極-源極間的電 壓變化成與^JL值對應的電壓，在經過寫入期間之后的驅動期間中，將與 驅動晶體管的柵極 一源極間的電壓對應的驅動電流提供給發(fā)光元件。在以上的方法中，由于補償期間中的補償動作(第一補償動作)的時 間長度被依照M值(或l變電位)可變地設定，所以可以針對多個M 值有效抑制驅動電流的誤差。在本發(fā)明的優(yōu)選方式中，通過在寫入期間中使驅動晶體管成為二極管 連接的基礎上，向第一電極供給支變電位，來進行第二補償動作，所述第 二補償動作使驅動晶體管的柵極—源極間的電壓變化成與灰度值對應的 電壓，并且使其漸近于驅動晶體管的閾值電壓。才艮據(jù)該方式，由于佳J區(qū)動 晶體管的柵極-源極間的電壓漸近于閾值電壓的補償動作，除了在補償期 間被執(zhí)行之外，還在寫入期間被執(zhí)行，所以與在寫入期間中不進行補償動 作的構成相比，可以縮短補償期間的時間長度。在本發(fā)明的優(yōu)選方式中，發(fā)光元件的一個電極(例如陽極)與驅動晶 體管的漏極連接，在初始化期間、補償期間及寫入期間中，通過向發(fā)光元 件的另一個電極(例如陰極)供給第一電位，來設定發(fā)光元件的兩端間的 電壓，以使其低于發(fā)光元件的閾值電壓，在驅動期間中，通過使提供給發(fā) 光元件的另 一個電極的電位從第 一電位向第二電位變化，按照高于發(fā)光元 件的閾值電壓的方式設定發(fā)光元件的兩端間的電壓。根據(jù)該方式，由于通 過改變提供給發(fā)光元件的另一個電極的電位，可以切a^L光元件的導通狀 態(tài)及截止狀態(tài)，所以可以不在驅動電流的路徑上設置用于決定可否向發(fā)光 元件供給驅動電流的開關元件。因此，具有可簡化像素電路的構成的優(yōu)點。在本發(fā)明的優(yōu)選方式中，具備在驅動電流的路徑上i殳置的開關元件， 通過在補償期間及寫入期間中，^^吏開關元件為截止狀態(tài)，而在驅動期間中， 使開關元件為導通狀態(tài)，來向發(fā)光元件供給驅動電流。才艮據(jù)該方式，由于 在補償期間及寫入期間中開關元件處于截止狀態(tài)，所以即便不改變發(fā)光元 件中的電極的電位，也可以確實可靠地^^L光元件成為截止狀態(tài)(非發(fā)光 狀態(tài))。在以上的方式中，如果以因A^電位的供給而引起的驅動晶體管的柵 極電位的變化量越大，補償期間中的第一補償動作的時間長度越短的趨勢 為前提，則按照由AJL電位的供給而引起的驅動晶體管的柵極電位的變化 量越大，第一補償動作的時間長M短的方式，設定##期間中的第一補 償動作的時間長度。另外，在以上的方式中，可以在補償期間中將第一基準電位v^信號線 提供給第 一電極來執(zhí)行補償動作，通過使信號線的第 一基準電位變化成第 二基準電位，使驅動晶體管遷移成截止狀態(tài)，來使第一補償動作停止。在 該方式中，由于信號線被兼用于補償期間中的像素電路的驅動(第一補償 動作的執(zhí)行及停止)，所以與和信號線不同地另外形成了用于在補償期間 中驅動像素電路的布線的構成相比，具有布線數(shù)量被削減、構成得以筒化 的優(yōu)點。不過，基于^JL值越小則可以有效降低驅動電流的誤差的補償動作的 時間長度越長這一趨勢，如果在灰度值小的情況下也要完全降低驅動電流 的誤差，則需要過度地延長補償動作的時間長度。因此，在本發(fā)明的優(yōu)選 方式中，當AJL值低于規(guī)定值時，將補償動作的時間長度設定成不依賴灰 度值的規(guī)定值(即對補償動作的時間長度設定上P艮值)。根據(jù)以上的方法， 具有即便在灰度值小的情況下也可以將補償動作的時間長度控制成適度 的長度的優(yōu)點。本發(fā)明的發(fā)光裝置具備像素電路、和驅動像素電路的驅動電路，所 述像素電路包括發(fā)光元件、與發(fā)光元件串聯(lián)連接的驅動晶體管、和驅動晶 體管與發(fā)光元件之間的路徑和驅動晶體管的柵極之間夾i殳的保持電容；驅驅動晶體管導通，在經過初始化期間之后的補償期間中，遍，及依照對該像 素電路指定的灰度值可變地設定的時間長度，執(zhí)行一邊向驅動晶體管的柵極供給第 一基準電位一邊使保持電容的兩端間的電壓漸近于與驅動晶體 管的閾值電壓對應的電壓的補償動作，在經過補償期間之后的寫入期間中，通過從信號線向驅動晶體管的柵極供給與A^值對應的^JL電位，使 保持電容的兩端間的電壓從由補償動作設定的電壓向與灰度值對應的電 壓變化，在經過寫入期間之后的驅動期間中，通過停止對驅動晶體管的柵 極的電位供給，向發(fā)光元件供給與保持電容的兩端間的電壓對應的驅動電 流。根據(jù)以上的發(fā)光裝置，可實現(xiàn)與本發(fā)明的驅動方法相同的效果。而且，本發(fā)明的發(fā)光裝置具備像素電路、和驅動像素電路的驅動電 路，像素電路具備具有第一電札良第二電極的電容元件、柵極與第二電 極連接的P溝道型驅動晶體管、發(fā)光元件、夾設在信號線與第一電極之間 的第一開關元件、在被供給用于對驅動晶體管的柵極電位進行初始化的初 始化電位的初始化線與驅動晶體管的柵極之間夾設的第二開關元件、和夾 設在驅動晶體管的柵極與漏極之間的第三開關元件；驅動電路在初始化期 間中使第二開關元件為導通狀態(tài)，在經過初始化期間之后的補償期間中， 通過使第二開關元件為截止狀態(tài)，將提供給信號線的電位設定成第一基準 電位，并且使第一開關元件及第三開關元件為導通狀態(tài)，由此遍及依照該 像素電路的AJL值可變地設定的時間長度，執(zhí)行使驅動晶體管的柵極 - 源 極間的電壓漸近于驅動晶體管的閾值電壓的補償動作，在經過補償期間之 后的寫入期間中，將第一開關元件維持成導通狀態(tài)，并且將提供給信號線 的電位設定成與AJL值對應的AJL電位，在經過寫入期間之后的驅動期間 中，使第一開關元件為截止狀態(tài)。根據(jù)以上的發(fā)光裝置，可實現(xiàn)與本發(fā)明 的驅動方法相同的效果。作為本發(fā)明的發(fā)光裝置的優(yōu)選方式，還具備在驅動電流的路徑上i殳置 的第四開關元件，驅動電路還可以通過在補償期間及寫入期間中使第四開 關元件為截止狀態(tài)，而在驅動期間中^^第四開關元件為導通狀態(tài)，來將驅 動電流提供給上i^光元件。以上的發(fā)光裝置可用于各種電子設備。電子i殳備的典型例子是將發(fā)光 裝置作為顯示裝置而利用的設備。作為本發(fā)明的電子設備，可列舉個人電 腦、移動電話機。不過，本發(fā)明的發(fā)光裝置的用途并不限于圖像的顯示。 例如，作為用于通過光線的照射而在感光鼓等1象載體上形成潛〗象的曝光裝 置(光學頭)，也可以應用本發(fā)明的發(fā)光裝置。10


圖l是本發(fā)明的第一實施方式涉及的發(fā)光裝置的框圖。
圖2是像素電路的電路圖。
圖3^JC光裝置的動作的時序圖。
圖4是表示初始化期間中的像素電路的狀況的電路圖。
圖5是表示補償期間內的動作期間中的像素電路的狀況的電路圖。
圖6是表示補償期間內的保持期間中的像素電路的狀況的電路圖。
圖7是表示寫入期間中的像素電路的狀況的電路圖。
圖8^示驅動期間中的像素電路的狀況的電路圖。
圖9是表示對比例中的A;變電位與驅動電流的誤差的相關的曲線圖。
圖10 ^示動作期間的時間長度與驅動電流的誤差的相關的曲線圖。
圖11 A^示^JL電位與動作期間的時間長度的相關的曲線圖。
圖12是信號線驅動電路內的單位電路的框圖。
圖13是用于說明第一實施方式的效果的曲線圖。
圖14a示本發(fā)明的第二實施方式涉及的發(fā)光裝置的動作的時序圖。
圖15是用于^^明第二實施方式的效果的曲線圖。
圖16是本發(fā)明的第三實施方式中的像素電路的電路圖。
圖17是表示第三實施方式涉及的發(fā)光裝置的動作的時序圖。
圖18是本發(fā)明的第四實施方式涉及的發(fā)光裝置的框圖。
圖19是第四實施方式的像素電路的電路圖。
圖20是第四實施方式涉及的發(fā)光裝置的動作的時序圖。圖21是表示初始化期間中的像素電路的狀況的電路圖。
圖22是表示補償期間內的動作期間中的像素電路的狀況的電路圖。
圖23是表示補償期間內的保持期間中的像素電路的狀況的電路圖。
圖24是表示寫入期間中的像素電路的狀況的電路圖。
圖25是表示驅動期間中的像素電路的狀況的電路圖。
圖26是表示對比例中的支變電位與驅動電流的誤差的相關的曲線圖。
圖27是表示動作期間的時間長度與驅動電流的誤差的相關的曲線圖。
圖28 A4示^JL電位與動作期間的時間長度的相關的曲線圖。
圖29是信號線驅動電路內的單位電路的框圖。
圖30是用于說明第四實施方式的效果的曲線圖。
圖31是表示第五實施方式涉及的發(fā)光裝置的動作的時序圖。
圖32是第六實施方式中的像素電路的電路圖。
圖33是表示第六實施方式涉及的發(fā)光裝置的動作的時序圖。
圖34是變形例的〗象素電路的電路圖。
圖35是變形例的l象素電路的電路圖。
圖36是電子設備(個人電腦)的立體圖。
圖37是電子設備(移動電話機)的立體圖。
圖38是電子設備(便攜信息終端)的立體圖。
具體實施例方式
以下，參照附圖對本發(fā)明的多個實施方式進^i兌明。其中，在以下的 說明中，對于附加了相同符號的各要素，除了特別言及的情況，作用、功 能;1相同的。<A:第一實施方式>
圖l是本發(fā)明的第一實施方式涉及的發(fā)光裝置的框圖。發(fā)光裝置100 作為顯示圖像的顯示體被搭載于電子設備。如圖1所示，發(fā)光裝置100具 備排列有多個像素電路U的元件部IO、和驅動各像素電路U的驅動電路 30。驅動電路30包括掃描線驅動電路32、信號線驅動電路34和電位控 制電路36。驅動電路30例如^t安裝成多個集成電路。其中，驅動電路 30的至少一部分可以由在基^上形成的薄膜晶體管構成。
在元件部10中，形成有沿X方向延伸的m根掃描線12、和沿著與X 方向交差的Y方向延伸的n根信號線14 (m， n是自然數(shù))。多個像素電 路U被配置在各掃描線12與各信號線14的交差處，排列成縱m行x橫n 列的矩陣狀。而且，在元件部10中，形成有與掃描線12—起在X方向上 延伸的m根供電線16。
掃描線驅動電路32通過向各掃描線12輸出以規(guī)定的順序依次成為有 效電平(高電平)的掃描信號GA ( GA[l~ GAm)，而以行單位依次選 擇各像素電路U。電位控制電路36生成電位VEL ( VEL[l~ VEL[m)， 并向M電線16輸出。
信號線驅動電路34生成對像素電路U的動作進行規(guī)定的信號S ( S [l~S[n)，并向各信號線14輸出。如圖1所示，信號線驅動電路34具 備與各信號線14對應的n個單位電路40。第j個(j =1~ n )單位電路 40向第j根信號線14輸出信號S[j]。例如，單位電路40將信號S[j設定 成與灰度值D對應的電位(以下稱為"^JL電位")VDATA，所i^A值 D是對由掃描線驅動電路32選擇的行的第j列像素電路U指定的。
圖2是像素電路U的電路圖。在圖2中，僅以屬于第i行(i = l~m) 的第j列的1個像素電路U為代表進行了圖示。如圖2所示，像素電路U 包括發(fā)光元件E、驅動晶體管TDR、選擇開關TSL和保持電容C1。發(fā)光 元件E和驅動晶體管TDR串聯(lián)連接在將供電線16和供電線18連接的路 徑上。從電源電路(省略圖示)向供電線18 (接地線)供g定的電位V CT。發(fā)光元件E是在相對置的陽極和陰極之間夾設了有機E L材料的發(fā)光 層的有機EL (Electroluminescence)元件。如圖2所示，發(fā)光元件E附 隨有電容C2 (電容值cp2)。驅動晶體管TDR是漏極與供電線16連接、且源極與發(fā)光元件E的陽 極連接的N溝道型晶體管(例如薄膜晶體管)。保持電容C1 (電容值c pi) 夾設在驅動晶體管TDR的初f極和源極之間。選擇開關T SL夾設在信號線 14與驅動晶體管TDR的柵^L之間，對兩者的電連接(導通/非導通)進 行控制。選擇開關T SL的柵極與掃描線12連接。
接著，參照圖3，著眼于屬于第I行的第j列〗象素電路U，對驅動電 路30的動作(驅動像素電路U的方法)進行說明。如圖3所示，掃描線驅 動電路32在垂直掃描期間內的第i個選擇期間PSL中，將掃描信號GA[i
設定成有效電平。如果掃描信號GA[i被設成有效電平，則屬于第i行的n 個《象素電路U的選擇開關TSL同時變化成導通狀態(tài)。
如圖3所示，選擇期間PSL包括初始化期間PRS、補償期間PCP和 寫入期間PWR。驅動晶體管TDR的柵極-源極間的電壓(即保持電容C l的兩端間的電壓)VGS，在初始化期間PRS中被初始化成規(guī)定的電壓， 在經過初始化期間PRS之后的補償期間PCP中，漸近為驅動晶體管TDR 的閾值電壓VTH。在經過補償期間PCP之后的寫入期間PWR中，驅動 晶體管TDR的電壓VGS被設定成與對像素電路U指定的灰JL值D對應的 電壓。在經過選擇期間PSL之后的驅動期間PDR中，與驅動晶體管TDR 的電壓VGS對應的驅動電流IDR，從供電線16經由驅動晶體管TDR被 提供給發(fā)光元件E 。發(fā)光元件E以與驅動電流IDR對應的亮JU1光。下面， 劃分成初始化期間PRS、補償期間PCP、寫入期間PWR和驅動期間PDR, 對像素電路U的具體動作進行說明。初始化期間PRS (圖4)
如圖3及圖4所示，在初始化期間PRS中，信號線驅動電路34將信 號S U設定成基準電位VREF1，電位控制電路36將電位VEL[i設定成電 位V2。由于選擇開關TSL為導通狀態(tài)，所以驅動晶體管TDR的柵極電 位VG借助信號線14和選擇開關TSL被設定成信號S [j的基準電位V REF1。而且，驅動晶體管TDR的源極電位VS被設定成電位V2。即，驅 動晶體管TDR的電壓VGS (保持電容C1的兩端間的電壓)，被初始化成 基準電位VREF1與電位V2的差值的電壓VGS1 ( VGS1 = VREF1 — V 2)。基準電位VREF1及電位V2如以下的數(shù)學式(l)所示那樣，被設定成 兩者的差值的電壓VGS1充分高于驅動晶體管TDR的閾值電壓VTH，且 如數(shù)學式(2)所示那樣，被設定成發(fā)光元件E的兩端間的電壓(V2- VCT) 充分低于發(fā)光元件E的閾值電壓VTH—OLED。因此，在初始化期間PRS 中，驅動晶體管TDR成為導通狀態(tài)，發(fā)光元件E成為截止狀態(tài)(非發(fā)光 狀態(tài))。
<formula>formula see original document page 15</formula>補償期間PCP (圖5、圖6)
如圖3所示，補償期間PCP被劃分成動作期間PCP1和保持期間 PCP2。動作期間PCP1是從補償期間PCP的起點(初始化期間PRS的終 點)經過時間長度t 1的期間，保持期間PCP2是補償期間PCP的剩余期 間(從動作期間PCP1的終點到補償期間PCP的終點為止的期間)。動作 期間PCP1的時間長度t 1依照與對像素電路U指定的灰度值D被可變設 定。即，如圖3所示，灰JL值D指定高支變(高亮度)的情況的時間長度 t 1，比^JL值D指定低AJL (低亮度)的情況的時間長度t 1短。其中， 動作期間PCP1的時間長度t 1的設定將在后面敘述。
如圖3及圖5所示，當動作期間PCP1開始時，電位控制電路36使供 電線16的電位VEL[i(驅動晶體管TDR的漏極電位)變化成電位V1。 如圖3所示，電位V1充分高于電位V2、基準電位VREF1。另一方面， 信號線驅動電路34與初始化期間PRS同樣，將信號S [j維持為基準電位 VREF1。由于選擇開關TSL即便在補償期間PCP中也維持導通狀態(tài)，所 以驅動晶體管TDR的柵極電位VG被維持成基準電位VREF1。由于驅動 晶體管TDR在初始化期間PRS中遷移為導通狀態(tài)，所以在以上的狀態(tài)的 基礎上，如圖5所示，由以下的數(shù)學式(3)表述的電流Ids，在驅動晶體管 TDR的漏極和源極之間流動。數(shù)學式(3)的n是驅動晶體管TDR的遷移率。 而W/L是驅動晶體管TDR的溝道寬度W相對于溝道長度L的相對比，C ox是驅動晶體管TDR的柵極絕緣膜的單位面積的電容。<formula>formula see original document page 15</formula>由于通it^供電線16經由驅動晶體管TDR流過電流Ids,使得保持電容C1及電容C2被充電，所以如圖3所示，驅動晶體管TDR的源極電位VS緩緩上升。由于驅動晶體管TDR的柵極電位VG被固定成基準電位VREF1，所以驅動晶體管TDR的柵極-源極間的電壓VGS隨著源極電位VS的升高而降低。如根據(jù)數(shù)學式(3)理解那樣，電壓VGS越降低而接近閾值電壓VTH，電流Ids越減少。因此，在補償期間PCP的動作期間PCP1中，驅動晶體管TDR的電壓VGS從在初始化期間PRS中被設定的電壓VGS1 ( VGS1 = VREF1- V2)經時降低而漸近于閾值電壓VTH。
如上所述，使電壓VGS漸近于閾值電壓VTH的動作(以下稱為"補償動作，，)，在電壓VGS達到閾值電壓VTH之前，在保持期間PCP2的起點(從補償期間PCP的起點經過了時間長度t 1的時間點)停止。驅動晶體管TDR的柵極-源極間的電壓VGS,被設定成保持期間PCP2的起點到來的時間點的電壓V GS2。補償動作的停止將在下面詳述。
如圖3及圖6所示，如果保持期間PCP2開始，則信號線驅動電路34使信號S[j變化成基準電位VREF2?；鶞孰娢籚REF2低于基準電位VREF1。由于選擇開關TSL在動作期間PCP1之后繼續(xù)維持導通狀態(tài)，所以驅動晶體管TDR的柵極電位VG，在保持期間PCP2的開始的同時，從動作期間PCP1中的基準電位VREF1變化(降低)成基準電位VREF2。
由于在驅動晶體管TDR的柵極和源極之間夾設有保持電容Cl,所以如圖3所示，驅動晶體管TDR的源極電位V S與初f極電位V G連動變化(降低)。保持期間PCP2的起點處的電位VS的變化量，相當于根據(jù)保持電容Cl與電容C2的電容比對電位VG的變化量AVREF(AVREF= VREF1-VREF2)進行分割而得到的電壓(AVREF- c p1/ ( c pl + cp2))。因此，保持期間PCP2剛剛開始之后的電壓VGS3，可利用動作期間PCP1的終點處的驅動晶體管TDR的柵極-源極間的電壓VGS2，如以下的數(shù)學式(4)那樣表述。
VGS3= VGS2—厶VREF ' c p2/ (cpl+cp2) ......(4)
基準電位VREF2被設定成數(shù)學式(4)的電壓VGS3低于驅動晶體管TDR的閾值電壓VTH。因此，通it^保持期間PCP2中使驅動晶體管TDR
16的初f極電位VG變化成基準電位VREF2，使得驅動晶體管TDR遷移為截止狀態(tài)。即，通過在驅動晶體管TDR中流過電流Ids而使電壓VGS漸近于閾值電壓VTH的補償動作，在保持期間PCP2的開始的同時停止，驅動晶體管TDR的電壓VGS直到保持期間PCP2的終點為止都被保持成數(shù)學式(4)的電壓VGS3。寫入期間PWR (圖7)
如圖3及圖7所示，如果寫入期間PWR開始，則信號線驅動電路34使信號S[j變化成灰度電位VDATA?；叶入娢籚DATA根據(jù)對像素電路U (發(fā)光元件E )指定的M值D而被可變設定。由于選擇開關TSL即便在寫入期間PWR中也維持導通狀態(tài)，所以驅動晶體管TDR的柵極電位VG從在保持期間PCP2中被設定的基準電位VREF2變化成灰度電位VDATA。然后，驅動晶體管TDR的源極電位VS與電位VG連動變化。寫入期間PWR剛剛開始之后的電位VS的變化量，相當于根據(jù)保持電容C1與電容C2的電容比對電位VG的變化量AV (AV = VDATA - VREF2)進行分割而得到的電壓(AV. cpl/ ( cpl+ cp2))。
因此，緊隨寫入期間PWR之后的驅動晶體管TDR的柵極_源極間(保持電容C1的兩端間)的電壓VGS4， ^L^述成如以下的數(shù)學式(5)那樣。如上述所示，通過電壓VGS4根據(jù)支變電位VDATA (更詳細而言A^電位VDATA和基準電位VREF1的差值)被設定，使得驅動晶體管TDR變成導通狀態(tài)。
VGS4= VGS3+厶V . cp2/ (cpl+cp2)
={VGS2—A VREF , c p2/ (cpl屮c p2)} + A V c p2/ (cpl+ c p2)=VGS2+ {- (VREF1—VREF2) + (VDATA—VREF2)} c p2/ (cpl+cp2)-VGS2+ (VDATA—VREF1) . c p2/ (cpl+cp2) (5)驅動期間PDR (圖8)
如圖3及圖8所示，如果驅動期間PDR開始，則掃描線驅動電路32使掃描信號GA[i變化成無效電平(低電平)。因此，第i行的各像素電路U的選擇開關TSL變化為截止狀態(tài)。即，驅動晶體管TDR的柵極成為電浮動狀態(tài)(即，針對驅動晶體管TDR的柵極的電位供^淨止)。另一方面，通過在寫入期間PWR中遷移為導通狀態(tài)的驅動晶體管TDR的漏極-源極間流過數(shù)學式(3)的電流Ids,使得電容C2被充電。因此，在驅動晶體管TDR的電壓VGS被維持成式(5)的電壓VGS4的狀態(tài)下，電容C2的兩端間的電壓(驅動晶體管TDR的源極電位VS)緩緩增加。然后，在電容C2的兩端間的電壓達到了發(fā)光元件E的閾值電壓VTH一OLED的時間點，電流Ids作為驅動電流IDR被提供給發(fā)光元件E。因此，驅動電流IDR被表述成以下的數(shù)學式(6)。
I DR= 1 /2 . a . W/L * Cox . (VGS4-VTH) 2 ……(6)
如上所述，由于驅動電流IDR被控制成與反映了AJL電位VDATA的電壓VGS4對應的電流量，所以發(fā)光元件E以與^JL電位VDATA (即灰度值D )對應的亮度發(fā)光。發(fā)光元件E的發(fā)光持續(xù)至掃描信號GA[i接下來成為有效電平的選擇期間PSL的開始為止。以上^K象素電路U的動作。
接著，圖9 A^示將補償動作持續(xù)的時間長度t 1固定為規(guī)定值的構成(以下稱為"對比例，，)中的炎變電位VDATA與驅動電流IDR的電流量的誤差的相關的曲線圖。圖9的橫軸表示以基準電位VREF1為基準值(0.0)的灰度電位VDATA的電壓值，圖9的縱軸表示指定了相同灰JL值D時的驅動電流IDR的電流量的最大值與最小值的相對比(最大誤差比)。對比例中的時間長度t 1禍L設定成驅動晶體管TDR的電壓VGS達到閾值電壓VTH所需的足夠時間長度。
根據(jù)圖9可知，在將補償動作的時間長度t 1設為固定值的情況下，當M電位VDATA被設成規(guī)定值VDO時，驅動電流IDR的誤差的確被降低，但A^電位VDATA越遠離規(guī)定值VDO，驅動電流IDR的誤差越增大。即，在對比例中，存在著難以遍;S^JL電位VDATA的寬廣范圍消除驅動電流IDR的誤差這一問題。
圖10是針對^AJL電位VDATA發(fā)生變化的多個情況(VD1 < VD2< VD3< VD4< VD5)，圖示了本方式的動作期間PCP1的時間長度tl與驅動電流IDR的誤差(最大誤差比)的關系的曲線圖。驅動電流IDR的誤差為最小的時間長度t 1根據(jù)支變電位VDATA而不同的趨勢，可以從圖IO看出。即，AJL電位VDATA越高，驅動電流IDR的誤差為最小的時間長度tl就越短。
18根據(jù)以上的觀點，在本方式中，通過根據(jù)^JL值D (U電位VDATA)可變地設定動作期間PCP1的時間長度t 1，來控制驅動電流IDR的誤差而與AJL電位VDATA無關。圖11是表示支變電位VDATA與動作期間PCP1的時間長度tl的關系的曲線圖。如圖11所示，按照A;變電位VDATA越高(即，寫入期間PWR剛剛開始之后的驅動晶體管TDR的柵極電位VG的變化量越大)，動作期間PCPl的時間長度tl越短的方式，依照灰度電位VDATA設定時間長度tl。例如，當在寫入期間PWR中將灰度電位VDATA設定為圖10的電位VD1時，動作期間PCP1被設成時間長度T1，在AJL電位VDATA被設成高于電位VD1的電位VD2的情況下，是動作期間pcpi被設成比時間長度T1短的時間長度T2的情形。
不過，由于AJL電位VDATA越低，用于使驅動電流IDR的誤差最小化的時間長度t 1越長，所以，如果在AJL電位VDATA足夠低的情況(例如被指定了最低灰度的情況)下也要將驅動電流IDR的誤差完全最小化，則需要將時間長度t l設定成過長的時間。因此，如圖11所示，本方式的信號線驅動電路34 (單位電路40的時間調整部46)在被指定低于規(guī)定值的AJL值D的情況(支變電位VDATA低于圖11的電位VDJh的情況)下，將動作期間PCP1的時間長度t 1設定(clip )成不依賴^JL值D的規(guī)定值t max。最大值t max被限制成比驅動晶體管TDR的電壓VGS通過補償動作降低至閾值電壓VTH所需的時間長度短的時間。根據(jù)以上的構成，可以縮短補償期間PCP (進而縮短選擇期間PSL)。
如參照圖3所說明那樣，動作期間PCP1中的補償動作通過信號S [j(驅動晶體管TDR的柵極電位VG)從基準電位VREF1變化為基準電位VREF2而結束。因此，信號線驅動電路34的各單位電路40通過依照灰度值D對使信號S[j從基準電位VREFl變化為基準電位VREF2的時間進行調整，來可變地控制動作期間PCPl的時間長度tl。
圖12是信號線驅動電路34的單位電路40的框圖。在圖12中，代表性地只圖示了生成及輸出信號S[j的1個單位電路40。如圖12所示，單位電路40包括電位生成部42、電位選擇部44和時間調整部46。第j個像素電路U的A^L值D被提供給電位生成部42和時間調整部46。
電位生成部42生成與^JL值D對應的夂變電位VDATA。例如，電壓輸出型的D/A轉換器被用作電位生成部42。電位選擇部44被供給由電源
19電路(圖示略)生成的基準電位VREF1及基準電位VREF2和由電位生成部42生成的灰度電位VDATA。電位選擇部44選擇性地將基準電位VREF1、基準電位VREF2和AJL電位VDATA的任意一個作為信號S [j向信號線14輸出。如果進一步詳述，則電位選擇部44在初始化期間PRS和補償期間PCP的動作期間PCP1中輸出基準電位VREF1，在補償期間PCP的保持期間PCP2中輸出基準電位VREF2，在寫入期間PWR中輸出^A電位VDATA。
時間調整部46依照A^值D可變地控制電位選擇部44使信號S U的電位從基準電位VREF1變更成基準電位VREF2的時期(即補償期間PCP的動作期間PCP1與保持期間PCP2的邊界)。例如，在補償期間PCP的起點開始計數(shù)且在計數(shù)值達到了與AJL值D對應的數(shù)值的時間點(從計數(shù)開始經過了時間長度t 1的時間點)，向電位選擇部44輸出電位的切換(VREF1—VREF2)指示的計數(shù)器，被用作時間調整部46。關于時間調整部46將最大值t max設定成時間長度t 1的上限值這一點，如前所述。
動作期間PCP1的時間長度t 1在以上構成的基礎上，依照AJL值D(AJL電位VDATA)被控制。由于時間長度tl被設定成比驅動晶體管
壓VTH所需的時間短，所以動作期間PCP1的終點處的驅動晶體管TDR的柵極-源極間的電壓VGS2，未達到閾值電壓VTH而對應于時間長度t 1進行變化。因此，依照AJL值D對動作期間PCP1的時間長度t 1進行控制的動作，還作為依照灰度值D可變地控制動作期間PCP1的終點處的電壓VGS2的動作^L把握。其中，補償期間PCP的整體的時間長度是固定的。因此，動作期間PCP1越長，保持期間PCP2就越短。
需要說明的是，驅動電流IDR的誤差的主要原因是驅動晶體管TDR的閾值電壓VTH及遷移率ji的誤差。目前，為了僅補償閾值電壓VTH的誤差，需要如專利文獻l公開那樣，使驅動晶體管TDR的電壓VGS在補償期間PCP中與閾值電壓VTH —致。本方式中，雖然在補償期間PCP內驅動晶體管TDR的電壓VGS未達到閾值電壓VTH，但如圖IO所示，驅動電流IDR的誤差通過時間長度t 1的調整確實被抑制。與電壓VGS在補償期間PCP中未達到閾值電壓VTH無關地驅動電流IDR的誤差受到抑制，這是因為，除了閾值電壓VTH的誤差之外，遷移率n的誤差也可以通過時間長度tl的調整而加以補償。即，在本方式中，按照驅動晶體
管TDR的閾值電壓VTH及遷移率n雙方被補償?shù)姆绞剑勺兊乜刂茣r間長度tl。
圖13是表示本方式中的灰度電位VDATA與驅動電流IDR的誤差的關系(實線)的曲線圖。在圖13中，用虛線一并表示了對比例中的Av變電位VDATA與驅動電流IDR的誤差的相關(圖9)。如圖13所示，棉》據(jù)本方式，與補償動作的時間長度被固定的專利文獻l的構成相比，具有遍及支變電位VDATA的寬廣范圍驅動電流IDR的誤差受到抑制這一優(yōu)點。
其中，在圖13中的支變電位VDATA的低位側的區(qū)域、驅動電流IDR的誤差稍微增加，可考慮是將時間長度t 1的上限制約為最大值t max的影響。如上所述，如果驅動電流IDR在低^JL側產生誤差，則例如在^JL值D指定最低AJL (黑顯示)的情況下，與原本應該將驅動電流IDR的電流量設定為零無關，存在有可能發(fā)生驅動電流IDR被提供給發(fā)光元件E(然后，發(fā)光元件E發(fā)光)這一現(xiàn)象?？紤]以上的情況，在本方式中，被指定了最低支變時的AJL電位VDATA被設定為低于基準電位VREF1的電位Vmin(參照圖11 )。根據(jù)以上的構成，在被指定了最低^JL的情況下，由于驅動晶體管TDR的電壓VGS確實低于閾值電壓VTH，所以與將動作期間PCP1的時間長度t 1制約為最大值t max的構成無關，具有能夠確實可靠地將被指定了最低灰度時的驅動電流IDR的電流量設定為零這一優(yōu)點。
< B:第二實施方式>
接著，對本發(fā)明的第二實施方式進幹沈明。如果在寫入期間PWR開始的同時，驅動晶體管TDR的柵極—源極間的電壓VGS被設定成數(shù)學式(5)的電壓VGS4，則在驅動晶體管TDR的漏極-源極間流過數(shù)學式(3)的電流Ids。伴隨著基于電流Ids的保持電容C1、電容C2的充電，驅動晶體管TDR的源極電位VS (電容C2的兩端間的電壓)上升。在第一實施方式中，假設了寫入期間PWR短到能夠忽略由寫入期間PWR內的充電引起的電位VS的上升的程度。在本方式中，考慮寫入期間PWR中的電位VS的上升。
如圖14所示，如果在寫入期間PWR剛剛開始后驅動晶體管TDR的
21電壓VGS被設定成數(shù)學式(5)的電壓VGS4，則在基于電流Ids的充電的同時，驅動晶體管TDR的源極電位VS緩緩上升。由于驅動晶體管TDR的柵極電位VG被維持成t變電位VDATA，所以驅動晶體管TDR的柵極-源極間的電壓VGS在源極電位VS的上升的同時降低。即，如圖14所示，使電壓V GS漸近于閾值電壓V TH的補償動作，除了動作期間PCP1之外，在寫入期間PWR中也被執(zhí)行。
考慮動作期間PCP1及寫入期間PWR雙方中的補償動作，在本方式中，基于動作期間PCP1的時間長度t 1與寫入期間PWR的時間長度t 2的總和T，決定與先變電位VDATA對應的時間長度t 1。如果進一步詳述，則對于多個灰度電位VDATA的每一個，通過實驗或計算(模擬)來確定驅動電流IDR的誤差為最小的總和T，總和T與時間長度t2 (固定值)的差值作為動作期間PCP1的時間長度t 1被決定。
圖15是表示本方式中的支變電位VDATA與驅動電流IDR的誤差的關系的曲線圖。在圖15中，用虛線一并表示了第一實施方式中的^JL電位VDATA與驅動電流IDR的誤差的相關(圖13)。在本方式中，由于還考慮由寫入期間PWR內的補償動作導致的電壓VGS的變動，來i殳定動作期間PCP1的時間長度t 1，所以如圖15所示，與忽略了寫入期間PWR中的補償動作的第一實施方式相比，可以降低驅動電流IDR的誤差。
< C:第三實施方式>
圖16是本發(fā)明的第三實施方式中的像素電路U的電路圖。如圖16所示，本方式的像素電路U是在第一實施方式的像素電路U中追加了控制開關TCR的構成?？刂崎_關TCR被配置在驅動晶體管TDR的漏極-源極間的電流Ids (驅動電流IDR)的路徑上。例如，如圖16所示，在驅動晶體管TDR的漏極和供電線16之間夾設的N溝道型晶體管，作為控制開關TCR被利用。如果控制開關TCR遷移為導通狀態(tài)，則電流Ids的路徑被確立，如果控制開關TCR遷移為截止狀態(tài)，則電流Ids的路徑被阻斷。
在元件部10內，形成有與掃描線12 —同沿X方向i^f申的m根控制線52。如圖16所示，第i行的各像素電路U中的控制開關TCR的柵極與第i行的控制線52連接。從驅動電路30 (例如掃描線驅動電路32 )向M制線52供給控制信號GB ( GB[l~ GBm)。
22圖17是用于對屬于第i行的第j列像素電路U的動作進^i兌明的時序 圖。如圖17所示，控制信號GB[i在第i行的選擇期間PSL內的寫入期間 PWR中^Li殳定成無效電平(低電平)，在該寫入期間PWR以外的期間(初 始化期間PRS、補償期間PCP、驅動期間PDR)中，^Li殳定成有效電平 (高電平)。因此，通過在初始化期間PRS、補償期間PCP和驅動期間PDR 中將控制開關TCR維持成導通狀態(tài)，電流Ids的路徑被確立，通過在寫 入期間PWR中將控制開關TCR設定成截止狀態(tài)，電流Ids被阻斷。
如上所述，由于在寫入期間PWR中電流Ids被阻斷(即保持電容C 1、 電容C2未被充電)，所以在寫入期間PWR剛剛開始后驅動晶體管TDR 的柵極-源極間的電壓VGS被設定成數(shù)學式(5)的電壓VGS4，然后，驅 動晶體管TDR的源極電位VS不變化。即，在寫入期間PWR內補償動作
在以上的方式中，執(zhí)行補償動作的期間被限定為4M嘗期間pcp的動作
期間PCP1。因此，如果依照灰度電位VDATA僅設定動作期間PCP1的 時間長度tl，以使驅動電流IDR的誤差降低(理想的最小化)，則與寫入 期間PWR的時間長度無關(例如，如果是第一實施方式的構成，則時間 長度長到能夠忽略寫入期間PWR中的電位VS的變動的程度的情況)，與 圖13同樣，可以高精度地降低驅動電流IDR的誤差。
<D:第四實施方式>
圖18是本發(fā)明的第四實施方式涉及的發(fā)光裝置的框圖。在本實施方式 中，與上述的各實施方式不同之處在于，電位控制電路36生成電位VCT (VCT1~ VCTm)并向M電線16輸出。
圖19是本實施方式涉及的像素電路U的電路圖。在圖19中，代表性 地僅圖示了屬于第i行(i = l~m)的第j列的1個像素電路U。如圖19 所示，在元件部10中，沿X方向延伸的第一控制線20及第二控制線22 與m才艮掃描線12 —對一對應i殳置。從驅動電路30 (例如掃描線驅動電路 32 )向第一控制線20及第二控制線22的每根供g定的信號。更具體而 言，向第一控制線20供給初始化信號Grst[i，向第二控制線22供給控制 信號GC[i。而且，如圖19所示，在元件部10中，與信號線14對應地i史 置有沿Y方向延伸的初始化線24。從未圖示的電源電路向初始化線24供給初始化電位Vrst。
如圖19所示，像素電路U包括發(fā)光元件E、驅動晶體管TDR、第 一開關元件Trl、第二開關元件Tr2、第三開關元件Tr3、電容元件C0(電 容值cp0 )、和保持電容C1 (電容值cpl )。發(fā)光元件E和驅動晶體管TDR 串聯(lián)連接在將供電線18和供電線16連接的路徑上。從電源電路(省略圖 示)向供電線18供g定的電位VEL。發(fā)光元件E是在相對置的陽極和 陰極之間夾設了有機E L材料的發(fā)光層的有機E L元件。如圖19所示，發(fā) 光元件E的陽極與驅動晶體管TDR連接，陰極與供電線16連接。如圖19 所示，發(fā)光元件E上附隨有電容C2 (電容值cp2)。
如圖19所示，驅動晶體管TDR是源極與供電線18連接、且漏極與發(fā) 光元件E的陽極連接的P溝道型晶體管(例如薄膜晶體管)。電容元件C 0 具有第一電極L1及第二電極L2，第二電極L2與驅動晶體管TDR的柵 極連接。在第一電極L1與信號線14之間，夾設有作為P溝道型晶體管的 第一開關元件Trl。第一開關元件Trl的^!f極與掃描線12連接。如果掃描 信號GA[i遷移成低電平，則第一開關元件Trl成為導通狀態(tài)，第一電極 Ll與信號線14導通，另一方面，如果掃描信號GA[i遷移成高電平，則 第一開關元件Trl成為截止狀態(tài)，第一電極L1與信號線14不導通。
如圖19所示，在驅動晶體管TDR的柵極與初始化線24之間，夾設有 作為P溝道型晶體管的第二開關元件Tr2。第二開關元件Tr2的柵極與第 一控制線20連接。如果初始化信號Grst[i遷移成低電平，則第二開關元 件Tr2成為導通狀態(tài)，驅動晶體管TDR的柵極和初始化線24導通，另一 方面，如果初始化信號Grst[il遷移成高電平，則第二開關元件Tr2成為截 止狀態(tài)，驅動晶體管TDR的^fr極與初始化線24不導通。
如圖19所示，在驅動晶體管TDR的柵極與漏^L之間，夾設有作為P 溝道型晶體管的第三開關元件Tr3。第三開關元件Tr3的柵極與第二控制 線22連接。如果控制信號GC[iI遷移成低電平，則第三開關元件Tr3成為 導通狀態(tài)，驅動晶體管TDR的柵極與漏極導通，另一方面，如果控制信 號GC[i遷移成高電平，則第三開關元件Tr3成為截止狀態(tài)，驅動晶體管 TDR的柵極與漏極不導通。
如圖19所示，在驅動晶體管TDR的柵極與源極之間，夾設有保持電容C1。保持電容C1是用于對驅動晶體管TDR的柵極-源極間的電壓進 行保持的機構，保持電容C1的一個電極與驅動晶體管TDR的柵極連接， 另一個電極與供電線18連接。
接著，參照圖20，著眼于屬于第i行的第j列的像素電路U，對驅動 電路30的動作(驅動像素電路U的方法)進#^兌明。如圖20所示，掃描 線驅動電路32在垂直掃描期間內的第i個選擇期間PSL中將掃描信號G A[i設定成低電平。如果掃描信號GA[i被設定成低電平，則屬于第i行的 n個像素電路U的第一開關元件Trl同時遷移為導通狀態(tài)。
如圖20所示，選擇期間PSL包括初始化期間PRS、補償期間PCP 和寫入期間PWR。在初始化期間PRS中，通過將驅動晶體管TDR的柵 極電位VG初始化而使驅動晶體管TDR導通。在經過初始化期間PRS之 后的補償期間PCP中，通過使驅動晶體管TDR二極管連接，由此使驅動 晶體管TDR的柵極-源極間的電壓VGS漸近于驅動晶體管TDR的閾值 電壓VTH。在經過補償期間PCP之后的寫入期間PWR中，使驅動晶體 管TDR的電壓VGS， ^補償期間PCP中設定的電壓變化成與針對像素 電路U指定的灰JL值D對應的電壓。在經iti^擇期間PSL之后的驅動期間 PDR中，將與驅動晶體管TDR的電壓V GS對應的驅動電流IDR提供給 發(fā)光元件E。發(fā)光元件E以與驅動電流IDR對應的亮JUt光。下面，劃分 成初始化期間PRS、補償期間PCP、寫入期間PWR和驅動期間PDR,對 像素電路U的具體動作進行說明。初始化期間PRS (圖21)
如圖20所示，驅動電路30 (例如掃描線驅動電路32)將初始化信號 Grst[i設定成低電平。因此，如圖21所示，第二開關元件Tr2遷移為導 通狀態(tài)，驅動晶體管TDR的;fei!hfeL借助第二開關元件Tr2與初始化線24導 通。由此，驅動晶體管TDR的^BN級電位VG^Li殳定成初始化電位Vrst。 而且，驅動晶體管TDR的源極電位VS被維持成一定的電位VEL ( > V rst)。因此，驅動晶體管TDR的初f極-源極間的電壓VGS，被初始化為 恒定電位VEL與初始化電位Vrst的差值的電壓VGSl( = VEL- Vrst)。
初始化電位Vrst如以下的數(shù)學式(l)所示，被設定成驅動晶體管TDR 的柵極-源極間的電壓VGS1充分大于驅動晶體管TDR的閾值電壓V
25TH。因此，在初始化期間PRS中，驅動晶體管TDR成為導通狀態(tài)。
VGS1 = VEL-Vrst》VTH ……(1)
如圖21所示，電位控制電路36將向供電線16輸出的電位VCT[i設 定成第一電位VCT1。第一電位VCT1如以下的數(shù)學式(2)所示，^L設定成 供電線18的電位VEL與該VCT1的差值的電壓(=VEL - VCT1)充分 低于發(fā)光元件E的閾值電壓VTI^OLED。因此，在初始化期間PRS中， 發(fā)光元件E成為截止狀態(tài)(非發(fā)i!狀態(tài))。
VEL-VCT1《VTH—0LED ......(2)
而且，如圖20所示，驅動電路30將控制信號GCi設定成低電平。 因此，如圖21所示，第三開關元件Tr3遷移為導通狀態(tài)，驅動晶體管TDR 的漏極和柵極借助第三開關元件Tr3連接(二極管連接)。如前述那樣， 由于驅動晶體管TDR的柵極借助第二開關元件Tr2與初始化線24導通， 所以驅動晶體管TDR的漏極借助第三開關元件Tr3及第二開關元件Tr2 與初始化線24導通。由此，驅動晶體管TDR的漏極電位被設定(復位) 成初始化電位Vrst。
如前述所示，由于驅動晶體管TDR是導通狀態(tài)，發(fā)光元件E是截止狀 態(tài)，所以在驅動晶體管TDR的源極和漏極之間流過的電流Ids，借助第三 開關元件Tr3及第二開關元件Tr2，從驅動晶體管TDR的漏極流向初始化 線24。電流Ids用以下的數(shù)學式(3)表述。數(shù)學式(3)的ji是驅動晶體管TDR 的遷移率。而W/L是驅動晶體管TDR的溝道寬度W相對于溝道長度L的 相對比，Cox是驅動晶體管TDR的柵極絕緣膜的單位面積的電容。
Ids- 1/2 . m . W/L . Cox. (VGS—VTH) 2 ……(3)
并且，如圖20及圖21所示，信號線驅動電路34將信號S [j設定成 第一基準電位VREF1。在初始化期間PRS中，第一開關元件Trl成為導 通狀態(tài)，電容元件CO中的第一電極L1借助第一開關元件Trl與信號線 14導通。因此，第一電極L1的電位被設定成第一基準電位VREF1。另一 方面，由于電容元件CO中的第二電極L2的電位(驅動晶體管TDR的柵 極電位VG)被設定成初始化電位Vrst，所以電容元件CO的兩端間的電 壓被保持成VREF1 — Vrst。
26[2 ]補償期間PCP (圖22、圖23 )
如圖20所示，補償期間PCP被劃分為動作期間PCP1和保持期間 PCP2。動作期間PCP1是從補償期間PCP的起點(初始化期間PRS的終 點)經過時間長度t 1為止的期間，保持期間PCP2是補償期間PCP的剩 余期間(從動作期間PCPl的終點到補償期間PCP的終點為止的期間)。 動作期間PCPl的時間長度t 1依照對像素電路U指定的灰度值D被可變 地設定。更具體而言，如圖20所示，M值D指定高A^ (高亮度)時的 時間長度t 1，比M值D指定低A^ (低亮度)時的時間長度t 1短。其 中，動作期間PCPl的時間長度t 1的設定將在后面敘述。
如圖20所示，如果動作期間PCPl開始，則驅動電路30將初始化信 號Grst[i設定成高電平。因此，如圖22所示，第二開關元件Tr2遷移為 截止狀態(tài)。另一方面，通過將控制信號GCi維持成低電平，驅動晶體管 TDR繼續(xù)被二極管連接。而且，電位控制電路36將電位VCT[i維持為第 一電位VCT1，信號線驅動電路34將信號S[j維持為第一基準電位V REF1。
因此，數(shù)學式(3)的電流Ids借助第三開關元件Tr3流向驅動晶體管 TDR的柵極。由此，電容元件CO、保持電容C1被充電，如圖20所示， 驅動晶體管TDR的柵極電位VG緩緩上升。由于驅動晶體管TDR的源極 電位VS被固定成供電線18的電位VEL，所以驅動晶體管TDR的柵極-源極間的電壓VGS隨著柵極電位VG的上升而降低。如從數(shù)學式(3)可知， 電壓VGS越降低而接近閾值電壓VTH,電流Ids越減少。因此，在補償 期間PCP的動作期間PCP1中，驅動晶體管TDR的電壓VGS從在初始 化期間PRS中設定的電壓VGS1 ( VGS1 = VEL-Vrst)經時降低，漸 近于閾值電壓VTH。
如上所述，^吏電壓VGS漸近于閾值電壓VTH的動作(以下稱為"第 一補償動作，，)，在電壓VGS達到閾值電壓VTH之前，在保持期間PCP2 的起點(從補償期間PCP的起點經過了時間長度t 1的時間點)停止。驅 動晶體管TDR的柵極-源極間的電壓VGS，被設定成保持期間PCP2的 起點到來了的時間點的電壓V GS2。以下詳述第 一補償動作的停止。
如圖20及圖23所示，如果保持期間PCP2開始，則信號線驅動電路34使信號S[j變化成第二基準電位VREF2。在本實施方式中，第二基準 電位VREF2高于第一基準電位VREF1 (參照圖20)。由于第一開關元件 Trl在動作期間PCP1之后繼續(xù)維持導通狀態(tài)，所以電容元件C0中的第一 電極L1的電位從第一基準電位VREF1變化成第二基準電位VREF2。而 且，驅動晶體管TDR的柵極電位VG對應于第一電極L1的電位的變化量 △ VI (AV1 = VREF2-VREF1)變化(上升)。保持期間PCP2剛剛開 始后的VG的變化量，相當于依照電容元件CO、保持電容C1和電容C2 的電容比對第一電極L1的電位的變化量A V1進行分割而得到的電壓(△ Vl.cp0/ (cp0 + cpl + cp2))。因此，保持期間PCP2剛剛開始后的驅動 晶體管TDR的柵極-源極間的電壓VGS3，利用動作期間PCP1的終點處 的驅動晶體管TDR的柵極-源極間的電壓VGS2，如以下的數(shù)學式(4)那 樣進行表述。
VGS3 = VGS2—A VI . c p0/ (cpO十c pl+c p2) ......(4)
第二基準電位VREF2被設定成數(shù)學式(4)的電壓VGS3低于驅動晶體 管TDR的閾值電壓VTH。因此，在保持期間PCP2中，通過使電容元件 CO的第一電極L1的電位從第一基準電位VREF1向第二基準電位V REF2變化，使得驅動晶體管TDR遷移為截止狀態(tài)。即，使驅動晶體管 TDR的柵極—源極間的電壓V GS漸近于閾值電壓VTH的第 一補償動作， 在保持期間PCP2開始的同時停止，驅動晶體管TDR的電壓VGS，直到 保持期間PCP2的終點到來為止都被保持成數(shù)學式(4)的電壓VGS3。寫入期間PWR (圖24)
如圖20所示，如果寫入期間PWR開始，則驅動電路30將控制信號 GC[i設定成高電平。因此，如圖24所示，第三開關元件Tr3遷移成截止 狀態(tài)，驅動晶體管TDR的二極管連接被解除。即，驅動晶體管TDR的柵 極成為電浮動狀態(tài)。
如圖24所示，信號線驅動電路34使信號S[j變化成灰度電位V DATA?；叶入娢籚DATA依照對像素電路U (發(fā)光元件E )指定的AJL 值D被可變地設定。由于第一開關元件Trl在寫入期間PWR中也維持導 通狀態(tài)，所以電容元件CO中的第一電極L1的電位4保持期間PCP2 中被設定的第二基準電位VREF2變化成支變電位VDATA。而且，驅動晶體管TDR的柵極電位VG對應于第一電極L1的電位的變化量AV2 (△ V2= VDATA-VREF2)而變化。寫入期間PWR剛剛開始后的VG的變 化量，相當于依照電容元件C0和保持電容C1的電容比對第一電極L1的 電位的變化量AV2進行分割而得到的電壓(AV2, cp0/ (cp0 + cp1))。
因此，寫入期間PWR剛剛開始后的驅動晶體管TDR的初f極-源極間 的電壓VGS4， M述成以下的數(shù)學式(5)。如上所述，通過電壓VGS4對 應于AJL電位VDATA而設定，使得驅動晶體管TDR變化成導通狀態(tài)。
VGS4= VGS3—厶V2 . c p0/ (cp0+cpl)
={VGS2—厶V1' cp0/ (cpO+cpl + cp3)} —厶V2 c p0/ (cpO+cpl) =VGS2— (VREF2 —VREF1) ' c p0/ ( c p0+c pl + cp3) — ( VDATA-VREF2). c p0/ ( c p0+ c pl) ......(5)驅動期間PDR (圖25)
如圖20所示，如果驅動期間PDR開始，則驅動電路30使掃描信號 GA[i變化成高電平(無效電平)。因此，如圖25所示，第i行的各像素電 路U的第一開關元件Trl變化成截止狀態(tài)，針對電容元件CO的第一電極 L1的電位供M止。
而且，如圖20及圖25所示，電位控制電路36將向供電線16輸出的 電位VCT[i設定成第二電位VCT2。第二電位VCT2如以下的數(shù)學式(6) 所示，被設定成與供電位線18的電位VEL的差值的電壓(=VEL-V CT2)充分高于發(fā)光元件E的閾值電壓VTH—OLED。
VEL—VCT2》VTH一0LED ......(6)
于是，數(shù)學式(3)的電流Ids流向發(fā)光元件E、電容C2被充電。因此， 在驅動晶體管TDR的柵極—源極間的電壓V GS被維持成數(shù)學式(5)的電壓 VGS4的狀態(tài)下，電容C2的兩端間的電壓(驅動晶體管TDR的漏極的電 位)緩緩增加。然后，在電容C2的兩端間的電壓達到了發(fā)光元件E的閾 值電壓VTH—OLED的時間點，電流Ids作為驅動電流IDR被提供給發(fā)光 元件E。驅^電流IDR用以下的數(shù)學式(7)表述。
I DR= 1/2 . m . W/L Cox . (VGS4—VTH) 2 ……(7)
29如上所述，由于驅動電流IDR被控制成與反映了^JL電位VDATA的 電壓VGS4對應的電流量，所以發(fā)光元件E以與^JL電位VDATA (即灰 度值D )對應的亮度發(fā)光。發(fā)光元件E的發(fā)光持續(xù)至掃描信號GAi接下 來成為有效電平的選擇期間PSL開始為止。以上;K象素電路U的動作。
接著，圖26a示將補償動作被繼續(xù)的時間長度t 1固定成規(guī)定值的 構成(以下稱為"對比例")中的AJL電位VDATA與驅動電流IDR的電流 量的誤差的相關的曲線圖。圖26的橫軸表示以第一基準電位VREF1為基 準值的灰度電位VDATA的電壓值，圖26的縱軸表示被指定了相同AJL值 D時的驅動電流IDR的電流量的最大值與最小值的對比(最大誤差比)。 對比例中的時間長度t 1被設定成驅動晶體管TDR的電壓VGS達到閾值 電壓VTH所需的足夠的時間長度。
由圖26可知，在使補償動作的時間長度t 1為固定值的情況下，當灰 度電位VDATA被設定成規(guī)定值VDO時，驅動電流IDR的誤差的確被降 低，但灰度電位VDATA越遠離規(guī)定值VDO，驅動電流IDR的誤差越增大。 即，在對比例中，存在難以i^AAJL電位VDATA的寬廣范圍消除驅動電 流IDR的誤差這一問題。
圖27是針對^AJL電位VDATA發(fā)生變化的多個情況(VD1 < VD2 < VD3< VD4< VD5)圖示了本方式的動作期間PCP1的時間長度t 1與 驅動電流IDR的誤差(最大誤差比)的關系的曲線圖。驅動電流IDR的 誤差為最小的時間長度t 1根據(jù)AJL電位VDATA而不同的趨勢，可以從 圖27看出。即，支復電位VDATA越低，驅動電流IDR的誤差為最小的 時間長度tl越短。
從以上的觀點出發(fā)，在本方式中，通過依照灰度值D (灰度電位V DATA)可變地設定動作期間PCP1的時間長度tl，與H電位VDATA 無關地控制驅動電流IDR的誤差。圖28是表示H電位VDATA與動作 期間PCPl的時間長度tl的關系的曲線圖。如圖28所示，按照AJL電位 VDATA越低(即，寫入期間PWR剛剛開始后的驅動晶體管TDR的柵極 電位VG的變化量越大)，動作期間PCP1的時間長度t 1越短的方式，對 應于支復電位VDATA來設定時間長度t 1。例如，當在寫入期間PWR中 將支變電位VDATA設定成圖27的電位VD1時，動作期間PCP1被設定 為時間長度T1，當AJL電位VDATA被設定成高于電位VD1的電位VD2時，動作期間PCP1被設定為比時間長度T1長的時間長度T2。
其中，由于^JL電位VDATA越高，用于將驅動電流IDR的誤差最小 化的時間長度tl越長，所以，如果在A;變電位VDATA足夠高的情況(例 如被指定了最低AJL的情況)下也想要將驅動電流IDR的誤差完全最小 化，則需要將時間長度t l設定成過長的時間。因此，如圖28所示，本方 式的信號線驅動電路34 (單位電路40的時間調整部46 )，在被指定了低于 規(guī)定值的AJL值D的情況(M電位VDATA高于圖28的電位VD一th的 情況)下，將動作期間PCP1的時間長度t 1設定(clip )成不依賴于^JL 值D的規(guī)定值t max。最大值t max被限制成比驅動晶體管TDR的電壓
據(jù)以上的構成，可以縮短補償期間PCP (進而縮短選擇期間PSL)。
如參照圖20所說明那樣，動作期間PCP1中的第一補償動作，通過 信號S [jl從第一基準電位VREF1變化成第二基準電位VREF2而結束。因 此，信號線驅動電路34的各單位電路40,通過依照灰度值D對信號S[j
從第一基準電位VREF1變化成第二基準電位VREF2的時期進行調整，來 可變地控制動作期間PCP1的時間長度t 1。
圖29是信號線驅動電路34的單位電路40的框圖。在圖29中，代 表性地僅圖示了生成及輸出信號S [j的1個單位電路40。如圖29所示， 單位電路40包括電位生成部42、電位選擇部44和時間調整部46。第j個 像素電路U的灰度值D被提供給電位生成部42和時間調整部46。
電位生成部42生成與灰度值D對應的AJL電位VDATA。例如，電 壓輸出型的D/A轉換器作為電位生成部42被利用。向電位選擇部44供給 由電源電路(省略圖示)生成的第一基準電位VREF1及第二基準電位V REF2和由電位生成部42生成的AJL電位VDATA。電位選擇部44選擇性 地將第一基準電位VREF1、第二基準電位VREF2和支變電位VDATA的 任意一個作為信號S [j向信號線14輸出。如果進一步詳述，則電位選#^|5 44在初始化期間PRS和補償期間PCP的動作期間PCP1中輸出第一基準 電位VREF1，在補償期間PCP的保持期間PCP2中輸出第二基準電位V REF2，在寫入期間PWR中輸出AJL電位VDATA。
時間調整部46依照AJL值D可變地對電位選擇部44使信號S [j的
31電位從第一基準電位VREF1變更成第二基準電位VREF2的時期(即補償 期間PCP的動作期間PCP1與保持期間PCP2的邊界)進行控制。例如， 在補償期間PCP的起點開始計數(shù)且計數(shù)值達到了與AJL值D對應的數(shù)值 的時間點(從開始計數(shù)經過了時間長度t 1的時間點)，向電位選擇部44 輸出電位的切換(VREF1—VREF2)指示的計數(shù)器，被用作時間調整部 46。時間調整部46將最大值t max設定為時間長度t 1的上P艮值這一點， 如前所述。
動作期間PCP1的時間長度t 1在以上的構成的基礎上，依照M值 D (AJL電位VDATA)被控制。由于時間長度t 1被設定成比驅動晶體管
壓VTH所需的時間短，所以動作期間PCP1的終點處的驅動晶體管TDR 的柵極-源極間的電壓VGS2，未達到閾值電壓VTH而對應于時間長度 tl發(fā)生變化。因此，依照^JL值D控制動作期間PCP1的時間長度tl 的動作，還作為依照^A值D可變地控制動作期間PCP1的終點處的電壓 VGS2的動作而被把握。其中，補償期間PCP的整體時間長JLA固定的。 因此，動作期間PCP1越長，保持期間PCP2越短。
需要說明的是，驅動電流IDR的誤差的主要原因是驅動晶體管TDR 的閾值電壓VTH及遷移率ji的誤差。目前，為了僅補償閾值電壓VTH的 誤差，如專利文獻1所乂〉開那樣，需JH吏驅動晶體管TDR的電壓VGS在 補償期間PCP中與閾值電壓VTH —致。在本方式中，雖然驅動晶體管 TDR的電壓VGS在4M嘗期間PCP內未達到閾值電壓VTH，但如圖27圖 示那樣，驅動電流IDR的誤差通過時間長度t 1的調整被可靠抑制。與電 壓VGS在補償期間PCP中未達到閾值電壓VTH無關地驅動電流IDR的 誤差被抑制，這是因為，除了閾值電壓VTH的誤差之外，遷移率n的誤 差也通過時間長度tl的調整被補償。即，在本方式中，按照驅動晶體管 TDR的閾值電壓VTH及遷移率n雙方被補償?shù)姆绞?，可變地控制時間長 度tl。
圖30是表示本方式中的AJL電位VDATA與驅動電流IDR的誤差 的關系(實線)的曲線圖。在圖30中，用虛線一并表示了對比例中的AJL 電位VDATA與驅動電流IDR的誤差的相關(圖26)。如圖30所示，根據(jù) 本方式，與補償動作的時間長度被固定的專利文獻l的構成相比，存在遍;OA電位VDATA的寬廣范圍驅動電流IDR的誤差被抑制這一優(yōu)點。
其中，對于在圖30中的AJL電位VDATA的高位側的區(qū)域，驅動電 流IDR的誤差稍稍增加而言，i人為是將時間長度t 1的上限制約為最大值 tmax的影響。如上述所示，如果驅動電流IDR在低AJL側產生誤差，則 例如在灰度值D指定最低^JL (黑顯示)的情況下，與原本應該將驅動電 流IDR的電流量設定成零無關，都有可能發(fā)生驅動電流IDR被提供給發(fā) 光元件E (然后，發(fā)光元件E發(fā)光)的現(xiàn)象?？紤]以上的情況，在本方式 中，被指定了最低灰變時的^JL電位VDATA，被設定成高于第一基準電 位VREF1的電位V max (參照圖28 )。由于電位V max ^L設定成驅動晶體 管TDR的電壓VGS低于閾值電壓VTH，所以與將動作期間PCP1的時 間長度t 1制約成最大值t max的構成無關，具有能夠確實可靠地將被指 定了最^A度時的驅動電流IDR的電流量設定為零這一優(yōu)點。
< E:第五實施方式>
接著，對本發(fā)明的第五實施方式進^i兌明。本實施方式第四實施方式 不同之處在于，驅動晶體管TDR在繼補償期間PCP之后的寫入期間PWR 中也被二極管連接。其他方面與第四實施方式相同。
圖31是表示本實施方式涉及的發(fā)光裝置的動作的時序圖。如圖31 所示，在寫入期間PWR中，驅動電路30在補償期間PCP之后繼續(xù)將控 制信號GC[i設定成低電平。因此，第三開關元件Tr3被維持成導通狀態(tài)， 驅動晶體管TDR繼續(xù)被二極管連接。
如前述那樣，如果寫入期間PWR開始，則第一電極L1的電位從第 二基準電位VREF2變化成灰度電位VDATA。而且，驅動晶體管TDR的 柵極電位VG對應于第一電極L1的電位的變化量AV2 ( = VDATA- V REF2)發(fā)生變化。在本實施方式中，由于驅動晶體管TDR在繼4M嘗期間 PCP之后的寫入期間PWR中也被二極管連接，驅動晶體管TDR的柵極 和漏極導通，所以寫入期間PWR剛剛開始后的VG的變化量，相當于依 照電容元件C0、保持電容C1和發(fā)光元件E上附隨的電容C2的電容比， 對第一電極L1的電位的變化量A V2進行分割而得到的電壓(△ V2. cp0 / (cp0 + cpl + cp2 ))。
33因此，寫入期間PWR剛剛開始后的驅動晶體管TDR的朝h級-源極 間的電壓VGS4，用以下的數(shù)學式(8)代替數(shù)學式(5)i^述。如上所述，電 壓VGS4對應于AJL電位VDATA (進一步詳細為^JL電位VDATA與第 一基準電位VREF1的差值)而設定，驅動晶體管TDR變化成導通狀態(tài)。
VGS4= VGS3—厶V2 . c p0/ ( c pO+c pl + cp2)
={ VGS2— A VI . c p0/ ( cpO+ c pl + cp2)} —厶V2 * c p0/ ( cpO十c pl + cp2) =VGS2+ (VREF1 — VMTA) c p0/ ( c pO十c pl + cp2) ......(8)
如前所述，由于在寫入期間PWR中，驅動晶體管TDR被二極管連 接，所以數(shù)學式(3)的電流Ids借助第三開關元件Tr3 $"到驅動晶體管 TDR的柵極。由此，如圖31所示，驅動晶體管TDR的初h統(tǒng)電位VG緩緩 上升。由于驅動晶體管TDR的源極電位VS被固定為電位VEL，所以驅 動晶體管TDR的柵極 一 源極間的電壓VGS在柵極電位VG上升的同時降 低。即，如圖31所示，使驅動晶體管TDR的柵極-源極間的電壓VGS 漸近于閾值電壓VTH的第二補償動作，在寫入期間PWR中也被執(zhí)行。
如圖31所示，如果驅動期間PDR開始，則驅動電路30將控制信號 GC[i設定成高電平。因此，第三開關元件Tr3遷移成截止狀態(tài)，驅動晶 體管TDR的二極管連接被解除。在驅動期間PDR中，在驅動晶體管TDR 的柵極-源極間的電壓VGS被維持成驅動期間PDR的起點處的電壓V GS4，的狀態(tài)下，數(shù)學式(3)的電流Ids流向發(fā)光元件E。而且，如果發(fā)光元 件E上附隨的電容C2的兩端間的電壓達到了發(fā)光元件E的閾值電壓V TH_OLED,則上述電流Ids作為驅動電流IDR被4^供^^發(fā)光元件E 。
在本實施方式中，考慮到動作期間PCP1及寫入期間PWR雙方中 的補償動作，根據(jù)動作期間PCP1的時間長度t 1和寫入期間PWR的時 間長度t2的總和T,來決定與AJL電位VDATA對應的時間長度t 1。如 果進一步詳述，則對于多個灰度電位VDATA的每一個，通過實驗或計算 (模擬)確定了驅動電流IDR的誤差為最小的總和T ，總和T與時間長度 t 2 (固定值)的差值作為動作期間PCP1的時間長度t 1被決定。
目前，假設了為了消除驅動電流IDR的誤差而應該進行補償動作的 時間長度為T，寫入期間PWR的時間長度為固定值t2的情況。相對于 未在寫入期間PWR中進行補償動作的構成，需要將動作期間PCP1的時 間長度設為T而言，在本實施方式中，由于不僅在動作期間PCP1中執(zhí)行補償動作，而且在寫入期間PWR中也執(zhí)行補償動作，所以動作期間PCP1 的時間長度為T - t 2即可。因此，祁^據(jù)本實施方式，即《更在動作期間PCP1 中無法確保使驅動電流IDR的誤差最小化所需的充分時間長度的情況下， 也具有可以利用寫入期間PWR中的補償動作(第二補償動作)來抑制驅 動電流IDR的誤差這一優(yōu)點。
< F:第六實施方式>
圖32是本發(fā)明的第六實施方式涉及的像素電路U的電路圖。在圖32 中，代表性地僅圖示了屬于第i行的第j列的1個像素電路U。如圖32所 示，在元件部10中，沿X方向延伸的笫三控制線26與m根掃描線12 — 對一對應設置。從驅動電路30 (例如掃描線驅動電路32)向第三控制線 26供給發(fā)光控制信號GEL[i。
如圖32所示，像素電路U還^夾設在驅動電流IDR的#上的 第四開關元件Tr4。如圖32所示，作為P溝道型晶體管的第四開關元件 Tr4，夾設在驅動晶體管TDR的漏極和發(fā)光元件E之間，第四開關元件Tr4 的柵極與第三控制線26連接。如果發(fā)光控制信號GELi遷移為低電平， 則第四開關元件Tr4成為導通狀態(tài)，驅動晶體管TDR的漏極和發(fā)光元件 E的陽極導通，另一方面，如果發(fā)光控制信號GEL[i]遷移為高電平，則第 四開關元件Tr4成為截止狀態(tài)，驅動晶體管TDR的漏極和發(fā)光元件E的 陽極不導通。
圖33是表示本實施方式涉及的發(fā)光裝置的動作的時序圖。在本實施 方式中，發(fā)光控制信號GEL[il及電位VCT[il的控制以外的控制動作，與 第一實施方式相同。如圖33所示，在初始化期間PRS中，驅動電路30 將發(fā)光控制信號GEL[i設定成低電平。因此，圖32所示的第四開關元件 Tr4遷移為導通狀態(tài)，驅動晶體管TDR的漏極借助第四開關元件Tr4與發(fā) 光元件E的陽極導通。如前所述，由于在初始化期間PRS中，驅動晶體管 TDR的漏極借助第三開關元件Tr3及第二開關元件Tr2與初始化線24導 通，所以發(fā)光元件E的陽核/睹助第四開關元件Tr4、第三開關元件Tr3和 第二開關元件Tr2與初始化線24導通。因此，如圖33所示，發(fā)光元件E 的陽極的電位VA與驅動晶體管TDR的漏極一同被設定(復位)成初始 化電位Vrst。
35如圖33所示，電位控制電路36遍布全部的期間(初始化期間PRS、 補償期間PCP、寫入期間PWR、驅動期間PDR)將向供電線16輸出的 電位VCT[i設定成第二電位VCT2。而且，第二電位VCT2及初始化電位 Vrst如以下的數(shù)學式(9)所示那樣，被設定成兩者的差值的電壓(即初始 化期間PRS中的發(fā)光元件E的兩端間的電壓)充分低于發(fā)光元件E的閾值 電壓VTH—OLED。因此，在初始化期間PRS中，發(fā)光元件E成為截止狀 態(tài)(非發(fā)i狀態(tài))。<formula>formula see original document page 36</formula>9)
如圖33所示，在補償期間PCP中，驅動電路30將發(fā)光控制信號G ELi設定成高電平。因此，由于第四開關元件Tr4遷移成截止狀態(tài)，所以 驅動晶體管TDR的漏極和發(fā)光元件E的陽極不導通，發(fā)光元件E被維持 成截止狀態(tài)(非發(fā)光狀態(tài))。
如前所述，如果作為補償期間PCP內的期間的保持期間PCP2開始， 則第一電極L1的電位從第一基準電位VREF1變化成第二基準電位V REF2。在本實施方式中，由于在補償期間PCP中，第四開關元件Tr4遷 移成截止狀態(tài)，所以驅動晶體管TDR的漏極和發(fā)光元件E的陽極不導通， 保持期間PCP2剛剛開始后的VG的變化量不依賴于發(fā)光元件E上附隨的 電容C2的電容值(cp2)。因此，保持期間PCP2剛剛開始后的VG的變 化量，相當于依照電容元件C0與保持電容C1的電容比對第一電極L1的 電位的變化量AV1 ( = VREF2- VREF1)進行分割而得到的電壓(AV 1. cp0/ (cp0 + cp1))。保持期間PCP2剛剛開始后的驅動晶體管TDR 的柵極-源極間的電壓VGS3用以下的數(shù)學式(10)表述而代替用數(shù)學式(4) 表述。
VGS3-VGS2—A VI . c p0/ (cpO+cpl) ......(10)
根據(jù)數(shù)學式(10)及數(shù)學式(4)可知，對于用于將電壓VGS3設定成低 于驅動晶體管TDR的閾值電壓VTH的所希望的值而需要的第一電極L1 的電位的變化量AV1而言，本實施方式比第一實施方式小。因此，4艮據(jù) 本實施方式，具有可以使補償期間PCP中的信號S [j的變化幅度比第一實 施方式小的優(yōu)點。而且，根據(jù)數(shù)學式(10)可知，在本實施方式中，由于與 發(fā)光元件E上附隨的電容C2的電容值(cp2)無關地i殳定電壓VGS3，所
36以，即便各像素電路U中的電容C2的電容值發(fā)生偏差，也不會受其影響， 各電壓VGS3的值不會偏差。因此，根據(jù)本實施方式，具有可以抑制因電 容C 2( cp2 )的電容值的偏差而使驅動電流IDR的電流值出現(xiàn)誤差的優(yōu)點。
如圖33所示，在寫入期間PWR中，驅動電路30將發(fā)光控制信號 GEL[i維持成高電平。因此，笫四開關元件Tr4被維持成截止狀態(tài)，發(fā)光 元件E被維持成截止狀態(tài)(非發(fā)光狀態(tài))。
如前述所示，如果寫入期間PWR開始，則第一電極L1的電位從第 二基準電位VREF2變化成支變電位VDATA，寫入期間PWR剛剛開始后 的VG的變化量，相當于依照電容元件CO與保持電容C1的電容比對第 一電極L1的電位的變化量AV2( = VDATA- VREF2 )進行分割而得到 的電壓(AV2' cp0/ (cp0 + cp1))。在本實施方式中，對寫入期間PWR 剛剛開始后的驅動晶體管TDR的柵極-源極間的電壓VGS4進行表示的 公式用以下的數(shù)學式(ll)表述，成為不依賴于發(fā)光元件E上附隨的電容C2 的電容值(cp2)的形式。<formula>formula see original document page 37</formula>
根據(jù)數(shù)學式(11)及數(shù)學式(8)可知，具有下述優(yōu)點，即，對用于將電 壓VGS4設定成與支變值D對應的所希望的值而需要的第一基準電位V REF1和AJL電位VDATA的變化幅度而言，本實施方式可以比第二實施 方式小。
如圖33所示，在驅動期間PDR中，驅動電路30將發(fā)光控制信號G EL[i設定成低電平。因此，第四開關元件Tr4遷移為導通狀態(tài)，驅動晶體 管TDR的漏極和發(fā)光元件E的陽極借助第四開關元件Tr4導通。而且， 通過數(shù)學式(3)的電流Ids借助第四開關元件Tr4流向發(fā)光元件E的陽極， 如圖16所示，電位VA上升，當發(fā)光元件E的兩端間的電壓(=VA-V CT2)到達發(fā)光元件E的閾值電壓VTH—OLED時，上述電流Ids作為驅 動電流IDR ^L4C供^^發(fā)光元件E 。
然而，如果在補償期間PCP、寫入期間PWR中，發(fā)光元件E發(fā)光， 則存在像素中發(fā)生對比度降低的問題。在上述的各實施方式(第一~第三實施方式)中，由于在補償期間PCP及寫入期間PWR中，發(fā)光元件E被 可靠地維持成截止狀態(tài)(非發(fā)光狀態(tài))，所以具有能夠抑制像素中對比度 的降低的優(yōu)點。并且，根據(jù)本實施方式，如圖33所示，即便不4吏供電線 16的電位V CT[i]變化，由于發(fā)光元件E的發(fā)光在補償期間PCP及寫入期 間PWR中也會停止，所以，與第一實施方式及第二實施方式相比，具有 可以筒化電位控制電路36的控制的優(yōu)點。
另外，根據(jù)上述的第四實施方式及第五實施方式，由于通過使供電 線16的電位V CTi(向發(fā)光元件E的另 一個電極提供的電位)發(fā)生變化， 可以切換發(fā)光元件E的導通狀態(tài)及截止狀態(tài)，所以可以不在驅動電流IDR 的路徑上設置用于決定可否向發(fā)光元件E供給驅動電流IDR的開關元件 (例如第四開關元件Tr4 )。因此，具有可以簡化像素電路U的構成的優(yōu)點。
<G:變形例>
以上的各方式能夠實現(xiàn)各種變形。下面將例示針對各方式的變形的具 體方式。另外，可以從以下的例示中任意選擇2個以上的方式進行組合。
(1)變形例l
在上述的各實施方式中，設置在像素電路U內的各開關的導電型是任 意的。在第一實施方式~第三實施方式中，例如如圖34所示，也可采用4吏 驅動晶體管TDR、選擇開關TSL為P溝道型的構成。在圖34的像素電路 U中，發(fā)光元件E的陽極與供電線18(電位VCT)連接，驅動晶體管TDR 的漏極與供電線16 (電位VEL[iI)連接，同時源極與發(fā)光元件E的陰極 連接。在驅動晶體管TDR的柵極和源極之間夾設有保持電容C1的構成、 在驅動晶體管TDR的柵極和信號線14之間夾設有選擇開關TSL的構成， 與圖2同樣。如上所述，采用了 P溝道型驅動晶體管TDR的情況、與采 用了N溝道型驅動晶體管TDR的情;X4目比，電壓的關系(高低)顛倒， 但由于本質的動作與圖3—樣，所以省略動作的詳細說明。其中，與第三 實施方式一樣，也采用在流過圖34的驅動晶體管TDR的電流Ids的# 上(例如驅動晶體管TDR的漏極與供電線18之間)配置有控制開關TCR 配置的構成。
而且，在第四實施方式 第六實施方式中，例如也可以由N溝道型晶體管構成第一開關元件Trl ~第四開關元件Tr4的全部或一部分。 (2)變形例2
用于將灰度電位VDATA提供g素電路U的信號線14，被兼用于對 在補償期間PCP、初始化期間PRS中的〗象素電路U的動作進行規(guī)定的構 成，在本發(fā)明中并非必須。如果進一步詳述，則如下所示。
在上述的各實施方式中，通過使信號線14的信號S [j從VREFl變 化成V REF2 ，停止了補償動作，但用于使補償動作停止的方法可適當變更。 在第一實施方式~第三實施方式中，例如，也可以釆用在保持期間PCP2 的起點處使選擇開關T SL遷移為截止狀態(tài)的基礎上，將被供給基準電位V REF2的布線與驅動晶體管TDR的柵極連接的構成。在第四實施方式~第 六實施方式中，例如，也可以采用在保持期間PCP2的起點處使第一開關 元件Trl遷移為截止狀態(tài)的基礎上，將被供給第二基準電位VREF2的布 線與電容元件C0的第一電極L1連接的構成。
而且，第一實施方式~第三實施方式中，在動作期間PCP1的補償 動作的執(zhí)行過程中，從信號線14向驅動晶體管TDR的柵極供給了基準電 位VREF1 (信號S[j)，但在補償動作的執(zhí)行過程中對驅動晶體管TDR 的^fr極電位進行維持的方法可適當變更。例如，也可以采用如下構成，即 在動作期間pcpi中使選擇開關tsl遷移為截止狀態(tài)的基礎上，將被供給 基準電位VREF1的布線與驅動晶體管TDR的柵極連接。對于在初始化期 間PRS中供給驅動晶體管TDR的柵極的基準電位VREF1的動作也同樣， 例如，可以采用如下構成，即在初始化期間PRS中使選擇開關TSL遷移 為截止狀態(tài)的基礎上，將被供給基準電位VREF1的布線與驅動晶體管 TDR的柵極連接。
并且，第四實施方式 第六實施方式中，在動作期間PCP1的第一 補償動作的執(zhí)行過程中，從信號線14向第一電極L1供給了第一基準電位 VREF1 (信號Sjj)，但在第一補償動作的執(zhí)行過程中維持第一電極L1 的電位的方法可適當變更。例如，也可以采用如下構成，即在動作期間 PCP1中使第一開關元件Trl遷移為截止狀態(tài)的基礎上，將被供給第一基 準電位VREF1的布線與第一電極L1連接。
39不過，像上述的各實施方式那樣，根據(jù)將信號線14 (信號S[j〗)兼 用于初始化期間PRS、補償期間PCP中的4象素電路U的驅動的構成，與 和信號線14獨立地形成了用于在初始化期間PRS、補償期間PCP中驅動 像素電路U的布線的構成相比，實現(xiàn)了元件部IO構成被簡化的特別效果。
(3) 變形例3
第六實施方式中，在初始化期間PRS中使第四開關元件Tr4為導通狀 態(tài)，但例如也可以在初始化期間PRS中使第四開關元件Tr4為截止狀態(tài)， 僅在驅動期間PDR中使第四開關元件Tr4為導通狀態(tài)。
(4) 變形例4
在第六實施方式中，如圖33所示，在寫入期間PWR中解除了驅動晶 體管TDR的二極管連接，但也可以與第二實施方式同樣，通過在寫入期 間PWR中使驅動晶體管TDR為二極管連接，來進行第二補償動作。
(5) 變形例5
如以上的各方式那樣，在多個像素電路U排列成矩陣狀的構成的^ 上，當以行單位時分割驅動各像素電路U時，在各像素電路U內需要選擇 開關TSL、第一開關元件Trl。但L是，例如在多個《象素電路U沿著X方向 僅排列成1行的構成中，由于不需要通過時分割的多行的選擇這一動作， 所以不需JH象素電路U內的選擇開關TSL、第一開關元件Trl。多個像素 電路U僅排列成1行的發(fā)光裝置100，例如適合用作在電子照相方式的圖 像形成裝置(打印裝置)中對感光鼓等像載體進行曝光的曝光裝置。
(6) 變形例6
在以上的各方式中，利用了發(fā)光元件E上附隨的電容C2，但如圖35 所示，也優(yōu)選將電容CX與電容C2—起利用的構成。電容CX的電極el 與將驅動晶體管TDR和發(fā)光元件E連接的路徑(驅動晶體管TDR的漏極 或源極)相連。電容CX的電極e2與被供g定電位的布線(在第一實 施方式 第三實施方式中，例如被供給電位VCT的供電線18)連接。在 以上的構成中，數(shù)學式(4)、數(shù)學式(5)中的電容值cp2成為電容CX與發(fā) 光元件E的電容C2的總計值。因此，可以對應于電容CX來調整數(shù)學式(4)的電壓VGS3、數(shù)學式(5)的電壓VGS4。 (7)變形例7
有機EL元件不過AJL光元件的例示。例如，對于排列有無機EL元 件、LED (Light Emitting Diode)元件等發(fā)光元件的發(fā)光裝置，也可以 與以上的各方式同樣地應用本發(fā)明。本發(fā)明中的發(fā)光元件是通過電流的供 給而AJL (亮度)發(fā)生變化的要素。
<H:應用例>
接著,對利用了以上各方式涉及的發(fā)光裝置100的電子設備進行說明。 在圖36~圖38中，圖示了將發(fā)光裝置100用作顯示裝置的電子設備的實 施方式。
圖36是表示采用了發(fā)光裝置100的便攜式個人電腦的構成的立體 圖。個人電腦2000具備顯示各種圖像的發(fā)光裝置IOO、和設置有電源開 關2001、鍵盤2002的主體部2010。由于發(fā)光裝置100將有機E L元件用 作發(fā)光元件E，所以可顯示視角大且容易觀看的畫面。
圖37A^示應用了發(fā)光裝置100的移動電話機的構成的立體圖。移 動電話機3000具備多個IMt按鈕3001及滾動按鈕3002 、和顯示各種圖 像的發(fā)光裝置IOO。通過^Mt滾動按鈕3002，在發(fā)光裝置100上顯示的畫 面被滾動。
圖38是表示應用了發(fā)光裝置100的便攜信息終端(PD A: Personal Digital Assistants )的構成的立體圖。信息4更攜終端4000具備多個操作 按鈕4001及電源開關4002、和顯示各種圖譯的發(fā)光裝置100。如果操作電 源開關4002，則地址簿、日程表等各種信息顯示于發(fā)光裝置IOO。
另外，作為可應用本發(fā)明涉及的發(fā)光裝置的電子設備，除了在圖36 ~ 圖38中例示的設備之外，還可以舉出數(shù)碼相機、電視機、攝影機、汽車導 航裝置、尋呼機、電子記事本、電子紙張、臺式電子計算器、文字處理器、 工作站、可視電話、POS終端、打印機、掃描儀、復印機、放像機、具有 觸摸面板的設備等。而且，本發(fā)明的發(fā)光裝置的用途不限于圖像的顯示。 例如，在電子照相方式的圖4象形成裝置中，作為通過曝光在感光鼓上形成 潛像的曝光裝置，也可以利用本發(fā)明的發(fā)光裝置。
4權利要求
1.一種像素電路的驅動方法，其特征在于，用于驅動下述像素電路，所述像素電路具備發(fā)光元件、與所述發(fā)光元件串聯(lián)連接的驅動晶體管、以及在所述發(fā)光元件與所述驅動晶體管之間的路徑和所述驅動晶體管的柵極之間夾設的保持電容，通過在初始化期間中對所述保持電容的兩端間的電壓進行初始化，使所述驅動晶體管導通，在經過所述初始化期間之后的補償期間中，遍及依照對該像素電路指定的灰度值而可變地設定的時間長度，執(zhí)行一邊向所述驅動晶體管的柵極供給第一基準電位、一邊使所述保持電容的兩端間的電壓漸近于與所述驅動晶體管的閾值電壓對應的電壓的補償動作，在經過所述補償期間之后的寫入期間中，通過從信號線向所述驅動晶體管的柵極供給與所述灰度值對應的灰度電位，使所述保持電容的兩端間的電壓從由所述補償動作設定的電壓向與所述灰度值對應的電壓變化，在經過所述寫入期間之后的驅動期間中，通過停止對所述驅動晶體管的柵極的電位供給，向所述發(fā)光元件供給與所述保持電容的兩端間的電壓對應的驅動電流。
2. 根據(jù)權利要求l所述的像素電路的驅動方法，其特征在于， 按照由所iiAJL電位的供給而引起的驅動晶體管的柵極電位的變化量越大，所述補償動作的時間長JL^短的方式，設定所述補償期間中的補償 動作的時間長度。
3. 根據(jù)權利要求l所述的像素電路的驅動方法，其特征在于， 在所述補償期間中，通過將所述第一基準電位從所述信號線提供給所述驅動晶體管的柵極來執(zhí)行所述補償動作，通過使所述信號線的所述第一 基準電位變化成第二基準電位、使所述驅動晶體管遷移成截止狀態(tài)，來停 止所述補償動作。
4. 根據(jù)權利要求l所述的像素電路的驅動方法，其特征在于， 在所^AJL值低于規(guī)定值的情況下，將所述補償動作的時間長度設定成不依賴所述AJL值的規(guī)定值。
5. 根據(jù)權利要求l所述的像素電路的驅動方法，其特征在于， 在所述寫入期間中，阻斷在所述驅動晶體管中流過的電流的路徑。
6. —種像素電路的驅動方法，其特征在于，用于驅動下述像素電路， 所述像素電路具備具有第一電禮良第二電極的電容元件、柵極與所述第 二電極連接的P溝道型驅動晶體管、和發(fā)光元件，通過在初始化期間中對所述驅動晶體管的柵極電位進行初始化，使所 述驅動晶體管導通，在經過所述初始化期間之后的補償期間中，通過向所述第一電極供給 第一基準電位，使所述驅動晶體管成為二極管連接，而遍及依照對該像素電糾旨定的^JL值可變地設定的時間長度，執(zhí)行使所述驅動晶體管的柵極 -源極間的電壓漸近于所述驅動晶體管的閾值電壓的第一補償動作，在經過所述補償期間之后的寫入期間中，通過將與所idA^L值對應的 灰度電位從信號線提供給所述第一電極，使所述驅動晶體管的柵極-源極 間的電壓變化成與所itAJL值對應的電壓，在經過所述寫入期間之后的驅動期間中，將與所述驅動晶體管的柵極 -源極間的電壓對應的驅動電流提供給所^JL光元件。
7. 根據(jù)權利要求6所述的像素電路的驅動方法，其特征在于，在所述寫入期間中，通過在使所述驅動晶體管成為二極管連接的上，向所述第一電極供給所i^JL電位，來進行使所述驅動晶體管的柵極 —源極間的電壓變化成與所述AJL值對應的電壓，并且漸近于所述驅動晶 體管的閾值電壓的第二補償動作。
8. 根據(jù)權利要求6所述的像素電路的驅動方法，其特征在于，所述發(fā)光元件的 一個電極與所述驅動晶體管的漏極連接，在所述初始化期間、所述補償期間及所述寫入期間中，通過向所i^L 光元件的另一個電極供給第一電位，按照低于所述發(fā)光元件的閾值電壓的 方式i殳定所i^光元件的兩端間的電壓，在所述驅動期間中，通過向所述發(fā)光元件的另 一個電極供給第二電位， 按照高于所述發(fā)光元件的閾值電壓的方式設定所述發(fā)光元件的兩端間的 電壓。
9. 根據(jù)權利要求6所述的像素電路的驅動方法，其特征在于， 具備在所述驅動電流的路徑上設置的開關元件，通過在所述補償期間及所述寫入期間中，使所述開關元件為截止狀態(tài)， 而在所述驅動期間中，使所述開關元件為導通狀態(tài)，由此向所iOL光元件 供給所述驅動電流。
10. 根據(jù)權利要求6所述的像素電路的驅動方法，其特征在于， 按照由所i^AJL電位的供給而引起的所述驅動晶體管的柵極電位的變化量越大，所述第一4M嘗動作的時間長度越短的方式，設定所述補償期間 中的所述第 一補償動作的時間長度。
11. 根據(jù)權利要求6所述的像素電路的驅動方法，其特征在于，在所述補償期間中，將所述第 一基準電位從所述信號線提供給所述第 一電極來執(zhí)行所述補償動作，通過使所述信號線的所述第 一基準電位變化 成第二基準電位，使所述驅動晶體管遷移成截止狀態(tài)，來停止所述第一補 償動作。
12. 根據(jù)權利要求6所述的像素電路的驅動方法，其特征在于， 在所^X1值低于規(guī)定值的情況下，將所述第一補償動作的時間長度設定成不依賴所^JL值的規(guī)定值。
13. —種發(fā)光裝置，其特征在于，具備像素電路、和驅動所述像素電路的驅動電路，所述像素電路包 括發(fā)光元件、與所i^L光元件串聯(lián)連接的驅動晶體管、以及所述驅動晶 體管與所述發(fā)光元件之間的路徑和所述驅動晶體管的柵極之間夾設的保 持電容；行初始化，使所述驅動晶體管導通，在經過所述初始化期間之后的補償期間中，遍及依照對該像素電糾旨 定的^JL值可變地設定的時間長度，執(zhí)行一邊向所述驅動晶體管的柵極供 給第 一基準電位、 一邊使所述保持電容的兩端間的電壓漸近于與所述驅動 晶體管的閾值電壓對應的電壓的補償動作，在經過所述補償期間之后的寫入期間中，通it^信號線向所述驅動晶 體管的柵極供給與所iiAJL值對應的^JL電位，使所述保持電容的兩端間 的電壓從由所述補償動作設定的電壓向與所述AJL值對應的電壓變化，在經過所述寫入期間之后的驅動期間中，通過停止對所述驅動晶體管 的柵極的電位供給，向所逸t光元件供給與所述保持電容的兩端間的電壓 對應的驅動電流。
14. 一種發(fā)光裝置，其特征在于，具備像素電路、和驅動所述像素電路的驅動電路， 所述像素電路具備具有第一電札良第二電極的電容元件、柵極與所 述第二電極連接的P溝道型驅動晶體管、發(fā)光元件、在信號線與所述第一 電極之間夾設的第一開關元件、在被供給用于對所述驅動晶體管的柵極電 位進行初始化的初始化電位的初始化線與所述驅動晶體管的柵極之間夾 設的第二開關元件、和在所述驅動晶體管的柵極與漏極之間夾設的第三開 關元件；所述驅動電路在初始化期間中4吏所述第二開關元件為導通狀態(tài)， 在經過所述初始化期間之后的補償期間中，通過使所述第二開關元件為截止狀態(tài)，將提供給所述信號線的電位設定成第一基準電位，并且使所 述第一開關元件及所述笫三開關元件為導通狀態(tài)，由此遍及依照該像素電路的^JL值可變地設定的時間長度，執(zhí)行使所述驅動晶體管的柵極-源極 間的電壓漸近于所述驅動晶體管的閾值電壓的補償動作，在經過所述補償期間之后的寫入期間中，將所述第一開關元件維持為 導通狀態(tài)，并且將提供給所述信號線的電位設定成與所^A^值對應的灰 度電位，在經過所述寫入期間之后的驅動期間中，^^吏所述第一開關元件為截止 狀態(tài)。
15. 根據(jù)權利要求14所述的發(fā)光裝置，其特征在于， 還具備在所述驅動電流的路徑上設置的第四開關元件，所述驅動電路在所述補償期間及所述寫入期間中使所述第四開關元件 為截止狀態(tài)，而在所述驅動期間中4吏所述第四開關元件為導通狀態(tài)，由此 將向所iL^光元件供給所述驅動電流。
16. —種電子設備，其特征在于，具備權利要求13或14所述的發(fā)光 裝置。
全文摘要
本發(fā)明涉及像素電路的驅動方法、發(fā)光裝置及電子設備。像素電路(U)包括發(fā)光元件(E)、與發(fā)光元件串聯(lián)連接的驅動晶體管(TDR)、和驅動晶體管(TDR)的柵極-源極間的保持電容(C1)。在補償期間(PCP)中，遍及時間長度(t1)執(zhí)行使保持電容(C1)的兩端間的電壓漸近于驅動晶體管(TDR)的閾值電壓(VTH)的補償動作。時間長度t1依照對像素電路(U)指定的灰度值D被可變設定。在寫入期間(PWR)中，向驅動晶體管的柵極供給與灰度值(D)對應的灰度電位(VDATA)。在驅動期間(PDR)中，通過停止針對驅動晶體管的電位的供給，向發(fā)光元件(E)供給與保持電容的兩端間的電壓對應的驅動電流(IDR)。
文檔編號G09G3/32GK101656047SQ200910166430
公開日2010年2月24日 申請日期2009年8月12日 優(yōu)先權日2008年8月18日
發(fā)明者矢田部聰, 石黑英人 申請人:精工愛普生株式會社