專利名稱：柵極驅(qū)動電路的制作方法
技術領域：
本發(fā)明涉及一種柵極驅(qū)動電路，且尤其涉及一種用于液晶顯示器的柵極驅(qū)動電路。
背景技術：
液晶顯示器的傳統(tǒng)驅(qū)動結(jié)構如圖1所示，液晶顯示器1包含陣列基板3，其主要由 m條數(shù)據(jù)線(D1-Dm)與η條數(shù)據(jù)線(G1-Gn)所劃分的像素陣列構成，其中m條數(shù)據(jù)線由多個 數(shù)據(jù)驅(qū)動芯片5驅(qū)動，η條柵極線由多個柵極驅(qū)動芯片7驅(qū)動，另外，時序控制器(未圖示) 控制柵極驅(qū)動芯片7與數(shù)據(jù)驅(qū)動芯片5。為了分辨率的需求，像素陣列的像素數(shù)目必須提高；因此，驅(qū)動像素的柵極線與數(shù) 據(jù)線的數(shù)目，以及負責輸出驅(qū)動電壓的數(shù)據(jù)驅(qū)動芯片與柵極驅(qū)動芯片的數(shù)目也必須提高， 造成液晶顯示器的制造成本過高。如圖2所示，為了降低成本，現(xiàn)有技術將柵極驅(qū)動芯片7由集成柵極驅(qū)動電路 (integrated gate driver ；I⑶)9取代，此集成柵極驅(qū)動電路9與像素陣列同時被制作于 陣列基板3上，藉此可省下柵極驅(qū)動芯片7的零件成本；并且，將集成柵極驅(qū)動器9劃分 為多個級(stage)的驅(qū)動器，通過種種不同電路布局設計，使得第η級的輸入信號等于第 η-1級的輸出信號、第η級的輸出信號等于第η+1級的輸入信號，以類似移位寄存器(shift register)的概念來產(chǎn)生輸出信號至各柵極線以驅(qū)動像素?，F(xiàn)有技術的柵極驅(qū)動器或移位寄存器(shift register)設計舉例有美國專利 US5, 222，082、美國專利US5，410，583。其缺點在于其電路中的某些開關元件，其控制端(例 如柵極)耦接高電壓源或時鐘信號，長期使用下將造成開關的臨界電壓偏移，使得電路的 穩(wěn)定性與可靠度不佳。另外，現(xiàn)有技術的電路結(jié)構其耗電功率較大，實有改善的必要。因此，亟需提供一種新的柵極驅(qū)動電路，以改善上述缺陷。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種新的柵極驅(qū)動電路及其驅(qū)動方法，具有良好的穩(wěn)定性 與可靠性，并且，耗電功率相較現(xiàn)有技術可大幅降低。根據(jù)上述目的，本發(fā)明實施例提供一種柵極驅(qū)動電路，包含多個串接的驅(qū)動單元， 每一驅(qū)動單元接收多個時鐘信號以驅(qū)動負載，每一驅(qū)動單元包含信號輸入端，接收輸入信 號；信號輸出端，輸出輸出信號；第一開關，具有第一端耦接該信號輸入端、第二端耦接第 一節(jié)點X、控制端接收第一時鐘信號；第二開關，具有第一端與控制端耦接該信號輸入端、 第二端耦接該第一節(jié)點；第三開關，具有第一端接收第二時鐘信號、第二端耦接該信號輸出 端、控制端耦接該第一節(jié)點；第四開關，該第四開關具有第一端耦接該第一節(jié)點、第二端耦 接低電壓源、控制端接收來自下兩級驅(qū)動單元的輸出信號；其中每一驅(qū)動單元的信號輸出 端耦接至下一級驅(qū)動單元的信號輸入端。


圖1為現(xiàn)有液晶顯示器的框圖；圖2為另一現(xiàn)有液晶顯示器的框圖，其中液晶顯示器的柵極驅(qū)動電路為柵極驅(qū)動 電路；圖3A為本發(fā)明實施例的柵極驅(qū)動電路的框圖，其使用4個時鐘信號；圖;3B為圖3A中的時鐘產(chǎn)生器所產(chǎn)生的時鐘信號的時鐘圖；圖4為本發(fā)明第一實施例的第二驅(qū)動單元的電路圖；圖5A為圖4的第二驅(qū)動單元中各信號的時鐘圖；圖5B為根據(jù)圖5A的各開關的運作示意圖；圖6為本發(fā)明另一實施例的第二驅(qū)動單元的電路圖；圖7A為圖6的第二驅(qū)動單元中各信號的時鐘圖；圖7B為根據(jù)圖7A的各開關的運作示意圖；圖8為本發(fā)明另一實施例的第二驅(qū)動單元的電路圖；圖9A為圖8的第二驅(qū)動單元中各信號的時鐘圖；圖9B為根據(jù)圖9A的各開關的運作示意圖；及圖9C為另一實施例的圖8第二驅(qū)動單元中各信號的時鐘圖。
具體實施例方式以下將詳述本案的各實施例，并結(jié)合附圖進行說明。除了這些詳細描述之外，本發(fā) 明還可以廣泛地實施在其它的實施例中，任何所述實施例的輕易替代、修改、等效變化都包 含在本案的范圍內(nèi)，并以所附的權利要求為準。在說明書的描述中，為了使讀者對本發(fā)明有 較完整的了解，提供了許多特定細節(jié)；然而，本發(fā)明可能在省略部分或全部這些特定細節(jié)的 前提下，仍可實施。此外，眾所周知的步驟或元件并未描述于細節(jié)中，以避免造成本發(fā)明不 必要的限制。圖3A顯示本發(fā)明實施例的柵極驅(qū)動電路10的框圖。柵極驅(qū)動電路10包含多個 串接的驅(qū)動單元11，例如圖中所示的第一驅(qū)動單元、第二驅(qū)動單元、第三驅(qū)動單元、第四驅(qū) 動單元等等，其中每個驅(qū)動單元11接收輸入信號、反饋信號及三個時鐘信號，其中時鐘信 號CKl至CK4是由時鐘產(chǎn)生器20所提供，且此時鐘產(chǎn)生器20可包含或不包含于該柵極驅(qū) 動電路10中。每一驅(qū)動單元包含信號輸入端12、反饋信號輸入端14與信號輸出端13以接收輸 入信號與反饋信號并輸出輸出信號。每一驅(qū)動單元11的信號輸出端13耦接至下一個驅(qū)動 單元的信號輸入端12以及前兩級驅(qū)動單元的反饋信號輸入端14，例如，若第二驅(qū)動單元為 第η級驅(qū)動單元，其信號輸出端13耦接至第三驅(qū)動單元(第η+1級驅(qū)動單元)的信號輸入 端12，且第四驅(qū)動單(第η+2級驅(qū)動單元)元的信號輸出端13耦接至第二驅(qū)動單元的反 饋信號端14;因此，每一級驅(qū)動單元11的輸入信號是前一級驅(qū)動單元的輸出信號，且第η+2 級驅(qū)動單元的輸出信號是第η級驅(qū)動單元的反饋信號，但是，由于第一驅(qū)動單元11為該串 接驅(qū)動單元的第一級驅(qū)動單元，其信號輸入端12接收柵極驅(qū)動電路10所接收的輸入信號， 例如，起始信號。圖;3Β顯示本發(fā)明實施例的柵極驅(qū)動電路10所接收的時鐘信號的時序圖，時鐘產(chǎn)生器20共產(chǎn)生四個時鐘信號CK1、CK2、CK3、CK4，且該時鐘信號依序彼此間具有相位差，例 如相差一個脈沖寬度W，但不以此為限。換言之，如圖:3B所示，時鐘信號CK2落后CKl 一個 脈沖寬度的相位差(或CK2與CKl相差一個脈沖寬度的相位差)，而時鐘信號CK3亦落后 CK2 一個脈沖寬度的相位差(或時鐘信號CK2與CK3相差一個脈沖寬度的相位差)，依此類 推，即兩相鄰時鐘信號彼此間相差一相同相位差。另外，在本發(fā)明后面所述各實施例中，在 未特別說明時，每一時鐘信號將具有相同的脈沖寬度。圖4顯示本發(fā)明實施例的柵極驅(qū)動電路10的一個驅(qū)動單元的電路圖，本實施例以 第二驅(qū)動單元為例做說明，并假設其為第η級驅(qū)動單元。第二驅(qū)動單元11具有信號輸入端12、信號輸出端13、第一開關禮、第二開關M2、第 三開關M3、第四開關M4,上述開關M1至M4可以為薄膜晶體管或任何半導體開關元件，例如 NMOS晶體管、PMOS晶體管、BJT晶體管等等。其中第二驅(qū)動單元11是用來驅(qū)動像素陣列中的一列像素，特別是該列像素的半 導體開關元件，圖中以電阻Rumi及電容Cumd等效一列像素。此外，為了方便說明，下文中將 「第一節(jié)點X」簡稱為「節(jié)點X」、「第二節(jié)點Ζ」簡稱為「節(jié)點Ζ」;例如，「第一開關MJ簡稱為 「開關MJ、「第一時鐘信號CK1」簡稱為「時鐘信號CK1」，其它亦以此類推。如前所述，第二驅(qū)動單元11接收輸入信號anput)并輸出輸出信號(Output)以 驅(qū)動像素陣列中的一列像素并輸出至下一級驅(qū)動單元作為下一級驅(qū)動單元的輸入信號。每個開關具有控制端、第一端、第二端。開關M1的第一端耦接信號輸入端12以接 收輸入信號(Input)、第二端耦接節(jié)點X、控制端耦接時鐘信號CKl。開關M2的第一端與控 制端耦接信號輸入端12以接收輸入信號(Input)、第二端耦接節(jié)點X。開關M3的第一端耦 接時鐘信號CK2、第二端耦接信號輸出端13以及開關M8的第一端、控制端耦接節(jié)點X。開 關虬的第一端耦接節(jié)點X、第二端耦接低電壓源Vss (具低電位，例如-10V)、控制端耦接來 自第N+2級驅(qū)動單元的反饋信號，亦即，第N+2級驅(qū)動單元的輸出信號。圖5A及5B顯示本發(fā)明實施例的柵極驅(qū)動電路10的驅(qū)動方法，其中圖5A顯示柵 極驅(qū)動電路10根據(jù)圖4的驅(qū)動單元，例如第二驅(qū)動單元11中的輸入信號hput、時鐘信號 CK1-CK2、節(jié)點X的電位、反饋信號N+2、輸出信號Output的時序圖，而圖5B則為相對于圖 5A的開關M1至開關M4的操作狀態(tài)。此外，為便于說明，此處以電阻Rmad及電容Cumd等效第 二驅(qū)動單元11所耦接的負載。再者，于下列說明中，高準位例如可為15伏特；低準位例如 可為- ο伏特，但其并非用以限定本發(fā)明。首先于Tl期間，信號輸入端12所接收的輸入信號Input為高準位且時鐘信號CKl 亦為高準位，因此開關Mp M2導通，該輸入信號Input被耦合至節(jié)點X并將該節(jié)點X的電位 充電至高準位。反饋信號N+2為低準位使得開關M4關閉，節(jié)點X保持在高準位。藉此，開 關禮導通，時鐘信號CK2被耦合至輸出端13。此時，由于時鐘信號CK2為低準位，輸出端13 輸出低準位的輸出信號Output。于T2期間，輸入信號Input與時鐘信號CKl為低準位，因此開關M1J2關閉。反饋 信號N+2為低準位，開關M4關閉；因此，藉由開關M3的寄生電容，節(jié)點X的電位仍保持于高 準位，使得開關M3仍處于導通狀態(tài)。此時，由于時鐘信號CK2為高準位，因此輸出端13輸 出高準位的輸出信號Output至負載電容Cum及電阻Rum，此輸出信號Output其相對于輸 入信號Input具有相位延遲，例如一個時鐘信號的脈沖寬度的延遲。
于T3期間，輸入信號Input及時鐘信號CKl均為低準位，開關M1J2維持關閉。反 饋信號N+2為低準位，開關M4維持關閉。因此，藉由該第三開關M3的寄生電容，節(jié)點X的電 位仍維持在高準位，開關M3仍處于導通狀態(tài)。此時，由于時鐘信號CK2為低準位，輸出端13 通過開關M3輸出低準位的輸出信號Output。于T4期間，輸入信號Input及時鐘信號CKl均為低準位，開關M1J2維持關閉。反 饋信號N+2為高準位，開關M4導通，使得節(jié)點X的電位被放電至低準位，故開關M3關閉，輸 出端13輸出低準位的輸出信號Output。于T5期間，時鐘信號CKl為高準位，開關M1導通。輸入信號Input為低準位，開 關禮關閉。節(jié)點X與輸出信號維持在低電位。于T6期間，輸入信號hput、時鐘信號CK1、反饋信號N+2均為低準位，開關Μ^Μ2、 M4關閉。節(jié)點X的電位維持在低準位，開關M3關閉，時鐘信號CK2的高準位無法耦合至輸 出信號，輸出信號Output維持在低準位。于T7至T8期間，輸入信號hput、時鐘信號CKl、時鐘信號CK2、反饋信號N+2均 為低準位，開關M1J2J4關閉。節(jié)點X的電位維持在低準位，開關M3關閉，輸出信號Output 維持在低準位。根據(jù)本發(fā)明實施例所述的柵極驅(qū)動電路與驅(qū)動方法，負責輸出輸出信號的開關 M3，其開啟時間被拉長，充電期間由現(xiàn)有技術的Tl期間加T2期間，增長為Tl加T2加T3期 間，可確保開關M3有充分的作業(yè)時間。另外，由于開關M1在長期操作后可能會產(chǎn)生臨界電 壓偏移問題，加入開關M2的設計可改善此偏移問題，以確保高準位的電壓經(jīng)由開關M2被充 電至節(jié)點X，而開關M4的設計用于T4期間時，節(jié)點X的電位經(jīng)由開關M4被放電至低準位。 另外，每個驅(qū)動單元僅使用兩個時鐘信號，且時鐘信號工作周期(dutycycle)僅為1/4，如 此可降低電力消耗，節(jié)省能源。圖6顯示本發(fā)明另一實施例的柵極驅(qū)動電路10的一個驅(qū)動單元的電路圖，本實施 例以第二驅(qū)動單元為例做說明，并假設其為第η級驅(qū)動單元，與圖4實施例的不同處在于， 每個驅(qū)動單元11增加了第五開關M5、第六開關Μ6、第七開關M7、第八開關M8、第九開關Μ9。開關M9的第一端與控制端耦接時鐘信號CK1、第二端耦接節(jié)點Z與開關Μ5的第一 端。開關M5的第一端耦接開關M4的第二端與節(jié)點Ζ、第二端耦接低電壓源Vss、控制端耦接 信號輸入端12以接收輸入信號anput)。開關M6的第一端耦接節(jié)點Z、第二端耦接低電壓 源Vss、控制端耦接時鐘信號CK3。開關M7的第一端耦接節(jié)點X、第二端耦接低電壓源Vss、控 制端耦接節(jié)點Z。開關M8的第一端耦接開關M3的第二端、第二端耦接低電壓源Vss、控制端 耦接節(jié)點Z。圖7A及7B顯示本發(fā)明實施例的柵極驅(qū)動電路10的驅(qū)動方法，其中圖7A顯示柵 極驅(qū)動電路10根據(jù)圖6的驅(qū)動單元，例如第二驅(qū)動單元11中的輸入信號hput、時鐘信號 CK1-CK3、節(jié)點X的電位、節(jié)點Z的電位、反饋信號N+2、輸出信號Output的時序圖，而圖7B 則為相對于圖7A的開關M1至開關M9的操作狀態(tài)。首先于Tl期間，信號輸入端12所接收 的輸入信號Input為高準位且時鐘信號CKl亦為高準位，因此開*Mi、M2、M9、M5導通，該輸入 信號Input被耦合至節(jié)點X并將該節(jié)點X的電位充電至高準位。而開關M9、M5導通使得節(jié) 點Z的電位相等于低電壓源Vss，因此開*M7、M8皆關閉，且因反饋信號N+2為低準位使得開 關M4關閉，故節(jié)點X保持在高準位。藉此，開關M3導通，時鐘信號CK2被耦合至輸出端13。此時，由于時鐘信號CK2為低準位，輸出端13輸出低準位的輸出信號Output。于T2期間，輸入信號Input與時鐘信號CKl為低準位，因此開關MpM2J9J5關閉。 時鐘信號CK3、反饋信號N+2為低準位，因此開*M6、M4關閉，另開關M7、M8維持關閉；因此， 藉由開關M3的寄生電容，節(jié)點X的電位仍保持于高準位，使得開關M3仍處于導通狀態(tài)。此 時，由于時鐘信號CK2為高準位，因此輸出端13輸出高準位的輸出信號Output至負載電容 Cum及電阻Rum，此輸出信號Output其相對于輸入信號Input具有相位延遲，例如一個脈 沖寬度的延遲。于T3期間，輸入信號Input及時鐘信號CKl均為低準位，開關Mi、M2、M9、M5維持關 閉。時鐘信號CK3為高準位，使得節(jié)點Z被耦合至低電位開關M7、M8維持關閉。反饋信號 N+2為低準位，開關M4維持關閉。因此，藉由該第三開關M3的寄生電容，節(jié)點X的電位仍維 持在高準位，開關M3仍處于導通狀態(tài)。此時，由于時鐘信號CK2為低準位，輸出端13通過 開關M3輸出低準位的輸出信號Output。于T4期間，輸入信號Input及時鐘信號CK1、時鐘信號CK3均為低準位，開關M1, M2, M9, M5, M6, M7, M8維持關閉。反饋信號N+2為高準位，開關M4導通，使得節(jié)點X的電位被 放電至低準位，故開關M3關閉，且由于負載電容Cumd于T3期間已放電至低準位且并未于T4 期間再度被充電，因此輸出端13輸出低準位的輸出信號Output。于T5期間，時鐘信號CKl為高準位，故開關虬、M9導通。輸入信號hput、時鐘信 號CK3為低準位，故開關M2、M5、M6關閉。藉此CKl的高準位經(jīng)由開關M9被耦合至節(jié)點Z，使 得開關M7、M8導通，故節(jié)點X與輸出信號的電位皆被放電至低電位、使得開關M3關閉，輸出 信號維持在低電位。于T6期間，輸入信號hput、時鐘信號CK1、時鐘信號CK3、反饋信號N+2均為低準 位，開關禮、M2, M4, M5, M6, M9關閉。節(jié)點Z的電位在T5期間為高準位，在T6期間因為開關 M7、M8的寄生電容，或者說因為沒有放電路徑，因此保持在高準位，使得開*M7、M8導通，節(jié)點 X的電位維持在低準位，故開關M3關閉，時鐘信號CK2的高準位無法耦合至輸出信號，輸出 信號Output維持在低準位。于T7期間，時鐘信號CK3為高準位，開關M6導通，使得節(jié)點Z的電位被放電至低 準位。輸入信號hput、時鐘信號CK1、時鐘信號CK2、反饋信號N+2均為低準位，開關Mi、M2、 M4、M5、M7、M8、M9關閉。節(jié)點X的電位維持在低準位，開關M3關閉，輸出信號Output維持在 低準位。于T8期間，輸入信號hput、時鐘信號CKl、時鐘信號CK2、時鐘信號CK3、反饋信號 N+2均為低準位，開關M1至M9關閉。節(jié)點X的電位維持在低準位，輸出信號Output維持在 低準位。圖6至圖7B的實施例保留了圖4至圖5B實施例相同的優(yōu)點，不再贅述。兩者的 差別在于，前者的穩(wěn)定性更佳，其具有的特點包含節(jié)點X的電位是受控制于開關M7、M4,當 兩者有其一導通則節(jié)點χ的電位會被放電至低準位，M4用于T4期間的節(jié)點X放電、M7用于 T5期間的節(jié)點X放電;節(jié)點2控制開關禮^8，而開關禮^5^6控制節(jié)點Z的電位；開關M8 用于T5期間確保輸出信號被放電至低準位。上述開關仏至禮的功能是作為穩(wěn)壓電路，增 加電路操作時的穩(wěn)定性，在其它實施例中，可以省略其中一個或數(shù)個開關或做等效的變化。 另外，在本實施例每個驅(qū)動電路使用了三個時鐘信號，較圖4至圖5B的實施例多了一個時
8鐘信號，但是由于每個時鐘信號的工作周期僅為1/4，頻率低于現(xiàn)有技術的1/2，使得本實 施例一樣具有省電的效果。圖8顯示本發(fā)明另一實施例柵極驅(qū)動電路10的一個驅(qū)動單元的電路圖，與之前實 施例的不同處在于，開關M6的耦接位置不同，電容Cl取代原先開關M8的功能以省略原先開 關M8,另外，本實施例的開關M8,相當于前實施例的開關M9。各元件連接關系如下所述。開關M1的第一端耦接信號輸入端12以接收輸入信號 (Input)、第二端耦接節(jié)點X、控制端耦接時鐘信號CK1。開關M2的第一端與控制端耦接信 號輸入端12以接收輸入信號anput)、第二端耦接節(jié)點X。開關M3的第一端耦接時鐘信號 CK2、第二端耦接信號輸出端13以及電容Cl的第一端、控制端耦接節(jié)點X。開關M8，的第一 端與控制端耦接時鐘信號CK1、第二端耦接開關M6的控制端。開關M5的第一端耦接開關M4 的第二端與開關M6的控制端、第二端耦接低電壓源Vss (具低電位，例如-10V)、控制端耦接 信號輸入端12以接收輸入信號(Input)。開關M6的第一端耦接時鐘信號CK1、第二端耦耦 接節(jié)點Z、控制端耦接開關M4的第二端與開關M5的第一端。開關M7的第一端耦接節(jié)點X、 第二端耦接低電壓源Vss、控制端耦接節(jié)點Z。開關M4的第一端耦接節(jié)點X、第二端耦接低電 壓源Vss、控制端耦接來自第N+2級驅(qū)動單元的反饋信號，亦即，第N+2級驅(qū)動單元的輸出信 號。另外，該柵極驅(qū)動電路10可另包含電容Cl耦接于該節(jié)點X與輸出端13之間，藉以降 低該開關M1及開關M2的寄生電容與信號間的耦合效應。圖9A及9B顯示本發(fā)明實施例的柵極驅(qū)動電路10的驅(qū)動方法，其中圖9A顯示柵 極驅(qū)動電路10根據(jù)圖8的驅(qū)動單元，例如第二驅(qū)動單元11中的輸入信號hput、時鐘信號 CK1-CK2、節(jié)點X的電位、節(jié)點Z的電位、反饋信號N+2、輸出信號Output的信號時序圖，而圖 9B則為相對于圖9A的開關M1至開關M9的操作狀態(tài)。注意本實施例中，第一時鐘信號CKl 與第二時鐘信號CK2的工作周期不同于圖4至圖5B實施例的工作周期，本實施例的工作周 期為1/3而前實施例為1/4。于Tl期間與T2期間的操作，與圖5B實施例相同，不再贅述。于T3期間，輸入信號Input及時鐘信號CKl、CK2均為低準位，開關M1, M2, M8’、M5 關閉。Mjt持關閉、節(jié)點Z維持在低電位、開關M7關閉。反饋信號N+2為低準位，開關M4維 持關閉。因此，藉由該第三開關M3的寄生電容，節(jié)點X的電位仍維持在高準位，開關M3仍處 于導通狀態(tài)。此時，由于時鐘信號CK2為低準位，輸出端13通過開關M3輸出低準位的輸出 信號 Output。于T4期間，時鐘信號CKl為高準位，輸入信號Input與時鐘信號CK2為低準位，開 關MpM8.導通，開關M2、M5關閉，而開關M6因為時鐘信號CKl的高電位被耦合至其控制端而 導通，使得節(jié)點Z為高電位、開關M7導通、節(jié)點X的電位被放電至低電位。反饋信號N+2為 高準位，開關M4導通，使得節(jié)點X的電位被放電至低準位，故開關M3關閉，且由于負載電容 Cload于T3期間已放電至低準位且并未于T4期間再度被充電，因此輸出端13輸出低準位的 輸出信號Output。于T5期間，輸入信號hput、時鐘信號CKl、反饋信號N+2為低準位，開關ΜρΜ2、Μ4、 Μ5、Μ8，關閉，節(jié)點Z因為開關M7的寄生電容維持在高準位使得開關M6導通，且時鐘信號CKl 為低準位，故節(jié)點Z的電位經(jīng)由開關M6被放電至低準位，使得開關M7關閉。節(jié)點X的電位 維持在低準位、開關M3關閉，輸出信號維持在低電位。
于T6期間，輸入信號hput、時鐘信號CK1、時鐘信號CK2、反饋信號N+2均為低準 位，開關Mp M2、M4、M5, M8,關閉。節(jié)點Z維持在低準位，使得開關M6、M7關閉。節(jié)點X的電位 維持在低準位，故開關M3關閉，輸出信號Output維持在低準位。于T7期間，時鐘信號CKl為高準位，輸入信號Input與時鐘信號CK2為低準位，開 關M1J8,導通，開關M2、M5關閉，而開關M6因為時鐘信號CKl的高電位經(jīng)由M4被耦合至其控 制端而導通，使得節(jié)點Z為高電位、開關M7導通、節(jié)點X的電位被放電至低電位。反饋信號 N+2為高準位，開關M4導通，使得節(jié)點X的電位被放電至低準位，故開關M3關閉，輸出信號 Output維持在低準位。于T8期間，輸入信號hput、時鐘信號CK1、反饋信號N+2均為低準位，時鐘信號 CK2為高準位，開關Μ” M2、M4、M5、M8,關閉。節(jié)點Z因為開關M7的寄生電容維持在高準位使 得開關M6導通，且時鐘信號CKl為低準位，故節(jié)點Z的電位經(jīng)由開關M6被放電至低準位，使 得開關M7關閉。節(jié)點X的電位維持在低準位，故開關M3關閉，輸出信號Output維持在低準 位。該柵極驅(qū)動電路10可另包含電容耦接于該第一節(jié)點X與該輸出端13的間，藉以 降低該第一開關M1及該第二開關M2的寄生電容與信號間的耦合效應。上述M5至M8,所構成的穩(wěn)壓電路，與之前實施例的不同處在于因為開關M8,長久 使用可能有臨界電壓偏移的問題，開關M6可確保時鐘信號CKl的高電位可充電至節(jié)點Z，同 時也提供路徑供節(jié)點Z放電至低電位。然而，在本發(fā)明其它實施例中，開關M8,與M6的連接 方式可與圖6中開關M9與開關M6的連接方式相同，而此時亦將需如圖6實施例所示，引入 額外的時鐘信號CK3以控制M6。另外，在本實施例中，電容Cl可降低開關M1J2與該開關M3 的寄生電容與信號間的耦合效應。圖9C顯示本發(fā)明另一實施例的柵極驅(qū)動電路10的驅(qū)動方法，其顯示柵極驅(qū)動電 路10根據(jù)圖8的驅(qū)動單元，例如第二驅(qū)動單元11中的各信號時序圖；其與圖9A的差別 在于，所有輸入信號(如輸入信號、CKl、CK2、N+2...等)，以及包含自第一驅(qū)動單元接收 的起始信號，皆提前加寬可調(diào)整長度的脈沖寬度T，即調(diào)整之后，每一信號的脈沖寬度將為 (Τ+ff)，且兩相鄰時鐘信號之間具有T寬度的重疊期間，另外任兩相鄰時鐘信號彼此間相差 固定相位。值得一提的是，上述各輸入信號經(jīng)調(diào)整可調(diào)整長度的脈沖寬度T后，僅使兩相鄰 時鐘信號部分重疊(如CKl與CK2脈沖部分重疊，且重疊寬度為T)，而非全部重疊，其中， 優(yōu)選地，可調(diào)整長度的脈沖寬度T小于或不大于調(diào)整后的單一個脈沖寬度(T+W)的1/2，亦 即兩依序相鄰時鐘信號，如時鐘信號CKl和CK2，重疊部分的寬度T小于或不大于單一脈沖 寬度(T+W)的1/2，但不以此為限。本實施例具有操作穩(wěn)定性更佳，可消除輸出電壓紋波 (ripple)的優(yōu)點。例如，可確保輸出信號Output在T3至T8期間，不受時鐘信號CK2的影 響而使開關M3因可能有漏電流的疑慮而使輸出信號具有電壓紋波，其原理是當時鐘信號 CK2與CKl的重疊期間T，節(jié)點X的電位可經(jīng)由開關M1耦合至輸入信號hput的低準位，確 保開關M3為關閉，不會產(chǎn)生漏電流。同理，圖9C的驅(qū)動方法，亦可應用于如圖6與圖8的實施例中，亦即在圖7A和圖 9A所示的驅(qū)動方法中，將所有輸入信號(如CK1、CK2、CK3、N+2等)，包含自第一驅(qū)動單元 接收的起始信號，皆提前加寬可調(diào)整長度的脈沖寬度T，即調(diào)整之后，每一信號的脈沖寬度 將為(T+W)，且兩相鄰時鐘信號之間具有T寬度的重疊期間，且兩相鄰時鐘信號彼此間相差
10固定相位。而輸入信號經(jīng)調(diào)整可調(diào)整寬度的脈沖寬度T后，僅使兩相鄰時鐘信號部分重疊， 而非全部重疊，其中，優(yōu)選地，可調(diào)整長度的脈沖寬度T小于或不大于調(diào)整后的單一個脈沖 寬度(T+W)的1/2，但不以此為限。如此一來將具有操作穩(wěn)定性更佳，并可消除輸出電壓紋 波(ripple)的優(yōu)點。以上，根據(jù)本發(fā)明實施例的柵極驅(qū)動電路與驅(qū)動方法，不僅在操作上的穩(wěn)定度、可 靠度佳，同時每個驅(qū)動單元僅用到兩個或三個時鐘信號，且每個時鐘信號的工作周期(duty cycle)對于圖4與圖6的實施例為0. 25、對于圖8的實施例為0. 33，相較于現(xiàn)有技術的 時鐘信號的工作周期為0. 5至多可降低一半頻率，故整體驅(qū)動電路的耗電功率可大幅降 低。另外，特別一提的是，本發(fā)明實施例中所述的各種柵極驅(qū)動電路，皆可以如集成柵極電 路antegrated gate drive，I⑶)的形式，直接制作于液晶顯示面板的基板上，但不以此為 限。以上所述僅為本發(fā)明的優(yōu)選實施例而已，并非用以限定本發(fā)明的權利要求范圍； 凡其它未脫離發(fā)明所揭示的精神下所完成的等效改變或修飾，均應包含在所附的權利要求 范圍內(nèi)。
權利要求
1.一種柵極驅(qū)動電路，包含多個串接的驅(qū)動單元，每一驅(qū)動單元接收多個時鐘信號以 驅(qū)動負載，每一驅(qū)動單元包含信號輸入端，接收輸入信號；信號輸出端，輸出輸出信號；第一開關，具有第一端耦接所述信號輸入端、第二端耦接第一節(jié)點、控制端接收第一時 鐘信號；第二開關，具有第一端與控制端耦接所述信號輸入端、第二端耦接所述第一節(jié)點；第三開關，具有第一端接收第二時鐘信號、第二端耦接所述信號輸出端、控制端耦接所 述第一節(jié)點；以及第四開關，所述第四開關具有第一端耦接所述第一節(jié)點、第二端耦接低電壓源、控制端 接收來自下兩級驅(qū)動單元的輸出信號；其中每一驅(qū)動單元的信號輸出端耦接至下一級驅(qū)動單元的信號輸入端。
2.如權利要求1所述的柵極驅(qū)動電路，其中每一驅(qū)動單元尚包含穩(wěn)壓電路耦接于所述 第一節(jié)點與所述輸出端之間。
3.如權利要求2所述的柵極驅(qū)動電路，其中所述穩(wěn)壓電路包含第五開關，具有第一端耦接第二節(jié)點、第二端耦接所述低電壓源、控制端耦接所述信號 輸入端；第六開關，具有第一端耦接所述第二節(jié)點、第二端耦接所述低電壓源、控制端耦接第三 時鐘信號；第七開關，具有第一端耦接所述第一節(jié)點、第二端耦接所述低電壓源、控制端耦 接所述第二節(jié)點；以及第八開關，所述第八開關具有第一端耦接所述第三開關的第二端、第二端耦接所述低 電壓源、控制端耦接所述第二節(jié)點；第九開關，具有第一端與控制端接收所述第一時鐘信號、第二端耦接所述第二節(jié)點。
4.如權利要求3所述的柵極驅(qū)動電路，其中所述第一、第二、第三、第四、第五、第六、第 七、第八及第九開關為薄膜晶體管。
5.如權利要求3所述的柵極驅(qū)動電路，其中所述第一時鐘信號、所述第二時鐘信號、所 述第三時鐘信號的工作周期為1/4。
6.如權利要求5所述的柵極驅(qū)動電路，其中所述輸入信號為高準位時，所述第一時鐘 信號亦為高準位。
7.如權利要求3所述的柵極驅(qū)動電路，所述第二時鐘信號落后所述第一時鐘信號一相 位差，且所述第三時鐘信號落后所述第二時鐘信號所述相位差。
8.如權利要求7所述的柵極驅(qū)動電路，其中所述第二時鐘信號與所述第一時鐘信號的 脈沖具有重疊部分，且所述第三時鐘信號與所述第二時鐘信號的脈沖亦具有重疊部分。
9.如權利要求8所述的柵極驅(qū)動電路，其中所述重疊部分的長度小于或不大于時鐘信 號的單一脈沖寬度的1/2。
10.如權利要求2所述的柵極驅(qū)動電路，其中所述穩(wěn)壓電路包含第五開關，具有第一端耦接第八開關的第二端與第六開關的控制端、第二端耦接低電 壓源、控制端耦接所述信號輸入端，所述第六開關尚具有第一端接收所述第一時鐘信號與 所述第八開關的第一端、第二端耦接第二節(jié)點，而所述第八開關的第一端與控制端同時接收所述第一時鐘信號；以及第七開關，具有第一端耦接所述第一節(jié)點、第二端耦接所述低電壓源、控制端耦接所述 ~- T^ 點。
11.如權利要求10所述的柵極驅(qū)動電路，其中所述穩(wěn)壓電路尚包含第一電容耦接于所 述第一節(jié)點與所述信號輸出端之間。
12.如權利要求10所述的柵極驅(qū)動電路，其中所述第一、第二、第三、第四、第五、第六、 第七、及第八開關為薄膜晶體管。
13.如權利要求10所述的柵極驅(qū)動電路，其接收所述第一時鐘信號及所述第二時鐘信 號，其中所述第二時鐘信號落后所述第一時鐘信號一個相位差。
14.如權利要求13所述的柵極驅(qū)動電路，其接收所述第一時鐘信號及所述第二時鐘信 號，其中所述第二時鐘信號與所述第一時鐘信號的脈沖具有重疊部分。
15.如權利要求14所述的柵極驅(qū)動電路，其中所述重疊部分的長度小于或不大于時鐘 信號的單一脈沖寬度的1/2。
16.如權利要求14或15所述的柵極驅(qū)動電路，其中所述第一時鐘信號、所述第二時鐘 信號的工作周期為1/3。
17.如權利要求16所述的柵極驅(qū)動電路，其中所述輸入信號為高準位時，所述第一時 鐘信號亦為高準位。
全文摘要
一種液晶顯示器的柵極驅(qū)動電路，柵極驅(qū)動電路包含多個驅(qū)動單元，每個驅(qū)動單元接收輸入信號并產(chǎn)生輸出信號至下一級驅(qū)動單元。利用柵極驅(qū)動電路的特殊耦接關系，搭配二個或三個脈沖期間互不相同的時鐘信號，來達成輸入信號的寄存與位移。
文檔編號G09G3/36GK102063874SQ200910221750
公開日2011年5月18日 申請日期2009年11月16日 優(yōu)先權日2009年11月16日
發(fā)明者張憲政, 陳彥州 申請人:瀚宇彩晶股份有限公司