專利名稱：靜電防護電路、液晶顯示面板的靜電防護電路及其陣列的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及靜電防護電路，尤其涉及液晶顯示面板的靜電防護電路。
背景技術(shù)：
中國專利申請200610164295. 1號公開了一種靜電保護電路，靜電放電保護電路 包含一第一整流元件、一第二整流元件和一電阻元件。第一整流元件以及第二整流元件通 常利用金屬氧化物半導體晶體管或二極管實施。靜電放電保護電路連接到一連接焊點以及 一被保護電路，用以防止ESD脈沖從連接焊點流至被保護電路。一般而言，從連接焊點進入 的ESD脈沖會從第一整流元件或第二整流元件被導走。但是，在上述電路中，半導體管晶體管的導通需要一段時間，這時間為半導體管晶 體管的響應(yīng)時間，如果靜電脈沖的脈寬較小，靜電脈沖的持續(xù)時間小于晶體管的響應(yīng)時間 (也稱為晶體管的溝道形成時間)，那么，靜電脈沖還未等晶體管導通就已經(jīng)流入被保護電 路，此時，靜電放電保護電路100達不到保護被保護電路的目的，靜電保護電路失效。另外，在液晶顯示面板中，也常常遇到靜電脈沖使得驅(qū)動電路輸出端數(shù)據(jù)線邏輯 電平出錯而導致顯示面板無法正常顯示的問題，如圖1所示，靜電從彩色濾光玻璃1’(也 稱為CF玻璃)的第一導電金屬層11’(ΙΤ0電極層)，通過銀點膠2’，進入薄膜晶體管玻璃 (TFT玻璃)3’的焊接點31’ (com pad)，經(jīng)過與該焊接點31’連接的共用電極線(com線) 到達驅(qū)動電路(IC)使得驅(qū)動電路的電平出現(xiàn)邏輯錯誤，引起驅(qū)動電路輸出端數(shù)據(jù)線電平 的邏輯錯誤，從而，使得液晶顯示面板無法正常顯示。

發(fā)明內(nèi)容
本發(fā)明解決問題是靜電防護電路的放電單元響應(yīng)時間小于靜電脈沖的持續(xù)時間 而無法將靜電脈沖釋放掉而使得靜電脈沖進入被保護電路的問題。本發(fā)明解決的另一問題是由靜電脈沖引起液晶顯示面板的驅(qū)動電路的輸出電平 邏輯錯誤而導致顯示面板無法正常顯示。為達到上述目的，本發(fā)明靜電防護電路的技術(shù)方案是一種靜電防護電路包括放電單元和延遲電路。該延遲電路的輸出端與放電單元的 輸入端連接，延遲電路對靜電脈沖進行延遲并將靜電脈沖的脈沖寬度變寬以使靜電脈沖的 脈沖寬度大于電單元的響應(yīng)時間而通過放電單元釋放靜電。可選地，所述放電單元包括第一放電單元和第二放電單元，極性為正的靜電脈沖 經(jīng)過所述延遲電路后經(jīng)所述第一放電單元放電，極性為負的靜電脈沖經(jīng)過所述延遲電路后 經(jīng)所述第二放電單元放電。可選地，所述第一放電單元為第一 NMOS晶體管，第一 NMOS晶體管的源極與外部 電路連接，第一 NMOS晶體管的柵極和漏極與延遲電路的輸出端連接；第二放電單元為第二 NMOS晶體管，第二NMOS晶體管的漏極和柵極與外部電路連接，第二NMOS晶體管的源極與延 遲電路的輸出端連接。
可選地，所述延遲電路為RC延遲電路?？蛇x地，所述RC延遲電路電阻的電阻值和/或電容的電容值為可變的。可選地，，所述RC延遲電路的電阻包括第一電阻串、第二電阻串和若干可控開關(guān)， 所述第一電阻串的兩端為所述電阻的兩連接端；每一可控開關(guān)一端連接于第一電阻串的兩 相鄰電阻之間，另外一端連接于第二電阻串的兩相鄰電阻之間；通過可控開關(guān)的開或斷而 連接或者斷開第一電阻串和第二電阻串而調(diào)節(jié)電阻值。一種液晶顯示面板的靜電防護電路包括放電單元和延遲電路。該延遲電路的輸出 端與放電單元的輸入端連接，延遲電路的輸入端連接液晶顯示面板的薄膜晶體管基板的共 用電極線，延遲電路對靜電脈沖進行延遲并將靜電脈沖的脈沖寬度變寬以使靜電脈沖的脈 沖寬度大于放電單元的響應(yīng)時間而通過放電單元釋放靜電?？蛇x地，所述放電單元包括第一放電單元和第二放電單元，極性為正的靜電脈沖 經(jīng)過所述延遲電路后經(jīng)所述第一放電單元放電，極性為負的靜電脈沖經(jīng)過所述延遲電路后 經(jīng)所述第二放電單元放電。可選地，所述第一放電單元和第二放電單元通過柔性電路板與液晶顯示面板的點 屏模組電路連接而相應(yīng)獲得第一電壓和第二電壓，當延遲電路輸出端的電壓大于第一電壓 與第一放電單元的閾值電壓之和時，靜電脈沖經(jīng)過第一放電單元后通過點屏模組電路放 電；當延遲電路輸出端的電壓小于第二電壓與第二放電單元的閾值電壓之差時，靜電脈沖 經(jīng)過第二放電單元后通過點屏模組電路放電?？蛇x地，所述第一放電單元為第三NMOS晶體管，第二放電單元為第四NMOS晶體 管，第三NMOS晶體管的源極與外部電路連接，第三NMOS晶體管的柵極和漏極與延遲電路的 輸出端連接，第四NMOS晶體管的漏極和柵極與外部電路連接，第四NMOS晶體管的源極與延 遲電路的輸出端連接。可選地，所述延遲電路為RC延遲電路，所述RC延遲電路的電阻包括第一電阻線、 第一控制線、第二控制線、第一晶體管、第二晶體管和第二電阻線，第一電阻線與液晶顯示 面板的薄膜晶體管基板的共用電極線連接，第一電阻線上串聯(lián)有電阻，第一電阻線還與第 一放電單元連接，第二電阻線與第二放電單元連接且串聯(lián)有電阻，第一控制線連接于第一 晶體管的柵極，第二控制線連接于第二晶體管的柵極，第一晶體管和第二晶體管的另外兩 極分別與第一電阻線和第二電阻線連接，第一控制線和第二控制線控制第一晶體管和第二 晶體管開或關(guān)使得第一電阻線與第二電阻線連接或斷開而改變延遲電路的電阻?？蛇x地，所述靜電保護電路的電容包括共用電極線、覆蓋于共用電極線的介質(zhì)層 和覆蓋于介質(zhì)層的源漏極金屬層、第三晶體管和第四晶體管，第三晶體管的柵極通過柔性 電路板獲取第三電壓，第三晶體管的另外兩極分別連接于共用電極線和源漏極金屬層；所 述第四晶體管的柵極通過柔性電路板獲取第四電壓，第四晶體管的另外兩極分別與地和源 漏極金屬層連接，通過控制向第三晶體管或第四晶體管輸出第三電壓或第四電壓改變所述 電容的大小?？蛇x地，所述靜電防護電路還包括位于面板的彩色濾光玻璃和薄膜晶體管玻璃 (TFT玻璃)之間的放電尖端，該放電尖端與共用電極線連接。一種液晶顯示面板的靜電防護電路包括放電單元和RC延遲電路。RC延遲電路的 電阻為液晶顯示面板的共用電極線本身的電阻，RC延遲電路的電容包括共用電極線，覆蓋于共用電極線的介質(zhì)層和覆蓋于介質(zhì)層的源漏極金屬層，RC延遲電路對靜電脈沖進行延遲 并將靜電脈沖的脈沖寬度變寬以使靜電脈沖的脈沖寬度大于放電單元的響應(yīng)時間而通過 第一放電單元釋放靜電。可選地，所述放電單元包括第一放電單元和第二放電單元，極性為正的靜電脈沖 經(jīng)過所述RC延遲電路后經(jīng)所述第一放電單元放電，極性為負的靜電脈沖經(jīng)過所述RC延遲 電路后經(jīng)所述第二放電單元放電。可選地，所述第一放電單元和第二放電單元通過柔性電路板與液晶顯示面板的點 屏模組電路連接而相應(yīng)獲得第一電壓和第二電壓，當RC延遲電路輸出端的電壓大于第一 電壓與第一放電單元的閾值電壓之和時，靜電脈沖經(jīng)過第一放電單元后通過點屏模組電路 放電；當RC延遲電路輸出端的電壓小于第二電壓與第二放電單元的閾值電壓之差時，靜電 脈沖經(jīng)過第二放電單元后通過點屏模組電路放電?？蛇x地，所述第一放電單元為第三NMOS晶體管，第二放電單元為第四NMOS晶體 管，第三NMOS晶體管的源極與外部電路連接，第三NMOS晶體管的柵極和漏極與RC延遲電 路的輸出端連接，第四NMOS晶體管的漏極和柵極與外部電路連接，第四NMOS晶體管的源極 與RC延遲電路的輸出端連接?？蛇x地，所述RC延遲電路還包括第一控制線、第二控制線、第一晶體管、第二晶體 管和共用電極線的輔助線，所述第一放電單元與共用電極線連接，所述第二放電單元與共 用電極線的輔助線連接，第一控制線連接于第一晶體管的柵極，第二控制線連接于第二晶 體管的柵極，第一晶體管和第二晶體管的另外兩極分別與共用電極線和共用電極線的輔助 線連接，第一控制線和第二控制線控制第一晶體管和第二晶體管開或關(guān)來使得共用電極線 與共用電極線的輔助線連接或斷開而改變RC延遲電路的電阻。可選地，所述RC延遲電路的電容包括共用電極線、覆蓋于共用電極線的介質(zhì)層和 覆蓋于介質(zhì)層的源漏極金屬層、第三晶體管和第四晶體管，第三晶體管的柵極通過柔性電 路板獲取第三電壓，第三晶體管的另外兩極分別連接于共用電極線和源漏極金屬層；所述 第四晶體管的柵極通過柔性電路板獲取第四電壓，第四晶體管的另外兩極分別與地和源漏 極金屬層連接，通過控制向第三晶體管或第四晶體管輸出第三電壓或第四電壓改變所述電 容，通過調(diào)整電容，可以將不釋放靜電脈沖的電容通過第三晶體管形成等勢體而失效，避免 相鄰的電容之間產(chǎn)生耦合效應(yīng)，影響電路工作?？蛇x地，所述靜電防護電路還包括位于面板的彩色濾光玻璃和薄膜晶體管玻璃 (TFT玻璃)之間的放電尖端，該放電尖端與共用電極線連接。與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是1、由于本發(fā)明的靜電防護電路包括延遲電路，延遲電路對靜電脈沖進行延遲并使 得靜電脈沖寬度變寬，靜電脈沖持續(xù)時間大于放電單元的響應(yīng)時間，從而，通過放電單元釋 放靜電，靜電脈沖不會進入被保護電路，達到保護被保護電路的目的；當所述放電單元包括 第一放電單元和第二放電單元時，極性為正的靜電脈沖經(jīng)過第一放電單元釋放，極性為負 的靜電脈沖通過第二放電單元釋放，提高靜電防護電路抗正負極性高壓靜電的能力。2、由于本發(fā)明的電阻的電阻值和電容的電容值可變，可以根據(jù)靜電脈沖的脈寬選 取合適的電阻和電容值而將靜電脈沖延遲拉寬而使得靜電脈沖的持續(xù)時間大于第一放電 單元和第二放電單元的響應(yīng)時間，從而，不同脈寬的靜電脈沖都可以通過該靜電防護電路
7釋放掉。3、本發(fā)明的液晶顯示面板的靜電防護電路包括延遲電路，這樣，使得納秒級的靜 電脈沖得以拉寬而使得靜電脈沖的持續(xù)時間大于放電單元的響應(yīng)時間，從而通過放電單元 釋放靜電脈沖，靜電脈沖不會進入驅(qū)動電路，驅(qū)動電路的輸出端數(shù)據(jù)線的電平不會出現(xiàn)邏 輯出錯，液晶顯示面板顯示正常。4、由于液晶顯示面板的靜電防護電路的RC延遲電路的電阻值和電容值是可變 的，因此，可以根據(jù)靜電脈沖的脈寬選取合適的電阻和電容值而將靜電脈沖延遲拉寬而使 得靜電脈沖的持續(xù)時間大于第一放電單元和第二放電單元的響應(yīng)時間，從而，不同脈寬的 靜電脈沖都可以通過該靜電防護電路釋放掉。5、所述靜電防護電路還包括位于面板的彩色濾光玻璃和薄膜晶體管(TFT玻璃) 之間的放電尖端，這樣，可以將面板兩側(cè)彩色濾光玻璃和薄膜晶體管玻璃之間(比如，貼合 處)的靜電被放電尖端采用尖端放電方式引入共用電極線并經(jīng)過所述延遲電路后被放電 單元釋放掉。6、采用靜電防護電路構(gòu)成靜電防護陣列，可以延長靜電的釋放路徑。7、當所述RC延遲電路的電阻為共用電極線本身的電阻時，通過調(diào)整共用電極線 的寬度也可以調(diào)整RC延遲電路的電阻值。


圖1是常規(guī)液晶顯示面板的結(jié)構(gòu)示意圖；圖2是本發(fā)明的靜電防護電路的電路圖；圖3是靜電防護電路的可調(diào)電阻的結(jié)構(gòu)示意圖；圖4是本發(fā)明的液晶顯示面板的靜電防護電路陣列第一實施例的結(jié)構(gòu)示意圖；圖5 (a)為靜電脈沖的波形；圖5 (b)為靜電脈沖經(jīng)過延遲電路后的波形；圖6是本發(fā)明液晶顯示面板的靜電防護電路陣列第二實施例的結(jié)構(gòu)示意圖。
具體實施例方式請參閱圖2，本發(fā)明的靜電防護電路包括第一放電單元1、第二放電單元2和延遲 電路3。請參閱圖2，第一放電單元1為第一 NMOS晶體管11，第一 NMOS晶體管11的源極 與外部電路連接。通過外部電路，第一 NMOS晶體管11可以獲得極性為正的第一電壓，第一 NMOS晶體管11的閾值電壓為第一放電單元1的閾值電壓，第一 NMOS晶體管11的柵極與漏 極連接。請參閱圖2，第二放電單元2為第二 NMOS晶體管21。第二 NMOS晶體管21的漏極 和柵極與外部電路連接。通過外部電路，第二 NMOS晶體管21獲取極性為負的第二電壓。請參閱圖2，延遲電路3為RC延遲電路，包括電阻31和電容32，電阻連接靜電輸 入端4。該RC延遲電路的輸出端與第一 NMOS晶體管11的柵極和漏極、第二 NMOS晶體管 21的源極和被保護電路5連接。該RC延遲電路的電阻31的電阻值和電容32的值是可變 的。
請參閱圖3，圖3是電阻的電阻值可變的一個實施例，在該實施例中，電阻31包括 第一電阻串311、第二電阻串312和若干可控開關(guān)313。該第一電阻串311的兩端為該電阻 31的兩連接端。第一電阻串311由若干電阻3111串聯(lián)而成，第二電阻串312由若干3121 串聯(lián)而成。每一可控開關(guān)313 —端連接于第一電阻串311的兩相鄰電阻3111之間，另外一 端連接于第二電阻串312的兩相鄰電阻3121之間。通過可控開關(guān)的開或斷而連接或者斷 開第一電阻串和第二電阻串而調(diào)節(jié)電阻值，比如，在圖3中，將自左往右的第一個可控開關(guān) 313和第四個可控開關(guān)313打開，就使得第一電阻串313上位于第一個可控開關(guān)313和第四 個可控開關(guān)313之間的電阻與第二電阻串212上位于第一個可控開關(guān)313和第四個可控開 關(guān)313之間的電阻并聯(lián)；如果將自左往右的第二個可控開關(guān)313和第三個可控開關(guān)313打 開，將使得第一電阻串313上位于第二個可控開關(guān)313和第三個可控開關(guān)313之間的電阻 與第二電阻串212上位于第二個可控開關(guān)313和第三個可控開關(guān)313之間的電阻并聯(lián)，這 兩種方式中，RC延遲電路的電阻值不一樣，通過這樣的方式開啟不同位置的可控開關(guān)而調(diào) 整電阻值。當然，本實施例的第一放電單元1和第二放電單元2也可以采用二極管，采用兩二 極管構(gòu)成本發(fā)明的第一放電單元1和第二放電單元2時，第一二極管的正極與第二二極管 的負極連接，第一二極管的負極通過外部電路獲取極性為正的第一電壓，第二二極管的正 極通過外部電路獲取極性為負的第二電壓。延遲電路3的輸出端連接在第一二極管的正極 和第二二極管的負極；如果所述靜電脈沖只有一種極性，此時，僅僅需要設(shè)計一個放電單元 即可。不論第一放電單元1和第二放電單元2采用NMOS晶體管還是二極管，工作原理都 一樣，本實施例僅以第一放電單元1和第二放電單元2為NMOS晶體管為例，說明靜電防護 電路的工作原理如下請參閱圖2、圖5 (a)和圖5 (b)，當如圖5 (a)所示的極性為正的靜電脈沖6從脈 沖輸入端4進入RC延遲電路，RC延遲電路對靜電脈沖6延遲拉寬后，靜電脈沖的波形如圖 5(b)所示，為了和圖5(a)的靜電脈沖相區(qū)別，此處稱之為第二靜電脈沖7，在圖5(b)中，Tl 時刻對應(yīng)在上升沿時，RC延遲電路輸出端的電壓與第一 NMOS晶體管11的第一電壓之差等 于第一 NMOS晶體管11的閾值電壓的時刻；T2時刻對應(yīng)在下降沿時，RC延遲電路輸出端的 電壓與第一 NMOS晶體管11的第一電壓之差等于第一 NMOS晶體管11的閾值電壓的時刻， 在Tl時刻和T2時刻之間，靜電脈沖6被延遲拉寬后而成為第二靜電脈沖7后，第二靜電脈 沖7的脈沖寬度被增大，大于第一 NMOS晶體管11的響應(yīng)時間，第一 NMOS晶體管11導通， 因此，第二靜電脈沖7通過第一 NMOS晶體管11被釋放掉。為進一步增大延遲功能，使得靜電脈沖的寬度變得更寬，以增大放電的效果，可以 增加延遲電路3而使得對靜電脈沖7進行多級延遲，經(jīng)過多級延遲后，靜電脈沖7的脈寬被 拉寬而使得靜電脈沖的持續(xù)時間遠大于第一NMOS晶體管11的響應(yīng)時間，從而，將第一NMOS 晶體管11導通而釋放靜電脈沖。。另外，當靜電脈沖6的極性為負時，靜電脈沖6經(jīng)過RC延遲電路延遲后再經(jīng)過第 二放電單元2被釋放，釋放的過程與釋放極性為正的靜電脈沖6的過程一樣，在此不再贅 述。請參閱圖4，圖4顯示液晶顯示面板的靜電防護電路陣列的一個實施例，該實施例的靜電防護陣列由兩級靜電防護電路串聯(lián)而成。每一靜電防護電路包括具有第一放電單元 8和第二放電單元9的放電單元和延遲電路10。延遲電路10的輸出端與放電單元的輸入 端連接，延遲電路10的輸入端連接液晶顯示面板的薄膜晶體管基板的共用電極線。第一放電單元8包括通過非晶硅薄膜晶體管制造工藝做成的第三NMOS晶體管81， 該第三NMOS晶體管81的源極與柔性電路板12連接，柔性電路板12與點屏模組電路13連 接，第三NMOS晶體管81通過點屏模組電路13獲取極性為正的第一電壓。第三NMOS晶體 管81的柵極和漏極與延遲電路10的輸出端連接。第二放電單元9包括通過非晶硅薄膜晶體管制造工藝做成的第四NMOS晶體管91， 該第四NMOS晶體管91的柵極和漏極與柔性電路板12連接，柔性電路板12與點屏模組電 路13連接，第二放電單元9通過點屏模組電路13獲取第二電壓，第四NMOS晶體管91的源 極與RC延遲電路10的輸出端連接。延遲電路10為RC延遲電路，包括電阻101和電容102。電阻101包括第一電阻線1011、第一控制線1012、第二控制線1013、第一晶體管 1014、第二晶體管1015和第二電阻線1016。第一電阻線1011上串聯(lián)有電阻，第一電阻線 1011與液晶顯示面板的薄膜晶體管基板的共用電極線連接。第一控制線1012連接于第一 晶體管1014的柵極，第二控制線1013連接于第二晶體管1015的柵極。第一控制線1012 和第二控制線1013還連接于柔性電路板12，該柔性電路板12與點屏模組電路13連接。第 二電阻線1016上串聯(lián)有電阻。第一晶體管1014和第二晶體管1015的另外兩極分別與第 一電阻線1011和第二電阻線1016連接。通過點屏模組電路13向第一控制線1013和第二 控制線1014加入電壓，從而，可以導通不同位置的第一晶體管1014或者第二晶體管1015， 進而，可以將不同的電阻連接，達到調(diào)節(jié)電阻值的目的，比如，在圖4中，如果改變第二級RC 延遲電路的電阻值，將自左向右的第一個第一晶體管1014和第二個第一晶體管1014導通， 則，所述電阻的阻值等于位于兩第一晶體管1014之間的兩個電阻并聯(lián)的阻值與第一電阻 線1011上的第一個電阻的阻值之和；而如果將第一個第一晶體管1014和第二個第一晶體 管1014斷開，則第二級RC延遲電路的電阻值等于第一電阻線1011上串聯(lián)的第一個電阻和 第二個電阻阻值之和，通過導通或者斷開第一晶體管1014可以調(diào)整電阻值；上述說明是以 兩級RC延遲電路來說明如何調(diào)節(jié)電阻的，如果是三級RC延遲電路或者更多級的延遲電路， 就通過導通或者斷開不同位置的晶體管實現(xiàn)第一電阻線1011和第二電阻線1016之間的電 阻的連接關(guān)系，而改變電阻值。電容102包括共用電極線、覆蓋于共用電極線的介質(zhì)層和覆蓋于介質(zhì)層的源漏極 金屬層、第三晶體管103和第四晶體管104，第三晶體管103的柵極通過柔性電路板12獲取 第三電壓，第三晶體管103的另外兩極分別連接于共用電極線和源漏極金屬層。第四晶體 管104的柵極通過柔性電路板12獲取第四電壓，第四晶體管104的另外兩極分別與地和源 漏極金屬層連接。點屏模組電路13通過柔性電路板12給予第三晶體管103電壓而導通第 三晶體管103，電容102成為等勢體，電容失效，這樣，可以將不釋放靜電脈沖的RC延遲電路 關(guān)掉，避免該電容帶有電壓而與相鄰的電容產(chǎn)生耦合效用，例如，在圖4中，當?shù)诙塕C延 遲電路釋放靜電脈沖時，可以將第一級RC延遲電路的電容形成等勢體而避免第一級RC延 遲單路的電容與第二級RC延遲電路的電容產(chǎn)生耦合效用，影響電路工作；點屏模組電路13 通過柔性電路板12給予第四晶體管104電壓而導通第四晶體管104，此時，源漏極金屬層具有電勢，該電勢與共用電極線上的電勢形成電勢差，這樣，等效于對地電容。另外，通過調(diào)節(jié) 覆蓋在共用電極線上的源漏極金屬層的面積，也可以調(diào)節(jié)電容102的值。由于釋放極性為正的靜電脈沖和極性為負的靜電脈沖的區(qū)別僅僅在于極性為正 的靜電脈沖是通過第一放電單元8釋放，極性為負的靜電脈沖是通過第二釋放單元9釋放， 因此，以下僅僅以極性為正的靜電脈沖敘述液晶顯示面板的靜電釋放脈沖電路陣列的工作 過程。請參閱圖4、圖5(a)和圖5 (b)，圖4所示的靜電防護電路陣列由兩級靜電防護電 路串聯(lián)而成，液晶顯示面板的靜電防護電路陣列的工作過程如下為了便于區(qū)別，將經(jīng)過延 遲電路延遲拉寬后的靜電脈沖6稱為第二靜電脈沖7。靜電脈沖6通過共用電極線進入第 一電阻線1011，第一級RC延遲電路將靜電脈沖6拉寬成為第二靜電脈沖7后，使得靜電脈 沖的寬度大于第三NMOS晶體管81的響應(yīng)時間，當靜電脈沖的幅值高于第三NMOS晶體管81 獲取的低壓電壓和第三NMOS晶體管81的閾值電壓時，靜電脈沖從該第三NMOS晶體管81釋 放。為防止第二靜電脈沖7的脈沖寬度小于第三NMOS晶體管81響應(yīng)時間而導致第一級靜 電保護電路的第三NMOS晶體管81還沒有導通，第二靜電脈沖7繼續(xù)向第二級靜電防護電 路傳輸被第二級靜電防護電路的RC延遲電路延遲拉寬，如果此時，第二靜電脈沖7被拉寬 而使得第二靜電脈沖7的持續(xù)時間大于第三NMOS晶體管81的響應(yīng)時間，那么，當靜電脈沖 的幅值高于第三NMOS晶體管81獲取的低壓電壓和第三NMOS晶體管81的閾值電壓時，第 三NMOS晶體管81導通，靜電脈沖7經(jīng)過第三NMOS晶體管81、柔性電路板12和點屏模組電 路13被釋放，靜電脈沖不會進入液晶顯示面板的驅(qū)動電路。需要指出的是，如果第二級靜 電防護電路仍然無法將第二靜電脈沖7的脈沖寬度拉寬而使得第二靜電脈沖7的持續(xù)時間 小于第三NMOS晶體管81的響應(yīng)時間，則，靜電脈沖7繼續(xù)向下一級靜電防護電路傳輸使得 靜電脈沖經(jīng)過多級延遲拉寬，直至拉寬后的靜電脈沖的持續(xù)時間大于第三NMOS晶體管81 的響應(yīng)時間，從而釋放靜電脈沖。也就是說，經(jīng)過多次延遲拉寬后，當靜電脈沖傳輸至某一 級靜電防護電路時，靜電脈沖會被拉寬而使得靜電脈沖的持續(xù)時間大于第三NMNOS晶體管 81的響應(yīng)時間而導通第三NMOS晶體管81而釋放靜電。在液晶顯示面板的靜電防護電路中，還包括位于液晶面板的彩色濾光玻璃和薄膜 晶體管玻璃(TFT玻璃)之間的放電尖端，該放電尖端與共用電極線連接。該放電尖端將彩 色濾光玻璃與薄膜晶體管玻璃之間(比如，兩者的貼合處)的靜電脈沖引入共用電極線，在 經(jīng)過共用電極線流至第一電阻線1011后，通過延遲電路10延遲后，經(jīng)過第一放電單元8或 者第二放電單元9、柔性電路板12后通過點屏模組電路13釋放掉。請參閱圖6，圖6所示為本發(fā)明的液晶顯示面板的靜電防護電路陣列的第二實施 例，該實施例中與第一實施例相同的元件采用相同的標號。該實施例的每一液晶顯示面板 的靜電防護電路包括具有第一放電單元8和第二放電單元9的放電單元以及RC延遲電路 10。所述第一放電單元8和第二放電單元9的結(jié)構(gòu)與第一實施例中放電單元的結(jié)構(gòu)一樣， 在此不再贅述。RC延遲電路10的電阻為液晶顯示面板的共用電極線1017本身的電阻，通 過調(diào)整共用電極線1017的寬度可以調(diào)整電阻。RC延遲電路10的電容103包括共用電極線 1017、覆蓋在共用電極線1017的介質(zhì)層和覆蓋在介質(zhì)層上的源漏極金屬層，RC延遲電路10 的電容也包括第三晶體管103和第四晶體管104，通過控制第三晶體管103和第四晶體管 104而調(diào)節(jié)電容的方法與第一實施例一樣，在此不再贅述。RC延遲電路10對極性為正的靜電脈沖進行延遲并將靜電脈沖的脈沖寬度變寬以使靜電脈沖的脈沖寬度大于第一放電單 元8的響應(yīng)時間而通過第一放電單元8放電；延遲電路10對極性為負的靜電脈沖進行延遲 并將靜電脈沖的脈沖寬度變寬以使靜電脈沖的脈沖寬度大于第二放電單元9的響應(yīng)時間 而通過第二放電單元9放電。請參閱圖6，在第二實施例中，RC延遲電路10還包括第一控制線1012、第二控制 線1013、第一晶體管1014、第二晶體管1015和共用電極線1017的輔助線1018，共用電極線 1017的輔助線1018也稱之為dummy線。所述第一放電單元8與共用電極線1017連接。所 述第二放電單元9與共用電極線1017的輔助線1018連接。第一控制線1012連接于第一 晶體管1014的柵極。第二控制線1013連接于第二晶體管1015的柵極。第一晶體管1014 和第二晶體管1015的另外兩極分別與共用電極線1017和共用電極線的輔助線1018連接， 第一控制線1012和第二控制線1013之間加電壓使得第一晶體管1014和第二晶體管1015 開或關(guān)來控制共用電極線1017與共用電極線的輔助線1018連接或斷開而改變RC延遲電 路的電阻，這樣，共用電極線1017和共用電極線1017的輔助線1018被第一晶體管1014和 第二晶體管1015分隔成若干段，當控制第一晶體管1014和第二晶體管1015的開或關(guān)，就 相當于連接或者斷開多段電阻，可以達到調(diào)整電阻的目的。實際上，第二實施例與第一實施例的區(qū)別在于延遲電路的電阻采用共用電極線本 身的電阻或者共用電極線與共用電極線的輔助線的電阻。該第二實施例中，靜電脈沖從共用電極線流入，經(jīng)過RC延遲后被第一放電單元8 或者第二放電單元9、柔性電路板12后通過點屏模組電路13釋放掉，原理與第一實施例一 樣，在此不再贅述。本發(fā)明雖然以較佳實施例公開如上，但其并不是用來限定權(quán)利要求，任何本領(lǐng)域 技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動和修改，因此本發(fā)明的 保護范圍應(yīng)當以本發(fā)明權(quán)利要求所界定的范圍為準。
1權(quán)利要求
1.一種靜電防護電路，包括放電單元，其特征在于，還包括延遲電路，該延遲電路的輸 出端與放電單元的輸入端連接，延遲電路對靜電脈沖進行延遲并將靜電脈沖的脈沖寬度變 寬以使靜電脈沖的脈沖寬度大于放電單元的響應(yīng)時間而通過放電單元釋放靜電。
2.如權(quán)利要求1所述的靜電防護電路，其特征在于，所述放電單元包括第一放電單元 和第二放電單元，極性為正的靜電脈沖經(jīng)過所述延遲電路后經(jīng)所述第一放電單元放電，極 性為負的靜電脈沖經(jīng)過所述延遲電路后經(jīng)所述第二放電單元放電。
3.如權(quán)利要求2所述的靜電防護電路，其特征在于，所述第一放電單元為第一NMOS晶 體管，第一 NMOS晶體管的源極與外部電路連接，第一NMOS晶體管的柵極和漏極與延遲電路 的輸出端連接；第二放電單元為第二NMOS晶體管，第二NMOS晶體管的漏極和柵極與外部電 路連接，第二 NMOS晶體管的源極與延遲電路的輸出端連接。
4.如權(quán)利要求1所述的靜電防護電路，其特征在于，所述延遲電路為RC延遲電路。
5.如權(quán)利要求4所述的靜電防護電路，其特征在于，所述RC延遲電路電阻的電阻值和 /或電容的電容值為可變的。
6.如權(quán)利要求5所述的靜電防護電路，其特征在于，所述RC延遲電路的電阻包括第 一電阻串、第二電阻串和若干可控開關(guān)，所述第一電阻串的兩端為所述電阻的兩連接端；每 一可控開關(guān)一端連接于第一電阻串的兩相鄰電阻之間，另外一端連接于第二電阻串的兩相 鄰電阻之間；通過可控開關(guān)的開或斷而連接或者斷開第一電阻串和第二電阻串而調(diào)節(jié)電阻 值。
7.一種液晶顯示面板的靜電防護電路，包括放電單元，其特征在于，還包括延遲電路， 該延遲電路的輸出端與放電單元的輸入端連接，延遲電路的輸入端連接液晶顯示面板的薄 膜晶體管基板的共用電極線，延遲電路對靜電脈沖進行延遲并將靜電脈沖的脈沖寬度變寬 以使靜電脈沖的脈沖寬度大于放電單元的響應(yīng)時間而通過放電單元釋放靜電。
8.如權(quán)利要求7所述的液晶顯示面板的靜電防護電路，其特征在于，所述放電單元包 括第一放電單元和第二放電單元，極性為正的靜電脈沖經(jīng)過所述延遲電路后經(jīng)所述第一放 電單元放電，極性為負的靜電脈沖經(jīng)過所述延遲電路后經(jīng)所述第二放電單元放電。
9.如權(quán)利要求8所述的液晶顯示面板的靜電防護電路，其特征在于，所述第一放電單 元和第二放電單元通過柔性電路板與液晶顯示面板的點屏模組電路連接而相應(yīng)獲得第一 電壓和第二電壓，當延遲電路輸出端的電壓大于第一電壓與第一放電單元的閾值電壓之和 時，靜電脈沖經(jīng)過第一放電單元后通過點屏模組電路放電；當延遲電路輸出端的電壓小于 第二電壓與第二放電單元的閾值電壓之差時，靜電脈沖經(jīng)過第二放電單元后通過點屏模組 電路放電。
10.如權(quán)利要求8所述的液晶顯示面板的靜電防護電路，其特征在于，所述第一放電單 元為第三NMOS晶體管，第二放電單元為第四NMOS晶體管，第三NMOS晶體管的源極與外部 電路連接，第三NMOS晶體管的柵極和漏極與延遲電路的輸出端連接，第四NMOS晶體管的漏 極和柵極與外部電路連接，第四NMOS晶體管的源極與延遲電路的輸出端連接。
11.如權(quán)利要求8所述的液晶顯示面板的靜電防護電路，其特征在于，所述延遲電路為 RC延遲電路，所述RC延遲電路的電阻包括第一電阻線、第一控制線、第二控制線、第一晶體 管、第二晶體管和第二電阻線，第一電阻線與液晶顯示面板的薄膜晶體管基板的共用電極 線連接，第一電阻線上串聯(lián)有電阻，第一電阻線還與第一放電單元連接，第二電阻線與第二放電單元連接且串聯(lián)有電阻，第一控制線連接于第一晶體管的柵極，第二控制線連接于第 二晶體管的柵極，第一晶體管和第二晶體管的另外兩極分別與第一電阻線和第二電阻線連 接，第一控制線和第二控制線控制第一晶體管和第二晶體管開或關(guān)使得第一電阻線與第二 電阻線連接或斷開而改變延遲電路的電阻。
12.如權(quán)利要求11所述的液晶顯示面板的靜電防護電路，其特征在于，所述靜電保護 電路的電容包括共用電極線、覆蓋于共用電極線的介質(zhì)層和覆蓋于介質(zhì)層的源漏極金屬 層、第三晶體管和第四晶體管，第三晶體管的柵極通過柔性電路板獲取第三電壓，第三晶體 管的另外兩極分別連接于共用電極線和源漏極金屬層；所述第四晶體管的柵極通過柔性電 路板獲取第四電壓，第四晶體管的另外兩極分別與地和源漏極金屬層連接，通過控制向第 三晶體管或第四晶體管輸出第三電壓或第四電壓改變所述電容的大小。
13.如權(quán)利要求7所述的液晶顯示面板的靜電防護電路，其特征在于，還包括位于面板 的彩色濾光玻璃和薄膜晶體管玻璃之間的放電尖端，該放電尖端與共用電極線連接。
14.一種液晶顯示面板的靜電防護電路，包括放電單元，其特征在于，還包括RC延遲電 路，RC延遲電路的電阻為液晶顯示面板的共用電極線本身的電阻，RC延遲電路的電容包括 共用電極線，覆蓋于共用電極線的介質(zhì)層和覆蓋于介質(zhì)層的源漏極金屬層，RC延遲電路對 靜電脈沖進行延遲并將靜電脈沖的脈沖寬度變寬以使靜電脈沖的脈沖寬度大于放電單元 的響應(yīng)時間而通過第一放電單元釋放靜電。
15.如權(quán)利要求14所述的液晶顯示面板的靜電防護電路，其特征在于，所述放電單元 包括第一放電單元和第二放電單元，極性為正的靜電脈沖經(jīng)過所述RC延遲電路后經(jīng)所述 第一放電單元放電，極性為負的靜電脈沖經(jīng)過所述RC延遲電路后經(jīng)所述第二放電單元放 H1^ ο
16.如權(quán)利要求15所述的液晶顯示面板的靜電防護電路，其特征在于，所述第一放電 單元和第二放電單元通過柔性電路板與液晶顯示面板的點屏模組電路連接而相應(yīng)獲得第 一電壓和第二電壓，當RC延遲電路輸出端的電壓大于第一電壓與第一放電單元的閾值電 壓之和時，靜電脈沖經(jīng)過第一放電單元后通過點屏模組電路放電；當RC延遲電路輸出端的 電壓小于第二電壓與第二放電單元的閾值電壓之差時，靜電脈沖經(jīng)過第二放電單元后通過 點屏模組電路放電。
17.如權(quán)利要求15所述的液晶顯示面板的靜電防護電路，其特征在于，所述第一放電 單元為第三NMOS晶體管，第二放電單元為第四NMOS晶體管，第三NMOS晶體管的源極與外 部電路連接，第三NMOS晶體管的柵極和漏極與RC延遲電路的輸出端連接，第四NMOS晶體 管的漏極和柵極與外部電路連接，第四NMOS晶體管的源極與RC延遲電路的輸出端連接。
18.如權(quán)利要求15所述的液晶顯示面板的靜電防護電路，其特征在于，所述RC延遲電 路還包括第一控制線、第二控制線、第一晶體管、第二晶體管和共用電極線的輔助線，所述 第一放電單元與共用電極線連接，所述第二放電單元與共用電極線的輔助線連接，第一控 制線連接于第一晶體管的柵極，第二控制線連接于第二晶體管的柵極，第一晶體管和第二 晶體管的另外兩極分別與共用電極線和共用電極線的輔助線連接，第一控制線和第二控制 線控制第一晶體管和第二晶體管開或關(guān)來使得共用電極線與共用電極線的輔助線連接或 斷開而改變RC延遲電路的電阻。
19.如權(quán)利要求15所述的液晶顯示面板的靜電防護電路，其特征在于，所述RC延遲電路的電容包括共用電極線、覆蓋于共用電極線的介質(zhì)層和覆蓋于介質(zhì)層的源漏極金屬層、 第三晶體管和第四晶體管，第三晶體管的柵極通過柔性電路板獲取第三電壓，第三晶體管 的另外兩極分別連接于共用電極線和源漏極金屬層；所述第四晶體管的柵極通過柔性電路 板獲取第四電壓，第四晶體管的另外兩極分別與地和源漏極金屬層連接，通過控制向第三 晶體管或第四晶體管輸出第三電壓或第四電壓改變所述電容的大小。
20.如權(quán)利要求14所述的液晶顯示面板的靜電防護電路，其特征在于，還包括位于面 板的彩色濾光玻璃和薄膜晶體管玻璃之間的放電尖端，該放電尖端與共用電極線連接。
21.一種液晶顯示面板的靜電防護陣列，其特征在于，由權(quán)利要求7至20中任何一項所 述的靜電防護電路串聯(lián)而成。
全文摘要
一種靜電防護電路、液晶顯示面板的靜電防護電路及液晶顯示面板的靜電防護電路陣列，該靜電防護電路包括放電單元和延遲電路，該延遲電路的輸出端與放電單元的輸入端連接，延遲電路對靜電脈沖進行延遲并將靜電脈沖的脈沖寬度變寬以使靜電脈沖的脈沖寬度大于放電單元的響應(yīng)時間而通過放電單元釋放靜電。本發(fā)明能夠阻止靜電脈沖進入被保護電路。
文檔編號G09G3/36GK102118024SQ20091024806
公開日2011年7月6日 申請日期2009年12月30日 優(yōu)先權(quán)日2009年12月30日
發(fā)明者曹云 申請人:上海天馬微電子有限公司