專利名稱：移位寄存器電路及移位寄存器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及顯示技術(shù)領(lǐng)域，且特別是有關(guān)于移位寄存器電路以及移位寄存器。
背景技術(shù)：
在液晶顯示器的柵極驅(qū)動(dòng)電路中使用非晶硅(a-Si)工藝制作移位寄存器，是目 前薄膜晶體管液晶顯示器技術(shù)上的主流，具有節(jié)省集成電路(IC)成本、簡(jiǎn)化模塊的制造流 程以及增加玻璃基板利用效率等優(yōu)點(diǎn)。在此，移位寄存器電路包括多個(gè)級(jí)聯(lián)耦接的移位寄 存器，用以依序產(chǎn)生多個(gè)驅(qū)動(dòng)脈沖信號(hào)；并且各個(gè)移位寄存器產(chǎn)生的驅(qū)動(dòng)脈沖信號(hào)將作為 下一級(jí)移位寄存器的啟始脈沖信號(hào)。然而，在某些惡劣環(huán)境下，例如低溫操作面板時(shí)薄膜晶體管會(huì)因溫度導(dǎo)致其導(dǎo)通 電流急速下降，如此一來(lái)在以非晶硅為架構(gòu)的移位寄存器電路將面臨無(wú)法正常產(chǎn)生柵極驅(qū) 動(dòng)脈沖信號(hào)進(jìn)而導(dǎo)致無(wú)法正常驅(qū)動(dòng)面板的問(wèn)題。雖然可以嘗試靠拉高移位寄存器的操作電 壓來(lái)克服，但相對(duì)將會(huì)使移位寄存器電路的操作功率增加，這對(duì)可攜式面板來(lái)說(shuō)是極為不 利的一點(diǎn)。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種移位寄存器電路，即使晶體管在低溫環(huán)境中導(dǎo)通電流較 低，其仍可正常產(chǎn)生驅(qū)動(dòng)脈沖信號(hào)，解決低溫啟動(dòng)的問(wèn)題。本發(fā)明的再一目的是提供一種移位寄存器，其可解決現(xiàn)有技術(shù)中存在的低溫啟動(dòng) 問(wèn)題。因此，本發(fā)明實(shí)施例提出的一種移位寄存器電路，其包括多個(gè)移位寄存器，用以依 序輸出多個(gè)驅(qū)動(dòng)脈沖信號(hào)。其中，在用以依序輸出每M個(gè)驅(qū)動(dòng)脈沖信號(hào)的M個(gè)移位寄存器 中，最后輸出驅(qū)動(dòng)脈沖信號(hào)的移位寄存器接受在先輸出驅(qū)動(dòng)脈沖信號(hào)的(M-I)個(gè)移位寄存 器依序輸出的(M-I)個(gè)啟始脈沖信號(hào)的致能而產(chǎn)生驅(qū)動(dòng)脈沖信號(hào)，M為正整數(shù)且大于2。在本發(fā)明的一實(shí)施例中，上述的最后輸出驅(qū)動(dòng)脈沖信號(hào)的移位寄存器包括上拉電 路、驅(qū)動(dòng)電路以及下拉電路。其中，上拉電路包括多個(gè)開關(guān)元件，各個(gè)開關(guān)元件的輸出端電 性耦接至公共節(jié)點(diǎn)，并且各個(gè)開關(guān)元件分別接受上述的(M-I)個(gè)啟始脈沖信號(hào)的控制并將 (M-I)個(gè)啟始脈沖信號(hào)傳遞至公共節(jié)點(diǎn)；驅(qū)動(dòng)電路包括控制端、輸入端以及輸出端，驅(qū)動(dòng)電 路的控制端電性耦接至公共節(jié)點(diǎn)，驅(qū)動(dòng)電路的輸入端接收時(shí)鐘脈沖信號(hào)，且驅(qū)動(dòng)電路的輸 出端在其控制端被致能時(shí)依據(jù)時(shí)鐘脈沖信號(hào)輸出驅(qū)動(dòng)脈沖信號(hào)；下拉電路電性耦接至公共 節(jié)點(diǎn)與驅(qū)動(dòng)電路的輸出端，以將公共節(jié)點(diǎn)與輸出端的電位下拉至預(yù)設(shè)電位。在本發(fā)明的一實(shí)施例中，上述的各個(gè)開關(guān)元件為晶體管，而晶體管的柵極接收上 述的(M-I)個(gè)啟始脈沖信號(hào)中的相應(yīng)的啟始脈沖信號(hào)，晶體管的第一源/漏極電性耦接至 柵極，且晶體管的第二源/漏極電性耦接至公共節(jié)點(diǎn)。在本發(fā)明的一實(shí)施例中，上述的(M-I)個(gè)啟始脈沖信號(hào)的開周期部分重疊。在本發(fā)明的一實(shí)施例中，上述的(M-I)個(gè)啟始脈沖信號(hào)的開周期相互不重疊。
本發(fā)明實(shí)施例提出的一種移位寄存器，其包括上拉電路、驅(qū)動(dòng)電路以及下拉電路。 其中，上拉電路接受多個(gè)依序提供的脈沖信號(hào)的控制并將各個(gè)脈沖信號(hào)傳遞至上拉電路的 輸出端；驅(qū)動(dòng)電路包括控制端、輸入端以及輸出端，驅(qū)動(dòng)電路的控制端電性耦接至上拉電路 的輸出端，驅(qū)動(dòng)電路的輸入端接收時(shí)鐘脈沖信號(hào)，且驅(qū)動(dòng)電路的輸出端在其控制端被致能 時(shí)依據(jù)時(shí)鐘脈沖信號(hào)輸出驅(qū)動(dòng)脈沖信號(hào)；下拉電路電性耦接至上拉電路的輸出端與驅(qū)動(dòng)電 路的輸出端，以將上拉電路的輸出端與驅(qū)動(dòng)電路的輸出端的電位下拉至預(yù)設(shè)電位。在本發(fā)明的一實(shí)施例中，上述的移位寄存器的上拉電路包括多個(gè)開關(guān)元件，各個(gè) 開關(guān)元件分別接受各個(gè)脈沖信號(hào)的控制并將脈沖信號(hào)傳遞至上拉電路的輸出端。進(jìn)一步 地，各個(gè)開關(guān)元件可為晶體管；晶體管的柵極接收脈沖信號(hào)中的相應(yīng)的脈沖信號(hào)，晶體管的 第一源/漏極電性耦接至其柵極，且晶體管的第二源/漏極電性耦接至上拉電路的輸出端。在本發(fā)明的一實(shí)施例中，上述的多個(gè)依序提供的脈沖信號(hào)的開周期部分重疊；又 或者，上述的多個(gè)依序提供的脈沖信號(hào)的開周期相互不重疊。本發(fā)明實(shí)施例提出的另一種移位寄存器電路，其包括多個(gè)移位寄存器，用以依序 輸出多個(gè)驅(qū)動(dòng)脈沖信號(hào)，且驅(qū)動(dòng)脈沖信號(hào)中的每M個(gè)依序輸出的驅(qū)動(dòng)脈沖信號(hào)的開周期部 分重疊，M為正整數(shù)且大于等于2。其中，用以依序輸出每M個(gè)驅(qū)動(dòng)脈沖信號(hào)的M個(gè)移位寄 存器中，最后輸出驅(qū)動(dòng)脈沖信號(hào)的移位寄存器接受除M個(gè)移位寄存器之外的另一移位寄存 器輸出的啟始脈沖信號(hào)的致能而產(chǎn)生驅(qū)動(dòng)脈沖信號(hào)。在本發(fā)明的一實(shí)施例中，上述的啟始脈沖信號(hào)與M個(gè)驅(qū)動(dòng)脈沖信號(hào)中最后輸出的 驅(qū)動(dòng)脈沖信號(hào)的開周期相互不重疊。在本發(fā)明的一實(shí)施例中，上述的最后輸出驅(qū)動(dòng)脈沖信號(hào)的移位寄存器包括上拉電 路、驅(qū)動(dòng)電路以及下拉電路。其中，上拉電路包括開關(guān)元件，開關(guān)元件接受啟始脈沖信號(hào)的 控制并將啟始脈沖信號(hào)傳遞至開關(guān)元件的輸出端；驅(qū)動(dòng)電路包括控制端、輸入端以及輸出 端，驅(qū)動(dòng)電路的控制端電性耦接至上拉電路的輸出端，驅(qū)動(dòng)電路的輸入端接收時(shí)鐘脈沖信 號(hào)，且驅(qū)動(dòng)電路的輸出端在其控制端被致能時(shí)依據(jù)時(shí)鐘脈沖信號(hào)輸出驅(qū)動(dòng)脈沖信號(hào)；下拉 電路電性耦接至上拉電路的輸出端與驅(qū)動(dòng)電路的輸出端，以將上拉電路的輸出端與驅(qū)動(dòng)電 路的輸出端的電位下拉至預(yù)設(shè)電位。在本發(fā)明的一實(shí)施例中，上述的開關(guān)元件為晶體管，而晶體管的柵極接收啟始脈 沖信號(hào)，晶體管的第一源/漏極電性耦接至其柵極，且晶體管的第二源/漏極電性耦接至上 拉電路的輸出端。本發(fā)明實(shí)施例通過(guò)對(duì)移位寄存器的電路結(jié)構(gòu)進(jìn)行特定設(shè)計(jì)及/或?qū)σ莆患拇嫫?電路中各個(gè)移位寄存器之間的電連接關(guān)系進(jìn)行重新配置，以延長(zhǎng)各個(gè)移位寄存器中用以輸 出驅(qū)動(dòng)脈沖信號(hào)的晶體管的柵極電位的充電時(shí)間，使得移位寄存器即使在低溫環(huán)境下仍可 正常產(chǎn)生驅(qū)動(dòng)脈沖信號(hào)，能夠在無(wú)需拉高移位寄存器的操作電壓的情形下仍可有效解決現(xiàn) 有技術(shù)中低溫啟動(dòng)的問(wèn)題。為讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例， 并配合所附附圖，作詳細(xì)說(shuō)明如下。


圖1繪示出相關(guān)于本發(fā)明第一實(shí)施例提出的一種移位寄存器電路的局部結(jié)構(gòu)示意圖；圖2繪示出圖1所示移位寄存器電路中的任意移位寄存器的內(nèi)部電路結(jié)構(gòu)示意 圖；圖3A與圖3B分別繪示出圖2所示移位寄存器所采用的二個(gè)啟始脈沖信號(hào)之間的 兩種不同的時(shí)序關(guān)系；圖4繪示出相關(guān)于本發(fā)明第二實(shí)施例提出的一種移位寄存器電路的局部結(jié)構(gòu)示 意圖；圖5繪示出圖4所示移位寄存器電路中的任意移位寄存器的內(nèi)部電路結(jié)構(gòu)示意 圖；圖6繪示出圖4所示多個(gè)柵極驅(qū)動(dòng)脈沖信號(hào)與多個(gè)啟始脈沖信號(hào)的時(shí)序圖。其中，附圖標(biāo)記10、30 移位寄存器電路SR(N-2) SR(N)移位寄存器XCK、CK 時(shí)鐘脈沖信號(hào)VSS 電源電位ST (N-4) ST(N)啟始脈沖信號(hào)G (N_2) G (N)柵極驅(qū)動(dòng)脈沖信號(hào)11、31 上拉電路13、33:驅(qū)動(dòng)電路15、35:下拉電路T1、T2、T3:晶體管B 節(jié)點(diǎn)
具體實(shí)施例方式請(qǐng)參閱圖1，其繪示出相關(guān)于本發(fā)明第一實(shí)施例提出的一種移位寄存器電路的局 部結(jié)構(gòu)示意圖。如圖1所示，移位寄存器電路10適用于顯示器的柵極驅(qū)動(dòng)電路，但本發(fā)明 并不限于此，例如其也可應(yīng)用于顯示器的源極驅(qū)動(dòng)電路。具體地，移位寄存器電路10包 括多個(gè)移位寄存器例如SR(N-2)、SR(N-I)及SR(N)，其利用多相時(shí)鐘脈沖例如兩相時(shí)鐘 脈沖XCK、CK來(lái)產(chǎn)生柵極驅(qū)動(dòng)脈沖信號(hào)，但本發(fā)明并不以此為限；本實(shí)施例中，移位寄存器 SR(N-2)、SR(N-I)及SR(N)用以依序產(chǎn)生柵極驅(qū)動(dòng)脈沖信號(hào)G(N_2)、G(N-I)及G(N), N為 正整數(shù)。更具體地，移位寄存器SR(N_2)電性耦接至電源電位VSS并接受時(shí)鐘脈沖信號(hào)CK 與啟始脈沖信號(hào)ST(N-4)及ST(N-3)的控制以產(chǎn)生柵極驅(qū)動(dòng)脈沖信號(hào)G(N-2)以及另一啟 始脈沖信號(hào)ST (N-2)，在此，啟始脈沖信號(hào)ST (N-2)與柵極驅(qū)動(dòng)脈沖信號(hào)G(N-2)具有相同的 時(shí)序。移位寄存器SR(N-I)電性耦接至電源電位VSS并接受時(shí)鐘脈沖信號(hào)XCK與啟始脈沖 信號(hào)ST(N-3)及ST(N-2)的控制以產(chǎn)生柵極驅(qū)動(dòng)脈沖信號(hào)G(N-I)以及另一啟始脈沖信號(hào) ST(N-I)，在此，啟始脈沖信號(hào)ST(N-I)與柵極驅(qū)動(dòng)脈沖信號(hào)G(N-I)具有相同的時(shí)序。移位 寄存器SR(N)電性耦接至電源電位VSS并接受時(shí)鐘脈沖信號(hào)CK與啟始脈沖信號(hào)ST(N-2) 及ST (N-I)的控制以產(chǎn)生柵極驅(qū)動(dòng)脈沖信號(hào)G (N)以及另一啟始脈沖信號(hào)ST (N)，在此，啟始 脈沖信號(hào)ST(N)與柵極驅(qū)動(dòng)脈沖信號(hào)G(N)具有相同的時(shí)序。簡(jiǎn)言之，在用以依序輸出每三 個(gè)柵極驅(qū)動(dòng)脈沖信號(hào)例如G (N-2)、G (N-I)及G (N)的三個(gè)移位寄存器SR (N_2)、SR(N-I)及 SR(N)中，最后輸出柵極驅(qū)動(dòng)脈沖信號(hào)G(N)的移位寄存器SR(N)接受在先輸出柵極驅(qū)動(dòng)脈 沖信號(hào)G(N-2)及G(N-I)的兩個(gè)移位寄存器SR(N-2)及SR(N-I)依序輸出的兩個(gè)啟始脈沖 信號(hào)ST(N-2)與ST(N-I)的致能而產(chǎn)生柵極驅(qū)動(dòng)脈沖信號(hào)G (N)。
請(qǐng)參閱圖2，其繪示出相關(guān)于本發(fā)明第一實(shí)施例的移位寄存器電路10中的任意移 位寄存器例如SR(N)的內(nèi)部電路結(jié)構(gòu)示意圖。如圖2所示，移位寄存器SR(N)包括上拉電 路11、驅(qū)動(dòng)電路13與下拉電路15。其中，上拉電路11包括晶體管Tl及T2以作為開關(guān)元 件使用，晶體管Tl及T2的源/漏極皆電性耦接至節(jié)點(diǎn)B，晶體管Tl的漏/源極電性耦接 至晶體管Tl的柵極，晶體管T2的漏/源極電性耦接至晶體管T2的柵極，并且各個(gè)晶體管 Tl及T2分別通過(guò)其柵極以接受啟始脈沖信號(hào)ST(N-I)及ST(N-2)的控制并將啟始脈沖信 號(hào)ST(N-I)及ST(N-2)傳遞至節(jié)點(diǎn)B，以對(duì)節(jié)點(diǎn)B進(jìn)行充電。驅(qū)動(dòng)電路13包括晶體管T3， 而晶體管T3的柵極作為控制端電性耦接至節(jié)點(diǎn)B，晶體管T3的/源極作為輸入端接收時(shí)鐘 脈沖信號(hào)CK，晶體管T3的源/漏極作為輸出端并依據(jù)時(shí)鐘脈沖信號(hào)CK輸出柵極驅(qū)動(dòng)脈沖 信號(hào)G(N)。下拉電路15電性耦接至節(jié)點(diǎn)B與晶體管T3的源/汲極，以在柵極驅(qū)動(dòng)脈沖信 號(hào)G(N)截止輸出的期間將節(jié)點(diǎn)B與晶體管T3的源/漏極的電位皆下拉至預(yù)設(shè)電位例如電 源電位VSS。請(qǐng)參閱圖3A及圖3B，其繪示出啟始脈沖信號(hào)ST(N_2)與ST(N-I)之間的兩種不同 的時(shí)序關(guān)系。在圖3A中，啟始脈沖信號(hào)ST(N-2)與啟始脈沖信號(hào)ST(N-I)的開周期(亦即 高電位期間)部分重疊；而在圖3B中，啟始脈沖信號(hào)ST(N-2)與啟始脈沖信號(hào)ST (N-I)的開 周期相互不重疊。由于現(xiàn)有技術(shù)中僅采用前一級(jí)移位寄存器SR(N-I)產(chǎn)生的啟始脈沖信號(hào) ST(N-I)來(lái)對(duì)節(jié)點(diǎn)B充電，當(dāng)移位寄存器SR(N)處于低溫環(huán)境中而導(dǎo)致晶體管Tl的導(dǎo)通電 流不足時(shí)，節(jié)點(diǎn)B處的電壓將無(wú)法充電至足夠電位，導(dǎo)致無(wú)法正常產(chǎn)生柵極驅(qū)動(dòng)脈沖信號(hào) G(N)；而在本實(shí)施例中，由于移位寄存器SR(N)采用前兩級(jí)移位寄存器SR(N-2)及SR(N-I) 產(chǎn)生的啟始脈沖信號(hào)ST(N-2)及ST(N-I)對(duì)節(jié)點(diǎn)B進(jìn)行充電，因此即使晶體管Tl及T2處 于低溫環(huán)境下，節(jié)點(diǎn)B處的電壓可通過(guò)依序產(chǎn)生的兩個(gè)啟始脈沖信號(hào)ST(N-2)及ST(N-I) 來(lái)充電，增加節(jié)點(diǎn)B的充電時(shí)間，達(dá)到在低溫下仍可正常產(chǎn)生柵極驅(qū)動(dòng)脈沖信號(hào)的效果。在 此需要說(shuō)明的是，移位寄存器SR(N)并不限于采用兩個(gè)啟始脈沖信號(hào)來(lái)對(duì)節(jié)點(diǎn)B進(jìn)行充電， 其亦可根據(jù)實(shí)際設(shè)計(jì)的需要而采用三個(gè)或更多個(gè)啟始脈沖信號(hào)來(lái)對(duì)節(jié)點(diǎn)B進(jìn)行充電，相應(yīng) 地上拉電路11中的晶體管的數(shù)量也需相應(yīng)增加。在本發(fā)明第一實(shí)施例中，其通過(guò)對(duì)各個(gè)移位寄存器的內(nèi)部電路結(jié)構(gòu)進(jìn)行變更(例 如，在上拉電路11中增加晶體管T2)以及相應(yīng)地調(diào)整移位寄存器電路10中各個(gè)移位寄存 器SR(N-2) SR(N)之間的電連接關(guān)系來(lái)解決現(xiàn)有技術(shù)中低溫啟動(dòng)的問(wèn)題，但本發(fā)明并不 限于此，其也可不改變移位寄存器的內(nèi)部電路結(jié)構(gòu)，而僅改變移位寄存器電路中的各個(gè)移 位寄存器中的電連接關(guān)系而達(dá)成解決現(xiàn)有技術(shù)中的低溫啟動(dòng)的問(wèn)題，例如圖4、圖5及圖6 所示的實(shí)施型態(tài)。請(qǐng)參閱圖4，其繪示出相關(guān)于本發(fā)明第二實(shí)施例提出的一種移位寄存器電路的局 部結(jié)構(gòu)示意圖。如圖4所示，移位寄存器電路30適用于顯示器的柵極驅(qū)動(dòng)電路，但本發(fā)明 并不限于此，其也可應(yīng)用于顯示器的源極驅(qū)動(dòng)電路。具體地，移位寄存器電路30包括多個(gè) 移位寄存器例如SR(N-2)、SR(N-I)及SR(N)，其利用多相時(shí)鐘脈沖例如兩相時(shí)鐘脈沖XCK、 CK來(lái)產(chǎn)生柵極驅(qū)動(dòng)脈沖信號(hào)，但本發(fā)明并不以此為限；本實(shí)施例中，移位寄存器SR(N-2)、 SR(N-I)及SR(N)用以依序產(chǎn)生柵極驅(qū)動(dòng)脈沖信號(hào)G (N-2)、G (N-I)及G(N)，N為正整數(shù)。更具體地，移位寄存器SR(N_2)電性耦接至電源電位VSS并接受時(shí)鐘脈沖信號(hào)CK 與啟始脈沖信號(hào)ST(N-4)的控制以產(chǎn)生柵極驅(qū)動(dòng)脈沖信號(hào)G(N-2)以及另一啟始脈沖信號(hào)ST(N-2)。移位寄存器SR(N-I)電性耦接至電源電位VSS并接受時(shí)鐘脈沖信號(hào)XCK與 啟始脈沖信號(hào)ST(N-3)的控制以產(chǎn)生柵極驅(qū)動(dòng)脈沖信號(hào)G(N-I)以及另一啟始脈沖信號(hào) ST(N-I)。移位寄存器SR(N)電性耦接至電源電位VSS并接受時(shí)鐘脈沖信號(hào)CK與啟始脈沖 信號(hào)ST(N-2)的控制以產(chǎn)生柵極驅(qū)動(dòng)脈沖信號(hào)G(N)。請(qǐng)參閱圖5，其繪示出相關(guān)于本發(fā)明第二實(shí)施例的移位寄存器電路30中的任意移 位寄存器例如SR(N)的內(nèi)部電路結(jié)構(gòu)示意圖。如圖5所示，移位寄存器SR(N)包括上拉電路 31、驅(qū)動(dòng)電路33與下拉電路35。其中，上拉電路31包括晶體管Tl以作為開關(guān)元件使用，晶 體管Tl的源/漏極電性耦接至節(jié)點(diǎn)B，晶體管Tl的漏/源極電性耦接至晶體管Tl的柵極， 并且晶體管Tl通過(guò)其柵極以接受啟始脈沖信號(hào)ST (N-2)的控制并將啟始脈沖信號(hào)ST (N-2) 傳遞至節(jié)點(diǎn)B。驅(qū)動(dòng)電路33包括晶體管T3，而晶體管T3的柵極作為控制端電性耦接至節(jié) 點(diǎn)B，晶體管T3的漏/源極作為輸入端接收時(shí)鐘脈沖信號(hào)CK，晶體管T3的源/漏極作為輸 出端并依據(jù)時(shí)鐘脈沖信號(hào)CK輸出柵極驅(qū)動(dòng)脈沖信號(hào)G(N)。下拉電路35電性耦接至節(jié)點(diǎn)B 與晶體管T3的源/漏極，以在柵極驅(qū)動(dòng)脈沖信號(hào)G(N)截止輸出的期間將節(jié)點(diǎn)B與晶體管 T3的源/漏極的電位皆下拉至預(yù)設(shè)電位例如電源電位VSS。請(qǐng)一并參閱圖4至圖6，其中圖6繪示出依序產(chǎn)生的柵極驅(qū)動(dòng)脈沖信號(hào)G(N_2)、 G(N-I)及G(N)與啟始脈沖信號(hào)ST(N-2)及ST(N-I)的時(shí)序圖。在圖6中，柵極驅(qū)動(dòng)脈沖信 號(hào)G(N-2)、G(N-1)與G(N)中的每相鄰的兩個(gè)柵極驅(qū)動(dòng)脈沖信號(hào)之間的開周期部分重疊，啟 始脈沖信號(hào)ST(N-2)及ST(N-I)分別與柵極驅(qū)動(dòng)脈沖信號(hào)G(N-2)及G(N-I)的時(shí)序相同。 本實(shí)施例中，對(duì)于移位寄存器電路30中的任意移位寄存器例如SR(N)，其上拉電路31所采 用的啟始脈沖信號(hào)并非如現(xiàn)有技術(shù)所采用的前一級(jí)移位寄存器SR(N-I)產(chǎn)生的ST(N-I)， 而由更前一級(jí)移位寄存器SR(N-2)所產(chǎn)生，并且本實(shí)施例采用的啟始脈沖信號(hào)ST(N-2)與 柵極驅(qū)動(dòng)脈沖信號(hào)G(N)的開周期相互不重疊，使得節(jié)點(diǎn)B的充電時(shí)間相較于現(xiàn)有技術(shù)而言 得以延長(zhǎng)，同樣可以解決低溫啟動(dòng)的問(wèn)題需要說(shuō)明的是，在本發(fā)明第二實(shí)施例中，任意移位寄存器例如SR(N)并不限于如 上所述的采用啟始脈沖信號(hào)ST(N-2)，其可根據(jù)實(shí)際設(shè)計(jì)的需要采用除SR(N-I)之外的任 意前級(jí)移位寄存器產(chǎn)生的啟始脈沖信號(hào)ST(N-K)以達(dá)到延長(zhǎng)節(jié)點(diǎn)B的充電時(shí)間的效果，其 中K大于等于2。綜上所述，本發(fā)明實(shí)施例通過(guò)對(duì)移位寄存器的電路結(jié)構(gòu)進(jìn)行特定設(shè)計(jì)及/或?qū)σ?位寄存器電路中各個(gè)移位寄存器之間的電連接關(guān)系進(jìn)行重新配置，以延長(zhǎng)各個(gè)移位寄存器 中用以輸出驅(qū)動(dòng)脈沖信號(hào)的晶體管的柵極電位的充電時(shí)間，使得移位寄存器即使在低溫環(huán) 境下仍可正常產(chǎn)生驅(qū)動(dòng)脈沖信號(hào)，能夠在無(wú)需拉高移位寄存器的操作電壓的情形下仍可有 效解決現(xiàn)有技術(shù)中低溫啟動(dòng)的問(wèn)題。當(dāng)然，本發(fā)明還可有其它多種實(shí)施例，在不背離本發(fā)明精神及其實(shí)質(zhì)的情況下，熟 悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變 形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。
權(quán)利要求
一種移位寄存器電路，其特征在于，包括多個(gè)移位寄存器，用以依序輸出多個(gè)驅(qū)動(dòng)脈沖信號(hào)；其中，用以依序輸出每M個(gè)這些驅(qū)動(dòng)脈沖信號(hào)的M個(gè)這些移位寄存器中，最后輸出該驅(qū)動(dòng)脈沖信號(hào)的該移位寄存器接受先輸出這些驅(qū)動(dòng)脈沖信號(hào)的(M-1)個(gè)這些移位寄存器依序輸出的(M-1)個(gè)啟始脈沖信號(hào)而產(chǎn)生該驅(qū)動(dòng)脈沖信號(hào)，M為正整數(shù)且大于2。
2.根據(jù)權(quán)利要求1所述的移位寄存器電路，其特征在于，在用以依序輸出每M個(gè)這些驅(qū) 動(dòng)脈沖信號(hào)的M個(gè)這些移位寄存器中，最后輸出該驅(qū)動(dòng)脈沖信號(hào)的該移位寄存器包括一上拉電路，包括多個(gè)開關(guān)元件，這些開關(guān)元件的輸出端電性耦接至一公共節(jié)點(diǎn)，這些 開關(guān)元件分別接受該(M-I)個(gè)啟始脈沖信號(hào)的控制并將該(M-I)個(gè)啟始脈沖信號(hào)傳遞至該 公共節(jié)點(diǎn)；一驅(qū)動(dòng)電路，包括一控制端、一輸入端以及一輸出端，該控制端電性耦接至該公共節(jié) 點(diǎn)，該輸入端接收一時(shí)鐘脈沖信號(hào)，且該輸出端在該控制端被致能時(shí)依據(jù)該時(shí)鐘脈沖信號(hào) 輸出該驅(qū)動(dòng)脈沖信號(hào)；以及一下拉電路，電性耦接至該公共節(jié)點(diǎn)與該輸出端，以將該公共節(jié)點(diǎn)與該輸出端的電位 下拉至一預(yù)設(shè)電位。
3.根據(jù)權(quán)利要求2所述的移位寄存器電路，其特征在于，每一這些開關(guān)元件為一晶體 管，該晶體管的柵極接收該(M-I)個(gè)啟始脈沖信號(hào)中的一相應(yīng)的啟始脈沖信號(hào)，該晶體管 的第一源/漏極電性耦接至該柵極，且該晶體管的第二源/漏極電性耦接至該公共節(jié)點(diǎn)。
4.根據(jù)權(quán)利要求1所述的移位寄存器電路，其特征在于，該(M-I)個(gè)啟始脈沖信號(hào)的開 周期部分重疊。
5.根據(jù)權(quán)利要求1所述的移位寄存器電路，其特征在于，該(M-I)個(gè)啟始脈沖信號(hào)的開 周期相互不重疊。
6.一種移位寄存器，其特征在于，包括一上拉電路，接受多個(gè)依序提供的脈沖信號(hào)的控制并將這些脈沖信號(hào)傳遞至該上拉電 路的一輸出端；一驅(qū)動(dòng)電路，包括一控制端、一輸入端以及一輸出端，該驅(qū)動(dòng)電路的該控制端電性耦接 至該上拉電路的該輸出端，該驅(qū)動(dòng)電路的該輸入端接收一時(shí)鐘脈沖信號(hào)，且該驅(qū)動(dòng)電路的 該輸出端在該控制端被致能時(shí)依據(jù)該時(shí)鐘脈沖信號(hào)輸出一驅(qū)動(dòng)脈沖信號(hào)；以及一下拉電路，電性耦接至該上拉電路的該輸出端與該驅(qū)動(dòng)電路的該輸出端，以將該上 拉電路的該輸出端與該驅(qū)動(dòng)電路的該輸出端的電位下拉至一預(yù)設(shè)電位。
7.根據(jù)權(quán)利要求6所述的移位寄存器，其特征在于，該上拉電路包括多個(gè)開關(guān)元件，這 些開關(guān)元件分別接受這些脈沖信號(hào)的控制并將這些脈沖信號(hào)傳遞至該上拉電路的該輸出 端。
8.根據(jù)權(quán)利要求7所述的移位寄存器，其特征在于，每一這些開關(guān)元件為一晶體管，該 晶體管的柵極接收這些脈沖信號(hào)中的一相應(yīng)的脈沖信號(hào)，該晶體管的第一源/漏極電性耦 接至該柵極，且該晶體管的第二源/漏極電性耦接至該上拉電路的該輸出端。
9.根據(jù)權(quán)利要求6所述的移位寄存器，其特征在于，這些脈沖信號(hào)的開周期部分重疊。
10.根據(jù)權(quán)利要求6所述的移位寄存器，其特征在于，這些脈沖信號(hào)的開周期相互不重疊。
11.一種移位寄存器電路，其特征在于，包括多個(gè)移位寄存器，用以依序輸出多個(gè)驅(qū)動(dòng)脈沖信號(hào)，且這些驅(qū)動(dòng)脈沖信號(hào)中的每M個(gè) 依序輸出的這些驅(qū)動(dòng)脈沖信號(hào)的開周期部分重疊，M為正整數(shù)且大于等于2 ；其中，用以依序輸出每M個(gè)這些驅(qū)動(dòng)脈沖信號(hào)的M個(gè)這些移位寄存器中，最后輸出該驅(qū) 動(dòng)脈沖信號(hào)的該移位寄存器接受除該M個(gè)移位寄存器之外的另一該移位寄存器輸出的一 啟始脈沖信號(hào)的致能而產(chǎn)生該驅(qū)動(dòng)脈沖信號(hào)。
12.根據(jù)權(quán)利要求11所述的移位寄存器電路，其特征在于，該啟始脈沖信號(hào)與M個(gè)這些 驅(qū)動(dòng)脈沖信號(hào)中最后輸出的該驅(qū)動(dòng)脈沖信號(hào)的開周期相互不重疊。
13.根據(jù)權(quán)利要求11所述的移位寄存器電路，其特征在于，用以依序輸出每M個(gè)這些驅(qū) 動(dòng)脈沖信號(hào)的M個(gè)這些移位寄存器中，最后輸出該驅(qū)動(dòng)脈沖信號(hào)的該移位寄存器包括一上拉電路，包括一開關(guān)元件，該開關(guān)元件接受該啟始脈沖信號(hào)的控制并將該啟始脈 沖信號(hào)傳遞至該開關(guān)元件的輸出端；一驅(qū)動(dòng)電路，包括一控制端、一輸入端以及一輸出端，該驅(qū)動(dòng)電路的該控制端電性耦接 至該上拉電路的該輸出端，該驅(qū)動(dòng)電路的該輸入端接收一時(shí)鐘脈沖信號(hào)，且該驅(qū)動(dòng)電路的 該輸出端在該控制端被致能時(shí)依據(jù)該時(shí)鐘脈沖信號(hào)輸出該驅(qū)動(dòng)脈沖信號(hào)；以及一下拉電路，電性耦接至該上拉電路的該輸出端與該驅(qū)動(dòng)電路的該輸出端，以將該上 拉電路的該輸出端與該驅(qū)動(dòng)電路的該輸出端的電位下拉至一預(yù)設(shè)電位。
14.根據(jù)權(quán)利要求12所述的移位寄存器電路，其特征在于，該開關(guān)元件為一晶體管，該 晶體管的柵極接收該啟始脈沖信號(hào)，該晶體管的第一源/漏極電性耦接至該柵極，且該晶 體管的第二源/漏極電性耦接至該上拉電路的該輸出端。
全文摘要
本發(fā)明涉及一種移位寄存器電路，其包括多個(gè)移位寄存器，用以依序輸出多個(gè)驅(qū)動(dòng)脈沖信號(hào)。其中，在用以依序輸出每M個(gè)驅(qū)動(dòng)脈沖信號(hào)的M個(gè)移位寄存器中，最后輸出驅(qū)動(dòng)脈沖信號(hào)的移位寄存器接受在先輸出驅(qū)動(dòng)脈沖信號(hào)的(M-1)個(gè)移位寄存器依序輸出的(M-1)個(gè)啟始脈沖信號(hào)的致能而產(chǎn)生驅(qū)動(dòng)脈沖信號(hào)，M為正整數(shù)且大于2。另外，本發(fā)明還提供一種移位寄存器。
文檔編號(hào)G09G3/36GK101887757SQ20101022836
公開日2010年11月17日 申請(qǐng)日期2010年7月8日 優(yōu)先權(quán)日2010年7月8日
發(fā)明者廖一遂, 邱振倫, 陳冠宇, 陳柄霖 申請(qǐng)人:友達(dá)光電股份有限公司