專利名稱：集成電路裝置以及電子設備的制作方法
技術領域：
本發(fā)明涉及集成電路裝置以及電子設備等。
背景技術：
在對各種圖像進行顯示的顯示裝置中，一般使用一種實施顯示控制的顯示控制器 (例如，專利文獻1中所公開的顯示控制器)。顯示控制器將從主機等輸入的圖像數(shù)據(jù)存儲 于圖像存儲器中，并且根據(jù)該圖像數(shù)據(jù)來進行顯示控制。此時，有時會需要在存儲于圖像存 儲器中的圖像的一部分中插入其他的圖像，并進行顯示。但是，當將插入的其他圖像的圖像數(shù)據(jù)直接寫入到圖像存儲器中時，有時只能以 圖像存儲器的訪問單位進行寫入，而無法以小于訪問單位的單位進行改寫。例如，當圖像存 儲器的1地址為16比特、且1像素的像素數(shù)據(jù)為1比特時，只能按每存儲于1地址中的16 像素進行改寫。此時，以1像素單位對插入的圖像的位置進行調節(jié)、或對圓等的圖形進行寫 入將變得困難。在先技術文獻專利文獻1 日本特開2006-18002號公報

發(fā)明內容
發(fā)明所要解決的問題根據(jù)本發(fā)明的幾種形式，能夠提供一種以小于圖像存儲器的訪問單位的單位插入 圖像的集成電路裝置以及電子設備等。解決課題的方法本發(fā)明的一種形式涉及一種集成電路裝置，其具有存儲器控制器，其執(zhí)行和圖像 存儲器之間的接口處理，該圖像存儲器用于存儲第1圖像數(shù)據(jù)；讀出-修改-寫入電路，其 根據(jù)第2圖像數(shù)據(jù)和寫入使能信號，對存儲于所述圖像存儲器中的所述第1圖像數(shù)據(jù)進行 改寫，當所述第1圖像數(shù)據(jù)的各像素的比特數(shù)是N比特，所述第1圖像數(shù)據(jù)的改寫單位比特 數(shù)是M比特，所述存儲器控制器對所述圖像存儲器一次所能夠訪問的比特數(shù)是L比特時，所 述讀出-修改-寫入電路在與所述L比特對應的L/M個所述寫入使能信號中，將對應于激 活的寫入使能信號的所述第1圖像數(shù)據(jù)的像素數(shù)據(jù)，改寫為對應于所述第2圖像數(shù)據(jù)的像 素數(shù)據(jù)，其中，N為自然數(shù)，M為M > N的自然數(shù)，L為滿足L > M的2以上的自然數(shù)，L、M分 別為N的自然數(shù)倍。根據(jù)本發(fā)明的一種形式，假設第1圖像數(shù)據(jù)的各像素的比特數(shù)是N比特、第1圖像 數(shù)據(jù)的改寫單位比特數(shù)是M比特、存儲器控制器對圖像存儲器一次所能夠訪問的比特數(shù)是 L比特。此時，在與L比特對應的L/M個寫入使能信號中，對應于激活的寫入使能信號的第 1圖像數(shù)據(jù)的像素數(shù)據(jù)被改寫為，對應于第2圖像數(shù)據(jù)的像素數(shù)據(jù)。由此，能夠以小于圖像 存儲器的訪問單位(L比特)的單位(M比特，且1^>11)來實現(xiàn)圖像插入等。此外，在本發(fā)明的一種形式中，可采用如下設定，S卩，當與所述L比特對應的L/M個所述寫入使能信號處于非激活時，所述讀出-修改-寫入電路不對所述第1圖像數(shù)據(jù)的對 應的像素數(shù)據(jù)進行改寫。根據(jù)此種形式，能夠在L/M個寫入使能信號中，對與激活的寫入使能信號相對應 的第1圖像數(shù)據(jù)的像素數(shù)據(jù)進行改寫，而在L/M個的寫入使能信號處于非激活時，不對第1 圖像數(shù)據(jù)的對應的像素數(shù)據(jù)進行改寫。此外，在本發(fā)明的一種形式中，可采用如下設定，即，所述讀出-修改-寫入電路具 有對所述第2圖像數(shù)據(jù)進行緩沖的第1緩沖存儲器，在所述第1緩沖存儲器中，寫入改寫后 的所述第1圖像數(shù)據(jù)。根據(jù)此種形式，能夠通過第1緩沖存儲器對第2圖像數(shù)據(jù)進行緩沖，并且將改寫后 的第1圖像數(shù)據(jù)寫入其第1緩沖存儲器。此外，在本發(fā)明的一種形式中，可采用如下設定，即，所述第1緩沖存儲器中，1地 址的比特數(shù)是kXL比特，所述第1緩沖存儲器以突發(fā)模式將nXkXL比特的數(shù)據(jù)傳送至所 述圖像存儲器，其中，k為自然數(shù)，η為2以上的自然數(shù)。根據(jù)此種形式，能夠以突發(fā)模式將nXkXL比特的數(shù)據(jù)從第1緩沖存儲器傳送至 圖像存儲器中。此外，在本發(fā)明的一種形式中，可采用如下設定，即，所述讀出-修改-寫入電路在 從所述圖像存儲器中讀出所述第1圖像數(shù)據(jù)時，向所述存儲器控制器發(fā)送對應于nXkXL 比特的請求信號。根據(jù)此種形式，通過向存儲器控制器發(fā)送對應于nXkXL比特的請求信號，從而 能夠從圖像存儲器中讀出第1圖像數(shù)據(jù)。此外，在本發(fā)明的一種形式中，可采用如下設定，S卩，作為所述對應于nXkXL比 特的請求信號，所述讀出-修改-寫入電路發(fā)送nXk個請求信號，當與所述L比特對應的 所述寫入使能信號處于非激活時，所述讀出-修改-寫入電路將所述ηX k個請求信號中對 應的請求信號設為非激活。根據(jù)此種形式，能夠根據(jù)寫入使能信號來發(fā)送請求信號。即，當與第1圖像數(shù)據(jù)的 L比特對應的寫入使能信號處于非激活時，讀出-修改-寫入電路能夠將nXk個請求信號 中對應的請求信號設為非激活。 此外，在本發(fā)明的一種形式中，可采用如下設定，即，所述第1緩沖存儲器由第1先 入先出緩沖存儲器構成，所述第1先入先出緩沖存儲器(FIFO)中以所述突發(fā)模式進行的傳 送被控制為，當可變的段數(shù)為m時，使nXm成為固定值，其中m為自然數(shù)。根據(jù)此種形式，能夠通過第1先入先出緩沖存儲器而構成第1緩沖存儲器。而且， 能夠對以突發(fā)模式進行的傳送進行控制，從而將第1先入先出緩沖存儲器的段數(shù)m設為可 變，并且nXm成為固定值。此外，在本發(fā)明的一種形式中，可采用如下設定，S卩，具有第2緩沖存儲器，所述第 2緩沖存儲器輸入圖像數(shù)據(jù)流作為所述第1圖像數(shù)據(jù)或者所述第2圖像數(shù)據(jù)，所述第2緩沖 存儲器可將所述圖像數(shù)據(jù)流的各像素數(shù)據(jù)的格式變換為存儲于所述圖像存儲器中的像素 數(shù)據(jù)的格式，并進行存儲。根據(jù)此種形式，能夠將作為第1圖像數(shù)據(jù)或者第2圖像數(shù)據(jù)而被輸入的圖像數(shù)據(jù) 流的各像素數(shù)據(jù)的格式，變換為存儲于圖像存儲器中的像素數(shù)據(jù)的格式，并進行存儲。
此外，在本發(fā)明的一種形式中，可采用如下設定，即，所述第2緩沖存儲器由第2先 入先出緩沖存儲器構成，所述第2先入先出緩沖存儲器中，作為所述圖像數(shù)據(jù)流，寫入包含 多個像素數(shù)據(jù)的輸入數(shù)據(jù)，并且將所述輸入數(shù)據(jù)連續(xù)地依次移位，當所述輸入數(shù)據(jù)中包含 水平掃描線終端的像素數(shù)據(jù)時，所述第2先入先出緩沖存儲器對所述輸入數(shù)據(jù)進行移位， 直到下一個水平掃存儲器對所述輸入數(shù)據(jù)進行移位，直到下一個水平掃描線的開始端的像 素數(shù)據(jù)到達所述第2先入先出緩沖存儲器的終端，從而可將所述圖像數(shù)據(jù)流按每個水平掃 描線進行劃分。根據(jù)此種方式，能夠通過第2先入先出緩沖存儲器而構成第2緩沖存儲器。而且， 當?shù)?先入先出緩沖存儲器的輸入數(shù)據(jù)中包含水平掃描線終端的像素數(shù)據(jù)時，第2先入先 出緩沖存儲器對輸入數(shù)據(jù)進行移位，直到下一個水平掃描線的開始端的像素數(shù)據(jù)到達第2 先入先出緩沖存儲器的終端，從而能夠將圖像數(shù)據(jù)流按每個水平掃描線進行劃分。此外，本發(fā)明的其他形式涉及一種電子設備，該電子設備具有上述所述的集成電 路裝置。


圖1 (A) (D)為比較例的說明圖。圖2為本實施方式的顯示控制器的結構示例。圖3(A)、圖3(B)為本實施方式的動作說明圖。圖4為本實施方式的動作說明圖。圖5為讀出-修改-寫入電路的詳細的結構示例。圖6為讀出-修改-寫入處理的動作示例。圖7為讀出-修改-寫入處理的動作示例。圖8為讀出-修改-寫入處理的動作示例。圖9為本實施方式的顯示控制器的第2結構示例。圖10為第2緩沖存儲器的動作說明圖。圖11為第2緩沖存儲器的動作說明圖。圖12為電子設備的結構示例。符號說明10 · · 主機；
20 · · 圖像存儲器；
30 · · 電氣光學裝置
32 · · 驅動器；
34 · · 電氣光學面板
70 · · 操作部；
80 · · 通信部；
100 · 顯示控制器;110 · · ·主機I/F電路(主機接口電路)；120 ·· ·圖像處理電路；140· · 存儲器控制器；
150 · · 顯示控制電路;160 · · 讀出-修改-寫入電路；180 ·· ·內部總線；BAl · · 第1緩沖存儲器；BA2 · · 第2緩沖存儲器；WRC ·· ·改寫電路；SEL · · 選擇器；BT · · 緩沖存儲器；CT. · 控制電路;PD · · 第2圖像數(shù)據(jù)(寫入圖像數(shù)據(jù))WE · · ·寫入使能信號；CBS ·· ·總線控制器；RQ · · 請求信號。
具體實施例方式以下，對本發(fā)明的優(yōu)選實施方式進行詳細說明。另外，以下所說明的本實施方式， 并不能解釋為對權利要求所記載的本發(fā)明的內容進行不合理限定，在本實施方式中所說明 的全部結構，不一定是本發(fā)明的解決手段所必須的。1、比較例首先，使用圖KA) 圖1(D)，對本實施方式的比較例進行說明。在圖1㈧中，模 式化地表示了對顯示設備的圖像顯示進行控制的顯示控制器中所具有的SRAM(圖像存儲 器)。如圖I(A)所示，假設在SRAM中，存儲有先輸入至顯示控制器的背景圖像的圖像數(shù)據(jù)。 例如對顯示設備的操作菜單進行彈出顯示等時，有時會對背景圖像的一部分進行圖像的改 寫。此時，在本實施方式的比較例中，用被輸入至顯示控制器中的寫入圖像的圖像數(shù)據(jù)，來 直接對存儲于SRAM中的背景圖像的一部分圖像數(shù)據(jù)進行改寫。如圖1⑶所示，假設在SRAM的各地址中存儲有16比特的數(shù)據(jù)。例如，在SRAM中， 通過屏蔽信號(LDMQ信號、UDMQ信號)，來設定是否允許向各地址的上位8比特的訪問、以 及是否允許向各地址的下位8比特的訪問。此時，對SRAM的一次訪問中所能夠改寫的最小 訪問單位是8比特(廣義上的L比特，L為2以上的自然數(shù))。以此方式，在圖像數(shù)據(jù)的1 像素例如由1比特(廣義上的N比特，N為滿足N < L的自然數(shù))的數(shù)據(jù)構成的情況下，只 能將SRAM的圖像數(shù)據(jù)按每8像素而進行改寫。因此，如圖I(C)所示，對于背景圖像只能按每8像素對寫入圖像的插入位置進行 調節(jié)。此外，如圖I(D)所示，在欲對背景圖像插入圓形等圖形時，也無法插入圓滑的圓形。 如此，在將寫入圖像直接改寫到SRAM時，存在無法以小于SRAM的訪問單位(L比特)的單 位進行改寫的問題。2、結構示例在圖2中，圖示了能夠以小于SRAM(廣義上的圖像存儲器)的訪問單位(L比特) 的單位(M比特，M為滿足L > M > N的自然數(shù))進行改寫的、本實施方式中的顯示控制器的 結構示例。該顯示控制器100(廣義上的集成電路裝置)具有主機I/F電路110(主機接
7口電路)、圖像處理電路120、存儲器控制器140 (存儲器接口電路)、顯示控制電路150、讀 出-修改-寫入電路160、內部總線180。此外，本實施方式不限定于該結構，其可以實施例 如省略其結構要素中的一部分(例如圖像處理電路)、或追加其他結構要素等的各種改變。顯示控制器100將從主機10輸入的背景圖像數(shù)據(jù)(第1圖像數(shù)據(jù))存儲于圖像 存儲器20中。而且，通過根據(jù)從主機10輸入的寫入圖像數(shù)據(jù)(第2圖像數(shù)據(jù))，而對存儲 于圖像存儲器20中的背景圖像數(shù)據(jù)進行改寫，來實施對背景圖像的寫入圖像的插入。具體而言，主機I/F電路110執(zhí)行和主機10 (主機裝置、外部裝置)之間的各種接 口處理，并且接收來自于主機10的背景圖像數(shù)據(jù)以及寫入圖像數(shù)據(jù)。例如，主機I/F電路 110將背景圖像數(shù)據(jù)以及寫入圖像數(shù)據(jù)作為圖像數(shù)據(jù)流而接收。主機10和主機I/F電路 110，例如通過串行總線或者并行總線而被連接在一起。而且，主機I/F電路110在與主機 10之間進行數(shù)據(jù)信號、地址信號、或者寫入/讀出信號等的接口信號的交換，以實現(xiàn)和主機 10之間的接口。圖像處理電路120執(zhí)行通過主機I/F電路110而接收到的圖像(圖像數(shù)據(jù))的圖 像處理。例如，圖像處理電路120執(zhí)行圖像的旋轉、平滑化、修飾(trimming)、亮度強調、或 者色彩強調等的處理。圖像處理電路120也可具有未圖示的行緩沖存儲器。該行緩沖存儲 器例如由SRAM構成，并且對向圖像存儲器20傳送的圖像數(shù)據(jù)進行緩沖(暫時地存儲)。讀出-修改-寫入電路160將來自圖像處理電路120的背景圖像數(shù)據(jù)傳送至圖像 存儲器20。而且，讀出-修改-寫入電路160從圖像存儲器20中讀出背景圖像數(shù)據(jù)，并根 據(jù)來自圖像處理電路120的寫入圖像數(shù)據(jù)來對該讀出的數(shù)據(jù)進行改寫，且將改寫后的數(shù)據(jù) 寫入圖像存儲器20中。具體而言，讀出-修改-寫入電路160根據(jù)寫入使能信號來進行 背景圖像數(shù)據(jù)的改寫。寫入使能信號為，例如從主機10提供的信號、或者通過圖像處理電 路120而生成的信號，其由與寫入圖像數(shù)據(jù)的各像素相對應的比特而構成。而且，通過該 寫入使能信號，來對是否執(zhí)行背景圖像數(shù)據(jù)的各像素的改寫進行設定。在本實施方式中，讀 出-修改-寫入電路160通過使用該寫入使能信號來控制改寫，從而能夠以小于圖像存儲 器20的訪問單位的單位來對背景圖像數(shù)據(jù)進行改寫。存儲器控制器140執(zhí)行和內部總線180之間的接口處理、或者對圖像存儲器20的 讀出/寫入控制。具體而言，存儲器控制器140接受來自于讀出-修改-寫入電路160的 圖像數(shù)據(jù)，并將該圖像數(shù)據(jù)寫入(存儲到)圖像存儲器20中。此外，存儲器控制器140讀 出存儲于圖像存儲器20中的圖像數(shù)據(jù)，并將讀出的數(shù)據(jù)傳送(發(fā)送)至顯示控制電路150。 存儲器控制器140例如可以指定開始地址并通過突發(fā)模式來進行讀出/寫入控制，也可以 按照各地址分別進行讀出/寫入控制。在此，圖像存儲器20 (視頻存儲器VRAM)例如由SRAM等構成，并用于存儲要顯示 在電子光學裝置30上的圖像的圖像數(shù)據(jù)。該圖像存儲器20可以由顯示控制器100的外部 存儲器構成。即，圖像存儲器20可以由獨立于顯示控制器100的集成電路裝置構成?；?者，圖像存儲器20也可以包含在顯示控制器100中。例如，既可以在顯示控制器100的芯 片(模塊)中內置圖像存儲器20，也可以在顯示控制器100的芯片中堆疊圖像存儲器20的芯片。顯示控制電路150根據(jù)來自于存儲器控制器140的圖像數(shù)據(jù)，來執(zhí)行電子光學裝 置30的顯示控制。例如，顯示控制電路150將顯示數(shù)據(jù)信號或者控制信號(同步信號等)輸出至電子光學裝置30。電子光學裝置30可以包括，例如液晶面板或者電泳面板等的電子 光學面板、對電子光學面板的數(shù)據(jù)線(源極線)進行驅動的數(shù)據(jù)驅動器(源極驅動器)、和 對電子光學面板的掃描線(柵極線)進行驅動的掃描驅動器(柵極驅動器)等。另外，在上文中，以經(jīng)由圖像處理電路120和讀出-修改-寫入電路160而把來自 于主機10的背景圖像數(shù)據(jù)寫入圖像存儲器20的情況作為示例而進行了說明。但是，在本實 施方式中，圖像處理電路120也可以和內部總線180相連接，也可以不經(jīng)由讀出-修改-寫 入電路160而將來自于主機10的背景圖像數(shù)據(jù)寫入圖像存儲器20。3、動作示例下面使用圖3之(A)、(B)、圖4，對使用寫入使能信號而對背景圖像數(shù)據(jù)進行改寫 的本實施方式的動作示例進行說明。在下文中，WM = N時的情況作為示例來進行說明。 即，將1比特的寫入使能信號與1像素對應的情況作為示例來進行說明。但是，在本實施方 式中，也可以是M>N(M為N的自然數(shù)倍)的情況。即，1比特的寫入使能信號也可以與多 個像素對應。如圖3之(A)所示，假設作為寫入圖像數(shù)據(jù)而提供有8像素X8像素的圖像數(shù)據(jù)， 并且各像素的像素數(shù)據(jù)由4比特(廣義上的N比特)的數(shù)據(jù)構成。此時，如圖3之⑶所示，輸入有由8比特X8比特的信號(數(shù)據(jù))構成的寫入使 能信號。該寫入使能信號的各比特對應于寫入圖像數(shù)據(jù)的各像素(M = N = 4)。而且，比特 值“0”(廣義上的第1理論電平)表示，對圖像數(shù)據(jù)的改寫進行指示的激活的比特；比特值 “1”(廣義上的第2理論電平)表示，對圖像數(shù)據(jù)的非改寫(屏蔽)進行指示的非激活的比 特。如圖4的Al所示，例如按照寫入圖像數(shù)據(jù)的每16比特，判斷是否執(zhí)行背景圖像數(shù) 據(jù)的改寫。該16比特(廣義上的L比特)為圖像存儲器20的訪問單位，例如為圖像存儲 器20的1地址的比特數(shù)?；蛘邽椋瑘D像存儲器20的1地址中通過屏蔽信號而被控制訪問 的比特數(shù)。如A2所示，當與16比特的寫入圖像數(shù)據(jù)對應的4比特(L/M比特)的所有寫入使 能信號均為“1”時，不執(zhí)行背景圖像數(shù)據(jù)的改寫。如A3所示，當4比特的寫入使能信號中 “0”和“1”并存時，從圖像存儲器20中讀出背景圖像數(shù)據(jù)。而且，與寫入使能信號的“0”相 對應的背景圖像數(shù)據(jù)的像素數(shù)據(jù)，被改寫為寫入圖像數(shù)據(jù)的像素數(shù)據(jù)。與寫入使能信號的 “1”相對應的背景圖像數(shù)據(jù)的像素數(shù)據(jù)，依舊作為背景圖像數(shù)據(jù)的像素數(shù)據(jù)而使用。而且， 改寫后的數(shù)據(jù)被存儲于圖像存儲器20中的原來的地址上。如A4所示，當4比特的所有的 寫入使能信號均為“0”時，不執(zhí)行背景圖像數(shù)據(jù)的讀出，并將寫入圖像數(shù)據(jù)寫入圖像存儲器 20的對應的地址上。另外，在圖4中，以一個寫入使能信號由1比特的數(shù)據(jù)構成時的情況作為示例而進 行了說明。但是，在本實施方式中，一個寫入使能信號也可以由多個比特的數(shù)據(jù)構成。那么，如在比較例中所述，當用寫入圖像數(shù)據(jù)來對存儲于圖像存儲器中的背景圖 像數(shù)據(jù)進行直接置換時，存在無法以小于圖像存儲器的訪問單位(L比特)的單位進行置換 的問題。關于這一點，根據(jù)本實施方式，當背景圖像數(shù)據(jù)的各像素的比特數(shù)是N比特，背景 圖像數(shù)據(jù)的改寫單位比特數(shù)是M比特(L > M > N)，存儲器控制器140對圖像存儲器20 —次所能夠訪問的比特數(shù)是L比特時，在與該L比特對應的L/M個寫入使能信號中，對應于 激活的寫入使能信號的背景圖像數(shù)據(jù)的像素數(shù)據(jù)被改寫為，對應于寫入圖像數(shù)據(jù)的像素數(shù) 據(jù)。例如在圖4中，如上文所述，當按圖像存儲器20的1地址的每16比特(L比特) 進行訪問并改寫時，根據(jù)L/M = 4比特的寫入使能信號，L = 16比特的背景圖像數(shù)據(jù)按每M =N = 4比特的像素數(shù)據(jù)而被改寫。根據(jù)此種方式，通過根據(jù)寫入使能信號而對存儲于圖像存儲器20中的背景圖像 數(shù)據(jù)進行改寫，從而能夠以小于圖像存儲器20的訪問單位的單位(M比特)來對背景圖像 數(shù)據(jù)進行置換。更具體而言，在本實施方式中，當L/M個的寫入使能信號為激活(“0”)和非激活 (“1”)共存時，通過對與讀出的背景圖像數(shù)據(jù)中的激活相對應的像素數(shù)據(jù)進行改寫，來執(zhí) 行像素數(shù)據(jù)的改寫。此外，當所有的L/M個的寫入使能信號都處于激活(“0”)時，通過直 接將寫入圖像數(shù)據(jù)寫入到圖像存儲器20中，來執(zhí)行圖像數(shù)據(jù)的改寫。根據(jù)此種方式，能夠根據(jù)寫入圖像數(shù)據(jù)和寫入使能信號，而將背景圖像數(shù)據(jù)按每 個像素進行改寫。具體而言，能夠根據(jù)與背景圖像數(shù)據(jù)的各像素相對應的L/M比特的寫入 使能信號，而以小于圖像存儲器20的訪問單位的單位來對背景圖像數(shù)據(jù)的L比特進行改 寫。此外，在本實施方式中，當L/M個的寫入使能信號處于非激活(“1”)時，不對背景 圖像數(shù)據(jù)的對應的像素數(shù)據(jù)進行改寫。具體而言，如在圖4等中的說明所示，不執(zhí)行從圖像 存儲器20的背景圖像數(shù)據(jù)的讀出、或者對于圖像存儲器20的寫入。根據(jù)此種方式，在對圖像存儲器20—次所能夠訪問的L比特不需要進行改寫的情 況下，可以不對該L比特的背景圖像數(shù)據(jù)進行改寫。此外，通過在不需要改寫時不訪問圖像 存儲器20，從而能夠省略多余的訪問。4、讀出-修改-寫入電路在圖5中，圖示了能夠實現(xiàn)上述動作示例的讀出-修改-寫入電路160的詳細結構 示例。該讀出-修改-寫入電路160包括控制電路CT、先入先出緩沖存儲器電路BAl (廣 義上的第1緩沖存儲器)、先入先出緩沖存儲器(FIFO)電路BE (廣義上的緩沖存儲器)、改 寫電路WRC、總線控制器CBS。另外，本實施方式的讀出-修改-寫入電路160不限定于該 結構，可以實施例如省略其結構要素中的一部分(例如，先入先出緩沖存儲器電路BE、緩沖 存儲器BT)、或追加其他結構要素等的各種改變。先入先出緩沖存儲器電路BAl接收寫入圖像數(shù)據(jù)PD，并向改寫電路WRC輸出改寫 對象的寫入圖像數(shù)據(jù)QB1。此外，先入先出緩沖存儲器電路BAl在被輸入來自于主機的背景 圖像數(shù)據(jù)時，不將該數(shù)據(jù)輸出至改寫電路WRC，而是輸出至總線控制器CBS。在此，改寫對象 的寫入圖像數(shù)據(jù)QBl為，例如先入先出緩沖存儲器電路BAl的對應于1地址的數(shù)據(jù)。或者 為，存儲于先入先出緩沖存儲器電路BAl的數(shù)據(jù)中最早被輸入的數(shù)據(jù)、或者是到達了先入 先出緩沖存儲器電路BAl的最下段(或者是最上段)的數(shù)據(jù)。先入先出緩沖存儲器電路BE接收寫入使能信號TO，從而向改寫電路WRC輸出與改 寫對象的數(shù)據(jù)QBl對應的寫入使能信號QBE。例如，寫入使能信號QBE為，存儲于先入先出 緩沖存儲器電路BE的數(shù)據(jù)中最早被輸入的數(shù)據(jù)、或者是到達了先入先出緩沖存儲器電路BE的最下段(或者是最上段)的數(shù)據(jù)。改寫電路WRC根據(jù)寫入圖像數(shù)據(jù)QBl和寫入使能信號QBE，對從圖像存儲器20中 讀出的改寫對象的背景圖像數(shù)據(jù)RD進行改寫。而且，換寫電路WRC將改寫后的圖像數(shù)據(jù) QBT寫入(置換)到，先入先出緩沖存儲器電路BAl的存儲有寫入圖像數(shù)據(jù)QBl的地址上。 被寫入先入先出緩沖存儲器電路BAl中的改寫后的圖像數(shù)據(jù)，從先入先出緩沖存儲器電路 BAl經(jīng)由總線控制器CBS被傳送至圖像存儲器20中。更具體而言，改寫電路WRC包括選擇器SEL和緩沖存儲器BT。選擇器SEL根據(jù)來 自于先入先出緩沖存儲器電路BE的寫入使能信號QBE，而選擇來自于先入先出緩沖存儲器 電路BAl的寫入圖像數(shù)據(jù)QB1、或者來自于圖像存儲器20的背景圖像數(shù)據(jù)RD中的一個。緩 沖存儲器BT對由選擇器SEL所選擇的數(shù)據(jù)進行存儲。例如，緩沖存儲器BT由對先入先出 緩沖存儲器電路BAl的對應于1地址的數(shù)據(jù)進行存儲的寄存器或者存儲器構成。控制電路CT例如由序列發(fā)生器構成，并對讀出-修改-寫入電路160的各結構要 素進行控制。例如，根據(jù)寫入使能信號WE，來進行是否需要背景圖像數(shù)據(jù)的改寫的判斷，并 在需要改寫時，對改寫電路WRC發(fā)出改寫指示。此外，對先入先出緩沖存儲器電路BA1、BE 的數(shù)據(jù)輸入時機或者數(shù)據(jù)輸出時機進行控制、對改寫電路WRC的改寫時機進行控制?？偩€控制器CBS對與內部總線180相連接的各結構要素間的數(shù)據(jù)傳送(數(shù)據(jù)通 信)進行控制。例如，向存儲器控制器140發(fā)送讀出命令或者寫入命令、請求信號、數(shù)據(jù)信 號、地址信號等，從而進行圖像數(shù)據(jù)的傳送。總線控制器CBS可以在先入先出緩沖存儲器電 路BAl和圖像存儲器20之間進行突發(fā)模式的數(shù)據(jù)傳送，也可以進行按照每個地址的數(shù)據(jù)傳 送。5、讀出-修改-寫入處理下面利用圖6 圖8，對上述的詳細結構示例的讀出-修改-寫入處理的動作示例 進行說明。在圖6中，模式化地圖示了背景圖像數(shù)據(jù)的讀出的動作示例。另外，在下文中， 假設在上述的先入先出緩沖存儲器電路BAl的各地址中存儲有64比特(廣義上的kXL比 特，且k是自然數(shù))的數(shù)據(jù)，在各段中存儲有2X64比特(廣義上的nXkXL比特，且η是 自然數(shù))的數(shù)據(jù)。而且，假設最下段的2X64比特的數(shù)據(jù)在改寫后，被突發(fā)傳送至圖像存儲 器20中。在圖6的Bl中，圖示了先入先出緩沖存儲器電路BAl的最下段的寫入圖像數(shù)據(jù)。 在圖6中，假設1格表示16比特的數(shù)據(jù)，圖像存儲器20的1地址為16比特(廣義上的L 比特)。此外，假設圖像數(shù)據(jù)的1像素為4比特(廣義上的N比特)。在Β2中，圖示了先入 先出緩沖存儲器電路BE的最下段的寫入使能信號。在圖6的Β2中，1格表示4比特的寫 入使能信號。而且，格中的“1”表示4比特均是“1”、“0”表示4比特均是“0”、“1/0”表示 “1”和“0”共存。與先入先出緩沖存儲器電路BAl的1地址相對應的寫入使能信號的數(shù)量 是16個(廣義上的kXL/M個)。如B3所示，在背景圖像數(shù)據(jù)的讀出動作中，輸出用于對從圖像存儲器的讀出進行 請求的請求信號RQ。該請求信號RQ為，與先入先出緩沖存儲器電路BE的最下段的寫入使 能信號相對應的信號。具體而言，當與圖像存儲器的1地址相對應的4比特的寫入使能信 號為“1”和“0”共存時，與該地址相對應的請求信號將被激活。而且，如B4所示，準備信號 RDY從存儲器控制器被發(fā)送，且如B5所示，請求的地址的背景圖像數(shù)據(jù)RD被讀出。如B6所示，在讀出完成后改寫的觸發(fā)信號將被激活。在圖7中，模式化地圖示了所讀出的背景圖像數(shù)據(jù)的改寫動作示例。如圖7的Cl 所示，先入先出緩沖存儲器電路BAl的最下段的數(shù)據(jù)中對應于1地址的數(shù)據(jù)QBl被輸入至 選擇器SEL中。如C2、C3所示，與QBl相對應的背景圖像數(shù)據(jù)RD、寫入使能信號QBE被輸 入至選擇器SEL中。而且，如C4所示，由選擇器SEL選擇的數(shù)據(jù)被緩沖存儲器BT緩存。如 C5所示，緩沖存儲器BT的數(shù)據(jù)被存儲在，先入先出緩沖存儲器電路BAl的最下段的對應地 址中。在圖8中，模式化地圖示了改寫后的數(shù)據(jù)向圖像存儲器的寫入動作示例。如圖8 的Dl所示，用于請求向圖像存儲器寫入的請求信號RQ被輸出。該請求信號RQ為，與先入 先出緩沖存儲器電路BE的最下段的寫入使能信號相對應的信號。具體而言，當與圖像存儲 器的1地址相對應的4比特的寫入使能信號為“1”和“0”共存時、以及僅為“0”時，與該地 址相對應的請求信號將被激活。而且，來自于先入先出緩沖存儲器電路BAl的圖像數(shù)據(jù)將 被寫入圖像存儲器中請求信號RQ被激活的地址中。如以上說明所示，根據(jù)本實施方式，具有對寫入圖像數(shù)據(jù)進行緩存的先入先出緩 沖存儲器電路BA1。而且，以kXL比特單位，將改寫后的背景圖像數(shù)據(jù)寫入到先入先出緩沖 存儲器電路BAl中。例如，如圖6等中的說明所示，以先入先出緩沖存儲器電路BAl的1地 址的比特數(shù)、即64比特為單位，來進行寫入。根據(jù)此種方式，能夠將先入先出緩沖存儲器電路BAl共用于背景圖像數(shù)據(jù)的緩 存、和改寫后的背景圖像數(shù)據(jù)的存儲。此外，通過將改寫后的背景圖像數(shù)據(jù)寫入到先入先出 緩沖存儲器電路BAl中，從而能夠將該背景圖像數(shù)據(jù)傳送至圖像存儲器20中。另外，在本實施方式中，當先入先出緩沖存儲器電路BE的最下段的寫入使能信號 均為“1”時，可以不執(zhí)行上述的改寫動作。此時，先入先出緩沖存儲器電路BAl的最下段的 改寫圖像數(shù)據(jù)可以原封不動地被傳送至圖像存儲器20中。根據(jù)此種方式，能夠省略不必要 的改寫動作，從而使讀出-修改-寫入處理高速化。此外，在本實施方式中，先入先出緩沖存儲器電路BAl的1地址的比特數(shù)是kXL 比特，并且先入先出緩沖存儲器電路BAl WnXkXL比特的數(shù)據(jù)以突發(fā)模式被傳送至圖像 存儲器20。根據(jù)此種方式，不需要按圖像存儲器的每1地址(L比特)進行讀出和改寫，從而 能夠使讀出-修改-寫入處理高速化。即，當按每個地址進行讀出時，從圖像存儲器讀出時 的等待時間(從請求起到讀出數(shù)據(jù)被發(fā)送為止的延遲時間)，將產(chǎn)生在每個地址上。另一方 面，如果采用突發(fā)傳送，則一次的突發(fā)傳送中只產(chǎn)生一次的等待時間，從而能夠節(jié)省讀出時 間。此外，在本實施方式中，在從圖像存儲器20讀出背景圖像數(shù)據(jù)時，向存儲器控制 器140發(fā)送對應于nXkXL比特的請求信號。例如，如圖6等中的說明所示，與2X64比特 的寫入圖像數(shù)據(jù)相對應的請求信號RQ被發(fā)送。根據(jù)此種方式，能夠以突發(fā)模式從圖像存儲器20讀出，與nXkXL比特的寫入圖 像數(shù)據(jù)相對應的nXkXL比特的背景圖像數(shù)據(jù)。具體而言，在本實施方式中，nXk個的請求信號作為對應于nXkXL比特的請求 信號而被發(fā)送。而且，當與寫入圖像數(shù)據(jù)的L比特相對應的寫入使能信號處于非激活時，nXk個的請求信號中對應的請求信號將被設為非激活。例如，如圖6等中的說明所示， 2X64/16 = 8個的請求信號RQ被發(fā)送，當與L = 16比特的寫入圖像數(shù)據(jù)相對應的寫入使 能信號的4比特全部為“1”時，相對應的請求信號RQ被設為非激活。根據(jù)此種方式，能夠只對圖像存儲器20的各地址的背景圖像數(shù)據(jù)中，需要改寫的 地址的背景圖像數(shù)據(jù)進行讀出。即，能夠從圖像存儲器20中僅讀出寫入使能信號為“0”和 “1”并存的數(shù)據(jù)，即需要按每個像素進行改寫的背景圖像數(shù)據(jù)。另外，在本實施方式中，也可以采用如下設定，S卩，先入先出緩沖存儲器電路BAl 中以突發(fā)模式進行的傳送被控制為，當可變的段數(shù)為m(m為自然數(shù))時，使ηXm成為固定 值。例如，先入先出緩沖存儲器電路BAl可以由SRAM等的存儲器構成。而且，還可以通過 執(zhí)行地址控制，以與一次的突發(fā)傳送所傳送的地址數(shù)η(突發(fā)數(shù))成反比的方式改變先入先 出緩沖存儲器的段數(shù)m，從而使以突發(fā)模式進行的傳送被控制為，nXm成為固定值。根據(jù)此種方式，能夠將從先入先出緩沖存儲器電路BAl向圖像存儲器20的突發(fā)數(shù) η設為可變。此外，通過將以突發(fā)模式進行的傳送控制為，使nXm成為固定值，從而能夠有 效地活用先入先出緩沖存儲器電路BAl的電路資源。6、第2結構示例在圖9中，圖示了本實施方式的顯示控制器的第2結構示例。圖9中所示的顯示 控制器100 (廣義上的集成電路裝置)具有主機I/F電路110、先入先出緩沖存儲器電路 BA2 (廣義上的第2緩沖存儲器電路)、圖像處理電路120、存儲器控制器140、顯示控制電路 150、讀出-修改-寫入電路160、內部總線180。另外，在下文中，對在圖2等中說明過的主 機I/F電路等的結構要素標記相同的符號，并適當?shù)厥÷哉f明。在此，本實施方式不限定于 此結構，可以實施例如省略其結構要素中的一部分(例如圖像處理電路)、或追加其他結構 要素等的各種改變。先入先出緩沖存儲器電路BA2對來自主機10(外部)的圖像數(shù)據(jù)進行緩沖(暫時 地存儲)，并且將緩沖后的圖像數(shù)據(jù)輸出至圖像處理電路120中。此外，先入先出緩沖存儲 器電路BA2對以圖像數(shù)據(jù)流形式而從主機10(外部)提供的圖像數(shù)據(jù)進行擴展處理。例如， 如在圖10等中的后述所示，作為擴展處理，執(zhí)行了對圖像數(shù)據(jù)流的像素數(shù)據(jù)的格式進行變 換的處理、或者按每個水平掃描線對像素數(shù)據(jù)進行劃分的處理。擴展后的數(shù)據(jù)被傳送至圖 像處理電路120所具有的未圖示的行緩沖存儲器中。先入先出緩沖存儲器電路BA2例如由 將多個觸發(fā)器(flip-flop)電路依次連接的移位寄存器構成。下面利用圖10、圖11，對先入先出緩沖存儲器電路BA2的動作示例進行說明。在 圖10中，圖示了像素數(shù)據(jù)的格式變換的動作示例。如圖10的El所示，圖像數(shù)據(jù)流例如通過 16比特的并行總線而從主機10被提供。假設該圖像數(shù)據(jù)流的各像素數(shù)據(jù)為1比特(Ibpp 每像素的比特數(shù))。在此，設定顯示控制器100的圖像數(shù)據(jù)的格式為，每像素數(shù)據(jù)4比特Gbpp)。以此 方式，如E2所示，圖像數(shù)據(jù)流的格式從Ibpp變換為4bpp。例如，來自主機的圖像數(shù)據(jù)流的 像素數(shù)據(jù)“1”變換為“1111”、“0”變換為“0000”。而且，如E3所示，格式變換后的64比特 的圖像數(shù)據(jù)被存儲于先入先出緩沖存儲器電路BA2中。如E4所示，前次存儲于先入先出緩 沖存儲器電路BA2中的64比特的圖像數(shù)據(jù)，被傳送至圖像處理電路120中。如上所述，在本實施方式中，具有先入先出緩沖存儲器電路BA2，其被輸入圖像數(shù)據(jù)流以作為背景圖像數(shù)據(jù)或者寫入圖像數(shù)據(jù)。而且，先入先出緩沖存儲器電路BA2對圖像 數(shù)據(jù)流的各像素數(shù)據(jù)進行格式變換并存儲。根據(jù)此種方式，能夠將圖像數(shù)據(jù)流的格式變換為顯示控制器中使用的格式。例如， 當存儲于圖像存儲器20中的圖像數(shù)據(jù)的bpp、和圖像數(shù)據(jù)流的bpp不同時，能夠進行該bpp 的格式變換。在圖11中，圖示了將圖像數(shù)據(jù)流按每個水平掃描線進行劃分的處理的動作示例。 如圖11的Fl所示，例如假設在16像素(64比特)中的第八像素處存在水平掃描線的末端。 此時，如F2所示，包括該末端的8像素的像素數(shù)據(jù)被傳送至圖像處理電路120中。剩余的8 像素的像素數(shù)據(jù)，例如填寫“0”。而且，如F3所示，對應于8像素的數(shù)據(jù)被移位，并且如F4 所示，下一個的水平掃描線的最初的16像素的像素數(shù)據(jù)被傳送。如F5所示，對應于8像素的數(shù)據(jù)被移位，并且如F6所示，16像素的像素數(shù)據(jù)從主 機10被寫入。而且，如F7所示，對應于8像素的數(shù)據(jù)被移位，并且如F8所示，接下來的16 像素的像素數(shù)據(jù)被傳送。此后，重復執(zhí)行同樣的動作。如此，根據(jù)本實施方式，在先入先出緩沖存儲器電路BA2中，寫入包含多個像素數(shù) 據(jù)的輸入數(shù)據(jù)，并且先入先出緩沖存儲器電路BA2將該輸入數(shù)據(jù)連續(xù)地依次移位。而且，當 輸入數(shù)據(jù)中包含水平掃描線末端的像素數(shù)據(jù)時，所述先入先出緩沖存儲器電路BA2對輸入 數(shù)據(jù)進行移位，直到下一個水平掃描線的開始端的像素數(shù)據(jù)到達先入先出緩沖存儲器電路 BA2的末端(圖11的F3)。根據(jù)此種方式，能夠將16比特的作為并行數(shù)據(jù)而被輸入的圖像數(shù)據(jù)流，按每個水 平掃描線的像素數(shù)據(jù)進行劃分。由此，能夠以簡單的動作來實現(xiàn)水平掃描線的劃分，從而能 夠使圖像數(shù)據(jù)流的傳送高速化。由此，實現(xiàn)了來自主機10的圖像數(shù)據(jù)流的傳送效率的提 高，從而能夠縮短主機10的總線(CPU總線)的占用時間。此外，當要求在從主機10的圖 像數(shù)據(jù)流傳送中不得實施中途切斷的規(guī)格時，通過傳送的高速化能夠使?jié)M足規(guī)格的設計變 得容易。7、電子設備在圖12中，圖示了具有本實施方式的顯示控制器的電子設備的結構示例。該電子 設備具有主機10、顯示控制器100 (集成電路裝置)、電子光學裝置30、存儲部60、操作部 70、通信部80。另外，本實施方式不限定于該結構，可以實施例如省略其結構要素中的一部 分(例如通信部)、或追加其他結構要素等的各種改變。作為本實施方式的電子設備，例如可以應用于移動電話終端、便攜式信息終端、電 子書終端、便攜式游戲終端、數(shù)碼相框等。主機10例如通過CPU來實現(xiàn)，其將圖像數(shù)據(jù)流提供給顯示控制器100，并執(zhí)行各 結構要素的控制。顯示控制器100例如通過ASIC來實現(xiàn)，其將顯示數(shù)據(jù)提供給電子光學裝 置30，并對電子光學裝置30進行顯示控制。電子光學裝置30具有驅動器32、電子光學面 板34。驅動器32輸出數(shù)據(jù)電壓及掃描信號，從而對電子光學面板34進行驅動。電子光學 面板34例如通過液晶面板或者電泳面板(EPD :Electrophoretic Display)來實現(xiàn)。存儲 部60例如通過ROM、RAM等的存儲器、或者硬盤驅動器來實現(xiàn)，其對主機使用的程序進行存 儲，或作為主機的工作存儲器而發(fā)揮功能、或作為視頻存儲器而發(fā)揮功能。操作部70例如 由各種按鈕、觸摸面板構成，并且用于輸入操作信息。通信部80通過無線通信或者有線通
14信，而獲得圖像數(shù)據(jù)或者動畫數(shù)據(jù)。 另外，雖然如上文敘述對本實施方式進行了詳細說明，但是可以在實質上不脫離 本發(fā)明的新內容以及效果的條件下進行多種變形，這對于本領域技術人員來說是顯而易見 的。因此，此種改變例也均包含在本發(fā)明的范圍內。例如，在說明書或者附圖中，至少一次與 更加廣義或者同義的不同用詞(集成電路裝置、非激活、激活等)以及一起記載的用詞(顯 示控制器、第1理論電平、第2理論電平等)，在說明書或者附圖中的任何位置，均能夠替換 為不同的用詞。另外，集成電路裝置、電子光學裝置、電子設備等的結構、動作也不限定于本 實施方式所說明的內容，而是可以進行各種變形。
權利要求
1.一種集成電路裝置，其特征在于，具有存儲器控制器，其執(zhí)行和圖像存儲器之間的接口處理，該圖像存儲器用于存儲第1圖 像數(shù)據(jù)；讀出-修改-寫入電路，其根據(jù)第2圖像數(shù)據(jù)和寫入使能信號，對存儲于所述圖像存儲 器中的所述第1圖像數(shù)據(jù)進行改寫；當所述第1圖像數(shù)據(jù)的各像素的比特數(shù)是N比特，所述第1圖像數(shù)據(jù)的改寫單位比特 數(shù)是M比特，所述存儲器控制器對所述圖像存儲器一次所能夠訪問的比特數(shù)是L比特時，所 述讀出-修改-寫入電路在與所述L比特對應的L/M個所述寫入使能信號中，將對應于激 活的寫入使能信號的所述第1圖像數(shù)據(jù)的像素數(shù)據(jù)，改寫為對應于所述第2圖像數(shù)據(jù)的像 素數(shù)據(jù)，其中，N為自然數(shù)，M為M > N的自然數(shù)，L為滿足L > M的2以上的自然數(shù)，L、M分 別為N的自然數(shù)倍。
2.如權利要求1所述的集成電路裝置，其特征在于，當與所述L比特對應的L/M個所述寫入使能信號處于非激活時，所述讀出-修改-寫 入電路不對所述第1圖像數(shù)據(jù)中的對應的像素數(shù)據(jù)進行改寫。
3.如權利要求1或者2所述的集成電路裝置，其特征在于，所述讀出-修改-寫入電路具有對所述第2圖像數(shù)據(jù)進行緩沖的第1緩沖存儲器，在所述第1緩沖存儲器中，寫入改寫后的所述第1圖像數(shù)據(jù)。
4.如權利要求3所述的集成電路裝置，其特征在于，所述第1緩沖存儲器中，1地址的比特數(shù)是kXL比特，所述第1緩沖存儲器以突發(fā)模式將nXkXL比特的數(shù)據(jù)傳送至所述圖像存儲器，其中， k為自然數(shù)，η為2以上的自然數(shù)。
5.如權利要求4所述的集成電路裝置，其特征在于，所述讀出-修改-寫入電路在從所述圖像存儲器中讀出所述第1圖像數(shù)據(jù)時，向所述 存儲器控制器發(fā)送對應于nXkXL比特的請求信號。
6.如權利要求5所述的集成電路裝置，其特征在于，作為所述對應于η X k X L比特的請求信號，所述讀出-修改-寫入電路發(fā)送η X k個請 求信號，當與所述L比特對應的所述寫入使能信號處于非激活時，所述讀出-修改-寫入電路 將所述nXk個請求信號中對應的請求信號設為非激活。
7.如權利要求4至6中任意一項所述的集成電路裝置，其特征在于，所述第1緩沖存儲器由第1先入先出緩沖存儲器構成，所述第1先入先出緩沖存儲器中以所述突發(fā)模式進行的傳送被控制為，當可變的段數(shù) 為m時，使nXm成為固定值，其中m為自然數(shù)。
8.在權利要求1至7中任意一項所述的集成電路裝置，其特征在于，具有第2緩沖存儲器，所述第2緩沖存儲器輸入圖像數(shù)據(jù)流作為所述第1圖像數(shù)據(jù)或 者所述第2圖像數(shù)據(jù)，所述第2緩沖存儲器將所述圖像數(shù)據(jù)流的各像素數(shù)據(jù)的格式變換為存儲于所述圖像 存儲器中的像素數(shù)據(jù)的格式，并進行存儲。
9.如權利要求8所述的集成電路裝置，其特征在于，所述第2緩沖存儲器由第2先入先出緩沖存儲器構成，所述第2先入先出緩沖存儲器 中，作為所述圖像數(shù)據(jù)流，寫入包含多個像素數(shù)據(jù)的輸入數(shù)據(jù)，并且將所述輸入數(shù)據(jù)連續(xù)地 依次移位，當所述輸入數(shù)據(jù)中包含水平掃描線終端的像素數(shù)據(jù)時，所述第2先入先出緩沖存儲器 對所述輸入數(shù)據(jù)進行移位，直到下一個水平掃描線的開始端的像素數(shù)據(jù)到達所述第2先入 先出緩沖存儲器的終端，從而將所述圖像數(shù)據(jù)流按每個水平掃描線進行劃分。
10. 一種電子設備，其特征在于， 具有權利要求1至9中所述的集成電路裝置。
全文摘要
本發(fā)明提供能夠以小于圖像存儲器的訪問單位的單位來插入圖像的集成電路裝置以及電子設備等。該集成電路裝置具有存儲器控制器(140)和讀出-修改-寫入電路(160)。當存儲于圖像存儲器(20)中的第1圖像數(shù)據(jù)的各像素的比特數(shù)是N比特，第1圖像數(shù)據(jù)的改寫單位比特數(shù)是M比特，存儲器控制器(140)對圖像存儲器(20)一次所能夠訪問的比特數(shù)是L比特時，讀出-修改-寫入電路(160)將對應于L/M個寫入使能信號中激活的寫入使能信號的第1圖像數(shù)據(jù)的像素數(shù)據(jù)，改寫為對應于第2圖像數(shù)據(jù)的像素數(shù)據(jù)，其中，N為自然數(shù)，M為M≥N的自然數(shù)，L為L＞M的自然數(shù)，L、M為N的自然數(shù)倍。
文檔編號G09G5/36GK102063857SQ20101055623
公開日2011年5月18日 申請日期2010年11月18日 優(yōu)先權日2009年11月18日
發(fā)明者尾崎匡史 申請人:精工愛普生株式會社