專利名稱：顯示設備和驅動方法
技術領域：
本發(fā)明涉及顯示設備和驅動方法。
背景技術：
在液晶顯示設備中，在一些情況下，柵極驅動器的功能提供為陣列基底上的無定 形硅(α-Si)電路。

發(fā)明內(nèi)容
然而，在現(xiàn)有技術中，對應于一條水平線的柵極控制電路的移位寄存器通過跳過 兩個連接周期而連接，并且一定水平線和該一定水平線的之前或之后的水平線不能同時接 通。在對每條水平線執(zhí)行的普通圖像掃描(即，逐線掃描)中，盡管可以同時接通多條柵極 線，但是用于確定像素數(shù)據(jù)寫入的柵極是逐線接通的。已知這樣的技術，其中，當在液晶顯示設備上顯示立體三維視頻圖像時，用于右眼 的圖像和用于左眼的圖像連續(xù)寫到液晶面板預定次數(shù)(例如，兩次)。此外，已知這樣的技 術，其中為了以120Hz的驅動頻率將用于右眼的圖像和用于左眼的圖像連續(xù)兩次寫到液晶 面板，相同數(shù)據(jù)寫到液晶面板的奇數(shù)編號的線和偶數(shù)編號的線，因此實現(xiàn)用于右眼的圖像 和用于左眼的圖像的連續(xù)寫入。在其中柵極控制電路的移位寄存器不連接到相鄰柵極線的這種情況下，彼此相鄰 的兩條柵極線可以同時接通。然而，在此情況下，同時接通的兩條柵極線難以具有相同柵極 接通特性。兩條柵極線的柵極接通特性之間的差別表現(xiàn)為柵極接通時間間隔。結果，相鄰 水平線之間的寫入時間不足，并且存在寫入特性不飽和的寫入差別，導致出現(xiàn)橫向條紋形 式的顯示不均勻。此外，因為以與普通驅動基本上不同的方式執(zhí)行驅動，所以其在性能保證 方面不是可靠的柵極掃描方法。有鑒于上述，期望提供一種新的和改進的顯示設備和驅動方法，其通過使得相鄰 水平線具有相同柵極接通特性，并且通過確保當同時掃描兩條水平線時的充分寫入時間， 允許每條水平線的掃描以及兩條水平線的同時掃描，并且能夠抑制由于寫入差別而導致的 橫向條紋形式的顯示不均勻的出現(xiàn)。根據(jù)本發(fā)明實施例，提供了一種顯示設備，包括陣列基底，包括以矩陣方式安排 的像素；以及柵極控制電路，其掃描像素的柵極線，并且提供在陣列基底上，使得柵極控制 電路對應于像素的各自的柵極線。每個柵極控制電路包括輸出信號到每條柵極線的第一輸 出端、以及輸出提供到后一級的柵極控制電路的信號的第二輸出端。當通過從每個柵極控 制電路的第一輸出端輸出的信號從屏幕的上部起同時掃描相鄰兩條柵極線時，提供這樣的 柵極接通時段，在所述柵極接通時段期間，來自相鄰兩個柵極控制電路的第一輸出端的輸 出相同。所述柵極控制電路可以包括移位寄存器，其在設置信號的上升沿，將輸入信號的 電平傳送到來自第一輸出端和第二輸出端的輸出，并在重置信號的上升沿，使得來自第一輸出端的輸出具有低電平。柵極控制電路的連接周期可以等于或大于對應于每條柵極線的選擇時間的線數(shù) 與同時選擇的線數(shù)的乘積。柵極控制電路的連接周期可以是偶數(shù)。并且，柵極控制電路的連接周期可以是每 6級，并且當同時掃描相鄰兩條柵極線時，每條柵極線的接通時段可以是三條線。提供這樣的柵極接通時段，在所述柵極接通時段期間，當通過從每個柵極控制電 路的第一輸出端輸出的信號從屏幕的上部起逐線掃描柵極線時、來自每個柵極控制電路的 第一輸出端的輸出，與當從屏幕的上部起同時掃描相鄰兩條柵極線時來自第一輸出端的輸 出可以是相同的。所述顯示設備還可以包括第一選擇器電路，其依賴于從屏幕的上部起逐線掃描 柵極線還是從屏幕的上部起同時掃描兩條柵極線，切換來自第二輸出端的信號的供應目的 地。由于由第一選擇器電路執(zhí)行的切換，提供這樣的柵極接通時段，在所述柵極接通時段期 間，當從屏幕的上部起逐線掃描柵極線時來自每個柵極控制電路的第一輸出端的輸出，與 當從屏幕的上部起同時掃描相鄰兩條柵極線時來自第一輸出端的輸出可以是相同的。所述顯示設備還可以包括第二選擇器電路，其依賴于從屏幕的上部起逐線掃描 柵極線還是從屏幕的上部起同時掃描相鄰兩條柵極線，切換提供到每個柵極控制電路的信 號的供應目的地。由于由第一選擇器電路和第二選擇器電路執(zhí)行的切換，提供這樣的柵極 接通時段，在所述柵極接通時段期間，當從屏幕的上部起逐線掃描柵極線時來自每個柵極 控制電路的第一輸出端的輸出，與當從屏幕的上部起同時掃描相鄰兩條柵極線時來自第一 輸出端的輸出可以是相同的。所述顯示設備還可以包括邏輯電路，所述邏輯電路包括與電路，其計算和輸出設 置信號的邏輯積和重置信號的邏輯積；以及第三選擇器電路，其切換到每個柵極控制電路 的信號的供應目的地，使得當從屏幕的上部起逐線掃描柵極線時，重置信號的邏輯積提供 到每個柵極控制電路，并且當從屏幕的上部起同時掃描相鄰兩條柵極線時，設置信號的邏 輯積提供到每個柵極控制電路。根據(jù)本發(fā)明另一實施例，提供了一種用于顯示設備的驅動方法，包括以下步驟在 顯示設備中包括陣列基底，包括以矩陣方式安排的像素；以及柵極控制電路，其掃描像素 的柵極線，并且提供在陣列基底上，使得柵極控制電路對應于像素的各自的柵極線，每個柵 極控制電路包括輸出信號到每條柵極線的第一輸出端、以及輸出提供到后一級的柵極控制 電路的信號的第二輸出端，當從屏幕的上部起同時掃描相鄰兩條柵極線時，從每個柵極控 制電路的第一輸出端輸出具有這樣的柵極接通時段的信號，在該柵極接通時段期間，來自 相鄰兩個柵極控制電路的第一輸出端的輸出相同。根據(jù)上述本發(fā)明各實施例，可以提供新的和改進的顯示設備和驅動方法，其允許 每條水平線的掃描以及兩條水平線的同時掃描，并且在同時掃描兩條水平線時，通過使得 相鄰水平線具有相同柵極接通特性，不僅能夠抑制由于對像素陣列的不充分寫入而導致的 顯示不均勻，能夠消除寫入時間的差別，而且能夠確保充分的柵極接通時間。


圖1是示出根據(jù)本發(fā)明實施例的液晶顯示設備100的結構的說明圖2是示出根據(jù)本發(fā)明實施例的ASG 152的第一結構示例的說明圖；圖3A和;3B是示出柵極控制電路的操作方式的圖；圖4是示出當從屏幕的上部起、逐線執(zhí)行掃描時的操作時序的說明圖；圖5是示出當從屏幕的上部起執(zhí)行掃描、使得同時掃描兩條線時的操作時序的說 明圖；圖6是示出根據(jù)本發(fā)明實施例的ASG 152的第二結構示例的說明圖；圖7是示出當從屏幕的上部起、逐線執(zhí)行掃描時的操作時序的說明圖；圖8是示出當從屏幕的上部起執(zhí)行掃描、使得同時掃描兩條線時的操作時序的說 明圖；圖9是示出根據(jù)本發(fā)明實施例的ASG 152的第三結構示例的說明圖；圖10是示出當從屏幕的上部起逐線執(zhí)行掃描時的操作時序的說明圖；圖11是示出當從屏幕的上部起執(zhí)行掃描、使得同時掃描兩條線時的操作時序的 說明圖；圖12是示出根據(jù)本發(fā)明實施例的ASG 152的第四結構示例的說明圖；圖13是示出當從屏幕的上部起逐線執(zhí)行掃描時的操作時序的說明圖；圖14是示出當從屏幕的上部起執(zhí)行掃描、使得同時掃描兩條線時的操作時序的 說明圖；圖15是示出根據(jù)本發(fā)明實施例的ASG 152的第五結構示例的說明圖；圖16是示出當從屏幕的上部起逐線執(zhí)行掃描時的操作時序的說明圖；以及圖17是示出當從屏幕的上部起執(zhí)行掃描、使得同時掃描兩條線時的操作時序的 說明圖。
具體實施例方式以下，將參照附圖詳細描述本發(fā)明的各優(yōu)選實施例。注意，在本說明書和附圖中， 具有基本相同功能和結構的結構元件用相同的參考標號表示，并且省略這些結構元件的重 復說明。將按照以下示出的順序給出描述。1.本發(fā)明實施例1-1.液晶顯示設備的結構1-2. ASG的第一結構示例1-3. ASG的第二結構示例1-4. ASG的第三結構示例1-5. ASG的第四結構示例1-6. ASG的第五結構示例2.結論1.本發(fā)明實施例1-1.液晶顯示設備的結構首先，將描述根據(jù)本發(fā)明實施例的液晶顯示設備的結構。圖1是示出根據(jù)本發(fā)明 實施例的液晶顯示設備100的結構的說明圖。以下，將參照圖1描述根據(jù)本發(fā)明實施例的液晶顯示設備100的結構。如圖1所示，根據(jù)本發(fā)明實施例的液晶顯示設備100包括控制器110、R0M 130、幀 緩沖器140、液晶面板150和基準電壓源160。控制器110使用視頻信號來生成控制液晶面板150的驅動的信號。如圖1所示， 控制器Iio包括信號接收部分111、色彩校正部分112、過驅動部分113、存儲器控制器114 和定時生成部分115。信號接收部分111接收提供到控制器110的視頻信號(RGB數(shù)據(jù))、和控制液晶面 板150的驅動的顯示控制信號。由信號接收部分111接收的視頻信號和顯示控制信號提供 到色彩校正部分112。色彩校正部分112對從信號接收部分111提供的視頻信號執(zhí)行關于 色彩伽瑪特性的校正處理。色彩校正部分112中的色彩伽瑪校正處理，基于ROM 130中記 錄的色彩伽瑪特性校正信息而執(zhí)行。然后，已經(jīng)在色彩校正部分112中經(jīng)歷色彩伽瑪校正 的視頻信號提供到過驅動部分113。過驅動部分113對圖像信號執(zhí)行過驅動處理。更具體地，過驅動部分113根據(jù)已 經(jīng)經(jīng)由幀緩沖器140對其設置幀延遲的圖像、以及從色彩校正部分112提供的沒有延遲的 圖像的組合，執(zhí)行信號轉換。已經(jīng)在過驅動部分113中經(jīng)歷信號轉換處理的視頻信號提供 到定時生成部分115。存儲器控制器114控制從連接到控制器110的幀緩沖器140讀取視 頻信號，并控制將視頻信號寫入到所述幀緩沖器140。定時生成部分115接收已經(jīng)經(jīng)歷過驅動部分113中的信號轉換處理的視頻信號， 轉換提供的視頻信號，然后將轉換的視頻信號提供到液晶面板150。定時生成部分115包括 定時生成器116、數(shù)據(jù)格式化器117和傳輸器118。定時生成器116為(下面將描述的)無定形硅柵極IC(ASG) 152提供用于掃描液 晶面板150的水平線的ASG控制信號。此外，定時生成器116為(下面將描述的)源極驅 動器巧4提供源極驅動器控制信號，當對液晶面板150上以矩陣安排的每個像素執(zhí)行寫入 時，所述源極驅動器控制信號控制電位的極性和電平轉換。數(shù)據(jù)格式化器117根據(jù)(下面將描述的)源極驅動器IM的傳輸系統(tǒng)轉換RGB數(shù) 據(jù)的陣列。已經(jīng)通過數(shù)據(jù)格式化器117對其轉換陣列的RGB數(shù)據(jù)傳輸?shù)絺鬏斊?18。當傳 輸器118接收從數(shù)據(jù)格式化器117提供的RGB數(shù)據(jù)時，其根據(jù)(下面將描述的)源極驅動 器154的傳輸系統(tǒng)傳送RGB數(shù)據(jù)信號。ROM 130存儲用于色彩校正部分112中的色彩伽瑪校正處理和用于過驅動部分 113中的過驅動處理的各種類型的參數(shù)。幀緩沖期140臨時存儲以視頻幀為單位的圖像信 息。例如，同步動態(tài)隨機存取存儲器(SDRAM)可用作幀緩沖器140。存儲器控制器114控制 從幀緩沖器140讀取幀緩沖器140中存儲的圖像信息，和將幀緩沖器140中存儲的圖像信 息寫入幀緩沖器140。液晶面板150使用液晶控制圖像顯示。液晶面板150包括ASG 152和源極驅動器 154。ASG 152是集成電路(IC)的示例，形成所述IC使得掃描電路置入液晶顯示設備的陣 列基底中。ASG 152是液晶面板150上形成的電路，并且其根據(jù)從定時生成器116提供的信 號，以水平線為單位接通薄膜晶體管(TFT)(圖中未示出)。TFT提供在液晶面板150的像 素陣列中安排的每個像素中。源極驅動器1 將對應于顯示數(shù)據(jù)的電勢提供到ASG 152中 選擇的水平線上的像素。從基準電壓源160提供由源極驅動器IM提供的電勢。
上面描述了根據(jù)本發(fā)明實施例的液晶顯示設備100。根據(jù)本發(fā)明實施例的液晶顯 示設備100的關鍵特征是液晶顯示設備100通過設計ASG 152的結構，允許掃描每條水平 線，并且允許同時掃描兩條水平線；并且當同時掃描兩條水平線時，液晶顯示設備100使得 相鄰水平線具有相同柵極接通特性。接下來，將使用示例描述根據(jù)本發(fā)明實施例的ASG 152的結構。圖2是示出根據(jù) 本發(fā)明實施例的ASG 152的第一結構示例的說明圖。以下，將參照圖2描述根據(jù)本發(fā)明實 施例的ASG 152的第一結構示例。1-2. ASG的第一結構示例如圖2所示，根據(jù)本發(fā)明實施例的ASG 152包括多個柵極控制電路fette_Cntl_ Mdl_m[n]。以下，每個柵極控制電路也簡稱為fette_Cntl_Mdl。圖2示出7個柵極控制電路 (柵極控制電路fette_Cntl_Mdl_l[l]到柵極控制電路fette_Cntl_Mdl_l [3])。每個柵極控 制電路是包括驅動一條柵極線的一級移位寄存器和輸出緩沖器的電路。每個柵極控制電路 在每三個周期級聯(lián)連接到具有相同m值的柵極控制電路。更具體地，柵極控制電路 Cntl_Mdl_l [1]的輸出級聯(lián)連接到柵極控制電路fette_Cntl_Mdl_l [2]，并且柵極控制電路 Gate_Cntl_Mdl_l [2]的輸出級聯(lián)連接到柵極控制電路fette_Cntl_Mdl_l [3]。由定時生成器116生成的三種信號GIN、SET和RESET提供到每個柵極控制電路 feite_Cntl_Mdl。每個柵極控制電路feite_Cntl_Mdl根據(jù)信號GIN、SET和RESET的狀態(tài)，輸 出兩種信號GOUT和SFT。從每個柵極控制電路fette_Cntl_Mdl輸出的信號GOUT提供到每 條柵極線，并且從每個柵極控制電路fete_Cntl_Mdl輸出的信號SFT提供為后一級的柵極 控制電路的信號GIN。圖3是示出每個柵極控制電路feite_Cntl_Mdl的操作方式的圖。圖 3A示出柵極控制電路feite_Cntl_Mdl的輸入輸出關系，而圖3B按時間序列示出輸入信號 GIN、SET和RESET的狀態(tài)和輸出信號GOUT和SFT的狀態(tài)。當輸入信號SET處于高狀態(tài)時，柵極控制電路fette_Cntl_Mdl取得輸入信號GIN 的電平。輸入信號GIN的電平反映在從柵極控制電路fete_Cntl_Mdl輸出的輸出信號GOUT 和SFT的電平上。在柵極控制電路fette_Cntl_Mdl中，當輸入信號RESET變?yōu)楦郀顟B(tài)時，輸 出信號GOUT變?yōu)榈碗娖?。此時，輸出信號SFT不受輸入信號RESET影響。圖4和圖5是示出當在圖2中示出的ASG 152中掃描條件分別改變時的操作時序 的說明圖。圖4是示出當從屏幕的上部起逐線執(zhí)行掃描時的操作時序的說明圖。圖5是示 出當從屏幕的上部起執(zhí)行掃描、使得同時掃描兩條線時的操作時序的說明圖。這些圖中示 出的信號由定時生成器116生成并提供到ASG 152。首先，將參照圖4描述當從屏幕的上部起逐線執(zhí)行掃描時的操作時序。柵極控制 電路feite_Cntl_Mdl_l[l]的GIN輸入連接到STV，SET [1]輸入連接到CKVl，并且RESET [1] 輸入連接到CKVBl。在此情況下，在CKVl的上升定時，從定時生成器116提供的STV的電平引導到 GOUT[1]和SFT[1]，并且GOUT[1]和SFT[1]的電平變高。在已經(jīng)經(jīng)過3H(水平掃描時段) 之后，CKVl下降，并且CKVBl上升。此時，G0UT[11的電平變低，并且柵極截止。此時，在柵 極控制電路Gate_Cntl_Mdl_l [2]中，因為分別地，CKVBl連接到SET [4]輸入，并且SFT [1] 連接到GIN[4]輸入，所以G0UT[4]和SFT[4]接通。在CKVl下一次上升的定時，因為STV 的電平低，所以SFT[1]的電平變低。
對于將比CKVl上升更晚的CKV2和CKV3從定時生成器116提供至的柵極控制電 路fette_Cntl_Mdl_2[l]和柵極控制電路fette_Cntl_Mdl_3[l]，也順序執(zhí)行類似操作。從連 接到屏幕的上部的柵極線的柵極控制電路起，順序執(zhí)行圖4所示的類型的操作。因此，用對 應于三條水平線的寬度順序執(zhí)行一條水平線的柵極接通操作。接下來，圖5用于說明當從屏幕的上部起執(zhí)行掃描、使得同時掃描兩條線時的操 作時序。在CKVl的上升定時，從定時生成器116提供的STV的電平引導到G0UT[1]和 SFT[1]，并且GOUT[1]和SFT[1]的電平變高。在從GOUT[1]和SFT[1]的電平變高起的 IH后，在作為柵極控制電路feite_Cntl_Mdl_l[l]之后的下一條線的柵極控制電路 Cntl_Mdl_2 [1]中，在CKV2的上升定時，STV的電平引導到GOUT [2]，并且GOUT [2]和SFT [2] 的電平變高。在從當GOUT [1]和SFT [1]的電平變高時起的2H后，在CKVBl的上升定時，GOUT [1] 的電平變低，并且該條線的柵極截止。此外，在柵極控制電路Gate_Cntl_Mdl_2[l]中，在 CKVB2的上升定時，GOUT [2]的電平變低，并且該條線的柵極截止。在從該時點起的2H之 后，G0UT[1]和G0UT[2]移位到低電平狀態(tài)。由于該移位，對于這兩條柵極線完成圖像數(shù)據(jù) 的寫入。以此方式，對于每兩條水平線提供相同柵極截止時間。因此，以兩條水平線為單位 完成圖像數(shù)據(jù)的寫入，并且可以執(zhí)行兩條線同時掃描。注意，如圖5所示，因為G0UT[1]和G0UT[2]分別具有不同SET輸入，所以其柵極 接通時段是不同的，使得奇數(shù)編號的線的柵極接通時段為2H，并且偶數(shù)編號的線的柵極接 通時段為1H。偶數(shù)編號的線的柵極接通時段短(IH)，因此存在圖像數(shù)據(jù)沒有充分寫到偶數(shù) 編號的線的柵極線上的可能性。在下一示例中，將描述當同時掃描兩條線時、使得奇數(shù)編號 的線的柵極接通時段與偶數(shù)編號的線的柵極接通時段相等的情況。1-3. ASG的第二結構示例圖6是示出根據(jù)本發(fā)明實施例的ASG 152的第二結構示例的說明圖。以下，將參 照圖6描述根據(jù)本發(fā)明實施例的ASG 152的第二結構示例。以類似于圖2的方式，在該示例中，ASG 152包括多個柵極控制電路fete_Cntl_ Mdl_m[n]。圖6示出7個柵極控制電路(柵極控制電路fette_Cntl_Mdl_l [1]到柵極控制 電路fete_Cntl_Mdl_l [2])。每個柵極控制電路是包括驅動一條柵極線的一級移位寄存器、 以及輸出緩沖器的電路。每個柵極控制電路在每6個周期級聯(lián)連接到具有相同m值的柵極 控制電路。更具體地，柵極控制電路fete_Cntl_Mdl_l[l]的輸出級聯(lián)連接到從柵極控制電 路feite_Cntl_Mdl_l [1]起對應于第6條線的柵極控制電路feite_Cntl_Mdl_l [2]。以與圖2所示的每個柵極控制電路feite_Cntl_Mdl相同的方式，由定時生成器116 生成的三種信號GIN、SET和RESET提供到圖6所示的每個柵極控制電路fette_Cntl_Mdl。 每個柵極控制電路fette_Cntl_Mdl根據(jù)信號GIN、SET和RESET的狀態(tài)，輸出兩種信號GOUT 和SFT。信號GOUT提供到每條柵極線，并且信號SFT提供為后一級的柵極控制電路的信號 GIN。輸入信號GIN、SET和RESET的狀態(tài)和輸出信號GOUT和SFT的狀態(tài)與圖3中示出的那 些相同。圖7和圖8是示出當在圖6中示出的ASG 152中掃描條件分別改變時的操作時序 的說明圖。圖7是示出當從屏幕的上部起逐線執(zhí)行掃描時的操作時序的說明圖。圖8是示 出當從屏幕的上部起執(zhí)行掃描、使得同時掃描兩條線時的操作時序的說明圖。這些圖中示出的信號由定時生成器116生成并提供到ASG 152。首先，將參照圖7描述當從屏幕的上部起逐線執(zhí)行掃描時的操作時序。柵極控制 電路feite_Cntl_Mdl_l[l]的GIN輸入連接到STV，SET [1]輸入連接到CKVl，并且RESET [1] 輸入連接到CKVBl。注意，提供到柵極控制電路fette_Cntl_Mdl的CKVBl到CKVB6分別是 CKVl到CKV6的反相信號，并且其在圖7中省略。在此情況下，在CKVl的上升定時，STV的電平引導到G0UT[1]和SFT[1]，并且 GOUT[1]和SFT[1]的電平變高。在已經(jīng)經(jīng)過6H(水平掃描時段)之后，CKVl下降，并且CKVBl 上升。在此定時，G0UT[1]的電平變低，并且柵極截止。此時，在柵極控制電路fete_Cntl_ Mdl_l[2]中，因為分別地，CKVBl連接到SET[7]輸入，并且SFT[1]連接到GIN[7]輸入，所 以G0UT[7]和SFT[7]接通。在CKVl下一次上升的定時，因為STV的電平低，所以SFT[1] 的電平變低。對于將比CKVl上升更晚的CKV2和CKV3從定時生成器116提供至的柵極控制電 路fette_Cntl_Mdl_2 [1]、柵極控制電路fette_Cntl_Mdl_3 [1]等，也順序執(zhí)行類似操作。從 連接到屏幕的上部的柵極線的柵極控制電路起，順序執(zhí)行圖7所示的類型的操作。因此，用 對應于6條水平線的寬度順序執(zhí)行一條水平線的柵極接通操作。接下來，圖8用于說明當從屏幕的上部起執(zhí)行掃描、使得同時掃描兩條線時的操 作時序。在CKVl的上升定時，STV的電平引導到GOUT [1]和SFT [1]，并且GOUT [1]和SFT [1] 的電平變高。在與CKVl相同時間上升的CKV2的上升定時，STV的電平引導到G0UT[2]和 SFT [2]，并且GOUT [2]和SFT [2]的電平變高。在從當GOUT [1]和SFT [1]的電平變高起的3H后，在CKVBl的上升定時，GOUT [1] 的電平變低，并且該條線的柵極截止。此外，在柵極控制電路Gate_Cntl_Mdl_2[l]中，在 CKVB2的上升定時，GOUT [2]的電平變低，并且該條線的柵極截止。在從該時點起的3H之 后，G0UT[1]和G0UT[2]移位到低狀態(tài)。由于該移位，對于這兩條柵極線完成圖像數(shù)據(jù)的寫 入。以此方式，對于每兩條水平線提供相同柵極截止時間。因此，以兩條水平線為單位完成 圖像數(shù)據(jù)的寫入，并且可以執(zhí)行兩條線同時掃描。如圖8所示，在根據(jù)本發(fā)明實施例的ASG 152的第二結構示例中，當執(zhí)行兩條線同 時掃描時，奇數(shù)編號的線的柵極接通時段匹配偶數(shù)編號的線的柵極接通時段。在根據(jù)本發(fā) 明實施例的ASG 152的第二結構示例中，因為提供3H柵極接通時段，所以在偶數(shù)編號的柵 極線上圖像數(shù)據(jù)的寫入也是充分可能的。注意，在ASG 152的第二結構示例中，當從屏幕的上部起逐線執(zhí)行掃描時的柵極 接通時段，與當從屏幕的上部起執(zhí)行掃描使得同時掃描兩條線時的柵極接通時段不同。如 圖7和圖8所示，當從屏幕的上部起逐線執(zhí)行掃描時的柵極接通時段是6H，而當從屏幕的上 部起執(zhí)行掃描使得同時掃描兩條線時的柵極接通時段是3H。在下一示例中，將描述當從屏 幕的上部起逐線執(zhí)行掃描時的柵極接通時段、與當從屏幕的上部起執(zhí)行掃描使得同時掃描 兩條線時的柵極接通時段相同的情況。 1-4. ASG的第三結構示例圖9是示出根據(jù)本發(fā)明實施例的ASG 152的第三結構示例的說明圖。以下，將參 照圖9描述根據(jù)本發(fā)明實施例的ASG 152的第三結構示例。在該示例中，以與圖2和圖6類似的方式，ASG 152包括多個柵極控制電路Gate_Cntl_Mdl_m[n]。圖9示出7個柵極控制電路(柵極控制電路fette_Cntl_Mdl_l [1]到柵極 控制電路fete_Cntl_Mdl_l [2])。每個柵極控制電路是包括驅動一條柵極線的一級移位寄 存器、以及輸出緩沖器的電路。每個柵極控制電路在每6個周期級聯(lián)連接到具有相同m值 的柵極控制電路。更具體地，柵極控制電路fete_Cntl_Mdl_l[l]的輸出級，聯(lián)連接到從柵 極控制電路fette_Cntl_Mdl_l[l]起對應于第6條線的柵極控制電路fette_Cntl_Mdl_l [2]。以與圖2所示的每個柵極控制電路feite_Cntl_Mdl相同的方式，由定時生成器116 生成的三種信號GIN、SET和RESET提供到圖9所示的每個柵極控制電路fette_Cntl_Mdl。 每個柵極控制電路fette_Cntl_Mdl根據(jù)信號GIN、SET和RESET的狀態(tài)，輸出兩種信號GOUT 和SFT。信號GOUT提供到每條柵極線，并且信號SFT提供為后一級的柵極控制電路的信號 GIN。輸入信號GIN、SET和RESET的狀態(tài)和輸出信號GOUT和SFT的狀態(tài)與圖3中示出的那 些相同。與圖6不同，在圖9所示的第三結構示例中，緊接在柵極控制電路feite_Cntl_ Mdl_4[l]和之后的電路的輸入GIN之前，提供選擇器SEL1、SEL2等。提供選擇器SEL1、SEL2 等，當從屏幕的上部起逐線執(zhí)行掃描時的柵極接通時段，匹配當從屏幕的上部起執(zhí)行掃描 使得同時掃描兩條線時的柵極接通時段。根據(jù)由定時生成器116生成的信號MODE的狀態(tài)， 執(zhí)行選擇器SEL1、SEL2等的切換?；谶x擇器SEL1、SEL2等的切換操作執(zhí)行切換，使得每 個柵極控制電路fete_Cntl_Mdl在每6個周期或每3個周期級聯(lián)連接到另一柵極控制電路 Gate_Cntl_Mdl。圖10和圖11是示出當在圖9中示出的ASG 152中掃描條件分別改變時的操作時 序的說明圖。圖10是示出當從屏幕的上部起逐線執(zhí)行掃描時的操作時序的說明圖。圖11 是示出當從屏幕的上部起執(zhí)行掃描使得同時掃描兩條線時的操作時序的說明圖。這些圖中 示出的信號由定時生成器116生成并提供到ASG 152。首先，將參照圖10描述當從屏幕的上部起逐線執(zhí)行掃描時的操作時序。柵極控制 電路feite_Cntl_Mdl_l[l]的GIN輸入連接到STV，SET [1]輸入連接到CKVl，并且RESET [1] 輸入連接到CKVBl。注意，提供到柵極控制電路fette_Cntl_Mdl的CKVBl到CKVB6分別是 CKVl到CKV6的反相信號，并且其在圖10中省略。當從屏幕的上部起逐線執(zhí)行掃描時，在定時生成器116中使得信號MODE的電平為 高，并且信號MODE提供到ASG 152。當其電平為高的信號MODE提供到選擇器SELl、SEL2 等時，選擇器SEL1、SEL2等操作以選擇圖9中的上側的路徑。因此，當從屏幕的上部起逐 線執(zhí)行掃描時，如果在定時生成器116使得信號MODE的電平為高、并且將信號MODE提供到 ASG152，則柵極控制電路fette_Cntl_Mdl在每三個周期級聯(lián)連接。在此情況下，在CKVl的上升定時，從定時生成器116提供的STV的電平引導到 GOUT[1]和SFT[1]，并且GOUT[1]和SFT[1]的電平變高。在已經(jīng)經(jīng)過3H(水平掃描時段) 之后，CKVl下降，并且CKVBl上升。在此定時，G0UT[1]的電平變低，并且柵極截止。此時， 在柵極控制電路fette_Cntl_Mdl_l[2]中，因為分別地，CKVBl連接到SET[4]輸入，并且 SFT[1]連接到GIN[4]輸入，所以G0UT[4]和SFT[4]接通。在CKVl下一次上升的定時，因 為STV的電平低，所以SFT[1]的電平變低。對于將比CKVl上升更晚的CKV2和CKV3從定時生成器116提供至的柵極控制電 路fette_Cntl_Mdl_2 [1]、柵極控制電路fette_Cntl_Mdl_3 [1]等，也順序執(zhí)行類似操作。從連接到屏幕的上部的柵極線的柵極控制電路起，順序執(zhí)行圖10所示的類型的操作。因此， 用對應于三條水平線的寬度順序執(zhí)行一條水平線的柵極接通操作。接下來，圖11用于說明當從屏幕的上部起執(zhí)行掃描、使得同時掃描兩條線時的操 作時序。注意，提供到柵極控制電路fette_Cntl_Mdl的CKVBl到CKVB6分別是CKVl到CKV6 的反相信號，并且其在圖11中省略。當從屏幕的上部起執(zhí)行掃描使得同時掃描兩條線時，使得定時生成器116中的信 號MODE的電平為低，并且將信號MODE提供到ASG 152。當其電平為低的信號MODE提供到 選擇器SEL1、SEL2等時，選擇器SEL1、SEL2等操作以選擇圖9中的下側的路徑。因此，當從 屏幕的上部起執(zhí)行掃描使得同時掃描兩條線時，如果在定時生成器116中使得信號MODE的 電平為低并且將信號MODE提供到ASG 152，則柵極控制電路fete_Cntl_Mdl在每6個周期 級聯(lián)連接。在CKVl的上升定時，STV的電平引導到G0UT[1]和SFT[1]，并且GOUT[1]和SFT[1] 的電平變高。在與CKVl相同時間上升的CKV2的上升定時，STV的電平引導到G0UT[2]和 SFT [2]，并且GOUT [2]和SFT [2]的電平變高。在從當GOUT [1]和SFT [1]的電平變高起的3H后，在CKVBl的上升定時，GOUT [1] 的電平變低，并且該條線的柵極截止。此外，在柵極控制電路Gate_Cntl_Mdl_2[l]中，在 CKVB2的上升定時，GOUT [2]的電平變低，并且該條線的柵極截止。在從該時點起的3H之 后，G0UT[1]和G0UT[2]移位到低狀態(tài)。由于該移位，對于這兩條柵極線完成圖像數(shù)據(jù)的寫 入。以此方式，對于每兩條水平線提供相同柵極截止時間。因此，以兩條水平線為單位完成 圖像數(shù)據(jù)的寫入，并且可以執(zhí)行兩條線同時掃描。如圖11所示，在根據(jù)本發(fā)明實施例的ASG 152的第三結構示例中，當執(zhí)行兩條線 同時掃描時，奇數(shù)編號的線的柵極接通時段匹配偶數(shù)編號的線的柵極接通時段。在根據(jù)本 發(fā)明實施例的ASG 152的第三結構示例中，因為提供3H柵極接通時段，所以在偶數(shù)編號的 柵極線上圖像數(shù)據(jù)的寫入也是充分可能的。此外，在根據(jù)本發(fā)明實施例的ASG 152的第三結構示例中，可以實現(xiàn)當從屏幕的 上部起逐線執(zhí)行掃描時、與當從屏幕的上部起執(zhí)行掃描使得同時掃描兩條線時的相同的柵 極接通時段。注意，在根據(jù)圖9所示的本發(fā)明實施例的ASG 152的第三結構示例中，需要準 備6種CKV信號以便實現(xiàn)當從屏幕的上部起逐線執(zhí)行掃描時與當從屏幕的上部起執(zhí)行掃描 使得同時掃描兩條線時相同的柵極接通時段。在下一示例中，將描述減少信號的數(shù)量、同時 實現(xiàn)當從屏幕的上部起逐線執(zhí)行掃描時、與當從屏幕的上部起執(zhí)行掃描使得同時掃描兩條 線時的相同的柵極接通時段的情況。1-5. ASG的第四結構示例圖12是示出根據(jù)本發(fā)明實施例的ASG 152的第四結構示例的說明圖。以下，將參 照圖12描述根據(jù)本發(fā)明實施例的ASG 152的第四結構示例。在根據(jù)本發(fā)明實施例的ASG 152的第四結構示例中，以與根據(jù)圖9所示的本發(fā)明 實施例的ASG 152的第三結構示例類似的方式，緊接在柵極控制電路fete_Cntl_Mdl_4[l] 和之后的電路的輸入GIN之前，提供選擇器SEL1、SEL2等。然而，在根據(jù)圖12所示的本發(fā) 明實施例的ASG 152的第四結構示例中，還提供選擇器SEL8到SEL 17。提供選擇器SEL 8 到SEL 17來與根據(jù)圖9所示的本發(fā)明實施例的ASG 152的第三結構示例相比，減少信號的數(shù)量。以與選擇器SELl到SEL5類似的方式，選擇器SEL8到SEL17根據(jù)由定時生成器116 生成的信號MODE的電平，切換輸出。CKVl和CKVBl具有反相關系，并且其是具有百分之五十的占空比的矩形波。在 第一到第三結構示例中，信號CKVB1、CKVB2等恒定地僅僅提供到每個柵極控制電路 Cntl_Mdl的信號RESET。另一方面，構造ASG152的第四結構示例，使得信號CKVB1、CKVB2 等還可提供到每個柵極控制電路fete_Cntl_Mdl的信號SET。因此，ASG 152的第四結構示 例實現(xiàn)了與根據(jù)圖9所示的本發(fā)明實施例的ASG 152的第三結構示例相比的信號數(shù)量的減 少。圖13和圖14是示出當在圖12中示出的ASG 152中掃描條件分別改變時的操作 時序的說明圖。圖13是示出當從屏幕的上部起逐線執(zhí)行掃描時的操作時序的說明圖。圖 14是示出當從屏幕的上部起執(zhí)行掃描使得同時掃描兩條線時的操作時序的說明圖。這些圖 中示出的信號由上述定時生成器116生成并提供到ASG 152。首先，將參照圖13描述當從屏幕的上部起逐線執(zhí)行掃描時的操作時序。柵極控制 電路feite_Cntl_Mdl_l[l]的GIN輸入連接到STV，SET [1]輸入連接到CKVl，并且RESET [1] 輸入連接到CKVB 1。當從屏幕的上部起逐線執(zhí)行掃描時，在定時生成器116中使得信號MODE的電平為 高，并且信號MODE提供到ASG 152。當其電平為高的信號MODE提供到選擇器SELl到SEL5 時，選擇器SELl到SEL5操作以選擇圖12中的上側的路徑。因此，當從屏幕的上部起逐線 執(zhí)行掃描時，如果在定時生成器116使得信號MODE的電平為高并且將信號MODE提供到ASG 152，則柵極控制電路fette_Cntl_Mdl在每三個周期級聯(lián)連接。當由定時生成器116生成的其電平為高的信號MODE提供到選擇器SEL8到SEL 17 時，選擇器SEL 8到SEL 17操作以選擇圖12中的上側的路徑。因此，從定時生成器116提供的信號CKV2提供到柵極控制電路(iatej^t 1_ Mdl_2[l]的SET[2]輸入，并且信號CKVB2提供到柵極控制電路fette_Cntl_Mdl_2 [1]的 RESET[2]輸入。信號CKVB3提供到柵極控制電路fette_Cntl_Mdl_3[l]的SET[3]輸入，并 且信號CKVB3提供到柵極控制電路fette_Cntl_Mdl_3[l]的RESET[3]輸入。此外，信號CKVl提供到柵極控制電路fette_Cntl_Mdl_l [2]的RESET [4]輸入，并 且信號CKVBl提供到柵極控制電路fette_Cntl_Mdl_l [2]的SET [4]輸入。信號CKV2提供 到柵極控制電路fete_Cntl_Mdl_2[2]的RESET [5]輸入，并且信號CKVB2提供到柵極控制 電路feite_Cntl_Mdl_2[2]的SET[5]輸入。信號CKV3提供到柵極控制電路feite_Cntl_ Mdl_3[2]的RESET[6]輸入，并且信號CKVB3提供到柵極控制電路fette_Cntl_Mdl_3[2]的 SET [6]輸入。在此情況下，在CKVl的上升定時，STV的電平引導到G0UT[1]和SFT[1]，并且 GOUT[1]和SFT[1]的電平變?yōu)楦?。在已?jīng)經(jīng)過3H(水平掃描時段)之后，CKVl下降，并且 CKVBl上升。在此定時，G0UT[1]的電平變低，并且柵極截止。此時，在柵極控制電路 Cntl_Mdl_l[2]中，因為分別地，CKVBl連接到SET[4]輸入，并且SFT[1]連接到GIN[4]輸 入，所以G0UT[4]和SFT[4]接通。在CKVl下一次上升的定時，因為STV的電平低，所以 SFT [1]的電平變低。對于將比CKVl上升更晚的CKV2和CKV3從定時生成器116提供至的柵極控制電路fette_Cntl_Mdl_2 [1]、柵極控制電路fette_Cntl_Mdl_3 [1]等，也順序執(zhí)行類似操作。從 連接到屏幕的上部的柵極線的柵極控制電路起，順序執(zhí)行圖13所示的類型的操作。因此， 用對應于三條水平線的寬度順序執(zhí)行一條水平線的柵極接通操作。接下來，圖14用于說明當從屏幕的上部起執(zhí)行掃描、使得同時掃描兩條線時的操 作時序。當從屏幕的上部起執(zhí)行掃描使得同時掃描兩條線時，使得定時生成器116中的信 號MODE的電平為低，并且將信號MODE提供到ASG152。當其電平為低的信號MODE提供到選 擇器SELl到SEL5時，選擇器SELl到SEL5操作以選擇圖12中的下側的路徑。因此，當從 屏幕的上部起執(zhí)行掃描使得同時掃描兩條線時，如果在定時生成器116中使得信號MODE的 電平為低并且將信號MODE提供到ASG 152，則柵極控制電路fete_Cntl_Mdl在每6個周期 級聯(lián)連接。當由定時生成器116生成的其電平為低的信號MODE提供到選擇器SEL8到SEL17 時，選擇器SEL8到SEL17操作以選擇圖12中的下側的路徑。因此，信號CKV2提供到柵極控制電路fette_Cntl_Mdl_2[l]的RESET [2]輸入，并 且信號CKVB2提供到柵極控制電路fette_Cntl_Mdl_2[l]的SET[2]輸入。信號CKV3提供 到柵極控制電路fete_Cntl_Mdl_3[l]的RESET[3]輸入，并且信號CKVB3提供到柵極控制 電路 Gate_Cntl_Mdl_3[l]的 SET[3]輸入。此外，信號CKVl提供到柵極控制電路fete_Cntl_Mdl_l[2]的SET[4]輸入，并且 信號CKVBl提供到柵極控制電路fette_Cntl_Mdl_l [2]的RESET[4]輸入。信號CKV2提供 到柵極控制電路fete_Cntl_Mdl_2[2]的SET [5]輸入，并且信號CKVB2提供到柵極控制電 路feite_Cntl_Mdl_2[2]的RESET [5]輸入。信號CKV3提供到柵極控制電路feite_Cntl_ Mdl_3[2]的SET[6]輸入，并且信號CKVB3提供到柵極控制電路fette_Cntl_Mdl_3[2]的 RESET [6]輸入。在此情況下，在CKVl的上升定時，STV的電平引導到G0UT[1]和SFT[1]，并且 GOUT[1]和SFT[1]的電平變高。在與CKVl相同時間上升的CKV2的上升定時，STV的電平 引導到GOUT [2]和SFT [2]，并且GOUT [2]和SFT [2]的電平變高。在從當GOUT [1]和SFT[1]的電平變高起的3H后，在CKVBl的上升定時，GOUT [1] 的電平變低，并且該條線的柵極截止。此外，在柵極控制電路Gate_Cntl_Mdl_2[l]中，在 CKVB2的上升定時，G0UT[2]的電平變低，并且該條線的柵極截止。在從該時點起的3H之 后，GOUT[1]和G0UT[2]移位到低狀態(tài)。由于該移位，對于這兩條線完成圖像數(shù)據(jù)的寫入。 以此方式，對于每兩條水平線提供相同柵極截止時間。因此，以兩條水平線為單位完成圖像 數(shù)據(jù)的寫入，并且可以執(zhí)行兩條線同時掃描。如圖14所示，在根據(jù)本發(fā)明實施例的ASG 152的第四結構示例中，當執(zhí)行兩條線 同時掃描時，奇數(shù)編號的線的柵極接通時段匹配偶數(shù)編號的線的柵極接通時段。在根據(jù)本 發(fā)明實施例的ASG 152的第四結構示例中，因為提供3H柵極接通時段，所以在偶數(shù)編號的 柵極線上圖像數(shù)據(jù)的寫入也是充分可能的。此外，在根據(jù)本發(fā)明實施例的ASG 152的第四結構示例中，可以實現(xiàn)當從屏幕的 上部起逐線執(zhí)行掃描時、與當從屏幕的上部起執(zhí)行掃描使得同時掃描兩條線時的相同的柵 極接通時段。當與根據(jù)圖9所示的本發(fā)明實施例的ASG 152的第三結構示例相比時，可以 看到減少了信號的數(shù)量，同時實現(xiàn)當從屏幕的上部起逐線執(zhí)行掃描時、與當從屏幕的上部起執(zhí)行掃描使得同時掃描兩條線時的相同的柵極接通時段。1-6. ASG的第五結構示例接下來，將描述根據(jù)本發(fā)明實施例的ASG 152的第五結構示例。根據(jù)本發(fā)明實施 例的ASG 152的第五結構示例示出了如下情況在柵極控制電路的輸入的前級提供邏輯電 路和選擇器，以便實現(xiàn)當從屏幕的上部起逐線執(zhí)行掃描時、與當從屏幕的上部起執(zhí)行掃描 使得同時掃描兩條線時的相同的柵極接通時段。圖15是示出根據(jù)本發(fā)明實施例的ASG 152的第五結構示例的說明圖。以下，將參 照圖15描述根據(jù)本發(fā)明實施例的ASG 152的第五結構示例。以與每個上述結構示例的柵極控制電路feite_Cntl_Mdl類似的方式，圖15所示的 柵極控制電路fette_Cntl_Mdl_l [1]到fette_Cntl_Mdl_4[2]是每個包括驅動一條柵極線的 一級移位寄存器和輸出緩沖器的電路。圖15所示的每個柵極控制電路fete_Cntl_Mdl在 每四個周期級聯(lián)連接到另一柵極控制電路。在根據(jù)圖15所示的本發(fā)明實施例的ASG 152的第五結構示例中，在柵極控制電路 Gate_Cntl_Mdl的輸入的前級提供信號控制部分155。信號控制部分155包括與電路ANDl 到AND12、選擇器SELl到SEL16和反相器INVl。與電路ANDl計算提供到ASG 152的信號 CKVl和CKV2的邏輯積，并將邏輯積提供到選擇器SELl。與電路AND2計算提供到ASG 152 的信號CKVBl和CKVB2的邏輯積，并將邏輯積提供到選擇器SEL9和SEL10。與電路ANDl到 AND 12分別計算和輸出提供到ASG 152的信號CKVl到CKV4以及信號CKVBl到CKVB4的組 合的邏輯積。選擇器SELl到SEL16的每個提供有已經(jīng)經(jīng)過與電路ANDl到AND12之一的邏輯積 信號、以及還沒有經(jīng)過與電路ANDl到AND12的任一的信號。然后，選擇器SELl到SEL 16 的每個根據(jù)由定時生成器116生成的信號MODE的狀態(tài)，選擇一個所提供的信號，并輸出它。 如果選擇器SELl到SEL 16提供有其電平高的信號，則選擇器SELl到SEL16操作以選擇圖 15中的上側的路徑。反相器INVl將由定時生成器116生成的信號MODE反相，并提供到ASG 152。由反 相器INVl反相的信號提供到選擇器SELl到SEL8。圖16和圖17是示出當在圖15中示出的ASG 152中掃描條件分別改變時的操作 時序的說明圖。圖16示出當從屏幕的上部起逐線執(zhí)行掃描時的操作時序。圖17示出當從 屏幕的上部起執(zhí)行掃描使得同時掃描兩條線時的操作時序。這些圖中示出的信號由定時生 成器116生成并提供到ASG 152。首先，將參照圖16描述當從屏幕的上部起逐線執(zhí)行掃描時的操作時序。當從屏幕 的上部起逐線執(zhí)行掃描時，在定時生成器116中使得信號MODE的電平為高，并且信號MODE 提供到ASG 152。柵極控制電路fette_Cntl_Mdl_l[l]的GIN輸入連接到STV，SET [1]輸入 連接到選擇器SELl的輸出，并且RESET [1]輸入連接到選擇器SEL9的輸出。如果不提供圖15中的信號控制部分155，則當CKVl的電平變高并且CKVBl的電 平變低時，在該時間點引入信號STV的電平，并且柵極控制電路feite_Cntl_Mdl_l[l]的輸 出GOUT[1]的電平變高。在已經(jīng)經(jīng)過4H后，CKVl的電平變低，并且CKVBl的電平變高。結 果，柵極控制電路fete_Cntl_Mdl_l[l]的輸出G0UT[1]的電平變低。因此，如果不提供圖 15中的信號控制部分155，則以對應于4H的柵極接通寬度，從屏幕的上部起順序掃描圖15所示的ASG 152。然而，由于圖15中所示的信號控制部分155，與當不提供信號控制部分155時相 比，柵極控制電路fette_Cntl_Mdl_l[l]的輸入SET[1]和輸入RESET[1]的輸入定時分別延 遲1H。因此，當從屏幕的上部起逐線執(zhí)行掃描時，以對應于3H的柵極接通寬度，從屏幕的上 部起順序掃描圖15所示的ASG 152。接下來，圖17用于說明當從屏幕的上部起執(zhí)行掃描、使得同時掃描兩條線時的操 作時序。當從屏幕的上部起執(zhí)行掃描使得同時掃描兩條線時，使得定時生成器116中的信 號MODE的電平為低，并且將信號MODE提供到ASG152。柵極控制電路fette_Cntl_Mdl_l [1] 的GIN[1]輸入和柵極控制電路fette_Cntl_Mdl_2[l]的GIN[2]輸入連接到STV。柵極控制 電路fette_Cntl_Mdl_l[l]的SET[1]輸入連接到選擇器SELl的輸出，并且RESET[1]輸入 連接到選擇器SEL9的輸出。柵極控制電路feite_Cntl_Mdl_2[l]的SET[2]輸入連接到選 擇器SEL2的輸出，并且RESET [2]輸入連接到選擇器SELlO的輸出。如果不提供圖15中的信號控制部分155，則當從定時生成器116提供的CKVl和 CKV2的電平變高并且CKVBl和CKVB2的電平變低時，在該時間點引入信號STV的電平，并 且柵極控制電路fette_Cntl_Mdl_l[l]的輸出G0UT[1]的電平和柵極控制電路fette_Cntl_ Mdl_2[l]的輸出G0UT[2]的電平變高。在已經(jīng)經(jīng)過2H之后，CKVl和CKV2的電平變低，并 且CKVBl和CKVB2的電平變高。結果，柵極控制電路fette_Cntl_Mdl_l [1]的輸出GOUT [1] 的電平和柵極控制電路fette_Cntl_Mdl_2[l]的輸出G0UT[2]的電平變低。因此，如果不提 供圖15中的信號控制部分155，則以對應于2H的柵極接通寬度，從屏幕的上部起順序掃描 圖15中所示的ASG 152。然而，由于圖15中所示的信號控制部分155，與當不提供信號控制部分155時 相比，柵極控制電路(iate_Cntl_Mdl的輸出G0UT[1]的電平變低的定時、和柵極控制電路 Gate_Cntl_Mdl_2[l]的輸出GOUT[2]的電平變低的定時，分別延遲1H。因此，當從屏幕的 上部起執(zhí)行掃描使得同時掃描兩條線時，以對應于3H的柵極接通寬度，從屏幕的上部起順 序掃描圖15中所示的ASG152。以此方式，在提供了信號控制部分155的情況下，當執(zhí)行逐線掃描時，輸入信號 SET和RESET的輸入定時延遲，并且當執(zhí)行兩條線的同時掃描時，每個柵極控制電路的輸出 信號GOUT移位到低電平的移位定時延遲。因此，可以實現(xiàn)當從屏幕的上部起逐線執(zhí)行掃描 時與當從屏幕的上部起執(zhí)行掃描使得同時掃描兩條線時的相同的柵極接通時段。2.結論如上所述，通過根據(jù)本發(fā)明實施例的液晶顯示設備100，當從屏幕的上部起執(zhí)行掃 描使得同時掃描兩條線時，可以確保對同時掃描的兩條水平線提供相同柵極接通時段。以 此方式，可以使得相鄰水平線的柵極接通特性相同。因此，可以抑制由于寫入差別和寫入不 充分而導致的橫向條紋形式的顯示不均勻的出現(xiàn)。注意，可通過硬件執(zhí)行或可通過軟件執(zhí)行上述系列信號處理。當通過軟件執(zhí)行該 系列信號處理時，存儲程序的存儲介質(zhì)例如可置入到液晶顯示設備100中。置入到液晶顯 示設備100的中央處理單元(CPU)、數(shù)字信號處理器(DSP)或另一控制設備可讀出程序并順 序執(zhí)行程序。本領域技術人員應當理解，依賴于設計需求和其他因素可以出現(xiàn)各種修改、組合、子組合和更改，只要它們在權利要求或其等效物的范圍內(nèi)。 本申請包含涉及于2009年12月1日向日本專利局提交的日本優(yōu)先權專利申請JP 2009-273721中公開的主題，在此通過引用并入其全部內(nèi)容。
權利要求
1.一種顯示設備，包括陣列基底，包括以矩陣方式安排的像素；以及柵極控制電路，其掃描像素的柵極線，并且提供在陣列基底上，使得柵極控制電路對應 于像素的各自的柵極線；其中，每個柵極控制電路包括輸出信號到每條柵極線的第一輸出端、以及輸出提供到 后一級的柵極控制電路的信號的第二輸出端；并且其中，當通過從每個柵極控制電路的第一輸出端輸出的信號從屏幕的上部起同時掃描 相鄰兩條柵極線時，提供這樣的柵極接通時段，在所述柵極接通時段期間，來自相鄰兩個柵 極控制電路的第一輸出端的輸出相同。
2.如權利要求1所述的顯示設備，其中，所述柵極控制電路包括移位寄存器，其在設置信號的上升沿，將輸入信號的電平 傳送到來自第一輸出端和第二輸出端的輸出，并在重置信號的上升沿，使得來自第一輸出 端的輸出具有低電平。
3 如權利要求1所述的顯示設備，其中，柵極控制電路的連接周期等于或大于對應于每條柵極線的選擇時間的線數(shù)與同 時選擇的線數(shù)的乘積。
4.如權利要求1所述的顯示設備，其中，柵極控制電路的連接周期是偶數(shù)。
5.如權利要求4所述的顯示設備，其中，柵極控制電路的連接周期是每6級，并且當同時掃描相鄰兩條柵極線時，每條柵 極線的接通時段是三條線。
6.如權利要求1所述的顯示設備，其中，提供這樣的柵極接通時段，在所述柵極接通時段期間，當通過從每個柵極控制電 路的第一輸出端輸出的信號從屏幕的上部起逐線掃描柵極線時、來自每個柵極控制電路的 第一輸出端的輸出，與當從屏幕的上部起同時掃描相鄰兩條柵極線時來自第一輸出端的輸 出相同。
7.如權利要求6所述的顯示設備，還包括第一選擇器電路，其依賴于從屏幕的上部起逐線掃描柵極線還是從屏幕的上部起同時 掃描兩條柵極線，切換來自第二輸出端的信號的供應目的地，其中，由于由第一選擇器電路執(zhí)行的切換，提供這樣的柵極接通時段，在所述柵極接通 時段期間，當從屏幕的上部起逐線掃描柵極線時來自每個柵極控制電路的第一輸出端的輸 出，與當從屏幕的上部起同時掃描相鄰兩條柵極線時來自第一輸出端的輸出相同。
8.如權利要求6所述的顯示設備，還包括第二選擇器電路，其依賴于從屏幕的上部起逐線掃描柵極線還是從屏幕的上部起同時 掃描相鄰兩條柵極線，切換提供到每個柵極控制電路的信號的供應目的地，其中，由于由第一選擇器電路和第二選擇器電路執(zhí)行的切換，提供這樣的柵極接通時 段，在所述柵極接通時段期間，當從屏幕的上部起逐線掃描柵極線時來自每個柵極控制電 路的第一輸出端的輸出，與當從屏幕的上部起同時掃描相鄰兩條柵極線時來自第一輸出端 的輸出相同。
9.如權利要求1所述的顯示設備，還包括 邏輯電路，包括與電路，其計算和輸出設置信號的邏輯積和重置信號的邏輯積；以及 第三選擇器電路，其切換到每個柵極控制電路的信號的供應目的地，使得當從屏幕的 上部起逐線掃描柵極線時，重置信號的邏輯積提供到每個柵極控制電路，并且當從屏幕的 上部起同時掃描相鄰兩條柵極線時，設置信號的邏輯積提供到每個柵極控制電路。
10.一種用于顯示設備的驅動方法，包括以下步驟 在顯示設備中包括陣列基底，包括以矩陣方式安排的像素；以及柵極控制電路，其掃描像素的柵極線，并且提供在陣列基底上，使得柵極控制電路對應 于像素的各自的柵極線，每個柵極控制電路包括輸出信號到每條柵極線的第一輸出端、以 及輸出提供到后一級的柵極控制電路的信號的第二輸出端，當從屏幕的上部起同時掃描相鄰兩條柵極線時，從每個柵極控制電路的第一輸出端輸 出具有這樣的柵極接通時段的信號，在該柵極接通時段期間，來自相鄰兩個柵極控制電路 的第一輸出端的輸出相同。
全文摘要
提供了一種顯示設備，包括陣列基底，包括以矩陣方式安排的像素；以及柵極控制電路，其掃描像素的柵極線，并且提供在陣列基底上，使得柵極控制電路對應于像素的各自的柵極線。每個柵極控制電路包括輸出信號到每條柵極線的第一輸出端、以及輸出提供到后一級的柵極控制電路的信號的第二輸出端。當通過從每個柵極控制電路的第一輸出端輸出的信號從屏幕的上部起同時掃描相鄰兩條柵極線時，提供這樣的柵極接通時段，在所述柵極接通時段期間，來自相鄰兩個柵極控制電路的第一輸出端的輸出相同。
文檔編號G09G3/20GK102081914SQ20101055753
公開日2011年6月1日 申請日期2010年11月24日 優(yōu)先權日2009年12月1日
發(fā)明者中川真, 中畑佑治, 鎌田豪, 鈴木俊明 申請人:索尼公司