專利名稱：顯示裝置和控制選通脈沖的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種顯示裝置和控制選通脈沖的方法。
背景技術(shù)：
由于液晶顯示器(“LCD”)的重量輕、外形薄、驅(qū)動功耗低等特性，液晶顯示器已經(jīng) 得到廣泛應(yīng)用。這種LCD已經(jīng)被用作諸如筆記本個人電腦的便攜式計算機、辦公自動化裝 置、音頻/視頻裝置、室內(nèi)/室外廣告顯示裝置等。LCD通過控制施加于LC層的電場以根據(jù) 數(shù)據(jù)電壓調(diào)整來自背光單元的光來顯示圖像。有源矩陣LCD包括液晶顯示板組件，該液晶顯示板組件配置有TFT(薄膜晶體 管)，其形成在各個像素處并對提供給像素電極的數(shù)據(jù)電壓進行切換；數(shù)據(jù)驅(qū)動電路，其將 數(shù)據(jù)電壓提供給液晶顯示板組件中的數(shù)據(jù)線；選通驅(qū)動電路，其將選通脈沖(或掃描脈沖) 順序地提供給液晶顯示板組件中的選通線；以及定時控制器，其控制上述驅(qū)動電路的操作 定時。在圖1中，“源驅(qū)動IC(集成電路)輸出”是從數(shù)據(jù)驅(qū)動電路輸出的具有正極性的 數(shù)據(jù)電壓和具有負(fù)極性的數(shù)據(jù)電壓的示例。“SCAm至SCAN4”是從選通驅(qū)動電路順序輸出 的選通脈沖的示例。如圖1所示，選通脈沖在選通低電壓VGL與選通高電壓VGH之間擺動。 選通低電壓VGL小于TFT的閾值電壓并且為大約-5V，并且選通高電壓VGH是等于或大于 TFT的閾值電壓的電壓。在選通脈沖SCANl至SCAN4中的每一個的上升沿處，電壓從選通低電壓VGL快速 增加為選通高電壓VGH。在該多個選通脈沖中的每一個的下降沿處，電壓從選通高電壓VGH 快速下降為選通低電壓VGL。由此，因為在上升沿處和下降沿處，選通線中電流Ileak快速 增加，所以也提高了選通驅(qū)動電路中的功耗。在有源矩陣IXD中，在液晶單元中充入的電壓受到由于TFT的寄生電容所產(chǎn)生的 回掃電壓(kicliback voltage)(或饋通電壓AVp)的影響。通過如下等式(1)給出回掃電 Ji AVp AVp =-^-(VGH-VGL) (1)
Clc + Cst + Cgd其中“Cgd”指示在TFT的連接到選通線的柵極端子與TFT的連接到液晶單元的像 素電極的漏極端子之間產(chǎn)生的寄生電容，并且“VGH-VGL”指示施加到選通線的選通高電壓 和選通低電壓之間的電壓差。該回掃電壓改變施加到液晶單元的像素電極的電壓，從而在所顯示的圖像中呈現(xiàn) 出閃爍和余像(afterimage)。為了降低回掃電壓Δ Vp，使用在選通脈沖的下降沿處調(diào)制選 通高電壓VGH的選通脈沖調(diào)制方法。然而，選通脈沖調(diào)制方法是為了降低回掃電壓AVp，但 在降低功耗方面具有限制。

發(fā)明內(nèi)容
本發(fā)明的實施方式提供一種能夠降低回掃電壓Δνρ和功耗的顯示裝置以及控制 選通脈沖的方法。根據(jù)本發(fā)明的示例性實施方式，提供一種顯示裝置，該顯示裝置包括顯示板，其 包括彼此交叉的數(shù)據(jù)線和選通線；數(shù)據(jù)驅(qū)動電路，其被配置為將數(shù)字視頻數(shù)據(jù)轉(zhuǎn)換為提供 給數(shù)據(jù)線的數(shù)據(jù)電壓；選通驅(qū)動電路，其被配置為將選通脈沖順序地提供給選通線。這里，多個選通脈沖中的每一個的電壓在第一上升時間期間從選通低電壓增加為 預(yù)充電電壓，并接著在第二上升時間期間從預(yù)充電電壓增加為選通高電壓，并且多個選通 脈沖中的每一個的電壓在第一下降時間期間從選通高電壓降低為預(yù)充電電壓，并接著在第 二下降時間期間從預(yù)充電電壓降低為選通低電壓。根據(jù)本發(fā)明的示例性實施方式，提供一種控制選通脈沖的方法，該方法包括在第 一上升時間期間將選通脈沖的電壓從選通低電壓增加為預(yù)充電電壓；在第二上升時間期間 將選通脈沖的電壓從預(yù)充電電壓增加為選通高電壓；在第一下降時間期間將選通脈沖的電 壓從選通高電壓降低為預(yù)充電電壓；在第二下降時間期間將選通脈沖的電壓從預(yù)充電電壓 降低為選通低電壓。


附圖被包括進來以提供對本發(fā)明的進一步理解，并結(jié)合到本說明書中且構(gòu)成本說 明書的一部分，附圖示出了本發(fā)明的實施方式，并與說明書一起用于解釋本發(fā)明的原理。在 附圖中圖1是例示IXD的數(shù)據(jù)電壓和選通脈沖的波形圖；圖2是例示根據(jù)本發(fā)明的實施方式的顯示裝置的框圖；圖3至圖5是例示圖2所示的顯示板組件中形成的TFT陣列的各種示例的等效電 路圖；圖6是例示根據(jù)本發(fā)明的實施方式的數(shù)據(jù)電壓和選通脈沖的波形圖；圖7是例示根據(jù)本發(fā)明的第一實施方式的電平移位器的電路圖；圖8是例示圖7所示的電平移位器的輸入和輸出的波形的波形圖；圖9至圖12是順序地例示圖7所示的電平移位器的操作的電路圖；圖13是例示圖7所示的電平移位器的輸入和輸出波形的波形圖；圖14是例示根據(jù)本發(fā)明的第二實施方式的電平移位器的電路圖；圖15是例示圖14所示的電力共享波形調(diào)整電路的示例的電路圖；以及圖16Α至圖18Β是例示從電平移位器輸出的選通脈沖的各種波形的波形圖。
具體實施例方式根據(jù)本發(fā)明的顯示裝置包括向選通線順序地提供選通脈沖(或掃描脈沖)以按照 線路順序掃描方式在像素中寫入視頻數(shù)據(jù)的任何顯示裝置。例如，該顯示裝置可以包括但 不限于液晶顯示器(LCD)、有機發(fā)光二極管(OLED)顯示器、場發(fā)射顯示器(FED)、電泳顯示 器(EPD)等。根據(jù)本發(fā)明的IXD可以通過諸如TN(扭曲向列)模式、VA(垂直配向)模式、IPS(面內(nèi)切換)模式、FFS(邊緣場切換)模式等的液晶模式來實現(xiàn)。根據(jù)本發(fā)明的LCD可 以通過當(dāng)根據(jù)透射率對電壓特性分類時的常白模式和常黑模式來實現(xiàn)。另外，LCD可以通 過諸如透射型IXD、透反射型IXD和反射型IXD等的任何類型來實現(xiàn)。將參照附圖主要基于LCD來詳細(xì)地描述根據(jù)本發(fā)明的實施方式。在對實施方式 的如下描述中通過LCD來例示根據(jù)本發(fā)明的顯示裝置，但是應(yīng)當(dāng)注意的是，本發(fā)明不限于 LCD。在整個說明書中用類似的標(biāo)號指示類似的元件。在下面的描述中，當(dāng)確定對與本發(fā)明 有關(guān)的公知功能或結(jié)構(gòu)的詳細(xì)描述使本發(fā)明的主題不清楚時，將省略對其的詳細(xì)描述。在下面描述中使用的各個元件的名稱是為了書寫說明書的方便而選擇的，因而可 以與實際產(chǎn)品中的名稱不同。參照圖2，該顯示裝置包括顯示板組件10、數(shù)據(jù)驅(qū)動電路、選通驅(qū)動電路和定時控 制器11等。顯示板組件10具有在兩個板之間形成的液晶層。如圖3至圖5所示，顯示板組件 10的下板配置有TFT陣列，其包括數(shù)據(jù)線、與數(shù)據(jù)線交叉的選通線、在數(shù)據(jù)線和選通線的 各個交叉處形成的TFT ；液晶單元，其連接到TFT并且由像素電極和公共電極之間的電場驅(qū) 動；以及存儲電容器。顯示板組件10的上板配置有包括黑底和濾色器的濾色器陣列。公共 電極在諸如TN模式和VA模式的垂直電場驅(qū)動類型中被設(shè)置在該上板上，而在諸如IPS模 式和FFS模式的水平電場類型中與像素電極一起被設(shè)置在該下板上。偏振器分別接合到顯 示板組件10的下板和上板的外表面。另外，在與液晶層接觸的內(nèi)表面上形成配向?qū)右栽O(shè)置 液晶層的預(yù)傾斜角度。可以通過有機發(fā)光二極管(OLED)顯示器、場發(fā)射顯示器(FED)和電泳顯示器 (EPD)中的任何一種顯示板組件來實現(xiàn)顯示板組件10。數(shù)據(jù)驅(qū)動電路包括多個源驅(qū)動IC 12。源驅(qū)動IC 12從定時控制器11接收數(shù)字視 頻數(shù)據(jù)RGB。源驅(qū)動IC 12響應(yīng)于來自定時控制器11的源定時控制信號將數(shù)字視頻數(shù)據(jù) RGB轉(zhuǎn)換為正/負(fù)模擬數(shù)據(jù)電壓，并與選通脈沖同步地將數(shù)據(jù)電壓提供到顯示板組件10中 的數(shù)據(jù)線。源驅(qū)動IC 12可以通過COG (玻上芯片)工藝或TAB (載帶自動鍵合)工藝連接 到顯示板組件10中的數(shù)據(jù)線。圖2示出源驅(qū)動IC被安裝在載帶封裝(TCP)上并通過TAB 方案接合到印刷電路板(PCB) 14以及顯示板組件10的下板的示例。選通驅(qū)動電路包括電力共享電平移位電路(下文稱為“電平移位器”)15和移位寄 存器13，電平移位器15和移位寄存器13連接在定時控制器11和顯示板組件10中的選通 線之間。電平移位器15對從定時控制器11輸出的選通移位時鐘CLK的TTL(晶體管-晶 體管邏輯)電平電壓進行電平移位，以具有選通高電壓VGH和選通低電壓VGL。將選通移位 時鐘CLK輸入到電平移位器15，作為具有預(yù)定相位差的i個相位(其中i是等于或大于2 的正整數(shù))時鐘。電平移位器15通過在具有選通高電壓VGH和選通低電壓VGL的經(jīng)電平 移位的時鐘的上升沿和下降沿處的電力共享來降低功耗和回掃電壓Δνρ。移位寄存器13 對從電平移位器15輸出的時鐘進行移位，以將選通脈沖順序地提供給顯示板組件10中的 選通線。選通驅(qū)動電路可以通過GIP (板上柵極)方案直接形成在顯示板組件10的下板 上，或可以通過TAB方案連接在定時控制器11與顯示板組件10中的選通線之間。通過GIP方案，電平移位器15可以安裝在PCB 14上，并且移位寄存器13可以形成在顯示板組件10 的下板上。通過TAB方案，電平移位器和移位寄存器可以集成在安裝在TCP上的單個芯片 中，并接合到顯示板組件10的下板。定時控制器11經(jīng)由諸如LVDS (低壓差分信令)接口、TMDS (最小轉(zhuǎn)換差分信令) 接口等的接口從外部設(shè)備接收數(shù)字視頻數(shù)據(jù)RGB。定時控制器11將來自外部設(shè)備的數(shù)字視 頻數(shù)據(jù)發(fā)送到源驅(qū)動IC 12。定時控制器11經(jīng)由LVDS或TMDS接口接收電路從外部設(shè)備接收諸如垂直同步信 號Vsync、水平同步信號Hsync、數(shù)據(jù)使能信號DE、主時鐘信號MCLK等的定時信號。定時控 制器11相對于來自外部設(shè)備的定時信號生成用于控制數(shù)據(jù)驅(qū)動電路和選通驅(qū)動電路的操 作定時的定時控制信號。該定時控制信號包括選通定時控制信號，其控制選通驅(qū)動電路的 操作定時；以及數(shù)據(jù)定時控制信號，其控制源驅(qū)動IC 12的操作定時和數(shù)據(jù)電壓的極性。選通定時控制信號包括選通起始脈沖GSP、選通移位時鐘CLK和選通輸出使能信號 GOE等。將選通起始脈沖GSP輸入到移位寄存器13以控制移位起始定時。將選通移位時鐘 CLK輸入到電平移位器15并進行電平移位，接著輸入到移位寄存器13，并用作對選通起始脈 沖GSP進行移位的時鐘信號。選通輸出使能信號GOE控制移位寄存器13的輸出定時。數(shù)據(jù)定時控制信號包括源起始脈沖SSP、源抽樣時鐘SSC、極性控制信號POL和源 輸出使能信號SOE等。源起始脈沖SSP控制在源驅(qū)動IC 12中的移位起始定時。源抽樣時 鐘SSC是在源驅(qū)動IC 12中相對于上升沿或下降沿來控制數(shù)據(jù)抽樣定時的時鐘信號。極 性控制信號POL控制從源驅(qū)動IC 12輸出的數(shù)據(jù)電壓的極性。如果定時控制器11與源驅(qū) 動IC 12之間的數(shù)據(jù)傳輸接口是小型LVDS接口，則可以省略源起始脈沖SSP和源抽樣時鐘 SSC。定時控制器11向電平移位器15提供i個選通移位時鐘CLK和電力共享控制信號 CTRG，這些選通移位時鐘CLK在TTL電平中擺動，并且這些選通移位時鐘CLK的相位被順序 地延遲。圖3至圖5是例示TFT陣列的各種示例的等效電路圖。在圖3所示的TFT陣列中，沿列方向分別設(shè)置紅色子像素R、綠色子像素G和藍色 子像素B。響應(yīng)于來自選通線Gl至G4的選通脈沖，各TFT將來自數(shù)據(jù)線Dl至D6的數(shù)據(jù)電 壓發(fā)送到設(shè)置在數(shù)據(jù)線Dl至D6的左側(cè)(或右側(cè))處的液晶單元的像素電極。在圖3所示 的TFT陣列中，一個像素包括在與列方向垂直的行方向(row direction)(或行方向(line direction))上彼此相鄰的紅色子像素R、綠色子像素G和藍色子像素B。當(dāng)圖3所示的TFT 陣列的分辨率是mXn時，需要mX3(其中3是RGB)個數(shù)據(jù)線和η個選通線。在圖4所示的TFT陣列中，由于在行方向上彼此相鄰的子像素共享同一數(shù)據(jù)線，所 以與圖3所示的TFT陣列相比，可以將相同分辨率時所需要的數(shù)據(jù)線Dl至D4的數(shù)量減少 一半，并且還將所需要的源驅(qū)動IC的數(shù)量減少一半。在該TFT陣列中，沿列方向分布設(shè)置 紅色子像素R、綠色子像素G和藍色子像素B。圖4所示的TFT陣列中的一個像素包括在與 列方向垂直的行方向上彼此相鄰的紅色子像素R、綠色子像素G和藍色子像素B。在行方向 上彼此相鄰的兩個液晶單元共享同一數(shù)據(jù)線以將沿著該數(shù)據(jù)線發(fā)送的數(shù)據(jù)電壓充入這兩 個液晶單元中。當(dāng)假設(shè)設(shè)置在數(shù)據(jù)線Dl至D4中的每一個的左側(cè)處的液晶單元和TFT為第 一液晶單元和第一 TFT TFTl，并且當(dāng)假設(shè)設(shè)置在數(shù)據(jù)線Dl至D4中的每一個的右側(cè)處的液晶單元和TFT為第二液晶單元和第二 TFT TFT2時，將說明這些TFT TFTl和TFT2之間的連 接關(guān)系。響應(yīng)于來自奇數(shù)編號的選通線G1、G3、G5和G7的選通脈沖，第一 TFT TFTl將來 自數(shù)據(jù)線Dl至D4的數(shù)據(jù)電壓發(fā)送到第一液晶單元的像素電極。第一 TFT TFTl的柵極端 子連接到奇數(shù)編號的選通線G1、G3、G5和G7，并且第一 TFT TFTl的漏極端子連接到數(shù)據(jù)線 Dl至D4。第一 TFT TFTl的源極連接到第一液晶單元的像素電極。響應(yīng)于來自偶數(shù)編號的 選通線G2、G4、G6和G8的選通脈沖，第二 TFT TFT2將來自數(shù)據(jù)線Dl至D4的數(shù)據(jù)電壓發(fā)送 到第二液晶單元的像素電極。第二 TFT TFT2的柵極端子連接到偶數(shù)編號的選通線G2、G4、 G6和G8，并且第二 TFT TFT2的漏極端子連接到數(shù)據(jù)線Dl至D4。第二 TFT TFT2的源極連 接到第二液晶單元的像素電極。在圖5所示的TFT陣列中，由于沿行方向設(shè)置相同顏色的子像素，所以與圖3所示 的TFT陣列相比，可以將相同分辨率時所需要的數(shù)據(jù)線的數(shù)量減少到三分之一，并且也將 所需要的源驅(qū)動IC的數(shù)量減少到三分之一。在該TFT陣列中，沿行方向設(shè)置紅色子像素 R、綠色子像素G和藍色子像素B。圖5所示的TFT陣列中的一個像素包括在列方向上彼此 相鄰的紅色子像素R、綠色子像素G和藍色子像素B。響應(yīng)于來自選通線Gl至G6的選通脈 沖，各TFT將來自數(shù)據(jù)線Dl至D6的數(shù)據(jù)電壓發(fā)送到設(shè)置在數(shù)據(jù)線Dl至D6中的每一個的 左(右)側(cè)處的液晶單元的像素電極。圖3至圖5所示的TFT陣列是可以應(yīng)用于本發(fā)明的TFT陣列的示例的一部 分，因而它們不限于此并可以基于板驅(qū)動特性以各種方式進行修改。例如，OLED顯 示器的TFT陣列可以包括兩個或更多個TFT，這些TFT包括各個像素的開關(guān)TFT和驅(qū) 動TFT。另外，圖3至圖5所示的TFT陣列中可以嵌入有觸摸傳感器電路或圖像傳感 器電路，并且還可以包括這些傳感器電路所需要的TFT。因此，本發(fā)明中的TFT陣列不 限于圖3至圖5所示的TFT陣列。本申請人已經(jīng)詳細(xì)地說明了其中嵌入有光學(xué)傳感器 并具有諸如韓國未經(jīng)審查專利申請公開No. 10-2009-0120096(2009年11月M日)、 韓國未經(jīng)審查專利申請公開No. 10-2009-0058888(2009年6月10日)、韓國未經(jīng)審查 專利申請公開No. 10-2008-0020860 (2008年3月6日)、韓國未經(jīng)審查專利申請公開 No. 10-2007-0063^3(2007年6月19日)等的多個公開文獻中的觸摸傳感器功能和圖像傳 感器功能的TFT陣列。圖6是例示從源驅(qū)動IC 12輸出的數(shù)據(jù)電壓和從電平移位器15輸出的選通脈沖 的波形圖。在圖6中，電平移位器15通過在選通脈沖SCANl至SCAN4中的每一個的上升沿處 的電力共享來對輸出節(jié)點預(yù)充電直至預(yù)定的預(yù)充電電壓Va，并接著將輸出節(jié)點充電為選通 高電壓VGH。預(yù)充電電壓Va高于選通低電壓VGL并且低于選通高電壓VGH，并且可以根據(jù) 顯示板組件10的特性、功耗和回掃電壓AVp來適當(dāng)?shù)剡x擇預(yù)充電電壓VA。在圖6中，預(yù)充 電電壓\被例示為選通低電壓VGL和選通高電壓VGH之間的中間電壓，并且預(yù)充電電壓Va 可以被調(diào)整。電平移位器15的上拉晶體管在輸出節(jié)點處的電壓被充電為預(yù)充電電壓Va后 導(dǎo)通，以使得輸出節(jié)點處的電壓能夠被充電為選通高電壓VGH。由于電平移位器15的輸出 節(jié)點處的電壓在選通脈沖SCANl至SCAN4中的每一個的上升沿處從預(yù)充電電壓Va改變?yōu)檫x 通高電壓VGH，所以與現(xiàn)有技術(shù)相比，大大減小了其擺動范圍。因此，與現(xiàn)有技術(shù)相比，電平 移位器15中的電流Ileak在選通脈沖SCANl至SCAN4中的每一個的上升沿處也大大降低，
9并且顯示板組件10中的回掃電壓AVp降低。電平移位器15通過選通脈沖SCANl至SCAN4中的每一個的下降沿處的電力共享 來將輸出節(jié)點放電至預(yù)定的預(yù)充電電壓Va，并接著將輸出節(jié)點放電為選通低電壓VGL。電 平移位器15的下拉晶體管在輸出節(jié)點處的電壓被放電為預(yù)充電電壓Va后導(dǎo)通，以使得輸 出節(jié)點處的電壓能夠被放電為選通低電壓VGL。由于輸出節(jié)點處的經(jīng)由下拉晶體管放電的 電壓在選通脈沖SCANl至SCAN4中的每一個的下降沿處從預(yù)充電電壓Va改變?yōu)檫x通低電 壓VGL，所以與現(xiàn)有技術(shù)相比，大大減小了其擺動范圍。因此，與現(xiàn)有技術(shù)相比，流經(jīng)輸出節(jié) 點的電流Ileak也在選通脈沖SCANl至SCAN4中的每一個的下降沿處大大降低，并且顯示 板組件10中的回掃電壓AVp降低。圖7是例示根據(jù)本發(fā)明的第一實施方式的電平移位器15的電路圖。參照圖7，電平移位器15包括施加有預(yù)充電電壓的第一節(jié)點m、施加有選通脈沖 SCANl至SCAN3的第二節(jié)點N2、連接在第一節(jié)點m與第二節(jié)點N2之間的電力共享開關(guān)電 路73、施加有選通高電壓VGH的第一晶體管Tl、施加有選通低電壓VGL的第二晶體管T2、連 接到電力共享開關(guān)電路73以及第一晶體管Tl和第二晶體管T2的開關(guān)控制器71、以及連接 到開關(guān)控制器71的延遲電路72。第一節(jié)點m是電平移位器15的輸入節(jié)點，并且第二節(jié)點 N2是電平移位器15的輸出節(jié)點。在第二節(jié)點N2處的電壓在選通脈沖的上升沿期間被充電到預(yù)充電電壓Va后，作 為上拉晶體管的第一晶體管Tl在開關(guān)控制器71的控制下導(dǎo)通，以將選通高電壓VGH傳送 到第二節(jié)點N2。第一晶體管Tl的柵極端子連接到開關(guān)控制器71的第一控制信號輸出節(jié) 點，并且第一晶體管Tl的源極端子連接到第二節(jié)點N2。第一晶體管Tl的漏極端子施加有 選通高電壓VGH。在第二節(jié)點N2處的電壓在選通脈沖的下降沿期間被放電到預(yù)充電電壓Va后，作 為下拉晶體管的第二晶體管T2在開關(guān)控制器71的控制下導(dǎo)通，以將選通低電壓VGL傳送 到第二節(jié)點N2。第二晶體管T2的柵極端子連接到開關(guān)控制器71的第二控制信號輸出節(jié) 點，并且第二晶體管T2的漏極端子連接到第二節(jié)點N2。第二晶體管T2的源極端子施加有 選通低電壓VGL。電力共享開關(guān)電路73包括第一二極管Dl和第二二極管D2以及由開關(guān)控制器71 控制的第三晶體管T3和第四晶體管T4。第一二極管Dl在選通脈沖的上升沿期間中的初始時段處導(dǎo)通，以形成第一節(jié)點 Nl與第三節(jié)點N3之間的電流通路。第三晶體管T3在開關(guān)控制器71的控制下導(dǎo)通，以在 選通脈沖的下降沿期間中的初始時段處形成電流通路。第三晶體管T3的柵極端子連接到 開關(guān)控制器71的第三控制信號輸出節(jié)點，并且第三晶體管T3的源極端子連接到第一二極 管Dl的陽極。第三晶體管T3的源極端子施加有預(yù)充電電壓VA。第三晶體管T3的漏極端 子經(jīng)由第三節(jié)點N3連接到第一二極管Dl的陰極以及第四晶體管T4的漏極。第二二極管D2在選通脈沖的下降沿期間中的初始時段處導(dǎo)通，以形成第二節(jié)點 N2與第三節(jié)點N3之間的電流通路。第四晶體管T4在開關(guān)控制器71的控制下導(dǎo)通，以在選 通脈沖的上升沿期間中的初始時段處形成第二節(jié)點N2與第三節(jié)點N3之間的電流通路。第 四晶體管T4的柵極端子連接到開關(guān)控制器71的第四控制信號輸出節(jié)點，并且第四晶體管 T4的源極端子連接到第二二極管的陽極以及第二節(jié)點N2。第四晶體管T4的漏極端子連接到第三節(jié)點N3。可以通過η型MOSFET (金屬氧化物半導(dǎo)體場效應(yīng)晶體管)來實現(xiàn)第一至第四晶體 管Tl至Τ4。不限于η型M0SFET，可以通過ρ型MOSFET來實現(xiàn)第一至第四晶體管Tl至Τ4， 或者可以通過CMOS(互補金屬氧化物半導(dǎo)體)晶體管來實現(xiàn)第一至第四晶體管Tl至T4。 下面將描述通過η型MOSFET實現(xiàn)的第一至第四晶體管Tl至Τ4的示例。開關(guān)控制器71響應(yīng)于來自定時控制器11的選通移位時鐘CLK和電力共享控制信 號CTRG來控制晶體管Tl至Τ4。延遲電路72利用諸如RC延遲電路的延遲電路來延遲針對 晶體管Tl至Τ4的選通電壓?？梢曰趶碾娖揭莆黄?5輸出的選通脈沖的上升沿斜率、上 升沿時間、下降沿斜率和下降沿時間來調(diào)整延遲電路72中的延遲值。圖8是例示電平移位器15的輸入和輸出波形的波形圖。圖9至圖12是順序地例 示電平移位器15的操作的電路圖。參照圖8至圖12，電平移位器15的操作可以被劃分為第一至第四時間A至D。在開關(guān)控制器71的控制下，晶體管Tl至Τ4如針對各個時區(qū)的表1中所示進行操 作。電力共享開關(guān)電路73的晶體管Τ3和Τ4在開關(guān)控制器71的控制下連接在第一節(jié)點 W (輸入節(jié)點)和第二節(jié)點Ν2(輸出節(jié)點)之間，以在第二時間(或第一上升時間)和第四 時間(或第一下降時間)期間形成第一節(jié)點W和第二節(jié)點Ν2之間的電流通路，并且在第 三時間(或第二上升時間)和第一時間(或第二下降時間)期間中斷第一節(jié)點W和第二 節(jié)點N2之間的電流通路。表 權(quán)利要求
1.一種顯示裝置，該顯示裝置包括顯示板組件，其包括彼此交叉的數(shù)據(jù)線和選通線；數(shù)據(jù)驅(qū)動電路，其被配置為將數(shù)字視頻數(shù)據(jù)轉(zhuǎn)換為提供給所述數(shù)據(jù)線的數(shù)據(jù)電壓；選通驅(qū)動電路，其被配置為將選通脈沖順序地提供給所述選通線，其中，各個選通脈沖的電壓在第一上升時間期間從選通低電壓增加為預(yù)充電電壓，并 接著在第二上升時間期間從所述預(yù)充電電壓增加為選通高電壓，并且其中，各個選通脈沖的電壓在第一下降時間期間從所述選通高電壓下降為所述預(yù)充電 電壓，并接著在第二下降時間期間從所述預(yù)充電電壓下降為所述選通低電壓。
2.根據(jù)權(quán)利要求1所述的顯示裝置，其中，各個選通脈沖的上升波形在所述第一上升 時間與所述第二上升時間之間具有第一拐點。
3.根據(jù)權(quán)利要求1所述的顯示裝置，其中，各個選通脈沖的下降波形在所述第一下降 時間與所述第二下降時間之間具有第二拐點。
4.根據(jù)權(quán)利要求1所述的顯示裝置，其中，在各個選通脈沖的上升沿處，在所述第一上 升時間期間改變的電壓的斜率小于在所述第二上升時間期間改變的電壓的斜率。
5.根據(jù)權(quán)利要求1所述的顯示裝置，其中，在各個選通脈沖的下降沿處，在所述第一下 降時間期間改變的電壓的斜率小于在所述第二下降時間期間改變的電壓的斜率。
6.根據(jù)權(quán)利要求1所述的顯示裝置，其中，所述第一上升時間期間在各個選通脈沖的 上升沿處的電壓按照階梯波形增加。
7.根據(jù)權(quán)利要求1所述的顯示裝置，其中，所述第一下降時間期間在各個選通脈沖的 下降沿處的電壓按照階梯波形下降。
8.根據(jù)權(quán)利要求1所述的顯示裝置，其中，所述第一上升時間期間在各個選通脈沖的 上升沿處的電壓按照正弦波形增加。
9.根據(jù)權(quán)利要求1所述的顯示裝置，其中，所述第一下降時間期間在各個選通脈沖的 下降沿處的電壓按照正弦波形下降。
10.根據(jù)權(quán)利要求1所述的顯示裝置，該顯示裝置還包括定時控制器，所述定時控制器 將所述數(shù)字視頻數(shù)據(jù)提供給所述數(shù)據(jù)驅(qū)動電路，并控制所述數(shù)據(jù)驅(qū)動電路和所述選通驅(qū)動 電路的操作定時，其中，所述定時控制器生成在TTL邏輯電壓電平中擺動的選通移位時鐘以及用于控制 所述選通脈沖的電力共享控制信號。
11.根據(jù)權(quán)利要求10所述的顯示裝置，其中，所述選通驅(qū)動電路包括電平移位器，其被配置為在所述定時控制器的控制下將所述選通移位時鐘轉(zhuǎn)換為所述 選通脈沖；以及移位寄存器，其被配置為將從所述電平移位器輸出的選通脈沖順序地提供給所述選通線。
12.根據(jù)權(quán)利要求11所述的顯示裝置，其中，所述電平移位器包括第一節(jié)點，其被配置為施加有所述預(yù)充電電壓；第二節(jié)點，其被配置為輸出所述選通脈沖；電力共享開關(guān)電路，其被配置為連接在所述第一節(jié)點與所述第二節(jié)點之間，經(jīng)由所述 第一節(jié)點施加有所述預(yù)充電電壓，在所述第一上升時間和所述第一下降時間期間在所述第一節(jié)點與所述第二節(jié)點之間形成電流通路，并在所述第二上升時間和所述第二下降時間期 間中斷所述第一節(jié)點與所述第二節(jié)點之間的所述電流通路；第一晶體管，其被配置為連接到所述電力共享開關(guān)電路和所述第二節(jié)點，并施加有所 述選通高電壓；第二晶體管，其被配置為連接到所述電力共享開關(guān)電路和所述第二節(jié)點，并施加有所 述選通低電壓；以及開關(guān)控制器，其被配置為響應(yīng)于所述選通移位時鐘和所述電力共享控制信號來控制所 述電力共享開關(guān)電路、所述第一晶體管和所述第二晶體管的操作定時。
13.根據(jù)權(quán)利要求12所述的顯示裝置，其中，所述電平移位器還包括延遲電路，所述延 遲電路延遲從所述開關(guān)控制器輸出的控制信號。
14.根據(jù)權(quán)利要求13所述的顯示裝置，其中，所述電平移位器配置有選擇端子，并且 其中，所述開關(guān)控制器根據(jù)所述選擇端子處的電壓來選擇性地使所述第一下降時間和所述上升時間無效。
15.根據(jù)權(quán)利要求14所述的顯示裝置，其中，所述定時控制器將電力共享選擇信號施 加到所述選擇端子，以控制所述第一上升時間和所述第一下降時間期間所述選通脈沖的波形。
16.根據(jù)權(quán)利要求12所述的顯示裝置，其中，所述電力共享開關(guān)電路包括第一二極管，其被配置為連接到所述第一節(jié)點并在所述第一上升時間期間導(dǎo)通以使得 所述第一節(jié)點與所述第二節(jié)點之間的第三節(jié)點連接到所述第一節(jié)點；第三晶體管，其被配置為經(jīng)由所述第一節(jié)點連接到所述第一二極管的陽極并且在所述 開關(guān)控制器的控制下在所述第一下降時間期間導(dǎo)通以使得所述第三節(jié)點連接到所述第一 節(jié)占.I— /、、、 第二二極管，其被配置為連接在所述第三節(jié)點與所述第二節(jié)點之間，并且在所述第一 下降時間期間導(dǎo)通以使得所述第二節(jié)點連接到所述第三節(jié)點；以及第四晶體管，其被配置為經(jīng)由所述第三節(jié)點連接到所述第二二極管的陰極并經(jīng)由所述 第二節(jié)點連接到所述第二二極管的陽極，并且在所述開關(guān)控制器的控制下在所述第一上升 時間期間導(dǎo)通以使得所述第三節(jié)點連接到所述第二節(jié)點。
17.根據(jù)權(quán)利要求16所述的顯示裝置，其中，所述第一晶體管在所述開關(guān)控制器的控 制下在所述第二上升時間期間導(dǎo)通以向所述第二節(jié)點施加所述選通高電壓，并且其中，所述第二晶體管在所述開關(guān)控制器的控制下在所述第二下降時間期間導(dǎo)通以向 所述第二節(jié)點施加所述選通低電壓。
18.根據(jù)權(quán)利要求1所述的顯示裝置，其中，所述顯示板組件配置有TFT陣列，所述TFT 陣列中嵌入有用于顯示視頻數(shù)據(jù)的像素和光學(xué)傳感器。
19.根據(jù)權(quán)利要求1至18中任一權(quán)利要求所述的顯示裝置，其中，所述顯示裝置是液晶 顯示器IXD、有機發(fā)光二極管OLED顯示器、場發(fā)射顯示器FED和電泳顯示器EPD中的一種。
20.一種用于在顯示裝置中控制選通脈沖的方法，所述顯示裝置具有顯示板，其包括 彼此交叉的數(shù)據(jù)線和選通線；數(shù)據(jù)驅(qū)動電路，其被配置為將數(shù)字視頻數(shù)據(jù)轉(zhuǎn)換為提供給所 述數(shù)據(jù)線的數(shù)據(jù)電壓；以及選通驅(qū)動電路，其被配置為將選通脈沖順序地提供給所述選通 線，所述方法包括在第一上升時間期間將所述選通脈沖的電壓從選通低電壓增加為預(yù)充電電壓； 在第二上升時間期間將所述選通脈沖的所述電壓從所述預(yù)充電電壓增加為選通高電壓；在第一下降時間期間將所述選通脈沖的所述電壓從所述選通高電壓降低為所述預(yù)充 電電壓；以及在第二下降時間期間將所述選通脈沖的所述電壓從所述預(yù)充電電壓降低為所述選通 低電壓。
全文摘要
顯示裝置和控制選通脈沖的方法。該顯示裝置包括顯示板，其包括彼此交叉的數(shù)據(jù)線和選通線；數(shù)據(jù)驅(qū)動電路，其被配置為將數(shù)字視頻數(shù)據(jù)轉(zhuǎn)換為提供給所述數(shù)據(jù)線的數(shù)據(jù)電壓；選通驅(qū)動電路，其被配置為將選通脈沖順序地提供給所述選通線，其中，各個選通脈沖的電壓在第一上升時間期間從選通低電壓增加為預(yù)充電電壓，并接著在第二上升時間期間從所述預(yù)充電電壓增加為選通高電壓，并且其中各個選通脈沖的電壓在第一下降時間期間從所述選通高電壓下降為所述預(yù)充電電壓，并接著在第二下降時間期間從所述預(yù)充電電壓下降為所述選通低電壓。
文檔編號G09G3/36GK102117593SQ201010606670
公開日2011年7月6日 申請日期2010年12月24日 優(yōu)先權(quán)日2009年12月30日
發(fā)明者卞盛煜, 成洛真, 權(quán)克相, 李圭晚, 許同均, 韓相洙 申請人:樂金顯示有限公司