專利名稱：視頻定標(biāo)器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及視頻圖像處理領(lǐng)域，具體涉及視頻定標(biāo)器。
背景技術(shù)：
IXD顯示器在顯示終端設(shè)備中逐漸占據(jù)主導(dǎo)地位，但其最佳分辨率為固定值，即為 其物理顯示像素點(diǎn)，不同的顯示設(shè)備其物理顯示像素點(diǎn)也不盡相同。視頻輸出電路對圖像 進(jìn)行一系列處理后，通過顯示控制電路產(chǎn)生顯示設(shè)備需要的行/場同步、幀同步等輸入信 號(hào)，最終將圖像輸出到顯示設(shè)備。在實(shí)際應(yīng)用中，數(shù)字電視或計(jì)算機(jī)的輸入圖像分辨率也是 可變的，顯示設(shè)備的最佳分辨率和圖像分辨率往往存在著不匹配，這樣就無法顯示正確的 圖像，所以需要視頻定標(biāo)器對不同分辨率的輸出圖像進(jìn)一步加以處理，將輸出圖像縮小從 而滿足顯示設(shè)備分辨率的要求，實(shí)際中還可能需要對圖像裁剪后再縮小，最后映射到顯示 設(shè)備上，從而滿足IXD顯示設(shè)備的參數(shù)要求。現(xiàn)有的視頻定標(biāo)器普遍集成在顯示控制電路內(nèi)部，只能對當(dāng)前的圖像進(jìn)行縮放， 在當(dāng)前圖像顯示結(jié)束后再進(jìn)行其它圖像的縮放，從而降低了顯示設(shè)備的刷新速度。實(shí)用新型的內(nèi)容針對現(xiàn)有視頻定標(biāo)器的上述問題，申請人進(jìn)行了研究改進(jìn)，提供一種獨(dú)立的、可以 和顯示控制電路并行工作的視頻定標(biāo)器電路，在顯示控制電路處理當(dāng)前圖像的同時(shí)，可對 下一幀圖像提前進(jìn)行縮放，提高顯示的刷新速率。本實(shí)用新型的技術(shù)方案如下一種視頻定標(biāo)器，與顯示控制電路集成在同一塊芯片中，又獨(dú)立于顯示控制電路， 結(jié)構(gòu)如下APB控制模塊，與APB總線進(jìn)行通信的接口，用于控制內(nèi)部所有寄存器的讀寫；AHB MASTER控制模塊，與AMBA總線進(jìn)行通信的接口，用于提供主機(jī)的控制信號(hào)；輸入DMA，與AHB MASTER控制模塊及輸入FIFO連接，用于將輸入圖像數(shù)據(jù)傳輸?shù)?輸入FIFO ；輸出DMA，與AHB MASTER控制模塊及輸出FIFO連接，用于將輸出圖像數(shù)據(jù)從輸出 FIFO寫回到外部存儲(chǔ)設(shè)備；輸入FIFO，與輸入DMA及雙線性插值算法模塊連接，用于順序?qū)懭霐?shù)據(jù)；輸出FIFO，與輸出DMA及雙線性插值算法模塊連接，用于順序讀出數(shù)據(jù)；雙線性插值算法模塊，與輸入FIFO及輸出FIFO連接，用于從輸入FIFO中讀取圖 像數(shù)據(jù)，經(jīng)過處理后將圖像數(shù)據(jù)寫入到輸出FIFO ；寄存器，其讀寫由APB控制模塊控制，其值控制輸入DMA、輸出DMA及雙線性插值算 法模塊用到的參數(shù)。其進(jìn)一步的技術(shù)方案為所述雙線性插值算法模塊結(jié)構(gòu)如下參數(shù)控制模塊，與裁剪控制模塊連接，用于控制YUV編碼的采樣格式，并在處理不
3同格式的Y，U，V分量時(shí)控制需要的參數(shù)；坐標(biāo)計(jì)算模塊，與縮小控制模塊連接，用于計(jì)算輸出圖像反向映射到輸入圖像的 坐標(biāo)；裁剪控制模塊，與參數(shù)控制模塊、輸入FIFO及縮小控制模塊連接，用于判斷當(dāng)前 讀取的輸入圖像數(shù)據(jù)處于需要裁剪區(qū)域或裁剪后區(qū)域，并控制需要裁剪區(qū)域的圖像數(shù)據(jù)的 讀取；當(dāng)數(shù)據(jù)處于需要裁剪區(qū)域時(shí)，才啟動(dòng)縮小控制模塊?？s小控制模塊，與輸入FIFO、裁剪控制模塊、坐標(biāo)計(jì)算模塊、RAM緩存及第一數(shù)據(jù) 選擇模塊連接，用于控制裁剪后區(qū)域的圖像數(shù)據(jù)的讀取，判斷裁剪后區(qū)域讀取的哪些數(shù)據(jù) 是有效數(shù)據(jù)，并判斷這些數(shù)據(jù)中有幾個(gè)BYTE是有效數(shù)據(jù)，同時(shí)控制RAM緩存的讀寫；RAM緩存，與裁剪控制模塊及第二數(shù)據(jù)選擇模塊連接，用于緩存上一行的圖像數(shù) 據(jù)。第一數(shù)據(jù)選擇模塊，與縮小控制模塊及雙線性計(jì)算模塊連接，用于從當(dāng)前有效數(shù) 據(jù)中選擇雙線性運(yùn)算需要的2個(gè)點(diǎn)的像素值；第二數(shù)據(jù)選擇模塊，與RAM緩存及雙線性計(jì)算模塊連接，用于從RAM數(shù)據(jù)中選擇雙 線性運(yùn)算需要的另2個(gè)點(diǎn)的像素值；雙線性計(jì)算模塊，與第一數(shù)據(jù)選擇模塊、第二數(shù)據(jù)選擇模塊及輸出控制模塊連接， 用于計(jì)算得到輸出圖像的像素值；輸出控制模塊，與輸出FIFO及雙線性計(jì)算模塊連接，用于緩存輸出數(shù)據(jù)，得到4個(gè) 點(diǎn)的數(shù)據(jù)后再寫入輸出FIFO。以及，其進(jìn)一步的技術(shù)方案為所述YUV編碼的采樣格式包括YUV 4:2:0以及YUV 4:2:2。所述參數(shù)控制模塊控制的參數(shù)包括寬度、高度。所述反向映射的坐標(biāo)計(jì)算結(jié)果保留11位小數(shù)。上述技術(shù)方案中所述YUV是指一種顏色編碼方法，Y代表亮度，UV代表色差，U和V是構(gòu)成彩色的 兩個(gè)分量。所述AHB 是指 Advanced High performance Bus，高級(jí)高性能總線。所述APB 是指 Advanced Peripheral Bus，高級(jí)外設(shè)總線。所述DMA是指Direct Memory Access，直接存儲(chǔ)器訪問。所述FIFO 是指 First Input First Output，先入先出隊(duì)列。所述AHB MASTR是指AHB主機(jī)，能夠通過提供地址和控制信息發(fā)起讀寫操作，任何 時(shí)候只允許一個(gè)總線主機(jī)處于有效狀態(tài)并能使用總線。本實(shí)用新型的有益技術(shù)效果是(1)本實(shí)用新型解決了顯示圖像和顯示設(shè)備之間的匹配問題，將輸出圖像的分辨 率進(jìn)行調(diào)整，滿足顯示設(shè)備的要求。采用雙線性插值算法，復(fù)雜度低，同時(shí)具有良好的顯示 效果，有效地實(shí)現(xiàn)了圖像分辨率的轉(zhuǎn)換。(2)本實(shí)用新型作為獨(dú)立的IP，直接作為AHB總線上的MASTER，是AMBA總線上的 一個(gè)單獨(dú)模塊，獨(dú)立于顯示控制模塊，所以顯示控制電路顯示當(dāng)前圖像的同時(shí)，可以進(jìn)行一 幀視圖像的縮小，而不是當(dāng)前圖像顯示結(jié)束后再進(jìn)行其它圖像的縮小，從而可以加塊顯示設(shè)備的刷新速度。(3)本實(shí)用新型可實(shí)現(xiàn)整體輸出圖像的縮小，也可實(shí)現(xiàn)裁剪后輸出圖像的縮小。確 定裁剪參數(shù)后，裁剪過程硬件可自動(dòng)處理，無需人工干預(yù)。(4)APB控制模塊使內(nèi)部的寄存器具有位清除，置位和翻轉(zhuǎn)功能，即直接對特定的 位操作即可實(shí)現(xiàn)該位的置0，置1，無需考慮寄存器其它位的狀態(tài)，這樣配置寄存器相當(dāng)方 便。(5)寄存器的DMA啟動(dòng)控制位置1即可啟動(dòng)輸入和輸出DMA，在DMA啟動(dòng)后該位就 自動(dòng)清零。DMA每次只處理一幀YUV圖像，處理下一幀圖像需要重新啟動(dòng)DMA，這樣就有足 夠的時(shí)間更新寄存器和內(nèi)存數(shù)據(jù)。(6)在反向映射的過程選取足夠的小數(shù)位數(shù)提高精度，而在雙線性運(yùn)算的時(shí)候盡 可能減少小數(shù)位數(shù)從而降低硬件資源，但仍保證圖像精度。

圖1是本實(shí)用新型的結(jié)構(gòu)框圖。圖2是雙線性插值算法模塊的結(jié)構(gòu)框圖。圖3是裁剪區(qū)域的示意圖。
具體實(shí)施方式
以下結(jié)合附圖，通過實(shí)施例對本實(shí)用新型進(jìn)行具體說明。本實(shí)用新型獨(dú)立于顯示控制電路，介于視頻輸出電路和顯示控制電路之間。本實(shí) 用新型只實(shí)現(xiàn)了圖像的縮放，輸出的圖像數(shù)據(jù)仍需要由顯示控制電路進(jìn)行處理，所以本實(shí) 用新型和顯示控制電路必須集成在同一塊芯片中。如圖1所示，本實(shí)用新型由APB控制模塊101、AHB MASTER控制模塊102、輸入DMA 103和輸出DMA 107、輸入FIFO 104和輸出FIFO 106、雙線性插值算法模塊105、寄存器110
組成。其中APB控制模塊101，與APB總線108通信的接口，用于控制內(nèi)部所有寄存器110的 讀寫；APB控制模塊101使內(nèi)部的寄存器110具有位清除，置位和翻轉(zhuǎn)功能，即直接對特定 的位操作即可實(shí)現(xiàn)該位的置0、置1，無需考慮寄存器其它位的狀態(tài)，配置寄存器相當(dāng)方便。AHB MASTER控制模塊102，與AHB總線109進(jìn)行通信的接口，提供主機(jī)的控制信 號(hào)。本實(shí)用新型通過AHB MASTER控制模塊102直接與AHB總線109進(jìn)行通信。高性能的 AHB接口使其可以作為一個(gè)IP應(yīng)用到AHB總線109的SOC設(shè)計(jì)中。輸入DMA 103，與AHB MASTER控制模塊102及輸入FIFO 104連接，用于將輸入圖 像數(shù)據(jù)傳輸?shù)捷斎隖IFO 104。輸入DMA 103的啟動(dòng)模式相當(dāng)方便。同時(shí)，逐幀處理模式保 證有足夠的時(shí)間更新寄存器。輸出DMA 107，與AHB MASTER控制模塊102及輸出FIFO 106連接，用于將輸出圖 像數(shù)據(jù)從輸出FIFO 106寫回到外部的存儲(chǔ)設(shè)備，如為SDRAM或其他內(nèi)存。輸出DMA 107的 啟動(dòng)模式相當(dāng)方便。同時(shí)，逐幀處理模式保證有足夠的時(shí)間更新內(nèi)存數(shù)據(jù)。輸入FIFO 104，與輸入DMA 103及雙線性插值算法模塊105連接，用于順序?qū)懭霐?shù)據(jù)。[0056]輸出FIFO 106，與輸出DMA 103及雙線性插值算法模塊105連接，用于順序讀出數(shù)據(jù)。雙線性插值算法模塊105，與輸入FIFO 104及輸出FIFO 106連接，用于從輸入 FIFO 4中讀取圖像數(shù)據(jù)，經(jīng)過處理后將圖像數(shù)據(jù)寫入到輸出FIFO 106。雙線性插值算法模 塊105實(shí)際上不僅僅只是單純進(jìn)行圖像縮小，由于輸入DMA103是將完整的圖像傳輸?shù)捷斎隖IFO 104，所以必須還需要去除需要裁剪的部 分。整個(gè)雙線性算法可分為裁剪和縮小兩個(gè)過程，本實(shí)用新型只對裁剪后的圖像數(shù)據(jù)進(jìn)行 雙線性運(yùn)算。寄存器110，其讀寫由APB控制模塊101控制，其值控制輸入DMA 103、輸出DMA 107及雙線性插值算法模塊105用到的參數(shù)。下面結(jié)合圖2和圖3說明雙線性插值算法模塊105的結(jié)構(gòu)和工作原理。如圖2所示，上述雙線性插值算法模塊105由參數(shù)控制模塊201、坐標(biāo)計(jì)算模塊 202、裁剪控制模塊203、縮小控制模塊204、RAM緩存205、第一數(shù)據(jù)選擇模塊206、第二數(shù)據(jù) 選擇模塊207、雙線性計(jì)算模塊208和輸出控制模塊209組成(不包括圖2中的輸入FIFO 104和輸出FIFO 106)。其中參數(shù)控制模塊201，與裁剪控制模塊203連接，主要控制YUV 4:20和YUV4:2 2采 樣格式，并且在處理不同格式的y，u, ν分量時(shí)，控制需要的參數(shù)，如寬度，高度等。坐標(biāo)計(jì)算模塊202，與縮小控制模塊204連接，用于計(jì)算輸出圖像反向映射到輸入 圖像的坐標(biāo)，為提高精度，該部分的計(jì)算保留了 11位小數(shù)。裁剪控制模塊203，與參數(shù)控制模塊201、輸入FIFO 104及縮小控制模塊204連 接，用于判斷當(dāng)前讀取的輸入圖像數(shù)據(jù)處于需要裁剪區(qū)域或裁剪后區(qū)域，并控制需要裁剪 區(qū)域的圖像數(shù)據(jù)的讀取；當(dāng)數(shù)據(jù)處于需要裁剪區(qū)域時(shí)，才啟動(dòng)縮小控制模塊。如圖3所示，圖3中P區(qū)域?yàn)椴眉艉蟮膱D像，PI, P2，P3，P4區(qū)域?yàn)樾枰眉舻膱D 像。根據(jù)不同的參數(shù)配置，P1，P2，P3，P4可能只有部分出現(xiàn)，也可能全部不出現(xiàn)。本實(shí)施例 用圖像的4個(gè)方向都需要裁剪的情況來進(jìn)行說明。裁剪控制模塊203判斷當(dāng)前讀取的FIFO 數(shù)據(jù)處于圖3中的哪個(gè)區(qū)域，并控制Pl，P2，P3，P4部分?jǐn)?shù)據(jù)的讀取。裁剪控制模塊203內(nèi) 部含有兩個(gè)計(jì)數(shù)器，分別是像素計(jì)算器和行計(jì)數(shù)器(圖中未示出)，通過計(jì)數(shù)值來判斷FIFO 數(shù)據(jù)處于哪個(gè)區(qū)域。每讀取一個(gè)有效的輸入FIFO讀取信號(hào)，像素計(jì)算器會(huì)加4，計(jì)滿一行后 計(jì)數(shù)器清零，行計(jì)數(shù)器加1。用狀態(tài)基進(jìn)行有效控制。當(dāng)數(shù)據(jù)處于P區(qū)域時(shí)，才啟動(dòng)縮小控 制模塊。縮小控制模塊204，與輸入FIFO 104、裁剪控制模塊203、坐標(biāo)計(jì)算模塊202、RAM緩 存205及第一數(shù)據(jù)選擇模塊206連接，用于控制P部分?jǐn)?shù)據(jù)的讀取，它的有效輸入FIFO讀 取信號(hào)同樣會(huì)讓裁剪控制模塊的計(jì)數(shù)器進(jìn)行計(jì)數(shù)。它主要判斷P部分讀取的哪些32位數(shù) 據(jù)是有效數(shù)據(jù)，并判斷32位數(shù)據(jù)有幾個(gè)BYTE是有效數(shù)據(jù)?？s小控制模塊同時(shí)控制RAM緩 存的讀寫。RAM緩存205，與裁剪控制模塊204及第二數(shù)據(jù)選擇模塊207連接，用于緩存按行 讀取的上一行的圖像數(shù)據(jù)。數(shù)據(jù)選擇模塊有兩路第一數(shù)據(jù)選擇模塊206和第二數(shù)據(jù)選擇模塊207。分別從當(dāng) 前有效的FIFO數(shù)據(jù)和RAM數(shù)據(jù)中選擇雙線性運(yùn)算需要的4個(gè)點(diǎn)的像素值(plO、pll、p00、
6pOl)。其中第一數(shù)據(jù)選擇模塊206，與縮小控制模塊204及雙線性計(jì)算模塊208連接，用于 從當(dāng)前有效數(shù)據(jù)中選擇雙線性運(yùn)算需要的2個(gè)點(diǎn)的像素值(pl0、pll)；第二數(shù)據(jù)選擇模塊 207，與RAM緩存205及雙線性計(jì)算模塊208連接，用于從RAM數(shù)據(jù)中選擇雙線性運(yùn)算需要 的另2個(gè)點(diǎn)的像素值(p00、pOl)。雙線性計(jì)算模塊208，與第一數(shù)據(jù)選擇模塊206、第二數(shù)據(jù)選擇模塊207及輸出控 制模塊209連接，用于計(jì)算得到輸出圖像的像素值。計(jì)算結(jié)果是8位二進(jìn)制整數(shù)。輸出控制模塊209，與輸出FIFO 106及雙線性計(jì)算模塊208連接。由于每次計(jì)算 得到的都是8位圖像數(shù)據(jù)，只得到1個(gè)點(diǎn)的數(shù)據(jù)。而輸出FIFO 106寫入數(shù)據(jù)要求32位，也 就是4個(gè)點(diǎn)的數(shù)據(jù)。因此輸出控制模塊209用于緩存輸出數(shù)據(jù)，得到4個(gè)點(diǎn)的數(shù)據(jù)后再寫 入輸出FIFO 106。圖2中相關(guān)內(nèi)容注釋如下parameter 高度，寬度等參數(shù)；pixel_y 判讀處理的是y數(shù)據(jù)還是u，ν數(shù)據(jù)，1代表y數(shù)據(jù)，0代表u，ν數(shù)據(jù)；clip_rd 裁剪控制模塊的FIFO數(shù)據(jù)讀取信號(hào)；clip_data 裁剪控制模塊讀取的FIFO數(shù)據(jù)，讀到的是被裁剪的數(shù)據(jù)；useful_rd 縮小控制模塊的FIFO數(shù)據(jù)讀取信號(hào)；useful_data 縮小控制模塊讀取的FIFO數(shù)據(jù)，讀到的是裁剪后的數(shù)據(jù)；χ 映射的χ坐標(biāo)值；y:映射的y坐標(biāo)值；xratio 輸入寬度和輸出寬度比值； yratio 輸入高度和輸出高度比值；scale_start 縮小控制模塊的使能；ram_en :ram 緩存的使能；ram_write :ram 緩存的寫信號(hào)；ram_addr :ram 緩存的地址；write_datal 寫入 ram 的數(shù)據(jù)；read_data 從ram中讀取的數(shù)據(jù)；data_out 進(jìn)行雙線性插值運(yùn)算的32位輸入圖像數(shù)據(jù)；pOO-plO 進(jìn)行雙線性插值運(yùn)算的4個(gè)圖像數(shù)據(jù)點(diǎn)，都是8位的；pixel_0Ut 輸出圖像數(shù)據(jù)，為8位二進(jìn)制數(shù)；out_ff_wr 輸出 FIFO 寫信號(hào)；write_data 寫入輸出 FIFO 的數(shù)據(jù)。圖1、圖2中，各電路模塊均為市售商品，各電路模塊間的連接方式及工作過程均 采用現(xiàn)有技術(shù)。下面對工作過程及原理進(jìn)行說明通過APB控制模塊101配置好其它各寄存器110的參數(shù)后，最后配置控制寄存器 110的DMA啟動(dòng)位，向該位配置高電平使啟動(dòng)位有效。輸入DMA 103開始將數(shù)據(jù)傳輸?shù)捷?入FIFO 104，然后輸入雙線性插值算法模塊105。一幀完整的圖像數(shù)據(jù)包含Y，U和V三部 分的數(shù)據(jù)，處理過程是先處理Y數(shù)據(jù)，然后是U，最后是V。對于YUV422，Y分量的水平方向
7參數(shù)是U，V的2倍，垂直方向參數(shù)和U，V相等；對于YUV420，Y分量的水平方向參數(shù)和垂直 方向參數(shù)都是U，V的2倍。雙線性插值算法模塊105中的裁剪控制模塊203首先判斷當(dāng)前 處理的是Y分量還是U、V分量，同時(shí)判斷當(dāng)前的YUV格式，然后根據(jù)判斷結(jié)果得到輸入，輸 出和裁剪寬度和高度等參數(shù)。啟動(dòng)DMA后，先處理Y數(shù)據(jù)，參數(shù)確定后裁剪控制模塊203根據(jù)裁剪參數(shù)預(yù)先判斷 讀取的FIFO數(shù)據(jù)處于圖3的哪個(gè)區(qū)域，如果不處于P區(qū)域，就給出FIFO讀取信號(hào)。裁剪控制模塊203首先進(jìn)入Pl區(qū)域，給出FIFO讀信號(hào)。得到有效的讀取信號(hào)后， 裁剪控制模塊203內(nèi)部的像素計(jì)算器和行計(jì)數(shù)器開始工作，并把計(jì)算器結(jié)果作為輸入圖像 的χ和y坐標(biāo)。當(dāng)行計(jì)數(shù)器計(jì)算到P2區(qū)域的那一行時(shí)，裁剪控制模塊進(jìn)入P2區(qū)域，此時(shí) FIFO讀信號(hào)仍由裁剪控制模塊203給出。當(dāng)像素計(jì)數(shù)器計(jì)到P區(qū)域或者跨區(qū)域的數(shù)據(jù)，就 進(jìn)入縮小狀態(tài)，縮小控制模塊204開始工作，裁剪控制模塊203停止給出FIFO讀信號(hào)?？s小控制模塊204把參數(shù)輸出到坐標(biāo)計(jì)算模塊202計(jì)算映射坐標(biāo)，坐標(biāo)計(jì)算模塊 202把計(jì)算結(jié)果反饋到縮小控制模塊204?？s小控制模塊204首先判斷反饋的y坐標(biāo)小數(shù) 部分，判斷要用2行還是1行的數(shù)據(jù)進(jìn)行運(yùn)算。如果小數(shù)部分為0那么只用1行，如果不為 0就用2行。分兩種情況進(jìn)行討論。如果只要1行，即y坐標(biāo)為0，那么縮小控制模塊把y坐標(biāo)的整數(shù)和當(dāng)前輸入圖像 的y坐標(biāo)進(jìn)行比較，小于y就給出FIFO數(shù)據(jù)讀取信號(hào)，這個(gè)讀信號(hào)同樣會(huì)使裁剪控制模塊 的計(jì)數(shù)器工作。直到當(dāng)前輸入圖像的y坐標(biāo)和坐標(biāo)計(jì)算模塊反饋的y整數(shù)部分相等，就可 以進(jìn)行χ坐標(biāo)的比較。如果需要用2行，即y坐標(biāo)不為0，那么當(dāng)讀到輸入圖像的y坐標(biāo)和坐標(biāo)計(jì)算模塊 反饋的y整數(shù)部分相等時(shí)，此時(shí)將這1行的數(shù)據(jù)寫入RAM。讀到下1行數(shù)據(jù)時(shí)，進(jìn)行χ坐標(biāo) 的比較。χ方向的數(shù)據(jù)是1次4個(gè)點(diǎn)，所以我們就需要根據(jù)坐標(biāo)計(jì)算模塊反饋的χ整數(shù)部 分，和當(dāng)前4個(gè)輸入圖像中最大的χ坐標(biāo)進(jìn)行比較，當(dāng)前值大于反饋值，就從RAM中讀取上 1行數(shù)據(jù)，然后用數(shù)據(jù)選擇模塊選擇正確的4個(gè)點(diǎn)進(jìn)行輸出數(shù)據(jù)的計(jì)算。為了提高速度，采 用了 2路雙線性運(yùn)算單元進(jìn)行計(jì)算，所以每次會(huì)根據(jù)坐標(biāo)值選擇當(dāng)前4個(gè)數(shù)據(jù)點(diǎn)有幾個(gè)是 需要的點(diǎn)，只有1個(gè)就只啟動(dòng)1路雙線性運(yùn)算單元，2個(gè)就同時(shí)啟動(dòng)2路雙線性運(yùn)算單元，3 個(gè)以上就先啟動(dòng)2路，然后再重新啟動(dòng)計(jì)算單元，最壞情況下，4個(gè)點(diǎn)都有效，那么需要要用 2個(gè)周期完成計(jì)算，然后再讀取下一個(gè)32位數(shù)據(jù)。每次計(jì)算得到輸出圖像數(shù)據(jù)后都會(huì)寫入緩存，每計(jì)算得到4個(gè)輸出數(shù)據(jù)點(diǎn)就寫入 輸出FIFO。當(dāng)裁剪控制模塊計(jì)數(shù)得到的坐標(biāo)超過P區(qū)域時(shí)，縮小控制模塊停止工作，此時(shí)裁 剪控制模塊進(jìn)入P3狀態(tài)?？s小控制模塊停止給出FIFO讀信號(hào)，由裁剪控制模塊給出讀信 號(hào)。繼續(xù)讀取數(shù)據(jù)，然后重新回到P2狀態(tài)，再重新進(jìn)入P狀態(tài)，縮小控制模塊重新工作。重 復(fù)這個(gè)過程直到裁剪控制模塊進(jìn)入P4狀態(tài)，此時(shí)已經(jīng)得到全部的輸出數(shù)據(jù)，縮小控制模塊 不會(huì)再工作。裁剪控制模塊持續(xù)讀取剩下的數(shù)據(jù)直到2個(gè)計(jì)數(shù)器清零。計(jì)數(shù)器清零后開始處理U的數(shù)據(jù)，處理流程和Y相同，但是參數(shù)有了變化。U結(jié)束 后處理V，V處理結(jié)束DMA會(huì)給出一幀YUV數(shù)據(jù)的結(jié)束標(biāo)志。處理下一幀時(shí)，要重新寫入寄存器起始位，以重新啟動(dòng)DMA，如果參數(shù)不同就需要重新配置寄存器，同時(shí)需要更新內(nèi)存的輸入圖像數(shù)據(jù)。多幀數(shù)據(jù)要重復(fù)多次上述過程。 以上所述的僅是本實(shí)用新型的優(yōu)選實(shí)施方式，本實(shí)用新型不限于以上實(shí)施例?？?以理解，本領(lǐng)域技術(shù)人員在不脫離本實(shí)用新型的精神和構(gòu)思的前提下，可以做出其他改進(jìn) 和變化。
權(quán)利要求1. 一種視頻定標(biāo)器，與顯示控制電路集成在同一塊芯片中，又獨(dú)立于顯示控制電路，其 特征在于結(jié)構(gòu)如下APB控制模塊，與APB總線進(jìn)行通信的接口，用于控制內(nèi)部所有寄存器的讀寫； AHB MASTER控制模塊，與AMBA總線進(jìn)行通信的接口，用于提供主機(jī)的控制信號(hào)； 輸入DMA，與AHB MASTER控制模塊及輸入FIFO連接，用于將輸入圖像數(shù)據(jù)傳輸?shù)捷斎?FIFO ；輸出DMA，與AHB MASTER控制模塊及輸出FIFO連接，用于將輸出圖像數(shù)據(jù)從輸出FIFO 寫回到外部存儲(chǔ)設(shè)備；輸入FIFO，與輸入DMA及雙線性插值算法模塊連接，用于順序?qū)懭霐?shù)據(jù)； 輸出FIFO，與輸出DMA及雙線性插值算法模塊連接，用于順序讀出數(shù)據(jù)； 雙線性插值算法模塊，與輸入FIFO及輸出FIFO連接，用于從輸入FIFO中讀取圖像數(shù) 據(jù)，經(jīng)過處理后將圖像數(shù)據(jù)寫入到輸出FIFO ；寄存器，其讀寫由APB控制模塊控制，其值控制輸入DMA、輸出DMA及雙線性插值算法模 塊用到的參數(shù)。
專利摘要本實(shí)用新型提供一種視頻定標(biāo)器，由AHB MASTER控制模塊、APB控制模塊、輸入DMA和輸出DMA、輸入FIFO和輸出FIFO、寄存器及雙線性插值算法模塊組成。AHB MASTER控制模塊提供AHB總線的接口信號(hào)，APB控制模塊用于控制內(nèi)部的寄存器的讀寫，輸入DMA將輸入圖像寫入輸入FIFO，輸出DMA將輸出圖像從輸出FIFO寫回內(nèi)存，雙線性插值算法模塊控制電路實(shí)現(xiàn)圖像的縮小。本實(shí)用新型可直接輸出裁剪后縮小的圖像，無需預(yù)先進(jìn)行人工裁剪，采用雙線性插值算法，復(fù)雜度低，同時(shí)具有良好的顯示效果，有效地實(shí)現(xiàn)了圖像分辨率的轉(zhuǎn)換，提高顯示的刷新速率。
文檔編號(hào)G09G5/39GK201904076SQ20102014418
公開日2011年7月20日 申請日期2010年3月30日 優(yōu)先權(quán)日2010年3月30日
發(fā)明者周毅, 張怡 申請人:無錫致新電子科技有限公司