專利名稱：像素電路和顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及像素電路和具備該像素電路的顯示裝置，特別涉及有源矩陣式的顯示
直O(jiān)
背景技術(shù)：
便攜式電話和便攜式游戲機(jī)等便攜用終端一般使用液晶顯示裝置作為其顯示裝置。另外，便攜式電話等由于用電池驅(qū)動(dòng)，因此強(qiáng)烈要求電力消耗的降低。因此，關(guān)于時(shí)刻、 電池剩余量這種需要持續(xù)顯示的信息，顯示在反射式子面板上。另外，現(xiàn)今要求在同一主面板上兼顧全彩色顯示的通常顯示和反射式的持續(xù)顯示這兩者。圖45表示的是一般的有源矩陣式液晶顯示裝置的像素電路的等效電路。另外，圖 46表示的是mXn像素的有源矩陣式液晶顯示裝置的電路配置例。另外，m、n都是2以上的整數(shù)。如圖46所示，在m根源極線SLl、SL2、......、SLm和η根掃描線GL1、GL2、......、
GLn的各交點(diǎn)上設(shè)置由薄膜晶體管(TFT)構(gòu)成的開(kāi)關(guān)元件。在圖45中，用源極線SL代表各源極線SL1、SL2、……,SLm0同樣，以符號(hào)GL代表各掃描線GLl、GL2、……,GLn0如圖45所示，經(jīng)由TFT而液晶電容元件Clc和輔助電容元件Cs并聯(lián)連接。液晶電容元件Clc的結(jié)構(gòu)為在像素電極20和相對(duì)電極80之間設(shè)有液晶層的層疊構(gòu)造。相對(duì)電極也稱為共用(公用，common)電極。另外，在圖46中，關(guān)于各像素電路，僅簡(jiǎn)要地表示TFT和像素電極(黑色的矩形部分)。輔助電容Cs的一端(一電極)與像素電極20連接，另一端(另一電極)與輔助電容線CSL連接，輔助電容Cs使保持于像素電極20的像素?cái)?shù)據(jù)的電壓穩(wěn)定化。輔助電容Cs具有對(duì)在黑色顯示和白色顯示時(shí)液晶電容元件Clc的電容因TFT的漏電流、液晶分子具有的介電常數(shù)各向異性而變動(dòng)和保持于像素電極的像素?cái)?shù)據(jù)的電壓起因于經(jīng)由像素電極和周邊配線間的寄生電容而發(fā)生的電壓變動(dòng)等而變動(dòng)進(jìn)行抑制的效果。通過(guò)依次對(duì)掃描線的電壓進(jìn)行控制，與一根掃描線連接的TFT成為導(dǎo)通狀態(tài)，以掃描線為單位而供給到各源極線的像素?cái)?shù)據(jù)的電壓被寫(xiě)入對(duì)應(yīng)的像素電極。在全彩色顯示的通常顯示中，即使在顯示內(nèi)容為靜止畫(huà)面的情況下，每一幀都對(duì)相同的像素重復(fù)寫(xiě)入相同的顯示內(nèi)容。這樣，通過(guò)保持于像素電極的像素?cái)?shù)據(jù)的電壓被更新，來(lái)將像素?cái)?shù)據(jù)的電壓變動(dòng)抑制為最小限度，保證高質(zhì)量的靜止畫(huà)面顯示。用于驅(qū)動(dòng)液晶顯示裝置的電力消耗大致受源極驅(qū)動(dòng)器的用于源極線驅(qū)動(dòng)的電力消耗支配，大體上由下面的公式1所示的關(guān)系式來(lái)表示。另外，在公式1中，P表示電力消耗(消耗的功率)，f表示刷新率(每單位時(shí)間的一幀的量的刷新動(dòng)作次數(shù))，C表示由源極驅(qū)動(dòng)器驅(qū)動(dòng)的負(fù)載電容，V表示源極驅(qū)動(dòng)器的驅(qū)動(dòng)電壓，η表示掃描線數(shù)，m表示源極線數(shù)。在此，刷新動(dòng)作指的是，邊保持顯示內(nèi)容邊經(jīng)由源極線對(duì)像素電極施加電壓的動(dòng)作。(公式1)
P OC f . C · V2 · η · m可是，在持續(xù)顯示的情況下，由于顯示內(nèi)容為靜止畫(huà)面，不必每一幀都將像素?cái)?shù)據(jù)的電壓更新。因此，為了進(jìn)一步降低液晶顯示裝置的電力消耗，使該持續(xù)顯示時(shí)的刷新頻率下降。但是，當(dāng)使刷新頻率下降時(shí)，保持于像素電極的像素?cái)?shù)據(jù)電壓就會(huì)因TFT的漏電流而變動(dòng)。該電壓變動(dòng)會(huì)成為各像素的顯示亮度(液晶的透射率)的變動(dòng)，會(huì)作為閃爍被觀測(cè)到。另外，由于各幀期間的平均電位也下降，因此有可能招致得不到充分的對(duì)比度等顯示品位的下降。在此，在電池剩余量、時(shí)刻顯示等靜止畫(huà)面的持續(xù)顯示中，作為同時(shí)實(shí)現(xiàn)顯示質(zhì)量因刷新頻率的下降而下降的問(wèn)題解決方案和低電力消耗化的方法，例如，公開(kāi)的是下述專利文獻(xiàn)1記載的結(jié)構(gòu)。在專利文獻(xiàn)1公開(kāi)的結(jié)構(gòu)中，能夠?qū)崿F(xiàn)透射式和反射式這兩個(gè)功能的液晶顯示，另外，在能夠進(jìn)行反射式的液晶顯示的像素區(qū)域內(nèi)的像素電路上具有存儲(chǔ)部。 該存儲(chǔ)部在反射式液晶顯示部保持有要顯示的信息以作為電壓信號(hào)。在反射式的液晶顯示時(shí)，通過(guò)像素電路讀出保持于存儲(chǔ)部?jī)?nèi)的電壓，來(lái)顯示該電壓相應(yīng)的信息。在專利文獻(xiàn)1中，上述存儲(chǔ)部由SRAM構(gòu)成，靜態(tài)地保持上述電壓信號(hào)，因此不需要刷新動(dòng)作，能夠同時(shí)實(shí)現(xiàn)顯示質(zhì)量的維持和低電力消耗化。現(xiàn)有技術(shù)文獻(xiàn)專利文獻(xiàn)專利文獻(xiàn)1 日本特開(kāi)2007 - 334224號(hào)公報(bào)

發(fā)明內(nèi)容
發(fā)明要解決的課題但是，在便攜式電話等使用的液晶顯示裝置中，在采用如上所述的結(jié)構(gòu)的情況下， 在通常動(dòng)作時(shí)，除具備用于保持作為模擬信息的各像素?cái)?shù)據(jù)的電壓的輔助電容元件以外， 還需要每一像素或每一像素組都具備用于存儲(chǔ)像素?cái)?shù)據(jù)的存儲(chǔ)部。由此，液晶顯示裝置的要形成于構(gòu)成顯示部的陣列基板(有源矩陣基板)的元件數(shù)和信號(hào)線數(shù)增加，因此透射模式的開(kāi)口率下降。另外，在將用于對(duì)液晶進(jìn)行交流驅(qū)動(dòng)的極性反轉(zhuǎn)驅(qū)動(dòng)電路與上述存儲(chǔ)部一同設(shè)置的情況下，進(jìn)一步導(dǎo)致開(kāi)口率的下降。這樣，當(dāng)開(kāi)口率因元件數(shù)和信號(hào)線數(shù)的增加而下降時(shí)，通常顯示模式的顯示圖像的亮度就下降。另外，近年來(lái)，比筆記本電腦更小的被稱為所謂的上網(wǎng)本的計(jì)算機(jī)的普及非常驚人。這種小型的計(jì)算機(jī)由于液晶顯示區(qū)域比便攜式電話大，因此作為T(mén)FT基板，能夠認(rèn)為非晶硅(a - Si)的利用成為主流。但是，非晶硅由于遷移率比便攜式電話的液晶基板使用的多晶硅小三個(gè)數(shù)量級(jí) (小三個(gè)數(shù)位)左右，因此響應(yīng)速度慢。因此，在非晶硅基板上設(shè)有晶體管元件的情況下，在對(duì)與晶體管元件的控制端子連接的信號(hào)線施加電壓的定時(shí)和該晶體管元件導(dǎo)通的定時(shí)產(chǎn)生偏差，由此，有可能給寫(xiě)入后的像素電壓帶來(lái)影響。本發(fā)明是鑒于上述的問(wèn)題點(diǎn)而完成的，其目的在于，提供一種像素電路和顯示裝置，其不會(huì)導(dǎo)致開(kāi)口率的下降，電力消耗低，能夠防止液晶的劣化和顯示質(zhì)量的下降。特別是提供一種即使在遷移率慢(小)的非晶硅基板上構(gòu)成有像素電路的情況下，也不會(huì)給寫(xiě)入后的像素電壓帶來(lái)影響，能夠維持該電壓。
用于解決課題的技術(shù)手段為了實(shí)現(xiàn)上述的目的，本發(fā)明的像素電路的特征在于采用如下所述的結(jié)構(gòu)。首先，本發(fā)明的像素電路具備包含單位顯示元件的顯示元件部；構(gòu)成上述顯示元件部的一部分且對(duì)施加于上述顯示元件部的像素?cái)?shù)據(jù)的電壓進(jìn)行保持的內(nèi)部節(jié)點(diǎn)；至少經(jīng)由規(guī)定的開(kāi)關(guān)元件將從數(shù)據(jù)信號(hào)線供給的上述像素?cái)?shù)據(jù)的電壓傳輸?shù)缴鲜鰞?nèi)部節(jié)點(diǎn)的第一開(kāi)關(guān)電路；將從上述數(shù)據(jù)信號(hào)線供給的電壓不經(jīng)由上述規(guī)定的開(kāi)關(guān)元件地傳輸?shù)缴鲜鰞?nèi)部節(jié)點(diǎn)的第二開(kāi)關(guān)電路；和將上述內(nèi)部節(jié)點(diǎn)保持的上述像素?cái)?shù)據(jù)的電壓相應(yīng)的規(guī)定的電壓保持在第一電容元件的一端并且控制上述第二開(kāi)關(guān)電路的導(dǎo)通或非導(dǎo)通的控制電路。該像素電路具備第一 第三晶體管元件，上述第一 第三晶體管元件具有第一端子、第二端子以及對(duì)上述第一端子和上述第二端子間的導(dǎo)通進(jìn)行控制的控制端子，其中，分別將第一晶體管元件和第三晶體管元件裝設(shè)于第二開(kāi)關(guān)電路內(nèi)，將第二晶體管元件裝設(shè)于控制電路內(nèi)。第二開(kāi)關(guān)電路包括第一晶體管元件和第三晶體管元件的串聯(lián)電路，控制電路包括第二晶體管元件和第一電容元件的串聯(lián)電路。第一開(kāi)關(guān)電路將一端與數(shù)據(jù)信號(hào)線連接，第二開(kāi)關(guān)電路將一端與電壓供給線連接。這兩個(gè)開(kāi)關(guān)電路都將各自另一端與內(nèi)部節(jié)點(diǎn)連接。在該內(nèi)部節(jié)點(diǎn)上也連接有第二晶體管元件的第一端子。第一晶體管元件的控制端子、第二晶體管元件的第二端子、第一電容元件的一端相互連接而形成控制電路的輸出節(jié)點(diǎn)。另外，第二晶體管元件的控制端子與第一控制線連接，第三晶體管元件的控制端子經(jīng)由延遲電路與第二控制線連接。另外，作為第一電容元件的另一端的不形成上述輸出節(jié)點(diǎn)側(cè)的端子不經(jīng)由上述延遲電路地與第二控制線連接。另外，作為另一結(jié)構(gòu)，也可采用上述第一電容元件的另一端不經(jīng)由上述延遲電路地與第三控制線連接的結(jié)構(gòu)。在此，作為上述延遲電路，可采用如下結(jié)構(gòu)具備第一延遲用晶體管元件和第二延遲用晶體管元件和延遲用電容元件，上述第一延遲用晶體管元件和上述第二延遲用晶體管元件具有第一端子、第二端子以及對(duì)上述第一端子和上述第二端子間的導(dǎo)通進(jìn)行控制的控制端子，上述第一延遲用晶體管元件將第一端子與上述第三晶體管元件的控制端子連接， 將第二端子和控制端子與上述第二控制線連接，上述第二延遲用晶體管元件將第一端子與上述第三晶體管元件的控制端子連接， 將第二端子與上述第二控制線連接，將控制端子與上述第一控制線連接。另外，作為延遲電路的另一結(jié)構(gòu)，可采用如下的結(jié)構(gòu)具備第一延遲用晶體管元件和第二延遲用晶體管元件和延遲用電容元件，上述第一延遲用晶體管元件和上述第二延遲用晶體管元件具有第一端子、第二端子以及對(duì)上述第一端子和上述第二端子間的導(dǎo)通進(jìn)行控制的控制端子，上述第一延遲用晶體管元件將第一端子與上述第三晶體管元件的控制端子連接，將第二端子與上述第二控制線連接，上述第二延遲用晶體管元件將第一端子和控制端子與上述第一控制線連接，上述延遲用電容元件將一端與上述第二控制線連接，將另一端與上述第一延遲用晶體管元件的控制端子和上述第二延遲用晶體管元件的第二端子連接。電壓供給線可設(shè)為獨(dú)立的信號(hào)線，也可由第一控制線或數(shù)據(jù)信號(hào)線兼用。除該結(jié)構(gòu)以外，也可以采用進(jìn)一步具備一端與上述內(nèi)部節(jié)點(diǎn)連接且另一端與第四控制線或規(guī)定的固定電壓線連接的第二電容元件的結(jié)構(gòu)。此時(shí)，第四控制線兼電壓供給線。另外，上述規(guī)定的開(kāi)關(guān)元件包括具有第一端子、第二端子以及對(duì)上述第一端子和上述第二端子間的導(dǎo)通進(jìn)行控制的控制端子的第四晶體管元件，上述第四晶體管元件也優(yōu)選采用如下的結(jié)構(gòu)，第一端子與上述內(nèi)部節(jié)點(diǎn)連接，第二端子與上述數(shù)據(jù)信號(hào)線或上述第三晶體管元件的第一端子連接，控制端子與掃描信號(hào)線連接。另外，上述第一開(kāi)關(guān)電路也優(yōu)選采用不包含上述規(guī)定的開(kāi)關(guān)元件以外的開(kāi)關(guān)元件的結(jié)構(gòu)。另外，上述第一開(kāi)關(guān)電路也優(yōu)選包括上述第二開(kāi)關(guān)電路內(nèi)的上述第三晶體管元件和上述規(guī)定的開(kāi)關(guān)元件的串聯(lián)電路，或者，包括控制端子與上述第二開(kāi)關(guān)電路內(nèi)的上述第三晶體管元件的控制端子連接的第五晶體管和上述規(guī)定的開(kāi)關(guān)元件的串聯(lián)電路。另外，在像素電路內(nèi)的上述第一電容元件的另一端不經(jīng)由上述延遲電路地與上述第二控制線連接的情況下，本發(fā)明的顯示裝置采用如下的結(jié)構(gòu)將多個(gè)像素電路分別配置在行方向和列方向上，構(gòu)成像素電路陣列，每一上述列各具備一根上述數(shù)據(jù)信號(hào)線，配置于同一列的上述像素電路的上述第一開(kāi)關(guān)電路的一端與共用的上述數(shù)據(jù)信號(hào)線連接，配置于同一行或同一列的上述像素電路的上述第二晶體管元件的控制端子與共用的上述第一控制線連接，配置于同一行或同一列的上述像素電路的上述第三晶體管元件的控制端子經(jīng)由上述延遲電路與共用的上述第二控制線連接，配置于同一行或同一列的上述像素電路的上述第一電容元件的上述另一端不經(jīng)由上述延遲電路地與共用的上述第二控制線連接，其特征為，具備分別驅(qū)動(dòng)上述數(shù)據(jù)信號(hào)線的數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路以及分別驅(qū)動(dòng)上述第一控制線和上述第二控制線的控制線驅(qū)動(dòng)電路。在上述第一控制線兼用作上述電壓供給線的情況或上述電壓供給線為獨(dú)立的配線的情況下，上述控制線驅(qū)動(dòng)電路驅(qū)動(dòng)上述電壓供給線，在上述數(shù)據(jù)信號(hào)線兼用作上述電壓供給線的情況下，上述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路驅(qū)動(dòng)上述電壓供給線。另外，在像素電路內(nèi)的上述第一電容元件的另一端不經(jīng)由上述延遲電路地與上述第三控制線連接的情況下，結(jié)構(gòu)為，配置于同一行或同一列的上述像素電路的上述第三晶體管元件的控制端子經(jīng)由上述延遲電路與共用的上述第二控制線連接，來(lái)代替上述結(jié)構(gòu)。另外，至少第二晶體管元件能夠包括非晶質(zhì)TFT。此時(shí)，另外的第一晶體管元件和第三晶體管元件也同樣，也可以包括非晶質(zhì)TFT，另外，在延遲電路內(nèi)具有延遲用晶體管元件的情況下，該延遲用晶體管元件也可以包括非晶質(zhì)TFT。另外，本發(fā)明的顯示裝置將多個(gè)像素電路分別配置在行方向和列方向上，構(gòu)成像素電路陣列，其特征為，上述像素電路具備包含單位顯示元件的顯示元件部；構(gòu)成上述顯示元件部的一部分且對(duì)施加于上述顯示元件部的像素?cái)?shù)據(jù)的電壓進(jìn)行保持的內(nèi)部節(jié)點(diǎn)；至少經(jīng)由規(guī)定的開(kāi)關(guān)元件將從數(shù)據(jù)信號(hào)線供給的上述像素?cái)?shù)據(jù)的電壓傳輸?shù)缴鲜鰞?nèi)部節(jié)點(diǎn)的第一開(kāi)關(guān)電路；將供給到規(guī)定的電壓供給線的電壓不經(jīng)由上述規(guī)定的開(kāi)關(guān)元件地傳輸?shù)缴鲜鰞?nèi)部節(jié)點(diǎn)的第二開(kāi)關(guān)電路；和將上述內(nèi)部節(jié)點(diǎn)保持的上述像素?cái)?shù)據(jù)的電壓相應(yīng)的規(guī)定的電壓保持在第一電容元件的一端并且控制上述第二開(kāi)關(guān)電路的導(dǎo)通或非導(dǎo)通的控制電路，采用如下的結(jié)構(gòu)在第一 第三晶體管元件中，上述第二開(kāi)關(guān)電路具有上述第一晶體管元件和上述第三晶體管元件，上述控制電路具有上述第二晶體管元件，上述第一 第三晶體管元件具有第一端子、第二端子以及對(duì)上述第一端子和上述第二端子間的導(dǎo)通進(jìn)行控制的控制端子，上述第二開(kāi)關(guān)電路包括上述第一晶體管元件和上述第三晶體管元件的串聯(lián)電路，上述控制電路包括上述第二晶體管元件和上述第一電容元件的串聯(lián)電路，上述第一開(kāi)關(guān)電路的一端與上述數(shù)據(jù)信號(hào)線連接，上述第二開(kāi)關(guān)電路的一端與上述電壓供給線連接，上述第一開(kāi)關(guān)電路和上述第二開(kāi)關(guān)電路各自的另一端和上述第二晶體管元件的第一端子與上述內(nèi)部節(jié)點(diǎn)連接，上述第一晶體管元件的控制端子、上述第二晶體管元件的第二端子和上述第一電容元件的一端相互連接，上述第二晶體管元件的控制端子與第一控制線連接，上述第三晶體管元件的控制端子與第二控制線連接，上述第一電容元件的另一端與第三控制線連接，上述顯示裝置采用的結(jié)構(gòu)是，每一上述列各具備一根上述數(shù)據(jù)信號(hào)線，配置于同一列的上述像素電路的上述第一開(kāi)關(guān)電路的一端與共用的上述數(shù)據(jù)信號(hào)線連接，配置于同一行或同一列的上述像素電路的上述第二晶體管元件的控制端子與共用的上述第一控制線連接，配置于同一行或同一列的上述像素電路的上述第三晶體管元件的控制端子與共用的上述第二控制線連接，配置于同一行或同一列的上述像素電路的上述第一電容元件的上述另一端與共用的上述第三控制線連接，其特征在于，具備分別驅(qū)動(dòng)上述數(shù)據(jù)信號(hào)線的數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路以及分別驅(qū)動(dòng)上述第一 第三控制線的控制線驅(qū)動(dòng)電路。在上述第一控制線兼用作上述電壓供給線的情況或上述電壓供給線為獨(dú)立的配線的情況下，上述控制線驅(qū)動(dòng)電路驅(qū)動(dòng)上述電壓供給線，在上述數(shù)據(jù)信號(hào)線兼用作上述電壓供給線的情況下，上述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路驅(qū)動(dòng)上述電壓供給線。上述控制線驅(qū)動(dòng)電路的結(jié)構(gòu)是，在使上述第三控制線產(chǎn)生了電位變動(dòng)且經(jīng)過(guò)了規(guī)定的延遲時(shí)間以后，使上述第二控制線，可產(chǎn)生同極性的電位變動(dòng)。另外，本發(fā)明的顯示裝置除上述特征以外，還具有如下特征，采用的結(jié)構(gòu)是，上述第一開(kāi)關(guān)電路不包含上述規(guī)定的開(kāi)關(guān)元件以外的開(kāi)關(guān)元件，并且上述規(guī)定的開(kāi)關(guān)元件為具有第一端子、第二端子以及對(duì)上述第一端子和上述第二端子間的導(dǎo)通進(jìn)行控制的控制端子的第四晶體管元件，其中，上述控制端子與掃描信號(hào)線連接，采用的結(jié)構(gòu)是，每一上述行各具備一根上述掃描信號(hào)線，并且配置于同一行的上述像素電路與共用的上述掃描信號(hào)線連接，具備分別驅(qū)動(dòng)上述掃描信號(hào)線的掃描信號(hào)線驅(qū)動(dòng)電路。另外，在上述電壓供給線為獨(dú)立的配線的情況下，也可將配置于同一行或同一列的上述像素電路設(shè)為上述第二開(kāi)關(guān)電路的一端與共用的上述電壓供給線連接的結(jié)構(gòu)。另外，本發(fā)明的顯示裝置的特征為，在對(duì)多個(gè)上述像素電路進(jìn)行使上述第二開(kāi)關(guān)電路和上述控制電路工作而同時(shí)補(bǔ)償上述內(nèi)部節(jié)點(diǎn)的電壓變動(dòng)的自刷新動(dòng)作時(shí)，上述掃描信號(hào)線驅(qū)動(dòng)電路對(duì)與上述像素電路陣列內(nèi)的全部的上述像素電路連接的上述掃描信號(hào)線施加規(guī)定的電壓，使上述第四晶體管元件成為非導(dǎo)通狀態(tài)，上述控制線驅(qū)動(dòng)電路對(duì)上述第一控制線施加規(guī)定的電壓，上述規(guī)定的電壓，在上述內(nèi)部節(jié)點(diǎn)保持的二值的像素?cái)?shù)據(jù)的電壓狀態(tài)為第一電壓狀態(tài)的情況下，由上述第二晶體管元件將從上述第一電容元件的一端向上述內(nèi)部節(jié)點(diǎn)的電流斷開(kāi)，在為第二電壓狀態(tài)的情況下，使上述第二晶體管元件成為導(dǎo)通狀態(tài)通過(guò)對(duì)上述第二控制線施加規(guī)定的電壓振幅的電壓脈沖，來(lái)對(duì)上述第一電容元件的一端賦予由通過(guò)上述第一電容元件的電容耦合引起的電壓變化，由此在上述內(nèi)部節(jié)點(diǎn)的電壓為上述第一電壓狀態(tài)的情況下，不抑制上述電壓變化地使上述第一晶體管元件成為導(dǎo)通狀態(tài)，另一方面，在上述內(nèi)部節(jié)點(diǎn)的電壓為上述第二電壓狀態(tài)的情況下，抑制上述電壓變化地使上述第一晶體管元件成為非導(dǎo)通狀態(tài)，并且經(jīng)由上述延遲電路將上述電壓脈沖賦予上述第三晶體管元件的控制端子，使上述第三晶體管元件成為導(dǎo)通狀態(tài)，在上述電壓供給線與上述第一控制線兼用的情況或?yàn)楠?dú)立的信號(hào)線的情況下，上述控制線驅(qū)動(dòng)電路向與作為上述自刷新動(dòng)作的對(duì)象的多個(gè)上述像素電路連接的全部的上述電壓供給線供給上述第一電壓狀態(tài)的上述像素?cái)?shù)據(jù)的電壓，在上述電壓供給線與上述數(shù)據(jù)信號(hào)線兼用的情況下，上述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路向與作為上述自刷新動(dòng)作的對(duì)象的多個(gè)上述像素電路連接的全部的上述電壓供給線供給上述第一電壓狀態(tài)的上述像素?cái)?shù)據(jù)的電壓。
另外，在采用的是上述第三晶體管元件的控制端子經(jīng)由延遲電路與上述第三控制線連接的結(jié)構(gòu)的情況下，優(yōu)選采用如下所述的結(jié)構(gòu)來(lái)代替上述結(jié)構(gòu)，通過(guò)上述控制線驅(qū)動(dòng)電路對(duì)上述第二控制線和上述第三控制線施加規(guī)定的電壓振幅的電壓脈沖，來(lái)對(duì)上述第一電容元件的一端賦予由通過(guò)上述第一電容元件的電容耦合引起的電壓變化，由此在上述內(nèi)部節(jié)點(diǎn)的電壓為上述第一電壓狀態(tài)的情況下，不抑制上述電壓變化地使上述第一晶體管元件成為導(dǎo)通狀態(tài)，另一方面，在上述內(nèi)部節(jié)點(diǎn)的電壓為上述第二電壓狀態(tài)的情況下，抑制上述電壓變化地使上述第一晶體管元件成為非導(dǎo)通狀態(tài)，并且經(jīng)由上述延遲電路將上述電壓脈沖賦予上述第三晶體管元件的控制端子，使上述第三晶體管元件成為導(dǎo)通狀態(tài)。另外，在采用的是上述第三晶體管元件的控制端子不經(jīng)由延遲電路地與上述第三控制線連接的結(jié)構(gòu)的情況下，優(yōu)選采用如下所述的結(jié)構(gòu)來(lái)代替上述結(jié)構(gòu)，通過(guò)上述控制線驅(qū)動(dòng)電路對(duì)上述第二控制線施加規(guī)定的電壓振幅的電壓脈沖，來(lái)對(duì)上述第一電容元件的一端賦予由通過(guò)上述第一電容元件的電容耦合引起的電壓變化，由此在上述內(nèi)部節(jié)點(diǎn)的電壓為上述第一電壓狀態(tài)的情況下，不抑制上述電壓變化地使上述第一晶體管元件成為導(dǎo)通狀態(tài)，另一方面，在上述內(nèi)部節(jié)點(diǎn)的電壓為上述第二電壓狀態(tài)的情況下，抑制上述電壓變化地使上述第一晶體管元件成為非導(dǎo)通狀態(tài)，在從對(duì)上述第二控制線的電壓脈沖的施加經(jīng)過(guò)了規(guī)定的延遲時(shí)間以后，對(duì)上述第三控制線施加規(guī)定的電壓振幅的電壓脈沖而賦予上述第三晶體管元件的控制端子，使上述第三晶體管元件成為導(dǎo)通狀態(tài)，另外，在采用第三晶體管元件的控制端子經(jīng)由延遲電路與第二控制線連接的結(jié)構(gòu)的情況下，本發(fā)明的顯示裝置的另一特征為，在上述自刷新動(dòng)作結(jié)束之后，移至待機(jī)狀態(tài)， 在上述待機(jī)狀態(tài)下，上述控制線驅(qū)動(dòng)電路將對(duì)上述第二控制線的電壓脈沖的施加結(jié)束，從而使上述第三晶體管元件成為非導(dǎo)通狀態(tài)。另外，在采用第三晶體管元件的控制端子經(jīng)由延遲電路或不經(jīng)由延遲電路地與第三控制線連接的結(jié)構(gòu)的情況下，本發(fā)明的顯示裝置的另一特征為，在上述自刷新動(dòng)作結(jié)束之后，移至待機(jī)狀態(tài)，在上述待機(jī)狀態(tài)下，上述控制線驅(qū)動(dòng)電路將對(duì)上述第二控制線和上述第三控制線的電壓脈沖的施加結(jié)束，從而使上述第三晶體管元件成為非導(dǎo)通狀態(tài)。另外，除上述特征以外，還優(yōu)選采用如下的結(jié)構(gòu)，經(jīng)過(guò)比上述自刷新動(dòng)作期間長(zhǎng)10 倍以上的時(shí)間的上述待機(jī)狀態(tài)，重復(fù)上述自刷新動(dòng)作。另外，在上述待機(jī)狀態(tài)下，優(yōu)選采用上述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路對(duì)上述數(shù)據(jù)信號(hào)線施加固定電壓的結(jié)構(gòu)。此時(shí)，作為上述固定電壓，可施加上述第二電壓狀態(tài)的電壓。另外，在第三晶體管元件的控制端子經(jīng)由延遲電路與第二控制線連接，且構(gòu)成像素電路的上述第一開(kāi)關(guān)電路為不包含上述第四晶體管元件以外的開(kāi)關(guān)元件的結(jié)構(gòu)的情況下，本發(fā)明的顯示裝置也可以采用如下結(jié)構(gòu)以一個(gè)或多個(gè)列為單位來(lái)劃分上述自刷新動(dòng)作的對(duì)象的多個(gè)上述像素電路，以至少每一由劃分得到的區(qū)塊都能夠驅(qū)動(dòng)上述第二控制線的方式設(shè)置，上述控制線驅(qū)動(dòng)電路對(duì)不是上述自刷新動(dòng)作的對(duì)象的由劃分得到的區(qū)塊，對(duì)上述第二控制線施加使上述第三晶體管元件成為非導(dǎo)通狀態(tài)的規(guī)定的電壓，或者不對(duì)與上述第一電容元件的另一端連接的上述第二控制線或上述第三控制線施加上述電壓脈沖地，依次切換上述自刷新動(dòng)作的對(duì)象的由劃分得到的區(qū)塊，按每一由劃分得到的區(qū)塊分割執(zhí)行上述自刷新動(dòng)作。另一方面，在第三晶體管元件的控制端子經(jīng)由延遲電路或不經(jīng)由延遲電路地與第三控制線連接的結(jié)構(gòu)的情況下，本發(fā)明的顯示裝置也可以采用如下結(jié)構(gòu)以至少每一由劃分得到的區(qū)塊都能夠驅(qū)動(dòng)上述第二控制線和上述第三控制線的方式設(shè)置，上述控制線驅(qū)動(dòng)電路不對(duì)不是上述自刷新動(dòng)作的對(duì)象的由劃分得到的區(qū)塊進(jìn)行對(duì)上述第二控制線和上述第三控制線的電壓脈沖的施加，依次切換上述自刷新動(dòng)作的對(duì)象的由劃分得到的區(qū)塊，按每一由劃分得到的區(qū)塊分割執(zhí)行上述自刷新動(dòng)作。另外，本發(fā)明的顯示裝置的特征為，上述像素電路具備將一端與上述內(nèi)部節(jié)點(diǎn)連接且將另一端與第四控制線連接的第二電容元件，并且配置于同一行或同一列的上述像素電路將上述第二電容元件的另一端與共用的上述第四控制線連接，上述控制線驅(qū)動(dòng)電路分別驅(qū)動(dòng)上述第四控制線，在上述電壓供給線與上述第四控制線兼用的情況下，上述控制線驅(qū)動(dòng)電路向與作為上述自刷新動(dòng)作的對(duì)象的多個(gè)上述像素電路連接的全部的上述電壓供給線供給上述第一電壓狀態(tài)的上述像素?cái)?shù)據(jù)的電壓。另外，本發(fā)明的顯示裝置可采用具備安裝在非晶硅基板上的像素電路的結(jié)構(gòu)。發(fā)明的效果根據(jù)本發(fā)明的結(jié)構(gòu)，除通常的寫(xiě)入動(dòng)作以外，能夠進(jìn)行不通過(guò)寫(xiě)入動(dòng)作就能夠執(zhí)行的將顯示元件部?jī)啥碎g的電壓的絕對(duì)值恢復(fù)到之前的寫(xiě)入動(dòng)作時(shí)的值的動(dòng)作(自刷新動(dòng)作)。特別是，根據(jù)本發(fā)明，通過(guò)一次的脈沖電壓的施加，能夠從多個(gè)像素電路的中僅使具備要恢復(fù)到作為對(duì)象的灰度等級(jí)的電壓狀態(tài)的內(nèi)部節(jié)點(diǎn)的像素電路自動(dòng)刷新，能夠?qū)崿F(xiàn)內(nèi)部節(jié)點(diǎn)保持多值電平的電壓狀態(tài)的狀況下的自刷新動(dòng)作。在排列有多個(gè)像素電路的情況下，一般每一行都執(zhí)行通常的寫(xiě)入動(dòng)作。因此，最多需要使所排列的像素電路的行數(shù)的量的驅(qū)動(dòng)電路進(jìn)行驅(qū)動(dòng)。與此相對(duì)，根據(jù)本發(fā)明的像素電路，通過(guò)進(jìn)行自刷新動(dòng)作，能夠針對(duì)每一保持的電壓狀態(tài)一并地對(duì)所配置的多個(gè)像素執(zhí)行刷新動(dòng)作。因此，能夠大大地減少?gòu)乃⑿聞?dòng)作的開(kāi)始到結(jié)束所需的驅(qū)動(dòng)電路的驅(qū)動(dòng)次數(shù)， 能夠?qū)崿F(xiàn)低電力消耗。而且，不需要在像素電路內(nèi)另外設(shè)置SRAM等存儲(chǔ)部，因此不會(huì)如現(xiàn)有技術(shù)那樣大大地降低開(kāi)口率。而且，特別是根據(jù)本發(fā)明的結(jié)構(gòu)，在自刷新動(dòng)作時(shí)，能夠有意識(shí)地對(duì)構(gòu)成第二開(kāi)關(guān)電路的第一晶體管元件和第三晶體管元件的通斷控制進(jìn)行延遲執(zhí)行。這會(huì)產(chǎn)生以下的效^ ο在自刷新動(dòng)作時(shí)，對(duì)第二晶體管元件的控制端子施加如下所述的電壓，在內(nèi)部節(jié)點(diǎn)為第一電壓狀態(tài)的情況下，將從上述第一電容元件的一端向上述內(nèi)部節(jié)點(diǎn)的電流斷開(kāi)， 在為第二電壓狀態(tài)的情況下，使上述第二晶體管元件成為導(dǎo)通狀態(tài)。而且，在這種狀況下， 通過(guò)對(duì)上述第二控制線施加規(guī)定的電壓振幅的電壓脈沖，來(lái)對(duì)上述第一電容元件的一端賦予由通過(guò)上述第一電容元件的電容耦合引起的電壓變化，由此對(duì)第一晶體管元件的控制端子連接的節(jié)點(diǎn)(控制電路的輸出節(jié)點(diǎn))賦予電位變動(dòng)。在此，如果內(nèi)部節(jié)點(diǎn)為第一電壓狀態(tài)，則由第二晶體管元件將從第一電容元件的一端向上述內(nèi)部節(jié)點(diǎn)的電流斷開(kāi)遮蔽，因此當(dāng)對(duì)上述第二控制線賦予脈沖電壓時(shí)，第一電容元件的電容和寄生于控制電路的上述輸出節(jié)點(diǎn)的總電容的比率相應(yīng)的電位變動(dòng)的量就會(huì)反映在上述輸出節(jié)點(diǎn)上，由此，該節(jié)點(diǎn)的電位就較大地變動(dòng)。該結(jié)果是，第一晶體管元件導(dǎo)通。另一方面，如果內(nèi)部節(jié)點(diǎn)為第二電壓狀態(tài)，則第二晶體管元件導(dǎo)通，因此即使對(duì)上述第二控制線賦予脈沖電壓，也僅第一電容元件的電容值相對(duì)于寄生于內(nèi)部節(jié)點(diǎn)的電容加上寄生于輸出節(jié)點(diǎn)的電容的合計(jì)的比率相應(yīng)的電位變動(dòng)賦予輸出節(jié)點(diǎn)，與第一電壓狀態(tài)的情況相比，輸出節(jié)點(diǎn)的電位變動(dòng)量大幅度地降低。即，在輸出節(jié)點(diǎn)上幾乎不反映脈沖電壓的電位變動(dòng)量，第一晶體管元件成為非導(dǎo)通狀態(tài)。實(shí)際上，即使內(nèi)部節(jié)點(diǎn)為第二電壓狀態(tài)，也會(huì)因?qū)Φ诙刂凭€賦予的脈沖電壓而使第一電容元件的一端的電位即控制電路的輸出節(jié)點(diǎn)的電位瞬時(shí)上升。但是，即使輸出節(jié)點(diǎn)的電位這樣地上升，經(jīng)由導(dǎo)通的第二晶體管元件向內(nèi)部節(jié)點(diǎn)的電流也瞬時(shí)地流動(dòng)，兩節(jié)點(diǎn)成為同電位，因此結(jié)果是，輸出節(jié)點(diǎn)的電位幾乎不變化?？墒?，在第二晶體管元件的電子遷移率低的情況下，在輸出節(jié)點(diǎn)的電位上升以后， 直到從輸出節(jié)點(diǎn)向內(nèi)部節(jié)點(diǎn)的電流流動(dòng)而兩節(jié)點(diǎn)達(dá)到同電位，需要一定的時(shí)間。而且，在此期間，輸出節(jié)點(diǎn)受對(duì)第二控制線賦予的脈沖電壓的影響而成為高電位狀態(tài)。因此，當(dāng)在此期間對(duì)第三晶體管元件的控制端子賦予高電位時(shí)，第三晶體管元件和第一晶體管元件雙方都導(dǎo)通，由此第二開(kāi)關(guān)電路也將導(dǎo)通，該結(jié)果導(dǎo)致從電壓供給線經(jīng)由第二開(kāi)關(guān)電路對(duì)內(nèi)部節(jié)點(diǎn)賦予電壓，內(nèi)部節(jié)點(diǎn)的電位即像素電壓發(fā)生變化。通過(guò)如本發(fā)明那樣采用第三晶體管元件的控制端子經(jīng)由延遲電路與第二控制線或第三控制線連接的結(jié)構(gòu)，能夠使對(duì)第二控制線施加脈沖電壓起直到對(duì)第三晶體管元件的控制端子賦予電壓的期間延遲。由此，即使在內(nèi)部節(jié)點(diǎn)為第二電壓狀態(tài)的情況下，也通過(guò)在直到輸出節(jié)點(diǎn)的電位達(dá)到與內(nèi)部節(jié)點(diǎn)的電位同電位期間待機(jī)以后再對(duì)第三晶體管元件的控制端子賦予電壓，能夠在輸出節(jié)點(diǎn)成為高電位期間，將第三晶體管元件設(shè)定為非導(dǎo)通狀態(tài)，即，將第二開(kāi)關(guān)電路設(shè)定為非導(dǎo)通狀態(tài)。因而，不會(huì)從電壓供給線經(jīng)由第二開(kāi)關(guān)電路向內(nèi)部節(jié)點(diǎn)供給電壓。同樣的效果通過(guò)如下方式也能夠?qū)崿F(xiàn)，S卩，將第三晶體管元件的控制端子與第三控制線連接，在從向第二連接線的脈沖電壓施加起經(jīng)過(guò)了規(guī)定的延遲時(shí)間以后，再對(duì)第三控制線進(jìn)行電壓施加。


圖1是表示本發(fā)明顯示裝置的概要結(jié)構(gòu)的一例的框圖；圖2是液晶顯示裝置的局部截面概要構(gòu)造圖；圖3是表示本發(fā)明顯示裝置的概要結(jié)構(gòu)的一例的框圖；圖4是表示本發(fā)明顯示裝置的概要結(jié)構(gòu)的一例的框圖；圖5是表示本發(fā)明顯示裝置的概要結(jié)構(gòu)的一例的框圖；圖6是表示本發(fā)明像素電路的基本電路結(jié)構(gòu)的電路圖；圖7是表示本發(fā)明像素電路的另一基本電路結(jié)構(gòu)的電路圖；圖8是表示本發(fā)明像素電路中屬于X組的第一類型的電路結(jié)構(gòu)例的電路圖；圖9是表示本發(fā)明像素電路中屬于X組的第一類型的另一電路結(jié)構(gòu)例的電路圖；圖10是表示本發(fā)明像素電路中屬于X組的第一類型的另一電路結(jié)構(gòu)例的電路圖；圖11是表示本發(fā)明像素電路中屬于X組的第二類型的電路結(jié)構(gòu)例的電路圖；圖12是表示本發(fā)明像素電路中屬于X組的第三類型的電路結(jié)構(gòu)例的電路圖；圖13是表示本發(fā)明像素電路中屬于X組的第四類型的電路結(jié)構(gòu)例的電路圖；圖14是表示本發(fā)明像素電路中屬于X組的第五類型的電路結(jié)構(gòu)例的電路圖；圖15是表示本發(fā)明像素電路中屬于X組的第五類型的另一電路結(jié)構(gòu)例的電路圖；圖16是表示本發(fā)明像素電路中屬于X組的第五類型的另一電路結(jié)構(gòu)例的電路圖；圖17是表示本發(fā)明像素電路中屬于X組的第六類型的電路結(jié)構(gòu)例的電路圖；圖18是表示本發(fā)明像素電路中屬于X組的第七類型的電路結(jié)構(gòu)例的電路圖；圖19是表示本發(fā)明像素電路中屬于X組的第七類型的電路結(jié)構(gòu)例的電路圖；圖20是表示本發(fā)明像素電路中屬于X組的第七類型的電路結(jié)構(gòu)例的電路圖；圖21是表示本發(fā)明像素電路中屬于X組的第八類型的電路結(jié)構(gòu)例的電路圖；圖22是表示本發(fā)明像素電路中屬于Y組的第一類型的電路結(jié)構(gòu)例的電路圖；圖23是表示本發(fā)明像素電路中屬于Y組的第二類型的電路結(jié)構(gòu)例的電路圖；圖M是表示本發(fā)明像素電路中屬于Y組的第三類型的電路結(jié)構(gòu)例的電路圖；圖25是表示本發(fā)明像素電路中屬于Y組的第四類型的電路結(jié)構(gòu)例的電路圖；圖沈是表示本發(fā)明像素電路中屬于Y組的第五類型的電路結(jié)構(gòu)例的電路圖；圖27是表示本發(fā)明像素電路中屬于Y組的第六類型的電路結(jié)構(gòu)例的電路圖；圖觀是表示本發(fā)明像素電路中屬于Y組的第七類型的電路結(jié)構(gòu)例的電路圖；圖四是表示本發(fā)明像素電路中屬于Y組的第八類型的電路結(jié)構(gòu)例的電路圖；圖30是表示本發(fā)明像素電路中屬于Y組的第一類型的另一電路結(jié)構(gòu)例的電路圖；圖31是X組的第一、第五類型的像素電路的自刷新動(dòng)作的時(shí)間圖；圖32是X組的第二、第六類型的像素電路的自刷新動(dòng)作的時(shí)間圖；圖33是X組的第三、第七類型的像素電路的自刷新動(dòng)作的時(shí)間圖；圖34是X組的第四、第八類型的像素電路的自刷新動(dòng)作的時(shí)間圖；圖35是Y組的第一、第五類型的像素電路的自刷新動(dòng)作的時(shí)間圖；圖36是Y組的第二、第六類型的像素電路的自刷新動(dòng)作的時(shí)間圖；圖37是Y組的第三、第七類型的像素電路的自刷新動(dòng)作的時(shí)間圖38是Y組的第四、第八類型的像素電路的自刷新動(dòng)作的時(shí)間圖；圖39是X組的第一類型的像素電路的持續(xù)顯示模式時(shí)的寫(xiě)入動(dòng)作的時(shí)間圖；圖40是X組的第五類型的像素電路的持續(xù)顯示模式時(shí)的寫(xiě)入動(dòng)作的時(shí)間圖；圖41是表示持續(xù)顯示模式的寫(xiě)入動(dòng)作和自刷新動(dòng)作的執(zhí)行流程的流程圖；圖42是第一類型的像素電路的通常顯示模式時(shí)的寫(xiě)入動(dòng)作的時(shí)間圖；圖43是表示本發(fā)明像素電路的再另一基本電路結(jié)構(gòu)的電路圖；圖44是表示本發(fā)明像素電路的再另一基本電路結(jié)構(gòu)的電路圖；圖45是一般的有源矩陣式液晶顯示裝置的像素電路的等效電路圖46是表示mXn像素的有源矩陣式液晶顯示裝置的電路配置例的框圖；
具體實(shí)施例方式下面，參照附圖對(duì)本發(fā)明的像素電路和顯示裝置的各實(shí)施方式進(jìn)行說(shuō)明。另外，關(guān)于與圖45和圖46相同的結(jié)構(gòu)要素，附加同一符號(hào)。[第一實(shí)施方式]在第一實(shí)施方式中，對(duì)本發(fā)明的顯示裝置(以下簡(jiǎn)稱為“顯示裝置”)和本發(fā)明的像素電路(以下簡(jiǎn)稱為“像素電路”)的結(jié)構(gòu)進(jìn)行說(shuō)明。《顯示裝置》圖1表示的是顯示裝置1的概要結(jié)構(gòu)。顯示裝置1具備有源矩陣基板10、相對(duì)電極80、顯示控制電路11、相對(duì)電極驅(qū)動(dòng)電路12、源極驅(qū)動(dòng)器13、柵極驅(qū)動(dòng)器14和后述的種種信號(hào)線。在有源矩陣基板10上，分別在行和列方向上配置有多個(gè)像素電路2，形成像素電路陣列。另外，在圖1中，為了避免附圖煩雜，像素電路2進(jìn)行方框化顯示。另外，為了明確在有源矩陣基板10上形成有各種信號(hào)線，為了方便起見(jiàn)，將有源矩陣基板10圖示于相對(duì)電極80的上側(cè)。 在本實(shí)施方式中，顯示裝置1采用的結(jié)構(gòu)是，可使用相同的像素電路2，以通常顯示模式和持續(xù)顯示模式這兩個(gè)顯示模式，進(jìn)行畫(huà)面顯示。通常顯示模式是以全彩色顯示來(lái)顯示動(dòng)畫(huà)或靜止畫(huà)面的顯示模式，利用的是利用背光器的透射式液晶顯示。另一方面，本實(shí)施方式的持續(xù)顯示模式是如下的顯示模式，即，以像素電路為單位，顯示2級(jí)灰度(黑白)，將三個(gè)鄰接的像素電路2分配給三原色(R、G、B)的各色，從而顯示八種顏色。另外，在持續(xù)顯示模式中，將多組鄰接的三個(gè)像素電路進(jìn)一步組合，通過(guò)面積灰度等級(jí)，能夠使顯示顏色的數(shù)增加。另外，本實(shí)施方式的持續(xù)顯示模式為無(wú)論透射式液晶顯示還是反射式液晶顯示都可利用的技術(shù)。在以下的說(shuō)明中，為了方便起見(jiàn)，將對(duì)應(yīng)于一個(gè)像素電路2的最小顯示單位稱為 “像素”，寫(xiě)入各像素電路的“像素?cái)?shù)據(jù)”在三原色(R、G、B)的彩色顯示的情況下，成為各色的灰度等級(jí)數(shù)據(jù)。在除三原色以外還包含黑白的亮度數(shù)據(jù)在內(nèi)進(jìn)行彩色顯示的情況下，該亮度數(shù)據(jù)也包含在像素?cái)?shù)據(jù)內(nèi)。圖2是表示有源矩陣基板10和相對(duì)電極80之間的關(guān)系的概要截面構(gòu)造圖，表示的是像素電路2的結(jié)構(gòu)要素即顯示元件部21 (參照?qǐng)D6)的構(gòu)造。有源矩陣基板10為透光性的透明基板，例如，包括玻璃和塑料。如圖1所示，在有源矩陣基板10上形成有包含各信號(hào)線在內(nèi)的像素電路2。在圖 2中，代表像素電路2的結(jié)構(gòu)要素而圖示有像素電極20。像素電極20包括透光性的透明導(dǎo)電材料例如ITO (銦錫氧化物)。以與有源矩陣基板10相對(duì)的方式配置有透光性的相對(duì)基板81，在這兩基板的間隙內(nèi)保持液晶層75。在兩基板的外表面粘貼有偏振片(未圖示)。液晶層75在兩基板的周邊部分，利用密封件74來(lái)密封。在相對(duì)基板81上，以與像素電極20相對(duì)的方式形成有包括ITO等透光性的透明導(dǎo)電材料的相對(duì)電極80。該相對(duì)電極80以在相對(duì)基板81上擴(kuò)展為大致一面的方式作為單一膜而形成。在此，由一個(gè)像素電極20、相對(duì)電極80和夾持在其間的液晶層75形成單位液晶顯示元件Clc (參照?qǐng)D6)。另外，背光裝置(未圖示)配置于有源矩陣基板10的背面?zhèn)?，能夠沿從有源矩陣基?0向相對(duì)基板81的方向放光。如圖1所示，在有源矩陣基板10上，沿縱橫方向形成有多個(gè)信號(hào)線。而且，在沿縱方向(列方向)延伸的m根源極線(SL1、SL2、……、SLm)和沿橫方向(行方向)延伸的η根柵極線(GL1、GL2、……、GLn)交叉的部位，矩陣狀地形成有多個(gè)像素電路2。m、n都是2以上的自然數(shù)。另外，“源極線SL”代表各源極線，“柵極線GL”代表各柵極線。在此，源極線SL對(duì)應(yīng)于“數(shù)據(jù)信號(hào)線”，柵極線GL對(duì)應(yīng)于“掃描信號(hào)線”。另外，源極驅(qū)動(dòng)器13對(duì)應(yīng)于“數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路”，柵極驅(qū)動(dòng)器14對(duì)應(yīng)于“掃描信號(hào)線驅(qū)動(dòng)電路”， 相對(duì)電極驅(qū)動(dòng)電路12對(duì)應(yīng)于“相對(duì)電極電壓供給電路”，顯示控制電路11的一部分對(duì)應(yīng)于 “控制線驅(qū)動(dòng)電路”。另外，在圖1中，以顯示控制電路11、相對(duì)電極驅(qū)動(dòng)電路12分別與源極驅(qū)動(dòng)器13 和柵極驅(qū)動(dòng)器14單獨(dú)存在的方式進(jìn)行圖示，但也可以為在這兩個(gè)驅(qū)動(dòng)器內(nèi)包含顯示控制電路11和相對(duì)電極驅(qū)動(dòng)電路12的結(jié)構(gòu)。在本實(shí)施方式中，作為驅(qū)動(dòng)像素電路2的信號(hào)線，除具備上述的源極線SL和柵極線GL以外，還具備基準(zhǔn)線REF、選擇線SEL、輔助電容線CSL和電壓供給線VSL和升壓線BST。升壓線BST也可作為選擇線SEL以外的信號(hào)線而具備，也可與選擇線SEL共用化。 通過(guò)將升壓線BST和選擇線SEL共用化，能夠降低要配置在有源矩陣基板10上的信號(hào)線的根數(shù)，能夠提高各像素的開(kāi)口率。圖3表示的是選擇線SEL和升壓線BST共用化時(shí)的顯示裝置的結(jié)構(gòu)。另外，電壓供給線VSL既可以如圖1和圖3那樣設(shè)為獨(dú)立的信號(hào)線，也可以與輔助電容線CSL或基準(zhǔn)線REF共用化。圖4和圖5分別表示的是在圖1和圖3的結(jié)構(gòu)中將電壓供給線VSL與輔助電容線CSL或基準(zhǔn)線REF共用化時(shí)的結(jié)構(gòu)。另外，也可將電壓供給線VSL 與源極線SL共用化。其情況的顯示裝置1的結(jié)構(gòu)與圖4或圖5相同。通過(guò)如圖3或圖5那樣使選擇線SEL和升壓線BST共用化，或如圖4或圖5那樣使電壓供給線VSL與輔助電容線CSL或基準(zhǔn)線REF共用化，能夠降低要配置在有源矩陣基板10上的信號(hào)線的根數(shù)，能夠提高各像素的開(kāi)口率。基準(zhǔn)線REF、選擇線SEL、升壓線BST分別對(duì)應(yīng)于“第一控制線”、“第二控制線”、“第三控制線”，由顯示控制電路11來(lái)驅(qū)動(dòng)。另外，輔助電容線CSL對(duì)應(yīng)于“第四控制線”或“固定電壓線”，作為一個(gè)例子，由顯示控制電路11來(lái)驅(qū)動(dòng)。在圖1和圖3 圖5中，基準(zhǔn)線REF、選擇線SEL和輔助電容線CSL都以沿行方向延伸的方向設(shè)置于各行，在像素電路陣列的周邊部，各行的配線相互連接而一根化，但各行的配線也可以構(gòu)成為分別被驅(qū)動(dòng)，且根據(jù)動(dòng)作模式可施加共用電壓。另外，根據(jù)后述的像素電路2的電路結(jié)構(gòu)的類型，也可將基準(zhǔn)線REF、選擇線SEL和輔助電容線CSL的一部分或全部以沿列方向延伸的方式設(shè)置于各列?；旧?，基準(zhǔn)線REF、選擇線SEL和輔助電容線CSL 都成為多個(gè)像素電路2共用的結(jié)構(gòu)。另外，在采用除具備選擇線SEL以外還具備升壓線BST 的結(jié)構(gòu)的情況下，可以采用與選擇線SEL同樣設(shè)置的線。顯示控制電路11是對(duì)后述的通常顯示模式和持續(xù)顯示模式的各寫(xiě)入動(dòng)作和持續(xù)顯示模式的自刷新動(dòng)作進(jìn)行控制的電路。
在寫(xiě)入動(dòng)作時(shí)，顯示控制電路11從外部的信號(hào)源接收表示要顯示的圖像的數(shù)據(jù)信號(hào)Dv和定時(shí)信號(hào)Ct，基于該信號(hào)Dv、Ct,生成賦予源極驅(qū)動(dòng)器13的數(shù)字圖像信號(hào)DA和數(shù)據(jù)側(cè)定時(shí)控制信號(hào)^c、賦予柵極驅(qū)動(dòng)器14的掃描側(cè)定時(shí)控制信號(hào)Gtc、賦予相對(duì)電極驅(qū)動(dòng)電路12的相對(duì)電壓控制信號(hào)kc、分別施加于基準(zhǔn)線REF、選擇線SEL、輔助電容線CSL、 升壓線BST和電壓供給線VSL的各信號(hào)電壓，以作為用于使圖像顯示于像素電路陣列的顯示元件部21 (參照?qǐng)D6)的信號(hào)。源極驅(qū)動(dòng)器13是通過(guò)來(lái)自顯示控制電路11的控制，在寫(xiě)入動(dòng)作和自刷新動(dòng)作時(shí)， 以規(guī)定的定時(shí)對(duì)各源極線SL施加規(guī)定的電壓振幅的源極信號(hào)的電路。在寫(xiě)入動(dòng)作時(shí)，源極驅(qū)動(dòng)器13基于數(shù)字圖像信號(hào)DA和數(shù)據(jù)側(cè)定時(shí)控制信號(hào)Mc， 每1水平期間(也稱為“ IH期間”)都生成數(shù)字信號(hào)DA表示的相當(dāng)于一顯示線(行)的量的像素值且適合相對(duì)電壓Vcom的電平的電壓，以作為源極信號(hào)&1、&2、……、Scm。該電壓在通常顯示模式時(shí)為多級(jí)灰度的模擬電壓，在持續(xù)顯示模式時(shí)，成為2級(jí)灰度(2值)的電壓。 然后，將這些源極信號(hào)分別施加于要對(duì)應(yīng)的源極線SL1、SL2、……、SLm。另外，在自刷新動(dòng)作時(shí)，源極驅(qū)動(dòng)器13通過(guò)來(lái)自顯示控制電路11的控制，對(duì)與成為對(duì)象的像素電路2連接的全部的源極線SL，以同一定時(shí)進(jìn)行同一電壓施加(詳細(xì)內(nèi)容后面進(jìn)行描述)。柵極驅(qū)動(dòng)器14是通過(guò)來(lái)自顯示控制電路11的控制，在寫(xiě)入動(dòng)作和自刷新動(dòng)作時(shí)， 以規(guī)定的定時(shí)對(duì)各柵極線GL施加規(guī)定的電壓振幅的柵極信號(hào)的電路。另外，該柵極驅(qū)動(dòng)器 14與像素電路2同樣，也可以形成在有源矩陣基板10上。在寫(xiě)入動(dòng)作時(shí)，柵極驅(qū)動(dòng)器14為了基于掃描側(cè)定時(shí)控制信號(hào)Gtc將源極信號(hào)&1、 Sc2,……、Scm寫(xiě)入各像素電路2，在數(shù)字圖像信號(hào)DA的各幀期間，大致每1水平期間依次選擇一個(gè)柵極線GL1、GL2、……,GLn0另外，在自刷新動(dòng)作時(shí)，柵極驅(qū)動(dòng)器14通過(guò)來(lái)自顯示控制電路11的控制，對(duì)與成為對(duì)象的像素電路2連接的全部的柵極線GL，以同一定時(shí)進(jìn)行同一電壓施加(詳細(xì)內(nèi)容后面進(jìn)行描述)。相對(duì)電極驅(qū)動(dòng)電路12經(jīng)由相對(duì)電極配線CML對(duì)相對(duì)電極80施加相對(duì)電壓Vcom。 在本實(shí)施方式中，相對(duì)電極驅(qū)動(dòng)電路12在通常顯示模式和持續(xù)顯示模式時(shí)，將相對(duì)電壓 Vcom在規(guī)定的高電平(5V)和規(guī)定的低電平(OV)之間交替地切換而輸出。這樣，將邊在高電平和低電平之間切換相對(duì)電壓Vcom邊驅(qū)動(dòng)相對(duì)電極80的驅(qū)動(dòng)稱為“相對(duì)AC驅(qū)動(dòng)”。通常顯示模式的“相對(duì)AC驅(qū)動(dòng)”在每1水平期間和每1幀期間，都將相對(duì)電壓Vcom 在高電平和低電平之間進(jìn)行切換。即，在某1幀期間且在相前后的兩個(gè)水平期間，相對(duì)電極 80和像素電極20間的電壓極性發(fā)生變化。另外，即使在相同的1水平期間，也在相前后的兩個(gè)幀期間，相對(duì)電極80和像素電極20間的電壓極性發(fā)生變化。另一方面，在持續(xù)顯示模式時(shí)，在1幀期間中，維持相同的電平，但通過(guò)相前后的兩個(gè)寫(xiě)入動(dòng)作，相對(duì)電極80和像素電極20間的電壓極性發(fā)生變化。當(dāng)在相對(duì)電極80和像素電極20之間持續(xù)施加同一極性的電壓時(shí)，就會(huì)發(fā)生顯示畫(huà)面的燒屏(畫(huà)面燒屏)，因此需要進(jìn)行極性反轉(zhuǎn)動(dòng)作，但通過(guò)采用“相對(duì)AC驅(qū)動(dòng)”，極性反轉(zhuǎn)動(dòng)作的施加于像素電極20的電壓振幅能夠降低?！断袼仉娐贰?br> 接著，參照?qǐng)D6 圖30的各圖對(duì)像素電路2的結(jié)構(gòu)進(jìn)行說(shuō)明。圖6和圖7表示的是本發(fā)明像素電路2的基本電路結(jié)構(gòu)。像素電路2全部的電路結(jié)構(gòu)都通用地具備包含單位液晶顯示元件Clc在內(nèi)的顯示元件部21、第一開(kāi)關(guān)電路22、 第二開(kāi)關(guān)電路23、控制電路M和輔助電容元件Cs。輔助電容元件Cs對(duì)應(yīng)于“第二電容元件”。另外，圖6對(duì)應(yīng)于后述的屬于X組的各像素電路的基本結(jié)構(gòu)，圖7對(duì)應(yīng)于后述的屬于Y組的各像素電路的基本結(jié)構(gòu)。單位液晶顯示元件Clc如參照?qǐng)D2所述，省略說(shuō)明。像素電極20與第一開(kāi)關(guān)電路22、第二開(kāi)關(guān)電路23和控制電路M的各一端連接， 形成內(nèi)部節(jié)點(diǎn)m。內(nèi)部節(jié)點(diǎn)m在寫(xiě)入動(dòng)作時(shí)保持從源極線SL供給的像素?cái)?shù)據(jù)的電壓。輔助電容元件Cs的一端與內(nèi)部節(jié)點(diǎn)m連接，另一端與輔助電容線CSL連接。該輔助電容元件Cs是追加設(shè)置的元件，以使內(nèi)部節(jié)點(diǎn)m能夠穩(wěn)定地保持像素?cái)?shù)據(jù)的電壓。第一開(kāi)關(guān)電路22的不構(gòu)成內(nèi)部節(jié)點(diǎn)m側(cè)的一端與源極線SL連接。第一開(kāi)關(guān)電路22具備作為開(kāi)關(guān)元件發(fā)揮功能的晶體管T4。晶體管T4指的是控制端子與柵極線連接的晶體管，對(duì)應(yīng)于“第四晶體管元件”。至少在晶體管T4的斷開(kāi)(關(guān)斷)時(shí)，第一開(kāi)關(guān)電路22 成為非導(dǎo)通狀態(tài)，源極線SL和內(nèi)部節(jié)點(diǎn)m間的導(dǎo)通被斷開(kāi)。第二開(kāi)關(guān)電路23的不構(gòu)成內(nèi)部節(jié)點(diǎn)m側(cè)的一端與電壓供給線VSL連接。第二開(kāi)關(guān)電路23包括晶體管Tl和晶體管T3的串聯(lián)電路。另外，晶體管Tl指的是控制端子與控制電路M的輸出節(jié)點(diǎn)N2連接的晶體管，對(duì)應(yīng)于“第一晶體管元件”。另外，晶體管T3指的是控制端子與選擇線SEL連接的晶體管，對(duì)應(yīng)于“第三晶體管元件”。在晶體管Tl和晶體管 T3雙方都接通時(shí)，第二開(kāi)關(guān)電路21成為導(dǎo)通狀態(tài)，電壓供給線VSL和內(nèi)部節(jié)點(diǎn)m之間成為導(dǎo)通狀態(tài)?？刂齐娐稭包括晶體管T2和升壓電容元件Cbst的串聯(lián)電路。晶體管T2的第一端子與內(nèi)部節(jié)點(diǎn)m連接，控制端子與基準(zhǔn)線REF連接。另外，晶體管T2的第二端子與升壓電容元件Cbst的第一端子和晶體管Tl的控制端子連接，形成輸出節(jié)點(diǎn)N2。升壓電容元件 Cbst的第二端子如圖6所示，與升壓線BST連接(X組)，或者，如圖7所示，與選擇線SEL連接(Y組)?？墒牵趦?nèi)部節(jié)點(diǎn)m上連接有輔助電容元件Cs的一端以及液晶電容元件Clc的一端。為了避免符號(hào)的煩雜化，將輔助電容元件的靜電容(稱為“輔助電容”)表示為Cs，將液晶電容元件的靜電容(稱為“液晶電容”)表示為Cic。此時(shí)，寄生于內(nèi)部節(jié)點(diǎn)m的全部電容即要寫(xiě)入并保持像素?cái)?shù)據(jù)的像素電容Cp大致用液晶電容Clc和輔助電容Cs之和來(lái)表示 (Cp ^ Clc + Cs)。此時(shí)，升壓電容元件Cbst如果將該元件的靜電容(稱為“升壓電容”)記載為Cbst， 則以Cbst << Cp成立的方式設(shè)定。輸出節(jié)點(diǎn)N2在晶體管T2接通時(shí)，保持內(nèi)部節(jié)點(diǎn)m的電平相應(yīng)的電壓，在晶體管 T2斷開(kāi)時(shí)，即使內(nèi)部節(jié)點(diǎn)m的電平發(fā)生變化，也維持當(dāng)初的保持電壓。結(jié)構(gòu)為，通過(guò)該輸出節(jié)點(diǎn)N2的保持電壓，來(lái)控制第二開(kāi)關(guān)電路23的晶體管Tl的通斷。上述四種晶體管Tl T4都是形成在有源矩陣基板10上的薄膜晶體管，第一端子和第二端子的一方相當(dāng)于漏電極，另一方相當(dāng)于源電極，控制端子相當(dāng)于柵電極。另外，各晶體管Tl T4也可以分別包括單體的晶體管元件，但在抑制斷開(kāi)時(shí)的漏電流的要求高的情況下，也可以通過(guò)將多個(gè)晶體管串聯(lián)連接，且將控制端子共用化而構(gòu)成。在下面的像素電路2的動(dòng)作說(shuō)明中，晶體管Tl T4全都是N溝道型的非晶硅TFT，假設(shè)閾值電壓為2V左
右ο如后所述，像素電路2可實(shí)現(xiàn)多種多樣的電路結(jié)構(gòu)，但這些電路結(jié)構(gòu)都能夠如下那樣地模型化。(1)就第一開(kāi)關(guān)電路22的結(jié)構(gòu)而言，可實(shí)現(xiàn)僅包括晶體管T4的情況、包括晶體管 T4和另一晶體管元件的串聯(lián)電路的情況這兩種情況。在后者的情況下，作為構(gòu)成串聯(lián)電路的另一晶體管元件，既可使用第二開(kāi)關(guān)電路23內(nèi)的晶體管T3，也可采用控制端子彼此都與第二開(kāi)關(guān)電路23內(nèi)的晶體管T3連接的晶體管元件。(2)就與升壓電容元件Cbst的第二端子連接的信號(hào)線而言，可實(shí)現(xiàn)與升壓線BST 連接的情況、與選擇線SEL連接的情況這兩種情況。在后者的情況下，選擇線SEL兼升壓線 BST0另外，前者對(duì)應(yīng)于圖6 (X組)，后者對(duì)應(yīng)于圖7 (Y組)，這在上面已經(jīng)進(jìn)行了描述。(3 )就電壓供給線VSL而言，可實(shí)現(xiàn)與基準(zhǔn)線REF兼用而共用化、與輔助電容線CSL 兼用而共用化、與源極線SL兼用而共用化、作為獨(dú)立的信號(hào)線這四種。在下述中，基于上述(1) (3)，對(duì)像素電路2進(jìn)行分門(mén)別類地整理。具體而言，與升壓電容元件Cbst的第二端子連接的信號(hào)線通過(guò)升壓線BST或選擇線SEL分成兩個(gè)組(X、 Y)，每個(gè)組就第一開(kāi)關(guān)電路22的結(jié)構(gòu)以及電壓供給線VSL的結(jié)構(gòu)的組合而言都分成八個(gè)類型。S卩，將第一開(kāi)關(guān)電路22僅由晶體管T4結(jié)構(gòu)的情況設(shè)為第一 第四類型，將第一開(kāi)關(guān)電路22包括晶體管T4和另一晶體管元件的串聯(lián)電路的情況設(shè)為第五 第八類型。其中， 第一類型和第五類型為電壓供給線VSL與基準(zhǔn)線REF共用化的結(jié)構(gòu)，第二類型和第六類型為電壓供給線VSL與輔助電容線CSL共用化的結(jié)構(gòu)，第三類型和第七類型為電壓供給線VSL 與源極線SL共用化的結(jié)構(gòu)，第四類型和第八類型為電壓供給線VSL包括獨(dú)立的信號(hào)線。另外，即使是同一組內(nèi)同一類型的像素電路，也根據(jù)第二開(kāi)關(guān)電路23內(nèi)的晶體管 T3的配置部位的不同，考慮多個(gè)變形模型。另外，如后所述，本發(fā)明像素電路的結(jié)構(gòu)是，可在對(duì)升壓電容元件Cbst的第二端子施加電壓的定時(shí)和對(duì)晶體管T3的控制端子施加電壓的定時(shí)上設(shè)置偏差。即，采用的結(jié)構(gòu)是，如果是在升壓電容元件Cbst的第二端子上連接有升壓線BST的情況，即，在升壓電容元件Cbst的第二端子上連接有與連接于晶體管T3的控制端子的選擇線SEL不同的線的情況，則可將向升壓線BST的電壓施加定時(shí)和向選擇線SEL的電壓施加定時(shí)錯(cuò)開(kāi)。另一方面， 如果是在升壓電容元件Cbst的第二端子上連接有選擇線SEL的情況，即，在升壓電容元件 Cbst的第二端子上連接有與連接于晶體管T3的控制端子的信號(hào)線相同的信號(hào)線的情況， 則晶體管T3的控制端子經(jīng)由延遲電路31而與選擇線SEL連接。如圖7所示，在升壓電容元件Cbst的第二端子上連接有選擇線SEL的結(jié)構(gòu)中，設(shè)有延遲電路31。另一方面，在具備選擇線SEL以外還具備升壓線BST的圖6的結(jié)構(gòu)的情況下，如上所述，可通過(guò)使向兩線的電壓施加定時(shí)不同來(lái)實(shí)現(xiàn)，因此也不一定需要延遲電路 31。因而，在圖6中，圖示的是不具備延遲電路31的結(jié)構(gòu)。當(dāng)然，在圖6的結(jié)構(gòu)中，也可以具備延遲電路31。<1、父組>
首先，對(duì)在升壓電容元件Cbst的第二端子上連接有升壓線BST的屬于X組的像素電路進(jìn)行說(shuō)明。在這種情況下，如上所述，可將向升壓線BST的電壓施加定時(shí)和向選擇線 SEL的電壓施加定時(shí)錯(cuò)開(kāi)。此時(shí)，如上所述，根據(jù)電壓供給線VSL以及第一開(kāi)關(guān)電路22的結(jié)構(gòu)，假設(shè)圖8 圖 21所示的第一 第八類型的像素電路2A 2H。圖8所示的第一類型的像素電路2A的第一開(kāi)關(guān)電路22僅包括晶體管T4，電壓供給線VSL與基準(zhǔn)線REF共用化。作為一個(gè)例子，基準(zhǔn)線REF與柵極線GL平行地沿橫方向(行方向)延伸，但也可以與源極線SL平行地沿縱方向(列方向)延伸。在此，在圖8中，表示的是如下所述的結(jié)構(gòu)例，即，第二開(kāi)關(guān)電路23包括晶體管Tl 和晶體管T3的串聯(lián)電路，作為一個(gè)例子，晶體管τι的第一端子與內(nèi)部節(jié)點(diǎn)m連接，晶體管 Tl的第二端子與晶體管T3的第一端子連接，晶體管T3的第二端子與源極線SL連接。但是，該串聯(lián)電路的晶體管Tl和晶體管T3的配置也可以互換，另外，也可以為在兩個(gè)晶體管 T3之間夾有晶體管Tl的電路結(jié)構(gòu)。圖9和圖10表示的是該兩個(gè)變形電路結(jié)構(gòu)例。圖11所示的第二類型的像素電路2B的第一開(kāi)關(guān)電路22僅包括晶體管T4，電壓供給線VSL與輔助電容線CSL共用化。作為一個(gè)例子，輔助電容線CSL與柵極線GL平行地沿橫方向(行方向)延伸，但也可以與源極線SL平行地沿縱方向(列方向)延伸。圖12所示的第三類型的像素電路2C的第一開(kāi)關(guān)電路22僅包括晶體管T4，電壓供給線VSL與源極線SL共用化。圖13所示的第四類型的像素電路2D的第一開(kāi)關(guān)電路22僅包括晶體管T4，電壓供給線VSL包括獨(dú)立的信號(hào)線。在圖13中，作為一個(gè)例子，電壓供給線VSL與柵極線GL平行地沿橫方向(行方向)延伸，但也可以與源極線SL平行地沿縱方向(列方向)延伸。另外，在第二 第四類型中，也與第一類型的情況同樣，能夠?qū)崿F(xiàn)如圖9和圖10所示的第二開(kāi)關(guān)電路23的結(jié)構(gòu)相應(yīng)的變形電路。圖14所示的第五類型的像素電路2E除第一開(kāi)關(guān)電路22由晶體管T4和另一晶體管元件的串聯(lián)電路結(jié)構(gòu)這一點(diǎn)以外，與圖9所示的第一類型的像素電路2A共用。在此，在圖14中，表示的結(jié)構(gòu)是，作為構(gòu)成第一開(kāi)關(guān)電路22的晶體管T4以外的晶體管元件，兼用第二開(kāi)關(guān)電路23內(nèi)的晶體管。即，采用的結(jié)構(gòu)是，第一開(kāi)關(guān)電路22包括晶體管T4和晶體管T3的串聯(lián)電路，第二開(kāi)關(guān)電路23包括晶體管Tl和晶體管T3的串聯(lián)電路。 而且，晶體管T3的第一端子與內(nèi)部節(jié)點(diǎn)m連接，晶體管T3的第二端子與晶體管Tl的第一端子和晶體管T4的第一端子連接，晶體管T4的第二端子與源極線SL連接，晶體管Tl的第二端子與基準(zhǔn)線REF連接。S卩，在第五類型的像素電路2E中，采用的結(jié)構(gòu)是，第一開(kāi)關(guān)電路22除由柵極線GL 導(dǎo)通控制以外，還由選擇線SEL來(lái)導(dǎo)通控制。作為該第五類型的變形例，也可實(shí)現(xiàn)如下所述的結(jié)構(gòu)，S卩，如圖15所示，作為構(gòu)成第一開(kāi)關(guān)電路22的晶體管T4以外的晶體管元件，使用控制端子彼此都與第二開(kāi)關(guān)電路23 內(nèi)的晶體管T3連接的晶體管T5。該晶體管T5對(duì)應(yīng)于“第五晶體管元件”。在圖15所示的像素電路2E中，由于晶體管T5和晶體管T3的控制端子彼此連接， 因此晶體管T5與晶體管T3同樣，由選擇線SEL進(jìn)行通斷控制。在構(gòu)成第一開(kāi)關(guān)電路22的晶體管T4以外的晶體管元件由選擇線SEL進(jìn)行通斷控制這一點(diǎn)上，與圖14的結(jié)構(gòu)共用。
另外，在第五類型中，晶體管T3由第一開(kāi)關(guān)電路22和第二開(kāi)關(guān)電路23共用。因此，需要如圖13那樣地第二開(kāi)關(guān)電路23內(nèi)的晶體管T3位于內(nèi)部節(jié)點(diǎn)m側(cè)，且晶體管T3 位于基準(zhǔn)線REF側(cè)。即，不能如圖8那樣地將晶體管Tl和T3的配置互換。另一方面，可如圖10那樣地將晶體管Tl夾在晶體管T3之間。圖16表示的是該情況的變形例。圖17所示的第六類型的像素電路2F是在第二類型的像素電路2B中通過(guò)將第一開(kāi)關(guān)電路22包括晶體管T4和晶體管T3的串聯(lián)電路而成的像素電路。與圖14所示的第五類型的像素電路2E同樣，由于在第二開(kāi)關(guān)電路23內(nèi)需要將晶體管T3配置于內(nèi)部節(jié)點(diǎn)m 側(cè)，因此從圖11中將Tl和T3的配置進(jìn)行互換。圖18和圖19所示的第七類型的像素電路2G是在第三類型的像素電路2C中通過(guò)將第一開(kāi)關(guān)電路22由晶體管T4和晶體管T3的串聯(lián)電路構(gòu)成而成的像素電路。在第七類型的情況下，第一開(kāi)關(guān)電路22和第二開(kāi)關(guān)電路23都是將一方與內(nèi)部節(jié)點(diǎn)m連接，且將另一方與源極線SL連接的結(jié)構(gòu)，因此如圖18和圖19所示，第二開(kāi)關(guān)電路23內(nèi)的晶體管元件 Tl和T3的配置可互換。另外，也可實(shí)現(xiàn)如圖20所示的變形電路。圖21所示的第八類型的像素電路2H是在第四類型的像素電路2D中通過(guò)將第一開(kāi)關(guān)電路22由晶體管T4和晶體管T3的串聯(lián)電路構(gòu)成而成的像素電路。與第五、第六類型的像素電路同樣，由于在第二開(kāi)關(guān)電路23內(nèi)需要將晶體管T3配置于內(nèi)部節(jié)點(diǎn)m側(cè)，因此從圖13中將Tl和T3的配置進(jìn)行互換。另外，在第六 第八類型中，也可實(shí)現(xiàn)第五類型的如圖15和圖16所示的變形電路。<2、丫組> 接著，對(duì)在升壓電容元件Cbst的第二端子上連接有選擇線SEL的屬于Y組的像素電路進(jìn)行說(shuō)明。如上所述，Y組的屬于第一 第八類型的各像素電路相對(duì)于X組的屬于第一 第八類型的各像素電路而言，通過(guò)將選擇線SEL經(jīng)由延遲電路31與晶體管T3的控制端子連接而使升壓線BST和選擇線SEL共用化這一點(diǎn)不同。圖22 圖四表示的是這些像素電路加 的電路圖。另外，為了以X和Y組來(lái)區(qū)別像素電路，用小寫(xiě)的羅馬字母將Y組的像素電路的符號(hào)記述為加 池。另外，為了便于進(jìn)行第二實(shí)施方式的說(shuō)明，將與晶體管T3的控制端子連接的節(jié)點(diǎn)記述為N3。在圖22 圖四的例子中，作為延遲電路31，包括具備第一端子、第二端子和控制端子的延遲用晶體管TDl和TD2。延遲用晶體管TDl的第一端子與晶體管T3的控制端子連接，第二端子和控制端子與選擇線SEL連接。延遲用晶體管TD2的第一端子與晶體管T3的控制端子連接，第二端子與選擇線SEL連接，控制端子與基準(zhǔn)線REF高電壓地連接。延遲用晶體管TDl對(duì)應(yīng)于“第一延遲用晶體管”，延遲用晶體管TD2對(duì)應(yīng)于“第二延遲用晶體管”。在此，將延遲用晶體管TDl和TD2形成在非晶硅基板上。非晶硅由于電子遷移率較低(比多晶硅低三位左右)，因此在對(duì)選擇線SEL施加有電壓以后，直到延遲用晶體管TDl 導(dǎo)通，需要一定的時(shí)間。因此，在對(duì)選擇線SEL施加電壓時(shí)，如果使延遲用晶體管TD2在從選擇線SEL向晶體管T3的控制端子的方向上成為非導(dǎo)通，則能夠使對(duì)晶體管T3的控制端子施加電壓的定時(shí)從對(duì)選擇線SEL施加電壓的定時(shí)起滯后一定時(shí)間。
如后面的第二實(shí)施方式所述，該延遲電路31在自刷新動(dòng)作中，在對(duì)晶體管T2的控制端子施加有高電平電壓的狀態(tài)下，在使輸出節(jié)點(diǎn)N2成為了高于內(nèi)部節(jié)點(diǎn)m的高電位時(shí)， 只要僅使其延遲使這兩個(gè)節(jié)點(diǎn)的電位大致相等所需要的時(shí)間的量即可。而且，該時(shí)間大致相當(dāng)于電子從接通狀態(tài)的晶體管T2的一端流到另一端所需要的時(shí)間。另一方面，由延遲電路31產(chǎn)生的延遲時(shí)間(在對(duì)選擇線SEL施加有脈沖電壓以后，直到向晶體管T3的控制端子供給該電壓所需要的時(shí)間)大致相當(dāng)于電子從接通狀態(tài)的延遲用晶體管TDl的一端流到另一端所需要的時(shí)間。因此，通過(guò)將晶體管T2和延遲用晶體管TDl用同一材料(非晶硅TFT) 來(lái)形成，能夠利用簡(jiǎn)單的電路來(lái)確保必要而充分的延遲時(shí)間。而且，當(dāng)向選擇線SEL的電壓施加結(jié)束時(shí)，在該結(jié)束的定時(shí)，通過(guò)對(duì)基準(zhǔn)線REF賦予規(guī)定的電壓，被賦予晶體管T3的控制端子的電壓經(jīng)由延遲用晶體管TD2流到選擇線SEL。 由此，晶體管T3的控制端子的電位也下降，恢復(fù)到對(duì)選擇線SEL的脈沖電壓施加前的狀態(tài)。另外，延遲電路31不局限于圖22 圖四所示的結(jié)構(gòu)，也可采用另外的結(jié)構(gòu)。圖 30是以Y組的第一類型的像素電路加為例來(lái)表示一個(gè)結(jié)構(gòu)例的圖。當(dāng)對(duì)選擇線SEL施加脈沖電壓時(shí)，節(jié)點(diǎn)ND的電位就經(jīng)由延遲用電容元件⑶而上升。通過(guò)在上述脈沖電壓施加前對(duì)節(jié)點(diǎn)ND賦予一定程度的電位，延遲用晶體管TDl通過(guò)該電位上升而導(dǎo)通，經(jīng)由該延遲用晶體管TD1，對(duì)晶體管T3的控制端子延遲地賦予脈沖電壓。而且，在該結(jié)構(gòu)的情況下，當(dāng)向選擇線SEL的脈沖電壓施加結(jié)束時(shí)，節(jié)點(diǎn)ND的電位就下降，延遲用晶體管TDl成為非導(dǎo)通。另一方面，通過(guò)預(yù)先對(duì)基準(zhǔn)線REF施加規(guī)定的電壓， 在延遲用晶體管TD2的源極一柵極間產(chǎn)生閾值電壓以上的電壓，因此TD2導(dǎo)通。由此，賦予晶體管T3的控制端子的電壓經(jīng)由延遲用晶體管TD2流到選擇線SEL。因而，晶體管T3的控制端子的電位下降，恢復(fù)到對(duì)選擇線SEL的脈沖電壓施加前的狀態(tài)。另外，在下述中，關(guān)于這兩個(gè)延遲用晶體管TDl和TD2，也與晶體管Tl T4同樣， 將其閾值電壓設(shè)為2V。[第二實(shí)施方式]在第二實(shí)施方式中，參照附圖對(duì)上述的各X、Y組的第一 第八類型的像素電路的自刷新動(dòng)作進(jìn)行說(shuō)明。自刷新動(dòng)作是持續(xù)顯示模式的動(dòng)作，且是對(duì)多個(gè)像素電路2而言使第一開(kāi)關(guān)電路 22、第二開(kāi)關(guān)電路23和控制電路M以規(guī)定的順序工作，且使像素電極20的電位(這也是內(nèi)部節(jié)點(diǎn)W的電位)同時(shí)地一并恢復(fù)到通過(guò)之前的寫(xiě)入動(dòng)作而寫(xiě)入的灰度等級(jí)的電位的動(dòng)作。自刷新動(dòng)作是上述各像素電路實(shí)現(xiàn)的本發(fā)明特有的動(dòng)作，相對(duì)于現(xiàn)有那樣進(jìn)行通常的寫(xiě)入動(dòng)作使像素電極20的電位恢復(fù)的“外部刷新動(dòng)作”，能夠?qū)崿F(xiàn)大幅度的低電力消耗化。 另外，上述“同時(shí)地一并”的“同時(shí)”是具有一系列自刷新動(dòng)作的時(shí)間寬度的“同時(shí)”?？墒牵诂F(xiàn)有技術(shù)中，進(jìn)行寫(xiě)入動(dòng)作，并進(jìn)行邊維持像素電極20和相對(duì)電極80之間的被施加的液晶電壓Vcl的絕對(duì)值邊僅使極性反轉(zhuǎn)的動(dòng)作(外部極性反轉(zhuǎn)動(dòng)作)。當(dāng)進(jìn)行該外部極性反轉(zhuǎn)動(dòng)作時(shí)，極性反轉(zhuǎn)，并且液晶電壓Vcl的絕對(duì)值也被更新到之前的寫(xiě)入時(shí)的狀態(tài)。即，同時(shí)進(jìn)行極性反轉(zhuǎn)和刷新。因此，通常不怎么通過(guò)寫(xiě)入動(dòng)作，來(lái)進(jìn)行以不使極性反轉(zhuǎn)而僅使液晶電壓Vcl的絕對(duì)值更新為目的而執(zhí)行刷新動(dòng)作之類的動(dòng)作，但在下述中， 為了便于說(shuō)明，從與自刷新動(dòng)作相比較的觀點(diǎn)出發(fā)，將這種刷新動(dòng)作稱為“外部刷新動(dòng)作”。另外，在通過(guò)外部極性反轉(zhuǎn)動(dòng)作來(lái)執(zhí)行刷新動(dòng)作的情況下，也仍然要進(jìn)行寫(xiě)入動(dòng)作。即，在與該現(xiàn)有方法相比較的情況下，也能夠通過(guò)本實(shí)施方式的自刷新動(dòng)作，來(lái)實(shí)現(xiàn)大幅度的低電力消耗化。對(duì)與成為自刷新動(dòng)作的對(duì)象的像素電路2連接的全部的柵極線GL、源極線SL、選擇線SEL、基準(zhǔn)線REF、輔助電容線CSL、升壓線BST和相對(duì)電極80，全都以相同的定時(shí)進(jìn)行電壓施加。在電壓供給線VSL作為獨(dú)立的信號(hào)線而設(shè)有的情況下，對(duì)該電壓供給線VSL也以相同的定時(shí)進(jìn)行電壓施加。而且，在同一定時(shí)下，對(duì)全部的柵極線GL施加同一電壓，對(duì)全部的基準(zhǔn)線REF施加同一電壓，對(duì)全部的輔助電容線CSL施加同一電壓，對(duì)全部的升壓線 BST施加同一電壓，在電壓供給線VSL作為獨(dú)立的信號(hào)線而設(shè)有的情況下，對(duì)全部的電壓供給線VSL施加同一電壓。這些電壓施加的定時(shí)控制由顯示控制電路11來(lái)進(jìn)行，各自的電壓施加由顯示控制電路11、相對(duì)電極驅(qū)動(dòng)電路12、源極驅(qū)動(dòng)器13、柵極驅(qū)動(dòng)器14來(lái)進(jìn)行。本實(shí)施方式的持續(xù)顯示模式由于以像素電路為單位保持2級(jí)灰度(二值)的像素?cái)?shù)據(jù)，因此保持于像素電極20 (內(nèi)部節(jié)點(diǎn)Ni)的電位VNl呈現(xiàn)第一電壓狀態(tài)和第二電壓狀態(tài)這兩個(gè)電壓狀態(tài)。在本實(shí)施方式中，與上述的相對(duì)電壓Vcom同樣，將第一電壓狀態(tài)設(shè)為高電平(5V)且將第二電壓狀態(tài)設(shè)為低電平(0V)進(jìn)行說(shuō)明。在自刷新動(dòng)作的執(zhí)行之前的狀態(tài)下，假設(shè)像素電極20被寫(xiě)成高電平電壓的像素和被寫(xiě)成低電平電壓的像素雙方混雜。但是，根據(jù)本實(shí)施方式的自刷新動(dòng)作，即使像素電極 20被寫(xiě)成高低任一種電壓，也能夠通過(guò)進(jìn)行基于同一順序的電壓施加處理，來(lái)執(zhí)行對(duì)全部像素電路的刷新動(dòng)作。參照時(shí)間圖和電路圖對(duì)該內(nèi)容進(jìn)行說(shuō)明。另外，在下述中，通過(guò)之前的寫(xiě)入動(dòng)作，第一電壓狀態(tài)的電壓(高電平電壓)被寫(xiě)入，將恢復(fù)該高電平電壓的情況稱為“主體H”;通過(guò)之前的寫(xiě)入動(dòng)作，第二電壓狀態(tài)(低電平電壓)被寫(xiě)入，將恢復(fù)該低電平電壓的情況稱為“主體L”。<1、父組>首先，對(duì)在升壓電容元件Cbst的第二端子上連接有升壓線BST的屬于X組的各像素電路的自刷新動(dòng)作進(jìn)行說(shuō)明。(第一類型)圖31表示的是第一類型的像素電路2A的自刷新動(dòng)作的時(shí)間圖。如圖31所示，自刷新動(dòng)作通過(guò)是否對(duì)升壓線BST施加有脈沖電壓而分解為兩個(gè)階段PI、P2。在階段Pl中，在對(duì)升壓線BST開(kāi)始脈沖電壓的施加以后(時(shí)刻tl )，稍等片刻再對(duì)選擇線SEL施加脈沖電壓(時(shí)刻t2)。另外，將階段P2的開(kāi)始時(shí)刻設(shè)為t3。圖31表示的是與成為自刷新動(dòng)作的對(duì)象的像素電路2A連接的全部的柵極線GL、 源極線SL、選擇線SEL、基準(zhǔn)線REF、輔助電容線CSL、升壓線BST的各電壓波形和相對(duì)電壓 Vcom的電壓波形。另外，在本實(shí)施方式中，像素電路陣列的全部像素電路設(shè)為自刷新動(dòng)作的對(duì)象。另外，在圖31中，表示的是表示主體H、L各自的內(nèi)部節(jié)點(diǎn)m的電位(像素電壓) VNl和輸出節(jié)點(diǎn)N2的電位VN2的變化的波形以及晶體管Tl T4的通斷狀態(tài)。另外，在圖 31中，用括弧明確記述對(duì)應(yīng)于某個(gè)主體。例如，VNl (H)是表示主體H的電位Vm的變化的波形。另外，在開(kāi)始自刷新動(dòng)作的時(shí)刻(tl)更靠前的時(shí)點(diǎn)，在主體H中，進(jìn)行高電平寫(xiě)入，在主體L中，進(jìn)行低電平寫(xiě)入。
在執(zhí)行了寫(xiě)入動(dòng)作以后，當(dāng)經(jīng)過(guò)一段時(shí)間時(shí)，內(nèi)部節(jié)點(diǎn)附的電位VNl就隨著像素電路內(nèi)的各晶體管的漏電流的產(chǎn)生而變動(dòng)。在主體H的情況下，在寫(xiě)入動(dòng)作之后，vm為5V， 但該值通過(guò)經(jīng)過(guò)一段時(shí)間，會(huì)呈現(xiàn)比當(dāng)初更低的值。這主要是漏電流經(jīng)由斷開(kāi)狀態(tài)的晶體管向低電位(例如，接地線)流動(dòng)的緣故。另外，在主體L的情況下，在寫(xiě)入動(dòng)作之后，電位Vm為0V，但往往隨著時(shí)間經(jīng)過(guò)會(huì)稍有上升。這是因?yàn)?，例如，在向另一像素電路的?xiě)入動(dòng)作時(shí)，通過(guò)對(duì)源極線SL施加寫(xiě)入電壓，即使是非選擇的像素電路，漏電流也會(huì)經(jīng)由非導(dǎo)通的晶體管從源極線SL向內(nèi)部節(jié)點(diǎn)m 流動(dòng)。在圖31中，在時(shí)刻tl時(shí)，顯示為VNl (H)稍低于5V、VN1 (L)稍高于OV。這些都是考慮了上述的電位變動(dòng)而得出的結(jié)論。 下面，每個(gè)階段都對(duì)施加于各線的電平進(jìn)行說(shuō)明?！峨A段P1》在從時(shí)刻tl開(kāi)始的階段Pl中，對(duì)柵極線GLl施加晶體管T4成為完全斷開(kāi)狀態(tài)那樣的電壓。在此，設(shè)為一 5V。另外，對(duì)基準(zhǔn)線REF施加對(duì)應(yīng)于第一電壓狀態(tài)的電壓(5V)。該電壓也是如下那樣的電壓值，即，在內(nèi)部節(jié)點(diǎn)m的電壓狀態(tài)為高電平(主體H)的情況下，晶體管T2成為非導(dǎo)通狀態(tài)，在低電平(主體L)的情況下，晶體管T2成為導(dǎo)通狀態(tài)。對(duì)源極線SL施加對(duì)應(yīng)于第二電壓狀態(tài)的電壓(OV)。施加于相對(duì)電極80的相對(duì)電壓Vcom和施加于輔助電容線CSL的電壓設(shè)為OV。這不是限定在OV的意思，可以原封不動(dòng)地維持時(shí)刻tl更靠前的時(shí)點(diǎn)的電壓值。如后面的第三實(shí)施方式所述，在寫(xiě)入動(dòng)作時(shí)，晶體管T2導(dǎo)通，因此在進(jìn)行高電平寫(xiě)入的主體H中，節(jié)點(diǎn)m和N2成為高電平電位(5V)，在進(jìn)行低電平寫(xiě)入的主體L中，節(jié)點(diǎn) Nl和N2成為低電平電位(OV)。當(dāng)寫(xiě)入動(dòng)作完成時(shí)，晶體管T2成為非導(dǎo)通狀態(tài)，但節(jié)點(diǎn)W與源極線SL斷開(kāi)，因此節(jié)點(diǎn)m和N2的電位繼續(xù)被保持。即，時(shí)刻tl之前的節(jié)點(diǎn)m和N2的電位在主體H中，大致為5V，在主體L中，大致為0V?！按笾隆边@種說(shuō)法是考慮了漏電流產(chǎn)生后造成的電位變動(dòng)的記載。而且，當(dāng)在時(shí)刻tl對(duì)基準(zhǔn)線REF施加5V時(shí)，在主體H中，節(jié)點(diǎn)附和N2大致為5V， 因此晶體管T2的柵極-源極間電壓Vgs大致成為0V，低于閾值電壓2V，成為非導(dǎo)通狀態(tài)。 與此相對(duì)，在主體L中，構(gòu)成晶體管T2的漏極或源極的節(jié)點(diǎn)m和N2大致為0V，因此晶體管 T2的柵極一源極間電壓Vgs大致成為5V，高于閾值電壓2V，成為導(dǎo)通狀態(tài)。另外，嚴(yán)格地說(shuō)，在主體H的情況下，晶體管T2不需要為完全非導(dǎo)通，只要是至少?gòu)墓?jié)點(diǎn)N2向m不導(dǎo)通那樣的狀態(tài)即可。 對(duì)升壓線BST施加如下那樣的高電平電壓，即，在節(jié)點(diǎn)m的電壓狀態(tài)為高電平(主體H)的情況下，晶體管Tl成為導(dǎo)通狀態(tài)，在低電平(主體L)的情況下，晶體管Tl成為非導(dǎo)通狀態(tài)。 升壓線BST與升壓電容元件Cbst的一端連接。因此，當(dāng)對(duì)升壓線BST施加高電平電壓時(shí)，升壓電容元件Cbst的另一端的電位即輸出節(jié)點(diǎn)N2的電位就上升。以下將這樣通過(guò)使施加于對(duì)升壓線BST的電壓上升而使輸出節(jié)點(diǎn)N2的電位上升的情況稱為“升壓上升”。
如上所述，在主體H的情況下，在時(shí)刻tl時(shí)，晶體管T2為非導(dǎo)通。因此，升壓上升造成的節(jié)點(diǎn)N2的電位變動(dòng)量由升壓電容Cbst和寄生于節(jié)點(diǎn)N2的總電容的比率來(lái)決定。作為一個(gè)例子，當(dāng)設(shè)該比率為0.7時(shí)，如果升壓電容元件的一電極上升AVbst，則另一電極即節(jié)點(diǎn)N2大致僅上升0. 7 Δ Vbst。在時(shí)刻tl時(shí)，內(nèi)部節(jié)點(diǎn)電位VNl (H)大致呈現(xiàn)5V，因此如果對(duì)晶體管Tl的柵極即輸出節(jié)點(diǎn)N2賦予比VNl高出閾值電壓2V以上的電位，則晶體管Tl就導(dǎo)通。在本實(shí)施例中，在時(shí)刻tl時(shí)，將施加于升壓線BST的電壓設(shè)為IOV0在這種情況下，輸出節(jié)點(diǎn)N2上升 7V。在時(shí)刻tl之前的時(shí)點(diǎn)，輸出節(jié)點(diǎn)N2的電位VN2 (H)與VNl (H)大致呈現(xiàn)同電位(5V)， 因此該節(jié)點(diǎn)N2因升壓上升而呈現(xiàn)12V左右。因而，在晶體管Tl上且在柵極和節(jié)點(diǎn)m之間產(chǎn)生閾值電壓以上的電位差，因此該晶體管Tl導(dǎo)通。另一方面，在主體L的情況下，在時(shí)刻tl時(shí)，晶體管T2導(dǎo)通。即，與主體H不同，輸出節(jié)點(diǎn)N2和內(nèi)部節(jié)點(diǎn)m電連接。在這種情況下，升壓上升造成的輸出節(jié)點(diǎn)N2的電位VN2 (L)的變動(dòng)量除受升壓電容Cbst和節(jié)點(diǎn)N2的總寄生電容的影響以外，還受內(nèi)部節(jié)點(diǎn)m的總寄生電容的影響。在內(nèi)部節(jié)點(diǎn)m上連接有輔助電容元件Cs的一端以及液晶電容元件Clc的一端， 寄生于該內(nèi)部節(jié)點(diǎn)m的總電容Cp大致用液晶電容Cic和輔助電容Cs之和來(lái)表示，如上所述。而且，升壓電容Cbst為遠(yuǎn)比液晶電容Cp小的值。因此，升壓電容相對(duì)于這些總電容的比率極小，例如，成為0.01以下程度的值。在這種情況下，如果升壓電容元件的一電極上升 Δ Vbst，則另一電極即輸出節(jié)點(diǎn)N2最高僅上升0.01 Δ Vbst程度。即，即使設(shè)為AVbst = 10V，輸出節(jié)點(diǎn)Ν2的電位VN2 (L)理論上也幾乎不上升。但是，實(shí)際上，如圖31所示，假設(shè)VN2 (L)從向升壓線BST的脈沖電壓的施加開(kāi)始的時(shí)刻tl起在一定的短時(shí)間內(nèi)產(chǎn)生電位變動(dòng)。這起因于像素電路加內(nèi)的晶體管T2包括電子遷移率低的非晶硅TFT。關(guān)于這點(diǎn)，與晶體管T2由電子遷移率高的多晶硅TFT形成的情況對(duì)比地進(jìn)行說(shuō)明。在內(nèi)部節(jié)點(diǎn)m為第二電壓狀態(tài)的情況下，當(dāng)對(duì)升壓線BST施加脈沖電壓時(shí)，無(wú)論晶體管T2是多晶硅TFT還是非晶硅TFT，輸出節(jié)點(diǎn)的電位VN2都會(huì)在極短的時(shí)間內(nèi)瞬時(shí)上升。但是，在晶體管T2由電子遷移率高的多晶硅形成的情況下，瞬時(shí)，從電位上升的輸出節(jié)點(diǎn)N2經(jīng)由導(dǎo)通的晶體管T2向內(nèi)部節(jié)點(diǎn)m的電流就流動(dòng)，兩節(jié)點(diǎn)就成為同電位，結(jié)果是，輸出節(jié)點(diǎn)的電位VN2與脈沖電壓施加前幾乎沒(méi)有變化。與此相對(duì)，在晶體管T2由電子遷移率低的非晶硅形成的情況下，輸出節(jié)點(diǎn)的電位 VN2上升以后，從輸出節(jié)點(diǎn)N2向內(nèi)部節(jié)點(diǎn)m的電流才開(kāi)始流動(dòng)，直到兩節(jié)點(diǎn)變成同電位，需要一定的時(shí)間。而且，在該期間，輸出節(jié)點(diǎn)的電位VN2受對(duì)升壓線BST賦予的脈沖電壓的影響而上升。其后，通過(guò)經(jīng)過(guò)一定的時(shí)間，再下降到內(nèi)部節(jié)點(diǎn)的電位VNl(L)，且恢復(fù)到脈沖電壓施加前的狀態(tài)。圖31的VN2 (L)呈現(xiàn)從時(shí)刻tl上升其后再恢復(fù)到脈沖電壓施加前的狀態(tài)那樣的變化是基于這種理由的變化。晶體管Tl的導(dǎo)通狀態(tài)受輸出節(jié)點(diǎn)N2的電位VN2的影響。如果是主體H，則如上所述，在時(shí)刻tl t2期間，VN2 (H)為高電位，因此晶體管Tl持續(xù)進(jìn)行導(dǎo)通狀態(tài)。另一方面，在主體L的情況下，在VN2 (L)上升期間，晶體管Tl有可能導(dǎo)通，但其后，VN2 (L)就恢復(fù)到脈沖電壓施加前的狀態(tài)，因此呈現(xiàn)非導(dǎo)通狀態(tài)。這樣，在時(shí)刻tl t2期間，只要持續(xù)呈現(xiàn)非導(dǎo)通，則在一定期間內(nèi)，就有導(dǎo)通的可能性，為了對(duì)此進(jìn)行暗示，在圖31中，將Tl(L) 帶有括弧地記載為“(OFF)”，與簡(jiǎn)單地記載為“OFF”的區(qū)別開(kāi)來(lái)。其后，在時(shí)刻t2，對(duì)選擇線SEL賦予脈沖電壓。該電壓值只要是使晶體管T3導(dǎo)通必要的值即可。在此，設(shè)為8V。另夕卜，時(shí)刻t2至少需要比主體L的輸出節(jié)點(diǎn)N2的電位VN2恢復(fù)到向升壓線BST 的脈沖電壓施加前的電位(在此，約0V)的時(shí)刻更靠后。對(duì)升壓線BST施加脈沖電壓以后直到VN2 (L)恢復(fù)到約OV需要的時(shí)間與輸出節(jié)點(diǎn)N2的電位上升后直到輸出節(jié)點(diǎn)N2和內(nèi)部節(jié)點(diǎn)m大致達(dá)到同電位需要的時(shí)間對(duì)應(yīng)，這大致與電子在晶體管T2的源極一漏極間進(jìn)行遷移需要的時(shí)間。因此，只要先利用由與晶體管T2同材料(非晶硅)形成的晶體管對(duì)電子在源極一漏極間遷移需要的時(shí)間τ 1進(jìn)行計(jì)測(cè)，然后將從時(shí)刻tl起至少經(jīng)過(guò)該時(shí)間τ 以上的時(shí)刻設(shè)定為t2即可。當(dāng)在時(shí)刻t2對(duì)選擇線SEL賦予8V時(shí)，主體H、L的晶體管T3都導(dǎo)通。在此，主體 H的晶體管Tl也導(dǎo)通，因此第二開(kāi)關(guān)電路23導(dǎo)通。因而，從基準(zhǔn)線REF經(jīng)由該第二開(kāi)關(guān)電路23向內(nèi)部節(jié)點(diǎn)m供給5V，內(nèi)部節(jié)點(diǎn)m的電位VNl恢復(fù)到第一電壓狀態(tài)。在圖31中， VNl (H)在從時(shí)刻t2起經(jīng)過(guò)片刻時(shí)間的時(shí)點(diǎn)恢復(fù)到5V表示的是這種情況。另一方面，在主體L的情況下，在時(shí)刻t2的時(shí)點(diǎn)，VN2 (L)為低電位狀態(tài)，因此晶體管Tl為非導(dǎo)通。因而，第二開(kāi)關(guān)電路23為非導(dǎo)通，施加于基準(zhǔn)線REF的5V不會(huì)經(jīng)由第二開(kāi)關(guān)電路23被賦予節(jié)點(diǎn)m。S卩，節(jié)點(diǎn)m的電位VNl (L)依然是與時(shí)刻tl的時(shí)點(diǎn)大致同電平的值，即，大致呈現(xiàn)0V。如上所述，在階段Pl中，自動(dòng)選擇地對(duì)寫(xiě)成第一電壓狀態(tài)的內(nèi)部節(jié)點(diǎn)m (H)進(jìn)行刷新動(dòng)作。另外，當(dāng)變成圖31的時(shí)間圖而將向選擇線SEL的脈沖電壓的施加設(shè)定為與向升壓線BST的施加同定時(shí)以后，在主體L中，在VN2 (L)呈現(xiàn)高電位期間，第二開(kāi)關(guān)電路23導(dǎo)通，有可能從基準(zhǔn)線REF向內(nèi)部節(jié)點(diǎn)附供給5V。此時(shí)，內(nèi)部節(jié)點(diǎn)的電位VNl (L)必然從第二電壓狀態(tài)變更為第一電壓狀態(tài)，給液晶顯示帶來(lái)影響。在晶體管T2的電子遷移率低，且直到輸出節(jié)點(diǎn)的電位VN2和內(nèi)部節(jié)點(diǎn)的電位VNl達(dá)到大致同電位需要時(shí)間的情況下，需要如本實(shí)施方式那樣將向選擇線SEL的脈沖電壓施加從向升壓線BST的脈沖電壓施加起錯(cuò)開(kāi)一定時(shí)間(從tl到t2)。在X組的各像素電路中，通過(guò)將電壓施加定時(shí)本身錯(cuò)開(kāi)來(lái)實(shí)現(xiàn)?！峨A段P2》在從時(shí)刻t2開(kāi)始的階段P2中，繼續(xù)將施加于柵極線GL、源極線SL、基準(zhǔn)線REF、輔助電容線CSL的電壓以及相對(duì)電壓Vcom設(shè)為與階段Pl相同的值。對(duì)選擇線SEL施加晶體管T3成為非導(dǎo)通狀態(tài)那樣的電壓。在此，設(shè)為一 5V。由此，第二開(kāi)關(guān)電路23成為非導(dǎo)通。使施加于升壓線BST的電壓下降到進(jìn)行升壓上升前的狀態(tài)。在此，設(shè)為0V。通過(guò)升壓線BST的電壓下降，節(jié)點(diǎn)m的電位下降(VN2 (H))。在階段P2，在主體L的情況下，晶體管T2為導(dǎo)通狀態(tài)。因此，即使升壓線BST的電壓下降，也幾乎影響不到節(jié)點(diǎn)N2的電位VN2 (L)，大致維持0V。節(jié)點(diǎn)附也與節(jié)點(diǎn)N2呈現(xiàn)同電位。
3
在階段P2，維持同一電壓狀態(tài)且維持遠(yuǎn)比階段Pl長(zhǎng)的時(shí)間。在此期間，對(duì)源極線 SL施加低電平電壓(0V)。因此，通過(guò)此期間產(chǎn)生的經(jīng)由晶體管T4的漏電流，主體L的內(nèi)部節(jié)點(diǎn)電位VNl (L)時(shí)效地向接近OV的方向變化。即，在時(shí)刻tl之前的時(shí)點(diǎn)，即使主體L的內(nèi)部節(jié)點(diǎn)m的電位VNl (L)為高于OV的電位，在階段P2期間，該電位也向趨于OV的方向變化。另一方面，在主體H的情況下，通過(guò)階段P1，內(nèi)部節(jié)點(diǎn)電位VNl (H)恢復(fù)到5V，但通過(guò)其后的漏電流的存在，隨著時(shí)間逐漸減小。如上所述，在階段P2，進(jìn)行使寫(xiě)成第二電壓狀態(tài)的內(nèi)部節(jié)點(diǎn)m的電位逐漸接近OV 的動(dòng)作?？梢哉f(shuō)是進(jìn)行對(duì)寫(xiě)成第二電壓狀態(tài)的內(nèi)部節(jié)點(diǎn)m的間接的刷新動(dòng)作。其后，通過(guò)重復(fù)該階段Pl和P2，能夠使主體H和L雙方的內(nèi)部節(jié)點(diǎn)附的電位即像素電壓恢復(fù)到之前的寫(xiě)入狀態(tài)。在如現(xiàn)有那樣通過(guò)經(jīng)由源極線SL的電壓施加的寫(xiě)入來(lái)進(jìn)行刷新動(dòng)作的情況下， 需要對(duì)柵極線GL —根一根地沿垂直方向進(jìn)行掃描。因此，需要對(duì)柵極線GL施加?xùn)艠O線的數(shù)(η)的量的高電平電壓。另外，需要將與之前的寫(xiě)入動(dòng)作寫(xiě)入的電位電平相同的電位電平施加于各源極線SL，因此也需要對(duì)各源極線SL分別進(jìn)行最大η次的充放電動(dòng)作。與此相對(duì)，根據(jù)本實(shí)施方式，能夠邊對(duì)基準(zhǔn)線REF賦予一定的電壓(5V)，邊對(duì)選擇線SEL和升壓線BST分別施加一次脈沖電壓，其后，僅維持低電平電位，且對(duì)全部的像素，使內(nèi)部節(jié)點(diǎn)電位VNl (像素電極20的電位)恢復(fù)到寫(xiě)入動(dòng)作時(shí)的電位狀態(tài)。即，在1幀期間內(nèi)，為使各像素的內(nèi)部節(jié)點(diǎn)電位VNl恢復(fù)而使施加于各線的施加電壓變化的次數(shù)為兩個(gè)回合(時(shí)刻tl t2、t2 t3)足夠。此間，可以僅對(duì)全部的柵極線GL持續(xù)施加低電平電壓。因此，根據(jù)本實(shí)施方式的自刷新動(dòng)作，與通常的外部刷新動(dòng)作相比，能夠大幅度地減少對(duì)柵極線GL的電壓施加和對(duì)源極線SL的電壓施加的次數(shù)，另外，也能夠簡(jiǎn)化其控制內(nèi)容。因此，能夠大大地減少柵極驅(qū)動(dòng)器14和源極驅(qū)動(dòng)器13的電力消耗量。(第二類型)圖11所示的第二類型的像素電路2B為電壓供給線VSL與輔助電容線CSL共用化的結(jié)構(gòu)。因此，在與第一類型相比的情況下，在階段Pl對(duì)輔助電容線CSL施加第一電壓狀態(tài)的高電平電壓(5V)這一點(diǎn)不同。圖32表示的是第二類型的像素電路的自刷新動(dòng)作時(shí)的時(shí)間圖。在第二類型的情況下，如后所述，在持續(xù)顯示模式時(shí)的寫(xiě)入動(dòng)作中，施加于輔助電容線CSL的電壓固定在第一電壓狀態(tài)(5V)或第二電壓狀態(tài)(OV)中的任一種狀態(tài)。而且，該類型在寫(xiě)入時(shí)對(duì)輔助電容線CSL施加有5V的情況下，可執(zhí)行自刷新動(dòng)作。此時(shí)，在自刷新動(dòng)作時(shí)，也固定有向該輔助電容線CSL的施加電壓(5V)。其他與圖31所示的第一類型的情況共用。在圖32中，為了明確表示作為向輔助電容線CSL的施加電壓不能采用0V，在輔助電容線CSL的施加電壓欄記述為“5V (限定)”。根據(jù)這樣的結(jié)構(gòu)，在主體H的情況下，在時(shí)刻t2 t3期間，晶體管Tl和T3雙方都導(dǎo)通，因此第一電壓狀態(tài)的電壓(5V)從輔助電容線CSL經(jīng)由第二開(kāi)關(guān)電路23被賦予內(nèi)部節(jié)點(diǎn)Ni，進(jìn)行刷新動(dòng)作。在主體L的情況下，在時(shí)刻t2 t3期間，晶體管Tl為非導(dǎo)通， 因此第二開(kāi)關(guān)電路23為非導(dǎo)通，由此，內(nèi)部節(jié)點(diǎn)m維持低電平電壓。(第三類型)
圖12所示的第三類型的像素電路2C為電壓供給線VSL與源極線SL共用化的結(jié)構(gòu)。因此，在與第一類型相比的情況下，在時(shí)刻t2 t3期間向源極線SL供給第一電壓狀態(tài)的高電平電壓(5V)這一點(diǎn)不同。圖33表示的是第三類型的像素電路的自刷新動(dòng)作時(shí)的時(shí)間圖。另外，在圖12中，僅在時(shí)刻t2 t3期間，向源極線SL供給5V，但也可以在tl t3期間賦予5V。在主體H的情況下，在時(shí)刻t2 t3期間，晶體管Tl和T3雙方都導(dǎo)通，因此第一電壓狀態(tài)的電壓(5V)從源極線SL經(jīng)由第二開(kāi)關(guān)電路23被賦予內(nèi)部節(jié)點(diǎn)Ni，進(jìn)行刷新動(dòng)作。 在主體L的情況下，在時(shí)刻t2 t3期間，晶體管Tl為非導(dǎo)通，因此第二開(kāi)關(guān)電路23為非導(dǎo)通，由此，內(nèi)部節(jié)點(diǎn)m維持低電平電壓。(第四類型)圖13所示的第四類型的像素電路2D為不將電壓供給線VSL與其他信號(hào)線共用化而是單獨(dú)具有的結(jié)構(gòu)。因此，在與第一類型相比的情況下，不同點(diǎn)是，在時(shí)刻t2 t3期間， 對(duì)電壓供給線VSL施加第一電壓狀態(tài)的高電平電壓(5V)，在階段P2，施加第二電壓狀態(tài)的低電平電壓(0V)。圖34表示的是第四類型的像素電路的自刷新動(dòng)作時(shí)的時(shí)間圖。另外，在圖34中，僅在時(shí)刻t2 t3期間，向電壓供給線VSL供給5V，但也可以在 tl t3期間賦予5V。另外，也可以在時(shí)刻tl t4期間向電壓供給線VSL持續(xù)供給5V。在主體H的情況下，在時(shí)刻t2 t3期間，晶體管Tl和T3雙方都導(dǎo)通，因此第一電壓狀態(tài)的電壓(5V)從電壓供給線VSL經(jīng)由第二開(kāi)關(guān)電路23被賦予內(nèi)部節(jié)點(diǎn)Ni，進(jìn)行刷新動(dòng)作。在主體L的情況下，在時(shí)刻t2 t3期間，晶體管Tl為非導(dǎo)通，因此第二開(kāi)關(guān)電路 23為非導(dǎo)通，由此，內(nèi)部節(jié)點(diǎn)m維持低電平電壓。(第五類型)圖14所示的第五類型的像素電路2E在基準(zhǔn)線REF兼電壓供給線VSL這一點(diǎn)上， 與第一類型的像素電路2A通用。即，在階段Pl的時(shí)刻t2 t3期間，在主體H的情況下， 經(jīng)由第二開(kāi)關(guān)電路23從基準(zhǔn)線REF對(duì)內(nèi)部節(jié)點(diǎn)m賦予5V，執(zhí)行刷新動(dòng)作。另一方面，在主體L的情況下，在時(shí)刻t2 t3期間，通過(guò)將晶體管Tl設(shè)為非導(dǎo)通，來(lái)使第二開(kāi)關(guān)電路23 成為非導(dǎo)通，以使其不從基準(zhǔn)線REF向內(nèi)部節(jié)點(diǎn)m供給5V。在第五類型的情況下，晶體管T3也構(gòu)成第一開(kāi)關(guān)電路22的一個(gè)元件。但是，在階段P1，通過(guò)將晶體管T4設(shè)為非導(dǎo)通，能夠使第一開(kāi)關(guān)電路22成為非導(dǎo)通，因此即使該晶體管T3導(dǎo)通，也沒(méi)有問(wèn)題。這在圖15和圖16所示的第五類型的像素電路的變形例中也是同樣的。根據(jù)上述說(shuō)明，第五類型的像素電路2E可利用與圖31的時(shí)間圖所示的第一類型的像素電路2A相同的電壓施加方法，執(zhí)行自刷新動(dòng)作。(第六類型)圖17所示的第六類型的像素電路2F在輔助電容線CSL兼電壓供給線VSL這一點(diǎn)上，與第二類型的像素電路2B通用。而且，第二類型和第六類型的像素電路的不同點(diǎn)與第一類型和第五類型的像素電路的不同點(diǎn)相同。因此，根據(jù)與第五類型的情況同樣的道理，第六類型的像素電路2F可利用與圖32 的時(shí)間圖所示的第二類型的像素電路2B相同的電壓施加方法，執(zhí)行自刷新動(dòng)作。
(第七類型)圖18所示的第七類型的像素電路2G在源極線SL兼電壓供給線VSL這一點(diǎn)上，與第三類型的像素電路2C通用。而且，第三類型和第七類型的像素電路的不同點(diǎn)與第一類型和第五類型的像素電路的不同點(diǎn)相同。因此，通過(guò)與第五類型的情況同樣的道理，第七類型的像素電路2F可利用與圖33 時(shí)間圖所示的第三類型的像素電路2C相同的電壓施加方法，執(zhí)行自刷新動(dòng)作。在圖19和圖20的電路結(jié)構(gòu)中，也相同。(第八類型)圖21所示的第八類型的像素電路2H在電壓供給線VSL包括獨(dú)立的信號(hào)線這一點(diǎn)上，與第四類型的像素電路2D通用。而且，第四類型和第八類型的像素電路的不同點(diǎn)與第一類型和第五類型的像素電路的不同點(diǎn)相同。因此，通過(guò)與第四類型的情況同樣的道理，第八類型的像素電路2H可利用與圖34 的時(shí)間圖所示的第四類型的像素電路2D相同的電壓施加方法，執(zhí)行自刷新動(dòng)作。<2、丫組>接著，對(duì)在升壓電容元件Cbst的第二端子上連接有選擇線SEL，并且相對(duì)于該選擇線SEL經(jīng)由延遲電路31連接有晶體管T3的控制端子的結(jié)構(gòu)的屬于Y組的各像素電路的自刷新動(dòng)作進(jìn)行說(shuō)明。在圖31 圖34所示的X組的各像素電路的自刷新動(dòng)作的時(shí)間圖中，在對(duì)升壓線 BST施加脈沖電壓以后，等待VN2 (L)可靠地恢復(fù)到低電位，然后才對(duì)選擇線SEL施加脈沖電壓。這是僅在升壓線BST和選擇線SEL為不同的信號(hào)線的情況下才能實(shí)現(xiàn)的方法。在Y組的情況下，采用的是升壓電容元件Cbst的第二端子和晶體管T3的控制端子都與選擇線SEL連接的結(jié)構(gòu)，因此，不能通過(guò)將晶體管T3導(dǎo)通的定時(shí)與輸出節(jié)點(diǎn)的電位 VN2因升壓上升而上升的定時(shí)錯(cuò)開(kāi)、將向信號(hào)線的電壓施加定時(shí)與輸出節(jié)點(diǎn)的電位VN2因升壓上升而上升的定時(shí)錯(cuò)開(kāi)來(lái)實(shí)現(xiàn)。因此，如上所述，Y組的各像素電路采用如下所述的結(jié)構(gòu)，即，在選擇線SEL和晶體管T3之間設(shè)有延遲電路31，在對(duì)選擇線SEL施加脈沖電壓以后，直到對(duì)晶體管T3的控制端子賦予該脈沖電壓，需要一定的延遲時(shí)間。S卩，可知，如果將對(duì)選擇線SEL施加“升壓上升”用的脈沖電壓的時(shí)刻設(shè)為tl，且將該電壓經(jīng)由延遲電路31被供給到晶體管T3的控制端子而節(jié)點(diǎn)N3 (在晶體管T3的控制端子形成的節(jié)點(diǎn))的電位上升到使晶體管T3導(dǎo)通必要的電平的時(shí)點(diǎn)的時(shí)刻設(shè)為t2，則通過(guò)與 X組同樣的邏輯，能夠?qū)崿F(xiàn)自刷新動(dòng)作。圖35表示的是第一類型的像素電路加的情況的時(shí)間圖。另外，為了與X組的對(duì)比，在圖35中，關(guān)于VN3的變化，也圖示有節(jié)點(diǎn)N3的電位。在X組的情況下，采用的是選擇線SEL與晶體管T3的控制端子直接連接的結(jié)構(gòu)，因此晶體管T3的控制端子的電位變化直接對(duì)應(yīng)于向選擇線SEL的施加電壓的變化。另外，在圖35中，采用的是將向選擇線SEL的施加電壓在時(shí)刻tl時(shí)從OV上升到 IOV的圖。這是為了進(jìn)行比較而使其與X組時(shí)的向升壓線BST的施加電壓的振幅(IOV)相等的意圖，但未必需要將振幅設(shè)定為IOV是顯然。與X組的情況同樣，在時(shí)刻tl更靠前和時(shí)刻t3更靠后的時(shí)點(diǎn)，為了使晶體管T3可靠地成為非導(dǎo)通，也可以對(duì)選擇線SEL施加負(fù)電壓(一 5V)。但是，即使是這種情況，也需要在時(shí)刻t2 t3的時(shí)點(diǎn)，為使晶體管T3導(dǎo)通而至少施加7V左右的電壓，在這種情況下，相對(duì)于輸出節(jié)點(diǎn)m的升壓上升比X組的情況大。在時(shí)刻tl時(shí)，對(duì)選擇線SEL施加10V。此時(shí)，從基準(zhǔn)線REF對(duì)延遲用晶體管TD2且對(duì)控制端子賦予有5V，因此經(jīng)由該TD2而從選擇線SEL向節(jié)點(diǎn)N3產(chǎn)生電流，節(jié)點(diǎn)N3的電位 VN3開(kāi)始上升。但是，由于延遲用晶體管TD2是電子遷移率低的非晶硅TFT，因此節(jié)點(diǎn)N3的電位從時(shí)刻tl起稍滯后地開(kāi)始漸漸上升。另外，延遲用晶體管TDl在從選擇線SEL向節(jié)點(diǎn)N3的方向上形成二極管連接，因此節(jié)點(diǎn)N3的電位也經(jīng)由該TDl而上升。另外，當(dāng)節(jié)點(diǎn)N3的電位達(dá)到3V以上時(shí)，延遲用晶體管TD2截止，全都經(jīng)由TDl從選擇線SEL供給電壓。由于延遲用晶體管TDl也是電子遷移率低的非晶硅TFT，因此直到產(chǎn)生從選擇線SEL經(jīng)由該晶體管TDl向節(jié)點(diǎn)N3的電流，需要一定的時(shí)間。這樣，節(jié)點(diǎn)N3從時(shí)刻tl起推遲一段時(shí)間而逐漸地使其電位上升，在某時(shí)刻t2的時(shí)點(diǎn)，超過(guò)使晶體管T3導(dǎo)通必要的電位。其后，節(jié)點(diǎn)N3當(dāng)從選擇線SEL的施加電位達(dá)到下降了延遲用晶體管TDl的閾值電壓的量的電位時(shí)，維持其電位。而且，在Y組的情況下，采用的是升壓電容元件Cbst的一端與選擇線SEL連接的結(jié)構(gòu)，因此當(dāng)在時(shí)刻tl對(duì)選擇線SEL施加脈沖電壓時(shí)，相對(duì)于輸出節(jié)點(diǎn)N2，產(chǎn)生升壓上升。 在主體H的情況下，晶體管T2為非導(dǎo)通，因此VN2 (H)上升，維持其電位。另一方面，在主體L的情況下，VN2 (L)的電位因晶體管T2的遷移率低而暫時(shí)上升，然后經(jīng)由導(dǎo)通狀態(tài)的晶體管T2下降到與內(nèi)部節(jié)點(diǎn)附同電位(大致0V)，保持其值。另外，VN2 (H)和VN2 (L)的電位變動(dòng)的形態(tài)與X組的情況相同，因此省略詳細(xì)的說(shuō)明。S卩，在從時(shí)刻tl起至少經(jīng)過(guò)了 VN2 (L)下降到使晶體管Tl成為非導(dǎo)通的電位電平所需要的時(shí)間以后，如果晶體管T3導(dǎo)通，則在主體L中，晶體管Tl和T3不會(huì)同時(shí)導(dǎo)通。 因此，通過(guò)使VN3上升到使晶體管T3導(dǎo)通必要的電位所需要的時(shí)間(tl t2的時(shí)間)確保為VN2 (L)下降到將晶體管Tl成為非導(dǎo)通的電位電平所需要的時(shí)間以上，能夠?qū)崿F(xiàn)與X組同樣的電壓狀態(tài)。從時(shí)刻tl到t2所需要的時(shí)間可通過(guò)延遲用晶體管TDl和TD2的設(shè)計(jì)值來(lái)調(diào)節(jié)。如上所述，通過(guò)設(shè)置延遲電路31，能夠有意識(shí)地將對(duì)選擇線SEL施加脈沖電壓的時(shí)刻tl和向節(jié)點(diǎn)N3 (晶體管T3的控制端子)供給使晶體管T3導(dǎo)通必要的電位的時(shí)刻t2 錯(cuò)開(kāi)，由此，能夠得到與X組同樣的效果。在第二 第八類型中，全都可通過(guò)同樣的原理來(lái)說(shuō)明，因此僅圖示時(shí)間圖，省略其說(shuō)明。圖36 圖38表示的是第二 第四類型的像素電路的時(shí)間圖。此時(shí)，在第三類型(圖37)的情況下，在X組中，如上所述，也可以將向源極線SL供給5V的定時(shí)設(shè)為時(shí)刻tl t3。另外，在第四類型(圖38)的情況下，在X組中，如上所述， 既可以將向電壓供給線VSL供給5V的定時(shí)設(shè)為時(shí)刻tl t3，也可以設(shè)為時(shí)刻tl t4。另外，第五 第八類型的時(shí)間圖在X組中，通過(guò)上述同樣的理由，分別變成與第一 第四類型相同的時(shí)間圖，即，對(duì)應(yīng)于圖35 圖38。另外，在如圖30所示的延遲電路31的情況下，也可通過(guò)同樣的電壓施加方法來(lái)執(zhí)行自刷新動(dòng)作。以圖30所示的第一類型的像素電路加為例進(jìn)行說(shuō)明。如圖35的時(shí)間圖所示，對(duì)基準(zhǔn)線REF施加5V。延遲用晶體管TD2由于第一端子 (節(jié)點(diǎn)ND相反側(cè)的端子)和控制端子與基準(zhǔn)線REF連接，因此形成從基準(zhǔn)線REF向節(jié)點(diǎn)ND的二極管連接，對(duì)節(jié)點(diǎn)ND賦予下降了延遲用晶體管TD2的閾值電壓的量的3V左右的電位。然后，在時(shí)刻tl時(shí)，對(duì)選擇線SEL施加IOV的脈沖電壓。此時(shí)，如上所述，節(jié)點(diǎn)N2 的電位上升，并且節(jié)點(diǎn)ND的電位也經(jīng)由延遲用電容元件⑶而上升。如果延遲用電容元件 CD的電容相對(duì)于寄生在節(jié)點(diǎn)ND內(nèi)的總電容的比率設(shè)為0. 8左右，則該節(jié)點(diǎn)ND大致上升8V 左右，呈現(xiàn)IlV左右的電位。由此，控制端子上連接有節(jié)點(diǎn)ND的延遲用晶體管TDl開(kāi)始導(dǎo)通。但是，如上所述， 延遲用晶體管TDl包括電子遷移率低的非晶硅TFT，因此選擇線SEL的電壓不直接供給到節(jié)點(diǎn)N3。S卩，節(jié)點(diǎn)N3的電位VN3時(shí)效地上升，在超過(guò)某時(shí)刻t2的時(shí)點(diǎn)，達(dá)到可使晶體管T3 導(dǎo)通的電位電平。其后，節(jié)點(diǎn)N3當(dāng)從節(jié)點(diǎn)ND的電位達(dá)到下降了延遲用晶體管TDl的閾值電壓的量的電位時(shí)，維持其電位。另外，在圖35的時(shí)間圖中，VN3的最高值呈現(xiàn)8V左右，這是如圖22那樣選擇線SEL 與延遲用晶體管TDl的控制端子連接的結(jié)構(gòu)的時(shí)間圖。在圖30的結(jié)構(gòu)的情況下，在對(duì)選擇線SEL施加有脈沖電壓期間，節(jié)點(diǎn)ND的電位比選擇線SEL的電位高，因此呈現(xiàn)比圖35的時(shí)間圖所示的值稍高的電位。另外，該VN3的值也依賴于延遲用電容元件CD的電容相對(duì)于寄生在節(jié)點(diǎn)ND內(nèi)的總電容的比率。例如，如上所述，該比率為0. 8，如果延遲用晶體管TDl和 TD2的閾值電壓都設(shè)為2V，則VN3的最高值大致呈現(xiàn)9V。如果在到該時(shí)刻t2期間，主體L的晶體管T2導(dǎo)通，且節(jié)點(diǎn)N2的電位VN2 (L)成為與節(jié)點(diǎn)附的電位VNl (L)大致相等的電位，則在主體L中，晶體管Tl不會(huì)導(dǎo)通，S卩，第二開(kāi)關(guān)電路23不會(huì)導(dǎo)通，不會(huì)從電壓供給線(在此，基準(zhǔn)線REF)向內(nèi)部節(jié)點(diǎn)m供給5V。另一方面，在主體H的情況下，晶體管Tl和T3導(dǎo)通，因此該5V被供給到內(nèi)部節(jié)點(diǎn)Ni，執(zhí)行刷新動(dòng)作。其后，當(dāng)在時(shí)刻t3使向選擇線SEL的脈沖電壓施加結(jié)束時(shí)，節(jié)點(diǎn)ND的電位再次下降到3V左右。但是，由于該值是比選擇線SEL的電位(OV)加上閾值電壓所得的值(2V)高的電位，因此延遲用晶體管TDl在從節(jié)點(diǎn)N3向選擇線SEL的方向上導(dǎo)通。由此，產(chǎn)生從節(jié)點(diǎn)N3向選擇線SEL的電流，節(jié)點(diǎn)N3的電位開(kāi)始向OV下降。如上所述，在圖30的電路結(jié)構(gòu)中，也與圖22的電路結(jié)構(gòu)同樣，在對(duì)選擇線SEL施加有脈沖電壓以后，直到向晶體管T3的控制端子供給該電壓，能夠形成延遲時(shí)間。由此，在主體L中，在向選擇線SEL的脈沖電壓施加之后，節(jié)點(diǎn)N2的電位VN2 (L)暫時(shí)上升，即使晶體管Tl導(dǎo)通，也不能在該期間使晶體管T3成為非導(dǎo)通，也能夠防止施加于電壓供給線(如果是圖30，則為基準(zhǔn)線REF)的第一電壓狀態(tài)的電壓(5V)被供給到內(nèi)部節(jié)點(diǎn)W。在對(duì)第二 第八類型的像素電路設(shè)為圖30所示的具備延遲電路31的結(jié)構(gòu)的情況下，也能夠得到同樣的效果。[第三實(shí)施方式]在第三實(shí)施方式中，每個(gè)類型都參照附圖對(duì)持續(xù)顯示模式的寫(xiě)入動(dòng)作進(jìn)行說(shuō)明。在持續(xù)顯示模式的寫(xiě)入動(dòng)作中，每一水平方向(行方向)的顯示線都將一幀的量的像素?cái)?shù)據(jù)分割，每1水平期間都對(duì)各列的源極線SL施加一顯示線的量的對(duì)應(yīng)于各像素?cái)?shù)據(jù)的二值電壓。即，對(duì)源極線SL施加高電平電壓(5V)或低電平電壓(0V)。然后，對(duì)所選擇的顯示線(選擇行)的柵極線GL施加選擇行電壓8V,使該選擇行的全部像素電路2的第一開(kāi)關(guān)電路22成為導(dǎo)通狀態(tài)，并將各列的源極線SL的電壓傳輸?shù)竭x擇行的各像素電路2的內(nèi)部節(jié)點(diǎn)W。為了使該選擇行的全部像素電路2的第一開(kāi)關(guān)電路22成為非導(dǎo)通狀態(tài)，對(duì)所選擇的顯示線以外(非選擇行)的柵極線GL施加非選擇行電壓一 5V。另外，以下說(shuō)明的寫(xiě)入動(dòng)作的各信號(hào)線的電壓施加的定時(shí)控制由顯示控制電路11來(lái)進(jìn)行，各自的電壓施加由顯示控制電路11、相對(duì)電極驅(qū)動(dòng)電路12、源極驅(qū)動(dòng)器13、柵極驅(qū)動(dòng)器14來(lái)進(jìn)行。<1、父組>首先，對(duì)在晶體管T3的控制端子上連接有升壓線BST的屬于X組的各像素電路的持續(xù)顯示模式的寫(xiě)入動(dòng)作進(jìn)行說(shuō)明。(第一類型)圖39表示的是使用第一類型像素電路2A (圖8)的寫(xiě)入動(dòng)作的時(shí)間圖。在圖39 中，圖示有1幀期間的兩根柵極線GL1、GL2、兩根源極線SL1、SL2、選擇線SEL、基準(zhǔn)線REF、 輔助電容線CSL、升壓線BST的各電壓波形和相對(duì)電壓Vcom的電壓波形。另外，在圖39中， 一并表示有兩個(gè)像素電路2A的內(nèi)部節(jié)點(diǎn)m的電位VNl的變動(dòng)波形。兩個(gè)像素電路2A中的一方為由柵極線GLl和源極線SLl選擇的像素電路2A (a),另一方為由柵極線GLl和源極線SL2選擇的像素電路2A (b)，在圖中的VNl的后面分別帶有(a)和(b)進(jìn)行區(qū)別。1幀期間被分割為柵極線GL的根數(shù)的量的水平期間，在各水平期間依次分配有被選擇的柵極線GLl GLn。在圖39中，圖示有最初的兩水平期間的兩根柵極線GL1、GL2的電壓變化。在第1水平期間，對(duì)柵極線GLl施加選擇行電壓8V,對(duì)柵極線GL2施加非選擇行電壓一 5V，在第二水平期間，對(duì)柵極線GL2施加選擇行電壓8V,對(duì)柵極線GLl施加非選擇行電壓一 5V，在其以后的水平期間，對(duì)兩柵極線GL1、GL2施加非選擇行電壓一 5V。每1水平期間都對(duì)各列的源極線SL施加要對(duì)應(yīng)的顯示線的對(duì)應(yīng)于像素?cái)?shù)據(jù)的電壓(5V、0V)。在圖39中，代表各源極線SL而圖示有兩根源極線SL1、SL2。另外，在圖39的例子中，為了說(shuō)明內(nèi)部節(jié)點(diǎn)電位VNl的變化，將最初的1水平期間的兩根源極線SL1、SL2的電壓分開(kāi)設(shè)定為5V和0V。第一類型的像素電路2A由于第一開(kāi)關(guān)電路22僅包括晶體管T4，因此第一開(kāi)關(guān)電路22的導(dǎo)通或非導(dǎo)通的控制僅晶體管T4的通斷控制足夠。另外，第二開(kāi)關(guān)電路23在寫(xiě)入動(dòng)作中不需要成為導(dǎo)通狀態(tài)，為了防止非選擇行的像素電路2A且第二開(kāi)關(guān)電路23成為導(dǎo)通狀態(tài)，在1幀期間內(nèi)，對(duì)與全部的像素電路2A連接的選擇線SEL施加非選擇用電壓OV (也可以為一 5V)。另外，對(duì)升壓線BST也施加與選擇線SEL相同的電壓。另外，為了在1幀期間內(nèi)使晶體管T2成為與內(nèi)部節(jié)點(diǎn)m的電壓狀態(tài)無(wú)關(guān)地持續(xù)接通狀態(tài)，對(duì)基準(zhǔn)線REF施加比高電平的電壓(5V)高出閾值電壓(2V左右)以上的8V。由此，輸出節(jié)點(diǎn)N2和內(nèi)部節(jié)點(diǎn)m電連接，能夠?qū)⑴c內(nèi)部節(jié)點(diǎn)m連接的輔助電容元件Cs用于內(nèi)部節(jié)點(diǎn)的電位VNl的保持，有助于該穩(wěn)定化。另外，輔助電容線CSL固定在規(guī)定的固定電壓(例中，0V)。相對(duì)電壓Vcom進(jìn)行上述的相對(duì)AC驅(qū)動(dòng)，且在1幀期間內(nèi)，固定在OV或5V。 在圖39中，相對(duì)電壓Vcom固定在0V。(第二 第四類型)如果看圖39所示的第一類型像素電路2A的寫(xiě)入動(dòng)作的時(shí)間圖，則在1幀期間內(nèi)， 對(duì)選擇線SEL持續(xù)施加有低電平電壓。即，第二開(kāi)關(guān)電路23持續(xù)為非導(dǎo)通。因此，在第二開(kāi)關(guān)電路23的一端與輔助電容線CSL連接的第二類型的像素電路2B和與源極線SL連接的第三類型的像素電路2C、與電壓供給線VSL連接的第四類型的像素電路2D中，也能夠通過(guò)與第一類型的時(shí)間圖同樣的電壓施加，來(lái)進(jìn)行寫(xiě)入動(dòng)作。另外，在第四類型的情況下，向電壓供給線VSL的施加電壓只要設(shè)為OV即可。另外，在第四類型的情況下，通過(guò)對(duì)電壓供給線VSL施加5V (第一電壓狀態(tài))，即使不對(duì)選擇線SEL施加OV而使晶體管T3成為斷開(kāi)狀態(tài)，晶體管Tl的控制端子的電壓也與內(nèi)部節(jié)點(diǎn)m為同電壓，因此二極管連接狀態(tài)的晶體管Tl成為反向偏壓狀態(tài)(斷開(kāi)狀態(tài))，第二開(kāi)關(guān)電路23成為非導(dǎo)通狀態(tài)。(第五類型)圖14所示的第五類型的像素電路2E由于第一開(kāi)關(guān)電路22包括晶體管T4和晶體管T3的串聯(lián)電路，因此在寫(xiě)入時(shí)，不僅需要使晶體管T4導(dǎo)通，而且還需要使T3導(dǎo)通。在這一點(diǎn)上，成為與第一類型O像素電路2A不同的順序。圖40表示的是使用第五類型像素電路2E的寫(xiě)入動(dòng)作的時(shí)間圖。在圖40中，除圖示有兩根選擇線SELl、SEL2這一點(diǎn)以外，其余圖示的項(xiàng)目與圖39通用。柵極線GL (GLU GL2)和源極線SL (SLU SL2)的電壓施加定時(shí)和電壓振幅與圖 39全都相同。在像素電路2E中，第一開(kāi)關(guān)電路22包括晶體管T4和晶體管T3的串聯(lián)電路，因此在對(duì)第一開(kāi)關(guān)電路22的導(dǎo)通/非導(dǎo)通進(jìn)行控制時(shí)，除晶體管T4的通斷控制以外，還需要晶體管T3的通斷控制。因此，在本類型中，不是對(duì)全部的選擇線SEL進(jìn)行一并控制，而是需要與柵極線GL同樣地，以行為單位單獨(dú)地控制。即，選擇線SEL被每一行設(shè)置一根，且設(shè)置為與柵極線GLl GLn同數(shù)，與柵極線GLl GLn同樣地依次被選擇。在圖40中，圖示有最初的兩水平期間的兩根選擇線SEL1、SEL2的電壓變化。在第 1水平期間，對(duì)選擇線SELl施加選擇用電壓8V，對(duì)選擇線SEL2施加非選擇用電壓一 5V，在第二水平期間，對(duì)選擇線SEL2施加選擇用電壓8V，對(duì)選擇線SELl施加非選擇用電壓一 5V， 在其以后的水平期間，對(duì)兩選擇線SEL1、SEL2施加非選擇用電壓一 5V。關(guān)于向基準(zhǔn)線REF、輔助電容線CSL、升壓線BST的施加電壓以及相對(duì)電壓Vcom，與圖39所示的第一類型相同。另外，在非選擇行使第一開(kāi)關(guān)電路22成為非導(dǎo)通狀態(tài)的情況下，晶體管T4成為完全斷開(kāi)狀態(tài)，因此用于使晶體管T3斷開(kāi)的選擇線SEL的非選擇用電壓可以不是一 5V而是0V。另外，在本類型的像素電路的情況下，在寫(xiě)入時(shí)，晶體管T3導(dǎo)通，但對(duì)基準(zhǔn)線REF 施加有8V,因此即使內(nèi)部節(jié)點(diǎn)m為第一電壓狀態(tài)，晶體管Tl也不會(huì)在從基準(zhǔn)線REF向晶體管T3的方向上導(dǎo)通。因此，施加于基準(zhǔn)線REF的8V不會(huì)經(jīng)由第二開(kāi)關(guān)電路23被賦予內(nèi)部節(jié)點(diǎn)Ni，對(duì)節(jié)點(diǎn)m賦予的是賦予被源極線SL的正確的寫(xiě)入電壓。(第六類型)在圖17所示的第六類型的像素電路2F中，也與第五類型的情況同樣，不是對(duì)選擇線SEL—并控制，而是與柵極線GL同樣，需要以行為單位單獨(dú)地控制。即，選擇線SEL被每一行設(shè)置一根，且設(shè)置為與柵極線GLl GLn同數(shù)，與柵極線GLl GLn同樣地被依次選擇。而且，在本類型結(jié)構(gòu)的情況下，在寫(xiě)入時(shí)，晶體管T3導(dǎo)通，因此第二開(kāi)關(guān)電路23導(dǎo)通，由此需要對(duì)輔助電容線CSL賦予5V，以不使內(nèi)部節(jié)點(diǎn)m的電位VNl變動(dòng)。其他可通過(guò)與第五類型的像素電路2E同樣的電壓施加方法進(jìn)行寫(xiě)入動(dòng)作。
(第七類型)在圖18所示的第七類型的像素電路2G中，也與第五類型的情況同樣，不是對(duì)選擇線SEL—并控制，而是與柵極線GL同樣，需要以行為單位單獨(dú)地控制。即，選擇線SEL被每一行設(shè)置一根，且設(shè)置為與柵極線GLl GLn同數(shù)，與柵極線GLl GLn同樣地被依次選擇。另外，在本類型結(jié)構(gòu)的情況下，第二開(kāi)關(guān)電路23和第一開(kāi)關(guān)電路22都是與源極線 SL連接的結(jié)構(gòu)，因此在寫(xiě)入時(shí)，即使晶體管T3導(dǎo)通，內(nèi)部節(jié)點(diǎn)的電位VNl也不會(huì)變動(dòng)，因此不特別需要對(duì)此的防備。通過(guò)與圖40所示的第五類型的情況同樣的電壓施加方法，能夠進(jìn)行寫(xiě)入動(dòng)作。(第八類型)在圖21所示的第八類型的像素電路2H中，也與第五類型的情況同樣，不是對(duì)選擇線SEL—并控制，而是與柵極線GL同樣，需要以行為單位單獨(dú)地控制。即，選擇線SEL被每一行設(shè)置一根，且設(shè)置為與柵極線GLl GLn同數(shù)，與柵極線GLl GLn同樣地被依次選擇。在本類型結(jié)構(gòu)的情況下，在寫(xiě)入時(shí)，晶體管T3有可能導(dǎo)通。即，如果假設(shè)在寫(xiě)入動(dòng)作中且在與同時(shí)成為導(dǎo)通狀態(tài)的第一開(kāi)關(guān)電路22和第二開(kāi)關(guān)電路23的各一端連接的源極線SL和電壓供給線VSL的電壓上有差距，則在源極線SL和電壓供給線VSL之間就會(huì)產(chǎn)生電流路徑，位于其中間的節(jié)點(diǎn)的電壓就會(huì)變動(dòng)，有可能不向內(nèi)部節(jié)點(diǎn)m寫(xiě)入對(duì)應(yīng)于寫(xiě)入數(shù)據(jù)的正確的電壓。因此，在電壓供給線VSL與源極線SL平行地沿縱方向(列方向)延伸且以列為單位可單獨(dú)驅(qū)動(dòng)地設(shè)置的情況下，具有通過(guò)如下方式來(lái)解決上述問(wèn)題的方法，即，通過(guò)使與第二開(kāi)關(guān)電路23的一端連接的電壓供給線VSL和成對(duì)的與第一開(kāi)關(guān)電路22的一端連接的源極線SL成為同電壓的驅(qū)動(dòng)，不會(huì)產(chǎn)生源極線SL和電壓供給線VSL的電位差。另外，除上述方法以外，還具有通過(guò)使選擇行的第一開(kāi)關(guān)電路22成為非導(dǎo)通，來(lái)解決上述問(wèn)題的驅(qū)動(dòng)方法。對(duì)基準(zhǔn)線REF施加8V,晶體管T2為接通狀態(tài)，因此晶體管Tl的控制端子的電壓與內(nèi)部節(jié)點(diǎn)W相同。因此，通過(guò)對(duì)電壓供給線VSL施加5V(第一電壓狀態(tài))，二極管連接狀態(tài)的晶體管Tl能夠成為反向偏壓狀態(tài)(斷開(kāi)狀態(tài))，能夠使選擇行的第一開(kāi)關(guān)電路22成為非導(dǎo)通狀態(tài)。根據(jù)該方法，不需要將電壓供給線VSL與源極線SL同電壓地驅(qū)動(dòng)，因此在使電壓供給線VSL與柵極線GL平行地沿橫方向(行方向)延伸的電路結(jié)構(gòu)中，也能夠進(jìn)行寫(xiě)入動(dòng)作。<2、丫組>接著，對(duì)在升壓電容元件Cbst的第二端子上連接有選擇線SEL的屬于Y組的各像素電路的持續(xù)顯示模式的寫(xiě)入動(dòng)作進(jìn)行說(shuō)明。(第一 第四類型)如果看圖39所示的X組的第一類型的像素電路2A的寫(xiě)入動(dòng)作的時(shí)間圖，則在1幀期間內(nèi)，對(duì)選擇線SEL持續(xù)施加有低電平電壓。S卩，第二開(kāi)關(guān)電路23持續(xù)為非導(dǎo)通，另外， 賦予升壓電容元件Cbst的一端的電壓也不變化。這一點(diǎn)在第二 第四類型中也相同。因此，在Y組的第一 第四類型的像素電路加 2d中，也可通過(guò)與X組的第一類型的時(shí)間圖同樣的電壓施加，進(jìn)行寫(xiě)入動(dòng)作。另外，在第四類型的情況下，向電壓供給線VSL 的施加電壓只要設(shè)為固定電壓即可。在此，可以施加例如5V，以使形成二極管連接的晶體管Tl成為反向偏壓狀態(tài)。(第五 第八類型)如果看圖40所示的X組的第四類型的像素電路2D的寫(xiě)入動(dòng)作的時(shí)間圖，則對(duì)選擇行且對(duì)選擇線SEL施加高電平電壓，對(duì)非選擇行施加低電平電壓。在此，在Y組的第五類型的像素電路2e的情況下，當(dāng)對(duì)選擇線SEL施加高電平電壓時(shí)，賦予升壓電容元件Cbst的一端的電壓也隨之而上升。但是，在寫(xiě)入動(dòng)作時(shí)，對(duì)基準(zhǔn)線 REF賦予高電平電壓(8V)，晶體管T2為接通狀態(tài)。因而，寄生電容大的節(jié)點(diǎn)m與節(jié)點(diǎn)N2電連接，因此節(jié)點(diǎn)N2的電位幾乎不上升。另一方面，在Y組的情況下，采用的是具備延遲電路31的結(jié)構(gòu)，因此在對(duì)選擇線 SEL施加高電平電壓以后，直到向晶體管T3的控制端子供給使該晶體管導(dǎo)通必要的電壓， 需要一定程度的時(shí)間τ 2。因此，在將1水平期間設(shè)定為比該τ 2短的時(shí)間的情況下，如果使與像素電路2Α (a)連接的源極線SL成為共用(源極線SLl)且使要連接的柵極線GL不同的某像素電路設(shè)為2A (c)，則雖然對(duì)像素電路2A (a)的寫(xiě)入動(dòng)作未完成，但柵極線GLl 的施加電壓卻成為低電平，向源極線SLl的施加電壓已經(jīng)變化對(duì)應(yīng)于對(duì)像素電路2A (c)的寫(xiě)入數(shù)據(jù)的電壓。該結(jié)果是，會(huì)發(fā)生不對(duì)像素電路2A (a)執(zhí)行正確的寫(xiě)入的問(wèn)題。為了執(zhí)行正確的寫(xiě)入動(dòng)作以使其不發(fā)生這種問(wèn)題，至少需要將1水平期間的長(zhǎng)度設(shè)定為比上述時(shí)間τ 2長(zhǎng)。通過(guò)這樣設(shè)定，在對(duì)與成為寫(xiě)入對(duì)象的像素電路連接的柵極線 GL施加有高電平電壓期間，與向該像素電路的寫(xiě)入數(shù)據(jù)對(duì)應(yīng)的電壓被施加于源極線SL，該施加電壓通過(guò)包括晶體管Τ4和Τ3 (或Τ5)的串聯(lián)電路的第一開(kāi)關(guān)電路22被賦予內(nèi)部節(jié)點(diǎn) Ni。在第六 第八類型中，除將1水平期間的長(zhǎng)度設(shè)定為比τ 2長(zhǎng)以外，也可通過(guò)與X 組的第六 第八類型同樣的電壓施加方法，來(lái)實(shí)現(xiàn)寫(xiě)入動(dòng)作。另外，在第六 第八類型中，在延遲電路為圖30的結(jié)構(gòu)的情況下，當(dāng)對(duì)基準(zhǔn)線REF 施加IOV時(shí)，節(jié)點(diǎn)ND的電位呈現(xiàn)8V左右。在該狀態(tài)下，當(dāng)對(duì)選擇線SEL施加選擇行電壓8V 時(shí)，節(jié)點(diǎn)ND的電位就會(huì)大大地上升。但是，晶體管TD2形成在從基準(zhǔn)線REF向節(jié)點(diǎn)ND的方向上進(jìn)行整流的二極管連接，該節(jié)點(diǎn)ND的電位不會(huì)朝向基準(zhǔn)線REF下降。經(jīng)由晶體管TDl 從選擇線SEL向晶體管Τ3的控制端子賦予8V，使晶體管Τ3導(dǎo)通。其后，當(dāng)對(duì)選擇線SEL施加非選擇行電壓(一 5V)時(shí)，節(jié)點(diǎn)ND的電位就下降，其電位呈現(xiàn)從施加于基準(zhǔn)線REF的電壓(IOV)僅下降了延遲用晶體管TD2的閾值電壓(2V)的 8V左右。在該狀態(tài)下，延遲用晶體管TDl導(dǎo)通，因此產(chǎn)生從晶體管Τ3的控制端子向選擇線 SEL的電流，節(jié)點(diǎn)Ν3的電位向選擇線SEL的施加電壓(一 5V)下降。由此，非選擇行的晶體管Τ3成為非導(dǎo)通。[第四實(shí)施方式]在第四實(shí)施方式中，對(duì)持續(xù)顯示模式的自刷新動(dòng)作和寫(xiě)入動(dòng)作之間的關(guān)系進(jìn)行說(shuō)明。在持續(xù)顯示模式中，在對(duì)一幀的量的圖像數(shù)據(jù)執(zhí)行了寫(xiě)入動(dòng)作以后，在一定期間， 不進(jìn)行寫(xiě)入動(dòng)作，而是維持通過(guò)之前進(jìn)行的寫(xiě)入動(dòng)作而得到的顯示內(nèi)容。通過(guò)寫(xiě)入動(dòng)作，經(jīng)由源極線SL對(duì)各像素內(nèi)的像素電極20賦予電壓。其后，柵極線 GL成為低電平，晶體管Τ4成為非導(dǎo)通狀態(tài)。但是，通過(guò)由之前的寫(xiě)入動(dòng)作而蓄積于像素電極20的電荷的存在，來(lái)保持像素電極20的電位。即，在像素電極20和相對(duì)電極80之間維持電壓Vic。由此，在寫(xiě)入動(dòng)作完成以后，也持續(xù)維持對(duì)液晶電容Clc兩端施加有圖像數(shù)據(jù)的顯示必要的電壓的狀態(tài)。在固定有相對(duì)電極80的電位的情況下，液晶電壓Vlc依賴于像素電極20的電位。 該電位隨著像素電路2內(nèi)的晶體管的漏電流的產(chǎn)生而隨時(shí)間變動(dòng)。例如，在源極線SL的電位比內(nèi)部節(jié)點(diǎn)m的電位低的情況下，產(chǎn)生從內(nèi)部節(jié)點(diǎn)m向源極線SL的漏電流，內(nèi)部節(jié)點(diǎn) Nl的電位VNl時(shí)效地減小。相反，在源極線SL的電位比內(nèi)部節(jié)點(diǎn)m電位高的情況下，產(chǎn)生從源極線SL向內(nèi)部節(jié)點(diǎn)m的漏電流，像素電極20的電位時(shí)效地增大。即，當(dāng)不進(jìn)行來(lái)自外部的寫(xiě)入動(dòng)作且經(jīng)過(guò)了一段時(shí)間時(shí)，液晶電壓Vlc就會(huì)逐漸變化，該結(jié)果是，導(dǎo)致顯示圖像也變化。在通常顯示模式的情況下，即使是靜止圖像，也每一幀都對(duì)全部的像素電路2執(zhí)行寫(xiě)入動(dòng)作。因此，蓄積于像素電極20的電荷量只要能夠僅維持1幀期間即可。1幀期間內(nèi)的像素電極20的電位變動(dòng)量頂多是極微量，因此該期間的電位變動(dòng)不會(huì)對(duì)被顯示的圖像數(shù)據(jù)給予可視覺(jué)確認(rèn)的程度的影響。因此，在通常顯示模式中，像素電極20的電位變動(dòng)不會(huì)成為太大的問(wèn)題。與此相對(duì)，在持續(xù)顯示模式中，采用的不是每一幀都執(zhí)行寫(xiě)入動(dòng)作的結(jié)構(gòu)。因此， 在固定有相對(duì)電極80的電位期間，根據(jù)情況，需要橫跨數(shù)幀來(lái)保持像素電極20的電位(內(nèi)部節(jié)點(diǎn)電位VN1)。但是，當(dāng)橫跨數(shù)幀期間而不進(jìn)行寫(xiě)入動(dòng)作地放置時(shí)，像素電極20的電位就會(huì)因上述的漏電流的產(chǎn)生而斷續(xù)地變動(dòng)。該結(jié)果是，被顯示的圖像數(shù)據(jù)有可能發(fā)生可視覺(jué)確認(rèn)的程度地變化。為了避免發(fā)生這種現(xiàn)象，在持續(xù)顯示模式中，通過(guò)以圖41的框圖所示的要領(lǐng)而組合執(zhí)行自刷新動(dòng)作和寫(xiě)入動(dòng)作，來(lái)抑制像素電極的電位變動(dòng)，同時(shí)也實(shí)現(xiàn)大幅度的電力消耗的降低。首先，以第三實(shí)施方式所述的要領(lǐng)，執(zhí)行持續(xù)顯示模式的一幀的量的像素?cái)?shù)據(jù)的寫(xiě)入動(dòng)作(步驟# 1)。在步驟# 1的寫(xiě)入動(dòng)作以后，通過(guò)第二實(shí)施方式所述的要領(lǐng)，執(zhí)行自刷新動(dòng)作(步驟# 2)。自刷新動(dòng)作通過(guò)施加脈沖電壓的階段Pl和進(jìn)行待機(jī)的階段P2來(lái)實(shí)現(xiàn)。在此，當(dāng)在自刷新動(dòng)作期間的階段P2的期間中接收新的像素?cái)?shù)據(jù)的寫(xiě)入動(dòng)作(數(shù)據(jù)改寫(xiě))、外部刷新動(dòng)作或外部極性反轉(zhuǎn)動(dòng)作的請(qǐng)求時(shí)(步驟# 3的“是”)，返回到步驟# 1， 執(zhí)行新的像素?cái)?shù)據(jù)或從前的像素?cái)?shù)據(jù)的寫(xiě)入動(dòng)作。在上述階段P2的期間中不接收該請(qǐng)求的情況(步驟# 3的“否”)下，返回到步驟# 2，再次執(zhí)行自刷新動(dòng)作。由此，能夠抑制漏電流的影響造成的顯示圖像的變化。當(dāng)不進(jìn)行自刷新動(dòng)作而是通過(guò)寫(xiě)入動(dòng)作進(jìn)行刷新動(dòng)作時(shí)，就會(huì)成為上述的公式1 所示的關(guān)系式表示的電力消耗，但在以相同的刷新率重復(fù)進(jìn)行自刷新動(dòng)作的情況下，全部的源極線電壓的驅(qū)動(dòng)次數(shù)為一次，因此公式1中的變量m成為1，當(dāng)作為顯示清晰度(像素?cái)?shù))而假設(shè)VGA時(shí)，m = 1920、η = 480，因此期待1920分之一程度的電力消耗的降低。在本實(shí)施方式中，并用自刷新動(dòng)作和外部刷新動(dòng)作或外部極性反轉(zhuǎn)動(dòng)作的理由是為了應(yīng)對(duì)如下情況，即，假使是當(dāng)初正常動(dòng)作的像素電路2，也會(huì)因經(jīng)年變化而在第二開(kāi)關(guān)電路23或控制電路M上產(chǎn)生不良情況，雖然能夠無(wú)障礙地實(shí)施寫(xiě)入動(dòng)作但不能正常地執(zhí)行自刷新動(dòng)作的狀態(tài)會(huì)發(fā)生在一部分像素電路2上。即，當(dāng)僅依賴于自刷新動(dòng)作時(shí)，該一部分像素電路2的顯示會(huì)出現(xiàn)劣化，且該劣化被固定，但通過(guò)并用外部極性反轉(zhuǎn)動(dòng)作，能夠防止該顯示缺陷的固定化。另外，在第二類型的像素電路(2B、2b)和第六類型的像素電路(2F、2f)的情況下， 為了實(shí)現(xiàn)本實(shí)施方式的流程，在步驟# 1中，需要使輔助電容線CSL成為5V而執(zhí)行寫(xiě)入動(dòng)作，這一點(diǎn)在第二實(shí)施方式中已經(jīng)進(jìn)行了描述。[第五實(shí)施方式]在第五實(shí)施方式中，每個(gè)類型都參照附圖對(duì)通常顯示模式的寫(xiě)入動(dòng)作進(jìn)行說(shuō)明。在通常顯示模式的寫(xiě)入動(dòng)作中，進(jìn)行的是如下動(dòng)作，S卩，每一水平方向(行方向)的顯示線都將一幀的量的像素?cái)?shù)據(jù)分割，每1水平期間都對(duì)各列的源極線SL施加一顯示線的量的對(duì)應(yīng)于各像素?cái)?shù)據(jù)的多級(jí)灰度的模擬電壓，并且對(duì)所選擇的顯示線(選擇行)的柵極線 GL施加選擇行電壓8V,使該選擇行的全部的像素電路2的第一開(kāi)關(guān)電路22成為導(dǎo)通狀態(tài)， 并將各列的源極線SL的電壓傳輸?shù)竭x擇行的各像素電路2的內(nèi)部節(jié)點(diǎn)m。為了使該選擇行的全部的像素電路2的第一開(kāi)關(guān)電路22成為非導(dǎo)通狀態(tài)，對(duì)所選擇的顯示線以外(非選擇行)的柵極線GL施加非選擇行電壓一 5V。以下說(shuō)明的寫(xiě)入動(dòng)作的各信號(hào)線的電壓施加的定時(shí)控制由顯示控制電路11來(lái)進(jìn)行，各自的電壓施加由顯示控制電路11、相對(duì)電極驅(qū)動(dòng)電路12、源極驅(qū)動(dòng)器13、柵極驅(qū)動(dòng)器 14來(lái)進(jìn)行。圖42表示的是使用X組的第一類型像素電路2A的寫(xiě)入動(dòng)作的時(shí)間圖。在圖42 中，圖示有1幀期間的兩根柵極線GL1、GL2、兩根源極線SL1、SL2、選擇線SEL、基準(zhǔn)線REF、 輔助電容線CSL和升壓線BST的各電壓波形和相對(duì)電壓Vcom的電壓波形。1幀期間被分割為柵極線GL的根數(shù)的量的水平期間，在各水平期間依次分配有被選擇的柵極線GLl GLn。在圖42中，圖示有最初的兩水平期間的兩根柵極線GL1、GL2的電壓變化。在第1水平期間，對(duì)柵極線GLl施加選擇行電壓8V，對(duì)柵極線GL2施加非選擇行電壓一 5V，在第二水平期間，對(duì)柵極線GL2施加選擇行電壓8V,對(duì)柵極線GLl施加非選擇行電壓一 5V，在其以后的水平期間，對(duì)兩柵極線GL1、GL2施加非選擇行電壓一 5V。每1水平期間都對(duì)各列的源極線SL施加要對(duì)應(yīng)的顯示線的對(duì)應(yīng)于像素?cái)?shù)據(jù)的多級(jí)灰度的模擬電壓。另外，在通常顯示模式中，施加模擬顯示線的對(duì)應(yīng)于像素?cái)?shù)據(jù)的多級(jí)灰度的模擬電壓，施加電壓不一意地特定，因此在圖42中，通過(guò)畫(huà)斜線來(lái)表達(dá)。另外，在圖42 中，代表各源極線SL1、SL2、……SLm而圖示有兩根源極線SL1、SL2。相對(duì)電壓Vcom每1水平期間都變化(相對(duì)AC驅(qū)動(dòng))，因此該模擬電壓成為與相同的水平期間中的相對(duì)電壓Vcom對(duì)應(yīng)的電壓值。S卩，通過(guò)相對(duì)電壓Vcom為5V或0V，來(lái)設(shè)定施加于源極線SL的模擬電壓，以使公式2賦予的液晶電壓Vlc的絕對(duì)值不變，僅極性變化。第一 第四類型的像素電路由于第一開(kāi)關(guān)電路22僅包括晶體管T4，因此第一開(kāi)關(guān)電路22的導(dǎo)通或非導(dǎo)通的控制僅通過(guò)晶體管T4的通斷控制來(lái)控制足夠。另外，第二開(kāi)關(guān)電路23在寫(xiě)入動(dòng)作中不需要成為導(dǎo)通狀態(tài)，為了防止非選擇行的像素電路2A且第二開(kāi)關(guān)電路23成為導(dǎo)通狀態(tài)，在1幀期間內(nèi)，對(duì)與全部的像素電路2A連接的選擇線SEL施加非選擇用電壓一 5V。該非選擇用電壓不局限于負(fù)電壓，也可以為0V。另外，在1幀期間內(nèi)，對(duì)基準(zhǔn)線REF施加將晶體管T2設(shè)為與內(nèi)部節(jié)點(diǎn)m的電壓狀態(tài)無(wú)關(guān)地持續(xù)接通狀態(tài)的電壓。該電壓值只要是比作為多級(jí)灰度模擬電壓而從源極線SL 賦予的電壓值中的最大值高出晶體管T2的閾值電壓以上的電壓即可。在圖42中，將上述最大值設(shè)為5V，將閾值電壓設(shè)為2V，施加的是比兩者之和還大的8V。相對(duì)電壓Vcom由于每1水平期間都進(jìn)行相對(duì)AC驅(qū)動(dòng)，因此驅(qū)動(dòng)輔助電容線CSL， 以使其成為與相對(duì)電壓Vcom相同的電壓。像素電極20與相對(duì)電極80通過(guò)液晶層進(jìn)行電容耦合，并且通過(guò)輔助電容元件Cs也與輔助電容線CSL進(jìn)行電容耦合。因此，當(dāng)將輔助電容元件C2的輔助電容線CSL側(cè)的電壓固定時(shí)，相對(duì)電壓Vcom的變化被分配到輔助電容線 CSL和輔助電容元件C2之間，表現(xiàn)在像素電極20上，導(dǎo)致非選擇行的像素電路2的液晶電壓Vlc進(jìn)行變動(dòng)。因此，通過(guò)與相對(duì)電壓Vcom同電壓地驅(qū)動(dòng)全部的輔助電容線CSL，相對(duì)電極80和像素電極20的電壓能夠向相同的電壓方向變化，能夠抑制上述非選擇行的像素電路2的液晶電壓Vlc的變動(dòng)。如第三實(shí)施方式所述，通過(guò)與持續(xù)顯示模式的寫(xiě)入動(dòng)作的情況同樣的理由，在第二 第四類型的像素電路中，也能夠通過(guò)與第一類型同樣的電壓施加方法，進(jìn)行寫(xiě)入動(dòng)作。 另外，在第五 第八類型的像素電路中，與持續(xù)顯示模式的寫(xiě)入動(dòng)作同樣，只要以行為單位單獨(dú)地控制選擇線SEL即可，另外，通過(guò)與第一類型同樣的電壓施加方法，能夠?qū)崿F(xiàn)寫(xiě)入動(dòng)作。另外，在第三類型和第六類型的情況下，向電壓供給線VSL的施加電壓只要設(shè)為OV即可。另外，Y組的第一 第四類型的各像素電路( 2d)通過(guò)進(jìn)行與同一類型的X組的各像素電路(2A 2D)同樣的電壓施加，能夠?qū)崿F(xiàn)寫(xiě)入動(dòng)作。Y組的第五 第八類型的像素電路(2e 2h)除如第三實(shí)施方式所述將1水平期間的長(zhǎng)度設(shè)定為比時(shí)間τ 2更長(zhǎng)以外，仍然通過(guò)進(jìn)行與同一類型的X組的各像素電路(2Ε 2Η)同樣的電壓施加，能夠?qū)崿F(xiàn)寫(xiě)入動(dòng)作。這幾點(diǎn)可通過(guò)第三實(shí)施方式所述的與持續(xù)顯示模式的寫(xiě)入動(dòng)作的情況同樣的理由來(lái)說(shuō)明，因此省略詳細(xì)的說(shuō)明。另外，在通常顯示模式的寫(xiě)入動(dòng)作中，作為每1水平期間都使各顯示線的極性反轉(zhuǎn)的方法，除上述的“相對(duì)AC驅(qū)動(dòng)”以外，還具有作為相對(duì)電壓Vcom而將規(guī)定固定電壓施加于相對(duì)電極80的方法。根據(jù)該方法，施加于像素電極20的電壓每1水平期間都交替地進(jìn)行以相對(duì)電壓Vcom為基準(zhǔn)而成為正電壓的情況和成為負(fù)電壓的情況。在這種情況下，也具有將該像素電壓經(jīng)由源極線SL直接寫(xiě)入的方法和如下所述的方法，即，在將以相對(duì)電壓Vcom為中心的電壓范圍的電壓寫(xiě)入以后，通過(guò)使用輔助電容元件Cs的電容耦合，進(jìn)行電壓調(diào)節(jié)，以使其以相對(duì)電壓Vcom為基準(zhǔn)而成為正電壓或負(fù)電壓中的任一方。在這種情況下，輔助電容線CSL不進(jìn)行與相對(duì)電壓Vcom同電壓地驅(qū)動(dòng)，而是以行為單位單獨(dú)地進(jìn)行脈沖驅(qū)動(dòng)。另外，在本實(shí)施方式中，在通常顯示模式的寫(xiě)入動(dòng)作中，采用的是每1水平期間都使各顯示線的極性反轉(zhuǎn)的方法，這是為了消除以幀為單位進(jìn)行極性反轉(zhuǎn)時(shí)產(chǎn)生的以下所示的不良情況。另外，作為消除這種不良情況的方法，也具有每一列都進(jìn)行極性反轉(zhuǎn)驅(qū)動(dòng)的方法及行和列方向同時(shí)以像素為單位進(jìn)行極性反轉(zhuǎn)驅(qū)動(dòng)的方法。假設(shè)在某幀F(xiàn)l且在全部的像素中施加有正極性的液晶電壓Vlc，且在下一幀F(xiàn)2且在全部的像素中施加有負(fù)極性的液晶電壓Vlc的情況。即使在對(duì)液晶層75施加有同一絕對(duì)值的電壓的情況下，有時(shí)也會(huì)因正極性或負(fù)極性而在光的透射率上產(chǎn)生微小的差異。在顯示有高畫(huà)質(zhì)的靜止畫(huà)面的情況下，該微小差異的存在有可能在幀F(xiàn)l和幀F(xiàn)2且在顯示形態(tài)上產(chǎn)生微小的變化。另外，在動(dòng)畫(huà)顯示時(shí)，也有可能在幀間且在同一內(nèi)容的要成為顯示內(nèi)容的顯示區(qū)域內(nèi)，在其顯示形態(tài)上產(chǎn)生微小的變化。在高畫(huà)質(zhì)的靜止畫(huà)面和動(dòng)畫(huà)的顯示時(shí)， 假設(shè)的是即使是這種微小的變化也能夠視覺(jué)地識(shí)別的情況。而且，通常顯示模式是顯示這種高畫(huà)質(zhì)的靜止畫(huà)面和動(dòng)畫(huà)的模式，因此具有視覺(jué)地識(shí)別如上所述的微小變化的可能性。為了避免這種現(xiàn)象，在本實(shí)施方式中，在同一幀內(nèi)， 每一顯示線都使極性反轉(zhuǎn)。由此，即使在同一幀內(nèi)，也在顯示線間施加有不同極性的液晶電壓Vlc，因此能夠抑制基于液晶電壓Vlc的極性的對(duì)顯示圖像數(shù)據(jù)的影響。[其他實(shí)施方式]下面，對(duì)其他實(shí)施方式進(jìn)行說(shuō)明?！?〉就屬于X組的像素電路2A 2H而言，在通常顯示模式和持續(xù)顯示模式的寫(xiě)入動(dòng)作時(shí)，也可以對(duì)基準(zhǔn)線REF賦予低電平電壓，使晶體管T2成為斷開(kāi)(關(guān)斷)狀態(tài)。通過(guò)這樣操作，內(nèi)部節(jié)點(diǎn)W和輸出節(jié)點(diǎn)N2電分離，該結(jié)果是，像素電極20的電位不會(huì)受寫(xiě)入動(dòng)作前的輸出節(jié)點(diǎn)N2的電壓影響。由此，像素電極20的電壓能夠正確地反映源極線SL的施加電壓，能夠無(wú)誤差地顯示圖像數(shù)據(jù)。但是，如上所述，節(jié)點(diǎn)m的總寄生電容遠(yuǎn)比節(jié)點(diǎn)N2大，節(jié)點(diǎn)N2的初始狀態(tài)的電位幾乎不會(huì)給像素電極20的電位帶來(lái)影響，因此晶體管T2也優(yōu)選成為持續(xù)接通狀態(tài)?！?〉在上述實(shí)施方式中，對(duì)于構(gòu)成在有源矩陣基板10上的全部的像素電路2而言， 采用了具備第二開(kāi)關(guān)電路23和控制電路M的結(jié)構(gòu)。與此相對(duì)，在采用在有源矩陣基板10 上具備進(jìn)行透射液晶顯示的透射像素部和進(jìn)行反射液晶顯示的反射像素部這兩種像素部的結(jié)構(gòu)的情況下，也可以采用僅在反射像素部的像素電路上具備第二開(kāi)關(guān)電路23和控制電路對(duì)，且在透射顯示部的像素電路上不具備第二開(kāi)關(guān)電路23和控制電路M的結(jié)構(gòu)。在這種情況下，在通常顯示模式時(shí)，通過(guò)透射像素部進(jìn)行圖像顯示，在持續(xù)顯示模式時(shí)，通過(guò)反射像素部進(jìn)行圖像顯示。通過(guò)這樣的結(jié)構(gòu)，能夠減少形成于有源矩陣基板10 整體的元件數(shù)。〈3〉在上述實(shí)施方式中，各像素電路2為具備輔助電容元件Cs的結(jié)構(gòu)，但也可以采用不具備輔助電容元件Cs的結(jié)構(gòu)。但是，為了使內(nèi)部節(jié)點(diǎn)m的電位更加穩(wěn)定化，且實(shí)現(xiàn)顯示圖像的可靠的穩(wěn)定化，優(yōu)選采用具備該輔助電容元件Cs的結(jié)構(gòu)。〈4〉在上述實(shí)施方式中，假設(shè)各像素電路2的顯示元件部21僅包括單位液晶顯示元件Clc的情況，但如圖43所示，也可以采用在內(nèi)部節(jié)點(diǎn)附和像素電極20之間具備模擬放大器Amp (電壓放大器)的結(jié)構(gòu)。在圖43中，作為一個(gè)例子，作為模擬放大器Amp的電源用線，采用輸入輔助電容線CSL和電源線Vcc的結(jié)構(gòu)。在這種情況下，賦予內(nèi)部節(jié)點(diǎn)m的電壓通過(guò)由模擬放大器Amp設(shè)定的放大率η 來(lái)放大，放大后的電壓供給到像素電極20。因而，成為能夠?qū)?nèi)部節(jié)點(diǎn)m的微小的電壓變化反映在顯示圖像上的結(jié)構(gòu)。〈5〉在上述實(shí)施方式中，作為持續(xù)顯示模式的內(nèi)部節(jié)點(diǎn)附的電位VNl和相對(duì)電壓 Vcom的第一電壓狀態(tài)和第二電壓狀態(tài)的電壓值，假設(shè)OV和5V，施加于各信號(hào)線的電壓值也據(jù)此設(shè)定為一 5V、0V、5V、8V、10V，但這些電壓值可根據(jù)要使用的液晶元件和晶體管元件的特性(閾值電壓等)，適當(dāng)變更。
〈6〉在上述實(shí)施方式中，以液晶顯示裝置為例進(jìn)行了說(shuō)明，但本發(fā)明不局限于此， 只要是具有用于保持像素?cái)?shù)據(jù)的對(duì)應(yīng)于像素電容Cp的電容且基于保持在該電容中的電壓而顯示圖像的顯示裝置，就能夠應(yīng)用本發(fā)明。例如，在使相當(dāng)于像素?cái)?shù)據(jù)的電壓保持在相當(dāng)于像素電容的電容中而進(jìn)行圖像顯示的有機(jī)EUElectroluminescenece)顯示裝置的情況下，特別是，關(guān)于自刷新動(dòng)作，能夠應(yīng)用本發(fā)明。圖44是表示這種有機(jī)EL顯示裝置的像素電路的一個(gè)例子的電路圖。在該像素電路中，作為像素?cái)?shù)據(jù)而保持在輔助電容Cs中的電壓被賦予包括TFT的驅(qū)動(dòng)用晶體管Tdv 的柵極端子，其電壓相應(yīng)的電流經(jīng)由驅(qū)動(dòng)用晶體管Tdv流到發(fā)光元件0LED。因此，該輔助電容Cs相當(dāng)于上述各實(shí)施方式的像素電容Cp。
〈7〉在上述各實(shí)施方式中，假設(shè)像素電路為具有電子遷移率低的非晶態(tài)TFT的結(jié)青況進(jìn)行了說(shuō)明。但是，本發(fā)明的技術(shù)不是在具備電子遷移率高的多晶硅TFT等晶體管時(shí)不能應(yīng)用的技術(shù)，而是在具備電子遷移率低的晶體管時(shí)發(fā)揮更高效果的技術(shù)。符號(hào)說(shuō)明
1液晶顯示裝置
2像素電路
2A、2B、2C、2D、2E、2F、2G、2H
2a、2b、2c、2d、2e、2f、2g、2h
10有源矩陣基板
11顯示控制電路
12相對(duì)電極驅(qū)動(dòng)電路
13源極驅(qū)動(dòng)器
14柵極驅(qū)動(dòng)器
20像素電極
21顯示元件部
22第一開(kāi)關(guān)電路
23第二開(kāi)關(guān)電路
24控制電路
31延遲電路
74密封件
75液晶層
80相對(duì)電極
81相對(duì)基板
Amp模擬放大器
BST升壓線
Cbst升壓電容元件
CD延遲用電容元件
Clc液晶顯示元件
CML相對(duì)電極配線
CSL輔助電容線
像素電路像素電路
Cs 輔助電容元件Ct 定時(shí)信號(hào)DA 數(shù)字圖像信號(hào)Dv 數(shù)據(jù)信號(hào)GL (GL1、GL2、......、GLn)柵極線Gtc 掃描側(cè)定時(shí)控制信號(hào)Nl 內(nèi)部節(jié)點(diǎn)N2 輸出節(jié)點(diǎn)OLED發(fā)光元件P1、P2 階段P10,PlU ......、P18 階段P20、P21、......、P27 階段REF 基準(zhǔn)線ScU Sc2, ......、Scm 源極信號(hào)SEL 選擇線SL (SL1、SL2、......、SLm)源極線Stc 數(shù)據(jù)側(cè)定時(shí)控制信號(hào)T1、T2、T3、T4、T5 晶體管TD1、TD2延遲用晶體管Tdv 驅(qū)動(dòng)用晶體管Vcom 相對(duì)電壓Vlc 液晶電壓VNl 內(nèi)部節(jié)點(diǎn)電位VN2 輸出節(jié)點(diǎn)電位
權(quán)利要求
1.一種像素電路，其特征在于，包括顯示元件部，其包含單位顯示元件；內(nèi)部節(jié)點(diǎn)，其構(gòu)成所述顯示元件部的一部分，并保持施加于所述顯示元件部的像素?cái)?shù)據(jù)的電壓；第一開(kāi)關(guān)電路，其至少經(jīng)由規(guī)定的開(kāi)關(guān)元件將從數(shù)據(jù)信號(hào)線供給的所述像素?cái)?shù)據(jù)的電壓傳輸?shù)剿鰞?nèi)部節(jié)點(diǎn)；第二開(kāi)關(guān)電路，其將供給到規(guī)定的電壓供給線的電壓不經(jīng)由所述規(guī)定的開(kāi)關(guān)元件地傳輸?shù)剿鰞?nèi)部節(jié)點(diǎn)；和控制電路，其將與所述內(nèi)部節(jié)點(diǎn)所保持的所述像素?cái)?shù)據(jù)的電壓相應(yīng)的規(guī)定的電壓保持在第一電容元件的一端，并且控制所述第二開(kāi)關(guān)電路的導(dǎo)通或非導(dǎo)通，在第一 第三晶體管元件中，所述第二開(kāi)關(guān)電路具有所述第一晶體管元件和第三晶體管元件，所述控制電路具有所述第二晶體管元件，所述第一 第三晶體管元件具有第一端子、第二端子以及對(duì)所述第一端子與第二端子間的導(dǎo)通進(jìn)行控制的控制端子，所述第二開(kāi)關(guān)電路包括所述第一晶體管元件和所述第三晶體管元件的串聯(lián)電路，所述控制電路包括所述第二晶體管元件和所述第一電容元件的串聯(lián)電路，所述第一開(kāi)關(guān)電路的一端與所述數(shù)據(jù)信號(hào)線連接，所述第二開(kāi)關(guān)電路的一端與所述電壓供給線連接，所述第一開(kāi)關(guān)電路和所述第二開(kāi)關(guān)電路各自的另一端和所述第二晶體管元件的第一端子，與所述內(nèi)部節(jié)點(diǎn)連接，所述第一晶體管元件的控制端子、所述第二晶體管元件的第二端子和所述第一電容元件的一端相互連接，所述第二晶體管元件的控制端子與第一控制線連接，所述第三晶體管元件的控制端子經(jīng)由延遲電路與第二控制線連接，所述第一電容元件的另一端不經(jīng)由所述延遲電路地與所述第二控制線連接。
2.一種像素電路，其特征在于，具備顯示元件部，其包含單位顯示元件；內(nèi)部節(jié)點(diǎn)，其構(gòu)成所述顯示元件部的一部分，并保持施加于所述顯示元件部的像素?cái)?shù)據(jù)的電壓；第一開(kāi)關(guān)電路，其至少經(jīng)由規(guī)定的開(kāi)關(guān)元件將從數(shù)據(jù)信號(hào)線供給的所述像素?cái)?shù)據(jù)的電壓傳輸?shù)剿鰞?nèi)部節(jié)點(diǎn)；第二開(kāi)關(guān)電路，其將供給到規(guī)定的電壓供給線的電壓不經(jīng)由所述規(guī)定的開(kāi)關(guān)元件地傳輸?shù)剿鰞?nèi)部節(jié)點(diǎn)；和控制電路，其將所述內(nèi)部節(jié)點(diǎn)所保持的所述像素?cái)?shù)據(jù)的電壓相應(yīng)的規(guī)定的電壓保持在第一電容元件的一端，并且控制所述第二開(kāi)關(guān)電路的導(dǎo)通或非導(dǎo)通，在第一 第三晶體管元件中，所述第二開(kāi)關(guān)電路具有所述第一晶體管元件和所述第三晶體管元件，所述控制電路具有所述第二晶體管元件，所述第一 第三晶體管元件具有第一端子、第二端子以及對(duì)所述第一端子和所述第二端子間的導(dǎo)通進(jìn)行控制的控制端子，所述第二開(kāi)關(guān)電路包括所述第一晶體管元件和所述第三晶體管元件的串聯(lián)電路，所述控制電路包括所述第二晶體管元件和所述第一電容元件的串聯(lián)電路，所述第一開(kāi)關(guān)電路的一端與所述數(shù)據(jù)信號(hào)線連接，所述第二開(kāi)關(guān)電路的一端與所述電壓供給線連接，所述第一開(kāi)關(guān)電路和所述第二開(kāi)關(guān)電路各自的另一端和所述第二晶體管元件的第一端子與所述內(nèi)部節(jié)點(diǎn)連接，所述第一晶體管元件的控制端子、所述第二晶體管元件的第二端子和所述第一電容元件的一端相互連接，所述第二晶體管元件的控制端子與第一控制線連接，所述第三晶體管元件的控制端子經(jīng)由延遲電路與第二控制線連接，所述第一電容元件的另一端不經(jīng)由所述延遲電路地與第三控制線連接。
3.如權(quán)利要求1或2所述的像素電路，其特征在于，采用如下結(jié)構(gòu)所述延遲電路具備第一延遲用晶體管元件和第二延遲用晶體管元件，所述第一延遲用晶體管元件和所述第二延遲用晶體管元件具有第一端子、第二端子以及對(duì)所述第一端子與所述第二端子間的導(dǎo)通進(jìn)行控制的控制端子，所述第一延遲用晶體管元件將第一端子與所述第三晶體管元件的控制端子連接，將第二端子和控制端子與所述第二控制線連接，所述第二延遲用晶體管元件將第一端子與所述第三晶體管元件的控制端子連接，將第二端子與所述第二控制線連接，將控制端子與所述第一控制線連接。
4.如權(quán)利要求1或2所述的像素電路，其特征在于，采用如下結(jié)構(gòu)所述延遲電路具備第一延遲用晶體管元件和第二延遲用晶體管元件和延遲用電容元件，所述第一延遲用晶體管元件和所述第二延遲用晶體管元件具有第一端子、第二端子以及對(duì)所述第一端子與所述第二端子間的導(dǎo)通進(jìn)行控制的控制端子，所述第一延遲用晶體管元件將第一端子與所述第三晶體管元件的控制端子連接，將第二端子與所述第二控制線連接，所述第二延遲用晶體管元件將第一端子和控制端子與所述第一控制線連接，所述延遲用電容元件的一端與所述第二控制線連接，所述延遲用電容元件的另一端與所述第一延遲用晶體管元件的控制端子和所述第二延遲用晶體管元件的第二端子連接。
5.如權(quán)利要求1或2所述的像素電路，其特征在于所述像素電路還具備第二電容元件，所述第二電容元件的一端與所述內(nèi)部節(jié)點(diǎn)連接，所述第二電容元件的另一端與第四控制線或固定電壓線連接。
6.如權(quán)利要求1或2所述的像素電路，其特征在于所述第一控制線兼用作所述電壓供給線。
7.如權(quán)利要求1或2所述的像素電路，其特征在于所述數(shù)據(jù)信號(hào)線兼用作所述電壓供給線。
8.如權(quán)利要求5所述的像素電路，其特征在于所述第四控制線兼用作所述電壓供給線。
9.如權(quán)利要求1或2所述的像素電路，其特征在于所述規(guī)定的開(kāi)關(guān)元件包括第四晶體管元件，所述第四晶體管元件具有第一端子、第二端子以及對(duì)所述第一端子與所述第二端子間的導(dǎo)通進(jìn)行控制的控制端子，所述第四晶體管元件的控制端子分別與掃描信號(hào)線連接。
10.如權(quán)利要求1或2所述的像素電路，其特征在于所述第一開(kāi)關(guān)電路構(gòu)成為是不包含所述規(guī)定的開(kāi)關(guān)元件以外的開(kāi)關(guān)元件。
11.如權(quán)利要求1或2所述的像素電路，其特征在于所述第一開(kāi)關(guān)電路包括所述第二開(kāi)關(guān)電路內(nèi)的所述第三晶體管元件和所述規(guī)定的開(kāi)關(guān)元件的串聯(lián)電路，或者，包括控制端子與所述第二開(kāi)關(guān)電路內(nèi)的所述第三晶體管元件的控制端子連接的第五晶體管和所述規(guī)定的開(kāi)關(guān)元件的串聯(lián)電路。
12.如權(quán)利要求1或2所述的像素電路，其特征在于 至少所述第二晶體管元件為非晶質(zhì)TFT。
13.—種顯示裝置，其特征在于所述顯示裝置構(gòu)成為將權(quán)利要求1所述的像素電路分別在行方向和列方向上配置多個(gè)，構(gòu)成像素電路陣列，每一所述列各具備一根所述數(shù)據(jù)信號(hào)線，配置于同一列的所述像素電路中，所述第一開(kāi)關(guān)電路的一端與共用的所述數(shù)據(jù)信號(hào)線連接，配置于同一行或同一列的所述像素電路中，所述第二晶體管元件的控制端子與共用的所述第一控制線連接，配置于同一行或同一列的所述像素電路中，所述第三晶體管元件的控制端子經(jīng)由所述延遲電路與共用的所述第二控制線連接，配置于同一行或同一列的所述像素電路中，所述第一電容元件的所述另一端不經(jīng)由所述延遲電路地與共用的所述第二控制線連接，所述顯示裝置包括分別驅(qū)動(dòng)所述數(shù)據(jù)信號(hào)線的數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路和分別驅(qū)動(dòng)所述第一控制線和所述第二控制線的控制線驅(qū)動(dòng)電路，在所述第一控制線兼用作所述電壓供給線的情況或所述電壓供給線為獨(dú)立的配線的情況下，所述控制線驅(qū)動(dòng)電路驅(qū)動(dòng)所述電壓供給線，在所述數(shù)據(jù)信號(hào)線兼用作所述電壓供給線的情況下，所述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路驅(qū)動(dòng)所述電壓供給線。
14.一種顯示裝置，其特征在于所述顯示裝置構(gòu)成為將權(quán)利要求2所述的像素電路分別在行方向和列方向上配置多個(gè)，構(gòu)成像素電路陣列，每一所述列各具備一根所述數(shù)據(jù)信號(hào)線，配置于同一列的所述像素電路中，所述第一開(kāi)關(guān)電路的一端與共用的所述數(shù)據(jù)信號(hào)線連接，配置于同一行或同一列的所述像素電路中，所述第二晶體管元件的控制端子與共用的所述第一控制線連接，配置于同一行或同一列的所述像素電路中，所述第三晶體管元件的控制端子經(jīng)由所述延遲電路與共用的所述第二控制線連接，配置于同一行或同一列的所述像素電路中，所述第一電容元件的所述另一端不經(jīng)由所述延遲電路地與共用的所述第三控制線連接，所述顯示裝置包括分別驅(qū)動(dòng)所述數(shù)據(jù)信號(hào)線的數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路；和分別驅(qū)動(dòng)所述第一控制線、所述第二控制線和所述第三控制線的控制線驅(qū)動(dòng)電路，在所述第一控制線兼用作所述電壓供給線的情況或所述電壓供給線為獨(dú)立的配線的情況下，所述控制線驅(qū)動(dòng)電路驅(qū)動(dòng)所述電壓供給線，在所述數(shù)據(jù)信號(hào)線兼用作所述電壓供給線的情況下，所述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路驅(qū)動(dòng)所述電壓供給線。
15. 一種顯示裝置，其特征在于所述顯示裝置通過(guò)將像素電路分別在行方向和列方向上配置多個(gè)構(gòu)成像素電路陣列而形成，所述像素電路包括顯示元件部，其包含單位顯示元件；內(nèi)部節(jié)點(diǎn)，其構(gòu)成所述顯示元件部的一部分，并保持施加于所述顯示元件部的像素?cái)?shù)據(jù)的電壓；第一開(kāi)關(guān)電路，其至少經(jīng)由規(guī)定的開(kāi)關(guān)元件將從數(shù)據(jù)信號(hào)線供給的所述像素?cái)?shù)據(jù)的電壓傳輸?shù)剿鰞?nèi)部節(jié)點(diǎn)；第二開(kāi)關(guān)電路，其將供給到規(guī)定的電壓供給線的電壓不經(jīng)由所述規(guī)定的開(kāi)關(guān)元件地傳輸?shù)剿鰞?nèi)部節(jié)點(diǎn)；和控制電路，其將所述內(nèi)部節(jié)點(diǎn)所保持的所述像素?cái)?shù)據(jù)的電壓相應(yīng)的規(guī)定的電壓保持在第一電容元件的一端，并且控制所述第二開(kāi)關(guān)電路的導(dǎo)通或非導(dǎo)通， 所述顯示裝置采用如下的結(jié)構(gòu)在第一 第三晶體管元件中，所述第二開(kāi)關(guān)電路具有所述第一晶體管元件和所述第三晶體管元件，所述控制電路具有所述第二晶體管元件，所述第一 第三晶體管元件具有第一端子、第二端子以及對(duì)所述第一端子與所述第二端子間的導(dǎo)通進(jìn)行控制的控制端子， 所述第二開(kāi)關(guān)電路包括所述第一晶體管元件和所述第三晶體管元件的串聯(lián)電路， 所述控制電路包括所述第二晶體管元件和所述第一電容元件的串聯(lián)電路， 所述第一開(kāi)關(guān)電路的一端與所述數(shù)據(jù)信號(hào)線連接， 所述第二開(kāi)關(guān)電路的一端與所述電壓供給線連接，所述第一開(kāi)關(guān)電路和所述第二開(kāi)關(guān)電路各自的另一端以及所述第二晶體管元件的第一端子與所述內(nèi)部節(jié)點(diǎn)連接，所述第一晶體管元件的控制端子、所述第二晶體管元件的第二端子和所述第一電容元件的一端相互連接，所述第二晶體管元件的控制端子與第一控制線連接， 所述第三晶體管元件的控制端子與第二控制線連接， 所述第一電容元件的另一端與第三控制線連接， 所述顯示裝置采用構(gòu)成為 每一所述列各具備一根所述數(shù)據(jù)信號(hào)線，配置于同一列的所述像素電路中，所述第一開(kāi)關(guān)電路的一端與共用的所述數(shù)據(jù)信號(hào)線連接，配置于同一行或同一列的所述像素電路中，所述第二晶體管元件的控制端子與共用的所述第一控制線連接，配置于同一行或同一列的所述像素電路中，所述第三晶體管元件的控制端子與共用的所述第二控制線連接，配置于同一行或同一列的所述像素電路中，所述第一電容元件的所述另一端與共用的所述第三控制線連接，具備分別驅(qū)動(dòng)所述數(shù)據(jù)信號(hào)線的數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路以及分別驅(qū)動(dòng)所述第一控制線 所述第三控制線的控制線驅(qū)動(dòng)電路，在所述第一控制線兼用作所述電壓供給線的情況或所述電壓供給線為獨(dú)立的配線的情況下，所述控制線驅(qū)動(dòng)電路驅(qū)動(dòng)所述電壓供給線，在所述數(shù)據(jù)信號(hào)線兼用作所述電壓供給線的情況下，所述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路驅(qū)動(dòng)所述電壓供給線，所述控制線驅(qū)動(dòng)電路構(gòu)成為在使所述第三控制線產(chǎn)生電位變動(dòng)后且經(jīng)過(guò)了規(guī)定的延遲時(shí)間以后，能夠使所述第二控制線產(chǎn)生同極性的電位變動(dòng)。
16.如權(quán)利要求13所述的顯示裝置，其特征在于所述顯示裝置構(gòu)成為，所述規(guī)定的開(kāi)關(guān)元件為具有第一端子、第二端子以及對(duì)所述第一端子與所述第二端子間的導(dǎo)通進(jìn)行控制的控制端子的第四晶體管元件，所述控制端子與掃描信號(hào)線連接，所述顯示裝置構(gòu)成為，每一所述行各具備一根所述掃描信號(hào)線，并且配置于同一行的所述像素電路與共用的所述掃描信號(hào)線連接，具備分別驅(qū)動(dòng)所述掃描信號(hào)線的掃描信號(hào)線驅(qū)動(dòng)電路。
17.如權(quán)利要求14所述的顯示裝置，其特征在于所述顯示裝置構(gòu)成為，所述規(guī)定的開(kāi)關(guān)元件為具有第一端子、第二端子以及對(duì)所述第一端子與所述第二端子間的導(dǎo)通進(jìn)行控制的控制端子的第四晶體管元件，所述控制端子與掃描信號(hào)線連接，所述顯示裝置構(gòu)成為，每一所述行各具備一根所述掃描信號(hào)線，并且配置于同一行的所述像素電路與共用的所述掃描信號(hào)線連接，具備分別驅(qū)動(dòng)所述掃描信號(hào)線的掃描信號(hào)線驅(qū)動(dòng)電路。
18.如權(quán)利要求15所述的顯示裝置，其特征在于所述顯示裝置構(gòu)成為，所述規(guī)定的開(kāi)關(guān)元件為具有第一端子、第二端子以及對(duì)所述第一端子與所述第二端子間的導(dǎo)通進(jìn)行控制的控制端子的第四晶體管元件，所述控制端子與掃描信號(hào)線連接，所述顯示裝置構(gòu)成為，每一所述行各具備一根所述掃描信號(hào)線，并且配置于同一行的所述像素電路與共用的所述掃描信號(hào)線連接，所述顯示裝置包括分別驅(qū)動(dòng)所述掃描信號(hào)線的掃描信號(hào)線驅(qū)動(dòng)電路。
19.如權(quán)利要求13 15中的任一項(xiàng)所述的顯示裝置，其特征在于 在所述電壓供給線為獨(dú)立的配線的情況下，配置于同一行或同一列的所述像素電路中，所述第二開(kāi)關(guān)電路的一端與共用的所述電壓供給線連接。
20.如權(quán)利要求16所述的顯示裝置，其特征在于在對(duì)多個(gè)所述像素電路進(jìn)行使所述第二開(kāi)關(guān)電路和所述控制電路工作而同時(shí)補(bǔ)償所述內(nèi)部節(jié)點(diǎn)的電壓變動(dòng)的自刷新動(dòng)作時(shí)，所述掃描信號(hào)線驅(qū)動(dòng)電路對(duì)與所述像素電路陣列內(nèi)的全部的所述像素電路連接的所述掃描信號(hào)線施加規(guī)定的電壓，使所述第四晶體管元件成為非導(dǎo)通狀態(tài)，所述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路，對(duì)所述第一控制線施加規(guī)定的電壓，所述規(guī)定的電壓在所述內(nèi)部節(jié)點(diǎn)所保持的二值的像素?cái)?shù)據(jù)的電壓狀態(tài)為第一電壓狀態(tài)的情況下，由所述第二晶體管元件將從所述第一電容元件的一端向所述內(nèi)部節(jié)點(diǎn)的電流切斷，在該規(guī)定的電壓在所述內(nèi)部節(jié)點(diǎn)所保持的二值的像素?cái)?shù)據(jù)的電壓狀態(tài)為第二電壓狀態(tài)的情況下，使所述第二晶體管元件成為導(dǎo)通狀態(tài)，通過(guò)對(duì)所述第二控制線施加規(guī)定的電壓振幅的電壓脈沖，來(lái)對(duì)所述第一電容元件的一端賦予由通過(guò)所述第一電容元件的電容耦合引起的電壓變化，由此在所述內(nèi)部節(jié)點(diǎn)的電壓為所述第一電壓狀態(tài)的情況下，不抑制所述電壓變化地使所述第一晶體管元件成為導(dǎo)通狀態(tài)，在所述內(nèi)部節(jié)點(diǎn)的電壓為所述第二電壓狀態(tài)的情況下，抑制所述電壓變化而使所述第一晶體管元件成為非導(dǎo)通狀態(tài)，并且經(jīng)由所述延遲電路將所述電壓脈沖賦予所述第三晶體管元件的控制端子，使所述第三晶體管元件成為導(dǎo)通狀態(tài)，在所述電壓供給線兼用作所述第一控制線的情況或所述電壓供給線為獨(dú)立的信號(hào)線的情況下，所述控制線驅(qū)動(dòng)電路向與作為所述自刷新動(dòng)作的對(duì)象的多個(gè)所述像素電路連接的全部的所述電壓供給線，供給所述第一電壓狀態(tài)的所述像素?cái)?shù)據(jù)的電壓；在所述電壓供給線兼用作所述數(shù)據(jù)信號(hào)線的情況下，所述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路向與作為所述自刷新動(dòng)作的對(duì)象的多個(gè)所述像素電路連接的全部的所述電壓供給線，供給所述第一電壓狀態(tài)的所述像素?cái)?shù)據(jù)的電壓。
21.如權(quán)利要求17所述的顯示裝置，其特征在于在對(duì)多個(gè)所述像素電路進(jìn)行使所述第二開(kāi)關(guān)電路和所述控制電路工作而同時(shí)補(bǔ)償所述內(nèi)部節(jié)點(diǎn)的電壓變動(dòng)的自刷新動(dòng)作時(shí)，所述掃描信號(hào)線驅(qū)動(dòng)電路對(duì)與所述像素電路陣列內(nèi)的全部的所述像素電路連接的所述掃描信號(hào)線施加規(guī)定的電壓，使所述第四晶體管元件成為非導(dǎo)通狀態(tài)， 所述控制線驅(qū)動(dòng)電路，對(duì)所述第一控制線施加規(guī)定的電壓，所述規(guī)定的電壓，在所述內(nèi)部節(jié)點(diǎn)所保持的二值的像素?cái)?shù)據(jù)的電壓狀態(tài)為第一電壓狀態(tài)的情況下，由所述第二晶體管元件將從所述第一電容元件的一端向所述內(nèi)部節(jié)點(diǎn)的電流切斷，在該內(nèi)部節(jié)點(diǎn)所保持的二值的像素?cái)?shù)據(jù)的電壓狀態(tài)為第二電壓狀態(tài)的情況下，使所述第二晶體管元件成為導(dǎo)通狀態(tài)，通過(guò)對(duì)所述第二控制線和所述第三控制線施加規(guī)定的電壓振幅的電壓脈沖，來(lái)對(duì)所述第一電容元件的一端賦予由通過(guò)所述第一電容元件的電容耦合引起的電壓變化，由此在所述內(nèi)部節(jié)點(diǎn)的電壓為所述第一電壓狀態(tài)的情況下，不抑制所述電壓變化地使所述第一晶體管元件成為導(dǎo)通狀態(tài)，在所述內(nèi)部節(jié)點(diǎn)的電壓為所述第二電壓狀態(tài)的情況下，抑制所述電壓變化地使所述第一晶體管元件成為非導(dǎo)通狀態(tài)，并且經(jīng)由所述延遲電路將所述電壓脈沖賦予所述第三晶體管元件的控制端子，使所述第三晶體管元件成為導(dǎo)通狀態(tài)，在所述電壓供給線兼用作所述第一控制線的情況或所述所述電壓供給線為獨(dú)立的信號(hào)線的情況下，所述控制線驅(qū)動(dòng)電路向與作為所述自刷新動(dòng)作的對(duì)象的多個(gè)所述像素電路連接的全部的所述電壓供給線，供給所述第一電壓狀態(tài)的所述像素?cái)?shù)據(jù)的電壓；在所述電壓供給線兼用作所述數(shù)據(jù)信號(hào)線的情況下，所述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路向與作為所述自刷新動(dòng)作的對(duì)象的多個(gè)所述像素電路連接的全部的所述電壓供給線，供給所述第一電壓狀態(tài)的所述像素?cái)?shù)據(jù)的電壓。
22.如權(quán)利要求18所述的顯示裝置，其特征在于在對(duì)多個(gè)所述像素電路進(jìn)行使所述第二開(kāi)關(guān)電路和所述控制電路工作而同時(shí)補(bǔ)償所述內(nèi)部節(jié)點(diǎn)的電壓變動(dòng)的自刷新動(dòng)作時(shí)，所述掃描信號(hào)線驅(qū)動(dòng)電路對(duì)與所述像素電路陣列內(nèi)的全部的所述像素電路連接的所述掃描信號(hào)線施加規(guī)定的電壓，使所述第四晶體管元件成為非導(dǎo)通狀態(tài)， 所述控制線驅(qū)動(dòng)電路，對(duì)所述第一控制線施加規(guī)定的電壓，所述規(guī)定的電壓，在所述內(nèi)部節(jié)點(diǎn)保持的二值的像素?cái)?shù)據(jù)的電壓狀態(tài)為第一電壓狀態(tài)的情況下，由所述第二晶體管元件將從所述第一電容元件的一端向所述內(nèi)部節(jié)點(diǎn)的電流切斷，在為第二電壓狀態(tài)的情況下，使所述第二晶體管元件成為導(dǎo)通狀態(tài)，通過(guò)對(duì)所述第二控制線施加規(guī)定的電壓振幅的電壓脈沖，來(lái)對(duì)所述第一電容元件的一端賦予由通過(guò)所述第一電容元件的電容耦合引起的電壓變化，由此在所述內(nèi)部節(jié)點(diǎn)的電壓為所述第一電壓狀態(tài)的情況下，不抑制所述電壓變化地使所述第一晶體管元件成為導(dǎo)通狀態(tài)，在所述內(nèi)部節(jié)點(diǎn)的電壓為所述第二電壓狀態(tài)的情況下，抑制所述電壓變化而使所述第一晶體管元件成為非導(dǎo)通狀態(tài)，在從對(duì)所述第二控制線的電壓脈沖的施加起經(jīng)過(guò)了規(guī)定的延遲時(shí)間以后，對(duì)所述第三控制線，施加規(guī)定的電壓振幅的電壓脈沖而賦予所述第三晶體管元件的控制端子，使所述第三晶體管元件成為導(dǎo)通狀態(tài)，在所述電壓供給線兼用作所述第一控制線的情況或所述電壓供給線為獨(dú)立的信號(hào)線的情況下，所述控制線驅(qū)動(dòng)電路向與作為所述自刷新動(dòng)作的對(duì)象的多個(gè)所述像素電路連接的全部的所述電壓供給線，供給所述第一電壓狀態(tài)的所述像素?cái)?shù)據(jù)的電壓，在所述電壓供給線兼用作所述數(shù)據(jù)信號(hào)線的情況下，所述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路向與作為所述自刷新動(dòng)作的對(duì)象的多個(gè)所述像素電路連接的全部的所述電壓供給線，供給所述第一電壓狀態(tài)的所述像素?cái)?shù)據(jù)的電壓。
23.如權(quán)利要求20所述的顯示裝置，其特征在于 在所述自刷新動(dòng)作剛剛結(jié)束之后移至待機(jī)狀態(tài)，在所述待機(jī)狀態(tài)下，所述控制線驅(qū)動(dòng)電路將對(duì)所述第二控制線的電壓脈沖的施加結(jié)束，使所述第三晶體管元件成為非導(dǎo)通狀態(tài)。
24.如權(quán)利要求21所述的顯示裝置，其特征在于 在所述自刷新動(dòng)作剛剛結(jié)束之后移至待機(jī)狀態(tài)，在所述待機(jī)狀態(tài)下，所述控制線驅(qū)動(dòng)電路將對(duì)所述第二控制線和所述第三控制線的電壓脈沖的施加結(jié)束，使所述第三晶體管元件成為非導(dǎo)通狀態(tài)。
25.如權(quán)利要求23或M所述的顯示裝置，其特征在于經(jīng)過(guò)比所述自刷新動(dòng)作期間長(zhǎng)10倍以上的時(shí)間的所述待機(jī)狀態(tài)，重復(fù)所述自刷新動(dòng)作。
26.如權(quán)利要求23所述的顯示裝置，其特征在于 在所述待機(jī)狀態(tài)下，所述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路對(duì)所述數(shù)據(jù)信號(hào)線施加固定電壓。
27.如權(quán)利要求沈所述的顯示裝置，其特征在于在所述待機(jī)狀態(tài)下，所述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路對(duì)所述數(shù)據(jù)信號(hào)線施加所述第二電壓狀態(tài)的電壓。
28.如權(quán)利要求23所述的顯示裝置，其特征在于在所述第一開(kāi)關(guān)電路為不包含所述第四晶體管元件以外的開(kāi)關(guān)元件的結(jié)構(gòu)的情況下， 以一個(gè)或多個(gè)列為單位來(lái)劃分所述自刷新動(dòng)作的對(duì)象的多個(gè)所述像素電路， 以至少每一由劃分得到的區(qū)塊都能夠驅(qū)動(dòng)所述第二控制線的方式設(shè)置， 所述控制線驅(qū)動(dòng)電路不對(duì)不是所述自刷新動(dòng)作的對(duì)象的由劃分得到的區(qū)塊進(jìn)行對(duì)所述第二控制線的電壓脈沖施加，依次切換所述自刷新動(dòng)作的對(duì)象的由劃分得到的區(qū)塊，按每一由劃分得到的區(qū)塊分割執(zhí)行所述自刷新動(dòng)作。
29.如權(quán)利要求M所述的顯示裝置，其特征在于在所述第一開(kāi)關(guān)電路為不包含所述第四晶體管元件以外的開(kāi)關(guān)元件的結(jié)構(gòu)的情況下， 以一個(gè)或多個(gè)列為單位來(lái)劃分所述自刷新動(dòng)作的對(duì)象的多個(gè)所述像素電路， 以至少每一由劃分得到的區(qū)塊都能夠驅(qū)動(dòng)所述第二控制線和所述第三控制線的方式設(shè)置，所述控制線驅(qū)動(dòng)電路不對(duì)不是所述自刷新動(dòng)作的對(duì)象的由劃分得到的區(qū)塊進(jìn)行對(duì)所述第二控制線和所述第三控制線的電壓脈沖施加，依次切換所述自刷新動(dòng)作的對(duì)象的由劃分得到的區(qū)塊，按每一由劃分得到的區(qū)塊分割執(zhí)行所述自刷新動(dòng)作。
30.如權(quán)利要求20 22所述的顯示裝置，其特征在于所述像素電路具備將一端與所述內(nèi)部節(jié)點(diǎn)連接且將另一端與第四控制線連接的第二電容元件，并且配置于同一行或同一列的所述像素電路將所述第二電容元件的另一端與共用的所述第四控制線連接，所述控制線驅(qū)動(dòng)電路分別驅(qū)動(dòng)所述第四控制線，在所述電壓供給線兼用作所述第四控制線的情況下，所述控制線驅(qū)動(dòng)電路向與作為所述自刷新動(dòng)作的對(duì)象的多個(gè)所述像素電路連接的全部的所述電壓供給線供給所述第一電壓狀態(tài)的所述像素?cái)?shù)據(jù)的電壓。
31.如權(quán)利要求13 15中的任一項(xiàng)所述的顯示裝置，其特征在于 所述像素電路形成在非晶硅基板上。
全文摘要
本發(fā)明提供一種具備像素電路的顯示裝置，其不會(huì)招致開(kāi)口率下降地實(shí)現(xiàn)電力消耗的降低，所述像素電路具有低遷移率的晶體管。液晶電容元件(Clc)通過(guò)夾在像素電極(20)和相對(duì)電極(80)之間而形成。像素電極(20)、第一開(kāi)關(guān)電路(22)的一端、第二開(kāi)關(guān)電路(23)的一端、第二晶體管(T2)的第一端子形成內(nèi)部節(jié)點(diǎn)(N1)。第一開(kāi)關(guān)電路(22)的另一端與源極線(SL)連接。第二開(kāi)關(guān)電路(23)將另一端與電壓供給線(VSL)連接，且包括晶體管(T1)和晶體管(T3)的串聯(lián)電路，由晶體管(T1)的控制端子、晶體管(T2)的第二端子和升壓電容元件(Cbst)的一端形成輸出節(jié)點(diǎn)(N2)。升壓電容元件(Cbst)的另一端與選擇線(SEL)連接，晶體管(T2)的控制端子與基準(zhǔn)線(REF)連接，晶體管(T3)的控制端子經(jīng)由延遲電路(31)與選擇線(SEL)連接。
文檔編號(hào)G09G3/20GK102598108SQ201080050378
公開(kāi)日2012年7月18日 申請(qǐng)日期2010年7月22日 優(yōu)先權(quán)日2009年11月6日
發(fā)明者山內(nèi)祥光 申請(qǐng)人:夏普株式會(huì)社