專利名稱：掃描信號線驅動電路和具有該掃描信號線驅動電路的顯示裝置的制作方法
技術領域：
本發(fā)明涉及顯示裝置及其驅動電路，詳細而言，涉及對配置于顯示裝置的顯示部的掃描信號線進行驅動的包括多個移位寄存器的掃描信號線驅動電路。
背景技術：
近年來，在液晶顯示裝置中，用于驅動柵極總線(掃描信號線)的柵極驅動器(掃描信號線驅動電路)的單片化正在進展中。以往，柵極驅動器大多作為ICdntegratedCircuit :集成電路)芯片裝載于構成液晶面板的基板的周邊部，但是近年來，在基本上直接形成柵極驅動器的情況逐漸增多。這種柵極驅動器被稱為“單片柵極驅動器”等。具有單片柵極驅動器的液晶顯示裝置中，作為驅動元件，歷來采用使用非晶硅(a-Si)的薄膜晶 體管(以下稱為“a-SiTFT”)，但是近年來，實現(xiàn)了采用使用微晶硅(yc-Si)或氧化物半導體(例如IGZ0)的薄膜晶體管。微晶硅或氧化物半導體的遷移率比非晶硅的遷移率大，所以通過采用使用微晶硅或氧化物半導體的薄膜晶體管作為驅動元件，能夠實現(xiàn)邊框面積的縮小和高精細化。然而，在有源矩陣型的液晶顯示裝置的顯示部，包含多條源極總線(視頻信號線)、多條柵極總線、以及與這些多條源極總線和多條柵極總線的交叉點分別對應設置的多個像素形成部。這些像素形成部配置成矩陣狀，構成像素陣列。各像素形成部包括柵極端子與通過對應的交叉點的柵極總線連接、并且源極端子與通過該交叉點的源極總線連接的作為開關元件的薄膜晶體管；和用于保持像素電壓值的像素電容等。有源矩陣型的液晶顯示裝置中，還設置有上述柵極驅動器和用于驅動源極總線的源極驅動器(視頻信號線驅動電路)。表示像素電壓值的視頻信號通過源極總線傳遞，但各源極總線不能將表示多行的像素電壓值的視頻信號一次性(同吋)傳遞。因此，對配置成矩陣狀的上述像素形成部內(nèi)的像素電容進行的視頻信號的寫入(充電)，逐行依次進行。于是，柵極驅動器由包括多級的移位寄存器構成，以使多條柵極總線按每個規(guī)定期間依次被選擇。移位寄存器的各級，成為在各時刻成為兩個狀態(tài)(第一狀態(tài)和第二狀態(tài))中的任ー個狀態(tài)并將表示該狀態(tài)的信號(以下稱為“狀態(tài)信號”。)作為掃描信號輸出的雙穩(wěn)態(tài)電路。而且，通過從移位寄存器內(nèi)的多個雙穩(wěn)態(tài)電路依次輸出有效的掃描信號，如上所述，逐行依次進行對像素電容的視頻信號的寫入。在現(xiàn)有的顯示裝置中，雙穩(wěn)態(tài)電路例如構成為如圖51 (日本特開2006-107692號公報的圖I)、圖52(日本特開2006-107692號公報的圖14)所示。在這些雙穩(wěn)態(tài)電路中，當從前ー級發(fā)送來的掃描信號Gn-I成為高電平吋，由于晶體管組TGl成為導通狀態(tài)，所以第ニ節(jié)點N2的電位成為低電平。由此，晶體管TG3、TR4成為斷開狀態(tài)。因此，通過掃描信號Gn-I成為高電平，第一節(jié)點NI的電位成為高電平，輸出電容Cb被充電。該狀態(tài)吋，時鐘CK的電位現(xiàn)于柵極總線。如上所述，在各雙穩(wěn)態(tài)電路中，在從前ー級發(fā)送來的掃描信號Gn-I成為高電平之后，通過使供給至該雙穩(wěn)態(tài)電路的時鐘CK的電位為高電平，從移位寄存器內(nèi)的多個雙穩(wěn)態(tài)電路依次輸出有效的掃描信號。由此，多條柵極總線逐條依次被驅動。另外，在日本特開2001-52494號公報、日本特開2003-16794號公報、日本特開2005-94335號公報、日本特開2006-106394號公報和日本特開2006-127630號公報中，也公開有設置于顯示裝置等的移位寄存器(雙穩(wěn)態(tài)電路)的結構?，F(xiàn)有技術文獻專利文獻專利文獻I :日本特開2006-107692號公報專利文獻2 :日本特開2001-52494號公報專利文獻3 :日本特開2003-16794號公報 專利文獻4 :日本特開2005-94335號公報專利文獻5 :日本特開2006-106394號公報專利文獻6 :日本特開2006-127630號公報

發(fā)明內(nèi)容
發(fā)明要解決的課題然而，根據(jù)現(xiàn)有的結構，如下所述缺乏電路動作的穩(wěn)定性。在圖51所示的結構中，通過掃描信號Gn-I從低電平變?yōu)楦唠娖?，第一?jié)點NI被充電。在此，在掃描信號Gn-I從低電平變?yōu)楦唠娖降臅r刻，第二節(jié)點N2的電位成為高電平，所以晶體管TR4成為導通狀態(tài)。詳細而言，即使掃描信號Gn-I從低電平變?yōu)楦唠娖?，在晶體管組TGl成為導通狀態(tài)至第二節(jié)點N2的電位成為低電平的期間，晶體管TR4也被維持在導通狀態(tài)。因此，有時對第一節(jié)點NI的充電變得不充分。特別是在使電路動作高速化的情況下，充電期間變短，所以對第ー節(jié)點NI的充電變得更不充分。其結果是，電路動作變得不穩(wěn)定。另外，在第一電極與第ー節(jié)點NI連接，第二電極被供給時鐘CK的晶體管TG2的柵極-漏極間存在寄生電容，所以由時鐘CK的波形的變動導致在第一節(jié)點NI產(chǎn)生噪聲。然后，晶體管組TGl因該噪聲而成為導通狀態(tài)，第二節(jié)點N2的電位降低。于是，在第一節(jié)點NI的電位要被維持于低電平的期間，晶體管TR4不成為完全的導通狀態(tài)，第一節(jié)點NI的電位不再被維持于低電平。第一節(jié)點NI的電位的上升和第二節(jié)點N2的電位的降低正反饋地發(fā)生，電路動作變得不穩(wěn)定。另外，在圖52所示的結構中，晶體管組TGl的柵極端子不與第一節(jié)點NI連接。因此，在掃描信號Gn成為高電平的期間中，晶體管組TGl變?yōu)閷顟B(tài)，第二節(jié)點N2的電位不會降低。在掃描信號Gn成為高電平的期間中，由晶體管TG3、TR4的柵扱-漏極間的寄生電容的存在導致第二節(jié)點N2的電位上升。由此，晶體管TR4略微成為導通狀態(tài)，在第一節(jié)點NI的電位要被維持在高電平的期間，該第一節(jié)點NI的電位降低。其結果是，電路動作變得不穩(wěn)定。于是，本發(fā)明的目的在于，在單片柵極驅動器中提高電路動作的穩(wěn)定性。用于解決課題的方案本發(fā)明的第一方面是ー種掃描信號線驅動電路，其特征在于上述掃描信號線驅動電路為顯示裝置的掃描信號線驅動電路，上述掃描信號線驅動電路驅動配置于顯示部的多個掃描信號線，
上述掃描信號線驅動電路具有移位寄存器，該移位寄存器包含彼此串聯(lián)連接的多個雙穩(wěn)態(tài)電路，基于從外部輸入且使第一電平和第二電平周期性地重復的多個時鐘信號，上述多個雙穩(wěn)態(tài)電路的輸出信號依次成為有效，各雙穩(wěn)態(tài)電路具有第一輸入節(jié)點，其用于接收該各雙穩(wěn)態(tài)電路之前的級的雙穩(wěn)態(tài)電路的輸出信號作為置位信號；第二輸入節(jié)點，其用于接收該各雙穩(wěn)態(tài)電路之后的級的雙穩(wěn)態(tài)電路的輸出信號作為復位信號；第一輸出節(jié)點，其用于輸出該各雙穩(wěn)態(tài)電路的輸出信號作為驅動上述掃描信號線的掃描信號，且與上述掃描信號線連接；第一輸出控制用開關元件，該第一輸出控制用開關元件的第二電極被供給上述多 個時鐘信號之一，該第一輸出控制用開關元件的第三電極與上述第一輸出節(jié)點連接；第一節(jié)點接通用開關元件，其用于基于上述置位信號，使與上述第一輸出控制用開關元件的第一電極連接的第一節(jié)點的電平向導通電平變化；第一個第一節(jié)點關斷用開關元件和第一個第一輸出節(jié)點關斷用開關元件中的至少ー個，其中，上述第一個第一節(jié)點關斷用開關元件的第二電極與上述第一節(jié)點連接，上述第一個第一節(jié)點關斷用開關元件用于使上述第一節(jié)點的電平向斷開電平變化，上述第一個第一輸出節(jié)點關斷用開關元件的第二電極與上述第一輸出節(jié)點連接，上述第一個第一輸出節(jié)點關斷用開關元件的第三電極被供給斷開電平的電位，且上述第一個第一輸出節(jié)點關斷用開關元件用于使上述第一輸出節(jié)點的電平向斷開電平變化；第一個第二節(jié)點接通用開關元件，其用于基于上述復位信號，使與上述第一個第一節(jié)點關斷用開關元件和上述第一個第一輸出節(jié)點關斷用開關元件中的至少ー個的第一電極連接的第二節(jié)點的電平向導通電平變化；第一個第二節(jié)點關斷用開關元件，上述第一個第二節(jié)點關斷用開關元件的第一電極與上述第一輸入節(jié)點連接，上述第一個第二節(jié)點關斷用開關元件的第二電極與上述第二節(jié)點連接，上述第一個第二節(jié)點關斷用開關元件的第三電極被供給斷開電平的電位，上述第一個第二節(jié)點關斷用開關元件基于上述置位信號使上述第二節(jié)點的電平向斷開電平變化；和電容元件,上述電容元件的一端與上述第二節(jié)點連接，電容元件的另一端與上述第一輸入節(jié)點連接。本發(fā)明的第二方面，在本發(fā)明的第一方面的基礎上，其特征在于當設上述電容元件的電容值為C2、上述第一個第二節(jié)點關斷用開關元件的第一電扱-第二電極間的寄生電容的電容值為C3、上述第一個第一節(jié)點關斷用開關元件的第一電扱-第二電極間的寄生電容的電容值為C5、上述第一個第一輸出節(jié)點關斷用開關元件的第ー電扱-第二電極間的寄生電容的電容值為C6時，滿足下式C2 彡 C5+C6-C3。本發(fā)明的第三方面，在本發(fā)明的第一方面的基礎上，其特征在于在各雙穩(wěn)態(tài)電路中，在上述第一節(jié)點要被維持在斷開電平的期間，上述第二節(jié)點的電位被維持在高電平的直流電源電位。
本發(fā)明的第四方面，在本發(fā)明的第一方面的基礎上，其特征在于包含于各雙穩(wěn)態(tài)電路中的開關元件，是包括作為第一電極的柵極電極、作為第二電極的漏極電極和作為第三電極的源極電極的薄膜晶體管，上述電容元件形成于上述薄膜晶體管的柵極電極與源極電極之間。本發(fā)明的第五方面，在本發(fā)明的第四方面的基礎上，其特征在于上述電容元件和上述第一個第二節(jié)點關斷用開關元件以彼此相鄰的方式配置，上述電容元件的一端側，由構成作為薄膜晶體管的上述第一個第二節(jié)點關斷用開關元件的漏極電極的金屬膜形成，上述電容元件的另一端側，由構成上述第一個第二節(jié)點關斷用開關元件的柵極電 極的金屬膜形成。本發(fā)明的第六方面，在本發(fā)明的第一方面的基礎上，其特征在于各雙穩(wěn)態(tài)電路具有上述第一個第一節(jié)點關斷用開關元件，上述第一個第一節(jié)點關斷用開關元件的第三電極，與上述第一輸出節(jié)點連接。本發(fā)明的第七方面，在本發(fā)明的第一方面的基礎上，其特征在于各雙穩(wěn)態(tài)電路還具有第二個第二節(jié)點關斷用開關元件，上述第二個第二節(jié)點關斷用開關元件的第一電極與上述第一輸出節(jié)點連接，上述第二個第二節(jié)點關斷用開關元件的第二電極與上述第二節(jié)點連接，上述第二個第二節(jié)點關斷用開關元件的第三電極被供給斷開電平的電位。本發(fā)明的第八方面，在本發(fā)明的第一方面的基礎上，其特征在于各雙穩(wěn)態(tài)電路還具有第二個第一輸出節(jié)點關斷用開關元件，上述第二個第一輸出節(jié)點關斷用開關元件的第一電極與上述第二輸入節(jié)點連接，上述第二個第一輸出節(jié)點關斷用開關元件的第二電極與上述第一輸出節(jié)點連接，上述第二個第一輸出節(jié)點關斷用開關元件的第三電極被供給斷開電平的電位。本發(fā)明的第九方面，在本發(fā)明的第一方面的基礎上，其特征在于各雙穩(wěn)態(tài)電路還具有第二個第一節(jié)點關斷用開關元件，上述第二個第一節(jié)點關斷用開關元件的第一電極與上述第二輸入節(jié)點連接，上述第二個第一節(jié)點關斷用開關元件的第二電極與上述第一節(jié)點連接，上述第二個第一節(jié)點關斷用開關元件的第三電極被供給斷開電平的電位。本發(fā)明的第十方面，在本發(fā)明的第一方面的基礎上，其特征在于上述第一節(jié)點接通用開關元件是具有多溝道結構的薄膜晶體管。本發(fā)明的第^ 方面，在本發(fā)明的第一方面的基礎上，其特征在于各雙穩(wěn)態(tài)電路具有上述第一個第一節(jié)點關斷用開關元件，上述第一個第一節(jié)點關斷用開關元件是具有多溝道結構的薄膜晶體管。本發(fā)明的第十二方面，在本發(fā)明的第一方面的基礎上，其特征在于各雙穩(wěn)態(tài)電路具有第二輸出節(jié)點，其用于輸出該各雙穩(wěn)態(tài)電路的輸出信號作為控制該各雙穩(wěn)態(tài)電路以外的雙穩(wěn)態(tài)電路的動作的其他級控制信號；和第二輸出控制用開關元件，上述第二輸出控制用開關元件的第一電極與上述第一節(jié)點連接，上述第二輸出控制用開關元件的第二電極與上述第一輸出控制用開關元件的第ニ電極連接，上述第二輸出控制用開關元件的第三電極與上述第二輸出節(jié)點連接，從各雙穩(wěn)態(tài)電路輸出的上述其他級控制信號，作為上述復位信號被供給至該各雙穩(wěn)態(tài)電路之前的級的雙穩(wěn)態(tài)電路。本發(fā)明的第十三方面，在本發(fā)明的第十二方面的基礎上，其特征在于從各雙穩(wěn)態(tài)電路輸出的上述其他級控制信號，還作為上述置位信號被供給至該各雙穩(wěn)態(tài)電路之后的級的雙穩(wěn)態(tài)電路。本發(fā)明的第十四方面，在本發(fā)明的第十二方面的基礎上，其特征在于上述第一個第二節(jié)點接通用開關元件的第二電極，被供給上述多個時鐘信號中與被供給至上述第一輸出控制用開關元件的第二電極的信號不同的信號。
本發(fā)明的第十五方面，在本發(fā)明的第十二方面的基礎上，其特征在于上述第一輸出控制用開關元件的第二電極被供給直流電源電位來代替上述多個時鐘信號之一。本發(fā)明的第十六方面，在本發(fā)明的第十五方面的基礎上，其特征在于當設上述多個時鐘信號的振幅電壓為VCK、以上述多個時鐘信號的低電平側的電位為基準上述掃描信號線被驅動時的上述掃描信號的電壓為VGH時，滿足下式VGH 彡 VCK 彡 VGH/2。本發(fā)明的第十七方面，在本發(fā)明的第一方面的基礎上，其特征在于各雙穩(wěn)態(tài)電路還具有第三輸入節(jié)點，其用于接收從外部發(fā)送來的信號作為清零信號；和第二個第二節(jié)點接通用開關元件，其用于基于上述清零信號，使上述第二節(jié)點的電平向導通電平變化。本發(fā)明的第十八方面，在本發(fā)明的第十七方面的基礎上，其特征在于上述多個雙穩(wěn)態(tài)電路的最后ー級的雙穩(wěn)態(tài)電路，被供給上述清零信號作為上述復位信號。本發(fā)明的第十九方面，在本發(fā)明的第十七方面的基礎上，其特征在于各雙穩(wěn)態(tài)電路還具有第四輸入節(jié)點，其用于接收從外部發(fā)送來的信號作為刷新信號；和第二節(jié)點電平降低用開關元件，其用于基于上述刷新信號，使上述第二節(jié)點的電平向比斷開電平低的電平變化。本發(fā)明的第二十方面，在本發(fā)明的第一方面的基礎上，其特征在于各雙穩(wěn)態(tài)電路具有第三輸入節(jié)點，其用于接收從外部發(fā)送來的信號作為清零信號；第二個第二節(jié)點接通用開關元件，其用于基于上述清零信號，使上述第二節(jié)點的電平向導通電平變化；和第二節(jié)點電平降低用開關元件，其用于基于上述清零信號，使上述第二節(jié)點的電平向比斷開電平低的電平變化。本發(fā)明的第二^ 方面，在本發(fā)明的第一方面的基礎上，其特征在于包含于各雙穩(wěn)態(tài)電路中的開關元件全部為同一溝道的薄膜晶體管。本發(fā)明的第二十二方面，是ー種顯示裝置，其特征在于
包括上述顯示部，并具有本發(fā)明的第一方面的掃描信號線驅動電路。本發(fā)明的第二十三方面是ー種驅動方法，其特征在于上述驅動方法為利用掃描信號線驅動電路驅動配置于顯示部的多個掃描信號線的方法，上述掃描信號線驅動電路具有移位寄存器，該移位寄存器包括具有第一狀態(tài)和第二狀態(tài)且彼此串聯(lián)連接的多個雙穩(wěn)態(tài)電路，基于從外部輸入且使第一電平和第二電平周期性地重復的多個時鐘信號，上述多個雙穩(wěn)態(tài)電路的輸出信號依次成為有效，上述驅動方法對于各雙穩(wěn)態(tài)電路包括第一驅動步驟，使該雙穩(wěn)態(tài)電路成為用于使該雙穩(wěn)態(tài)電路從上述第二狀態(tài)變化為上述第一狀態(tài)的預備狀態(tài)；第二驅動步驟，使該雙穩(wěn)態(tài)電路從上述預備狀態(tài)變化為上述第一狀態(tài)；和第三驅動步驟，使該雙穩(wěn)態(tài)電路從上述第一狀態(tài)變化為上述第二狀態(tài)，各雙穩(wěn)態(tài)電路具有第一輸入節(jié)點，其用于接收該各雙穩(wěn)態(tài)電路之前的級的雙穩(wěn)態(tài)電路的輸出信號作為置位信號；第二輸入節(jié)點，其用于接收該各雙穩(wěn)態(tài)電路之后的級的雙穩(wěn)態(tài)電路的輸出信號作為復位信號；第一輸出節(jié)點，其用于輸出該各雙穩(wěn)態(tài)電路的輸出信號作為驅動上述掃描信號線的掃描信號，且與上述掃描信號線連接；第一輸出控制用開關元件，上述第一輸出控制用開關元件的第二電極被供給上述多個時鐘信號之一，上述第一輸出控制用開關元件的第三電極與上述第一輸出節(jié)點連接；第一節(jié)點接通用開關元件，其用于基于上述置位信號，使與上述第一輸出控制用開關元件的第一電極連接的第一節(jié)點的電平向導通電平變化；第一個第一節(jié)點關斷用開關元件和第一個第一輸出節(jié)點關斷用開關元件中的至少ー個，其中，上述第一個第一節(jié)點關斷用開關元件的第二電極與上述第一節(jié)點連接，上述第一個第一節(jié)點關斷用開關元件用于使上述第一節(jié)點的電平向斷開電平變化，上述第一個第一輸出節(jié)點關斷用開關元件的第二電極與上述第一輸出節(jié)點連接，上述第一個第一輸出節(jié)點關斷用開關元件的第三電極被供給斷開電平的電位，且上述第一個第一輸出節(jié)點關斷用開關元件用于使上述第一輸出節(jié)點的電平向斷開電平變化；第一個第二節(jié)點接通用開關元件，其用于基于上述復位信號，使與上述第一個第一節(jié)點關斷用開關元件和上述第一個第一輸出節(jié)點關斷用開關元件中的至少ー個的第一電極連接的第二節(jié)點的電平向導通電平變化；第一個第二節(jié)點關斷用開關元件，上述第一個第二節(jié)點關斷用開關元件的第一電極與上述第一輸入節(jié)點連接，上述第一個第二節(jié)點關斷用開關元件的第二電極與上述第二節(jié)點連接，上述第一個第二節(jié)點關斷用開關元件的第三電極被供給斷開電平的電位，上述第一個第二節(jié)點關斷用開關元件基于上述置位信號使上述第二節(jié)點的電平向斷開電平變化；和電容元件,上述電容元件的一端與上述第二節(jié)點連接,上述電容元件的另一端與上述第一輸入節(jié)點連接，關于各雙穩(wěn)態(tài)電路，
在上述第一驅動步驟中，上述置位信號從上述第二電平變化為上述第一電平，由此上述第一節(jié)點接通用開關元件成為導通狀態(tài)，在上述第二驅動步驟中，上述置位信號從上述第一電平變化為上述第二電平，由此上述第一節(jié)點接通用開關元件成為斷開狀態(tài)，并且上述多個時鐘信號中被供給至上述第一輸出控制用開關元件的第二電極的信號從第二電平變化為上述第一電平，由此上述第一節(jié)點的電平變化，在上述第三驅動步驟中，上述復位信號從上述第二電平變化為上述第一電平，由此上述第一個第二節(jié)點關斷用開關元件成為導通狀態(tài)。發(fā)明效果根據(jù)本發(fā)明的第一方面，在構成掃描信號線驅動電路的移位寄存器的各雙穩(wěn)態(tài)電路，設置有用于基于置位信號使第二節(jié)點的電平向斷開電平變化的第一個第二節(jié)點關斷用 開關元件。因此，通過置位信號的電位變化(例如，在采用n溝道型的薄膜晶體管作為開關元件的情況下，置位信號的電位從低電平變化為高電平)，第二節(jié)點的電位直接向斷開電平變化。另外，由于第一個第一節(jié)點關斷用開關元件的第一電極與第二節(jié)點連接，所以當?shù)诙?jié)點的電位變?yōu)閿嚅_電平時第一個第一節(jié)點關斷用開關元件成為斷開狀態(tài)。如上所述，在第一節(jié)點的電位要為導通電平的期間(置位期間)，第二節(jié)點的電位迅速成為斷開電平，第ー個第一節(jié)點關斷用開關元件成為斷開狀態(tài)，所以不會妨礙第一節(jié)點的電位的從斷開電平向導通電平的變化。其結果是，與現(xiàn)有結構相比，電路動作的穩(wěn)定性提高。另外，根據(jù)本發(fā)明的第一方面，關于用于使第一節(jié)點的電位成為斷開電平的第二節(jié)點，由于沒有采用“通過第一節(jié)點的電位成為導通電平，第二節(jié)點的電位成為斷開電平”的結構，所以即使在第一節(jié)點產(chǎn)生噪聲，第二節(jié)點的電位也不會受到該噪聲的影響。因此，在第一節(jié)點的電位要被維持在斷開電平的期間(通常動作期間)，第二節(jié)點的電位被維持在導通電平，能夠抑制在第一節(jié)點產(chǎn)生大的噪聲。另外，在置位期間第一輸入節(jié)點-第二節(jié)點間的電容元件被充電，所以在第一節(jié)點的電位要充分被維持在導通電平的期間(選擇期間)，通過使置位信號的電位向與置位期間時的變化方向相反的方向變化，能夠將第二節(jié)點的電位被維持在斷開電平。因此，即使由開關元件的寄生電容導致第二節(jié)點的電位發(fā)生變動，第二節(jié)點的電位也被維持在斷開電平，在選擇期間第一節(jié)點的電位降低受到抑制，由此，能夠確保電路動作的穩(wěn)定性。而且，根據(jù)本發(fā)明的第一方面，在通常動作期間，因置位信號和復位信號產(chǎn)生的噪聲的影響而在第一個第二節(jié)點關斷用開關元件和第一個第二節(jié)點接通用開關元件發(fā)生電流漏泄而可能使第二節(jié)點的電位發(fā)生變動，但通過在置位期間對電容元件充電，由這種電流漏泄導致的第二節(jié)點的電位的變動得到抑制。進一歩，與現(xiàn)有結構相比，能夠實現(xiàn)不增加必要電路元件、具有動作的穩(wěn)定性優(yōu)異的移位寄存器的掃描信號線驅動電路。根據(jù)本發(fā)明的第二方面，電容元件的電容值為由從“第二電極與選擇期間中電平向導通電平變化的節(jié)點連接、第一電極與第二節(jié)點連接的開關元件的第一電扱-第二電極間的寄生電容的電容值之和”減少“第一電極與選擇期間中電平向斷開電平變化的節(jié)點連接、第二電極與第二節(jié)點連接的開關元件的第一電扱-第二電極間的寄生電容的電容值”而得的值以上。因此，在選擇期間，能夠可靠地抑制第二節(jié)點的電位成為導通電平。根據(jù)本發(fā)明的第三方面，能夠實現(xiàn)使用閾值移動小的薄膜晶體管(微晶硅、氧化物半導體等)作為開關元件的結構的合適的掃描信號線驅動電路。根據(jù)本發(fā)明的第四方面，利用已有的構成要素，能夠在第一輸入節(jié)點-第二節(jié)點間具有電容元件。根據(jù)本發(fā)明的第五方面，通過在第一輸入節(jié)點-第二節(jié)點間具有電容元件，能夠抑制配線面積、安裝面積的増大。由此，能夠實現(xiàn)面板的窄邊框化。另外，由于能夠降低配線負載，所以提高了電路動作的可靠性。根據(jù)本發(fā)明的第六方面，第一個第一節(jié)點關斷用開關元件的第三電極被供給來自雙穩(wěn)態(tài)電路的輸出信號的電位。因此，能夠使選擇期間的第一個第一節(jié)點關斷用開關元件的第二電扱-第三電極間的電壓變得比較小。由此，能夠抑制從第一節(jié)點經(jīng)過第一個第一節(jié)點關斷用開關元件流出電荷。其結果是，在選擇期間能夠將第一節(jié)點的電位可靠地被維持在高電平，能夠有效地提高電路動作的穩(wěn)定性。另外，由于第一節(jié)點的關斷的定時比第一·輸出節(jié)點的關斷的定時晚，所以使利用第一輸出控制用開關元件的第一輸出節(jié)點關斷的動作變強，能夠更迅速地進行第一輸出節(jié)點的關斷。由此，電路能夠高速動作。根據(jù)本發(fā)明的第七方面，第二個第二節(jié)點關斷用開關元件的第一電極，與用于輸出掃描信號的第一輸出節(jié)點連接。因此，在選擇期間，第二個第二節(jié)點關斷用開關元件成為導通狀態(tài)。另外，第二個第二節(jié)點關斷用開關元件的第二電極與第二節(jié)點連接，第二個第二節(jié)點關斷用開關元件的第三電極被供給斷開電平的電位。因此，選擇期間中第二節(jié)點的電位被拉向斷開電平。如上所述，在選擇期間能夠將第二節(jié)點的電位可靠地被維持在斷開電平，能夠有效地提高電路動作的穩(wěn)定性。根據(jù)本發(fā)明的第八方面，在構成掃描信號線驅動電路的移位寄存器的各雙穩(wěn)態(tài)電路，設置有用于基于復位信號使第一輸出節(jié)點的電平向斷開電平變化的第二個第二節(jié)點關斷用開關元件。因此，通過復位信號的電位變化(例如，在采用n溝道型的薄膜晶體管作為開關元件的情況下，復位信號的電位從低電平變化為高電平)，第一輸出節(jié)點的電位直接向斷開電平變化。另外，在第一輸出節(jié)點的電位要從導通電平變化為斷開電平的期間(復位期間)，兩個開關元件(第一個第一輸出節(jié)點關斷用開關元件、第二個第一輸出節(jié)點關斷用開關元件)發(fā)揮作用以使第一輸出節(jié)點的電位降低。因此，即使在掃描信號線的負載電容大的情況下，在復位期間也能夠使第一輸出節(jié)點的電位迅速成為斷開電平，能夠抑制來自第一輸出節(jié)點的異常脈沖的輸出。根據(jù)本發(fā)明的第九方面，在構成掃描信號線驅動電路的移位寄存器的各雙穩(wěn)態(tài)電路，設置有用于基于復位信號使第一節(jié)點的電平向斷開電平變化的第二個第一節(jié)點關斷用開關元件。因此，通過復位信號的電位變化，第一節(jié)點的電位直接向斷開電平變化。另外，在復位期間，兩個開關元件(第一個第一節(jié)點關斷用開關元件、第二個第一節(jié)點關斷用開關元件)發(fā)揮作用以使第一節(jié)點的電位降低。因此，即使在使電路高速動作的情況下，也能夠在復位期間使第一節(jié)點的電位可靠地成為斷開電平，提高電路動作的穩(wěn)定性。根據(jù)本發(fā)明的第十方面，置位期間的第一節(jié)點的電位上升較小，第一個第一節(jié)點接通用開關元件的斷開電流較小。因此，選擇期間結束時刻的第一節(jié)點的電位，維持輸出控制所需的電位，并且是較低的值。由此，供給至第一輸出控制用開關元件的第一電極的電壓降低，能夠抑制第一輸出控制用開關元件的破壞。另外，由于來自第一節(jié)點的電流漏泄受到抑制，所以電路動作的穩(wěn)定性提聞。
根據(jù)本發(fā)明的第十一方面，第一個第一節(jié)點關斷用開關元件的斷開電流變得較小。因此，在采用漏泄電流大的薄膜晶體管作為開關元件的情況下，也能夠在選擇期間充分地提高第一輸出節(jié)點的電位，并且能夠在復位期間使第一輸出節(jié)點的電位迅速降低。根據(jù)本發(fā)明的第十二方面，關于移位寄存器的各雙穩(wěn)態(tài)電路，用于驅動與該各雙穩(wěn)態(tài)電路對應的掃描信號線的信號，與用于控制該各雙穩(wěn)態(tài)電路的前ー級的雙穩(wěn)態(tài)電路的動作的信號是不同的信號。因此，能夠減小各雙穩(wěn)態(tài)電路中復位信號的波形變鈍。由此，即使在掃描信號線的負載電容大的情況下，各雙穩(wěn)態(tài)電路中基于復位信號的動作也能夠迅速進行，能夠提高電路動作的可靠性。根據(jù)本發(fā)明的第十三方面，關于移位寄存器的各雙穩(wěn)態(tài)電路，用于驅動與該各雙穩(wěn)態(tài)電路對應的掃描信號線的信號，與用于控制該各雙穩(wěn)態(tài)電路的前ー級和后ー級的雙穩(wěn)態(tài)電路的動作的信號是不同的信號。因此，能夠減小各雙穩(wěn)態(tài)電路中置位信號和復位信號的波形變鈍。由此，即使在掃描信號線的負載電容大的情況下，各雙穩(wěn)態(tài)電路中基于置位信號的動作和基于復位信號的動作也能夠迅速進行，能夠提高電路動作的穩(wěn)定性。 根據(jù)本發(fā)明的第十四方面，由于第一個第二節(jié)點接通用開關元件的第二電極被供給時鐘信號，所以電源電壓成為第一個第二節(jié)點接通用開關元件的電荷供給源。另外，施加到第二輸入節(jié)點的負載降低。因此，從第二輸入節(jié)點向第二節(jié)點的電荷的流動受到抑制，第ニ輸入節(jié)點的電位迅速變化。而且，與本發(fā)明的第十二方面同樣，復位信號的波形變鈍也變小。由此，復位期間結束后的期間的第二節(jié)點的電位降低受到抑制。根據(jù)本發(fā)明的第十五方面，由于第一輸出控制用開關元件的第二電極被供給直流電源電位，所以從第一輸出節(jié)點的電位的斷開電平向導通電平的變化在置位期間開始。因此，在選擇期間掃描信號線迅速成為選擇狀態(tài)，能夠充分確保對像素電容的充電時間。另夕卜，與對第一輸出控制用開關元件的第二電極供給時鐘信號的結構相比，施加到時鐘信號用配線的負載降低。因此，能夠降低時鐘信號的波形變鈍的產(chǎn)生，并且降低消耗電力。根據(jù)本發(fā)明的第十六方面，在選擇期間使掃描信號的電位充分地成為導通電平，并且能夠得到降低消耗電カ的效果。根據(jù)本發(fā)明的第十七方面，通過在移位寄存器的動作開始前基于清零信號使第二個第二節(jié)點接通用開關元件成為導通狀態(tài)，在移位寄存器的動作開始時刻在所有雙穩(wěn)態(tài)電路中第一節(jié)點的電位和第一輸出節(jié)點的電位成為斷開電平，電路動作的穩(wěn)定性提高。根據(jù)本發(fā)明的第十八方面，能夠削減信號數(shù)，并且得到與本發(fā)明的第十七方面相同的效果。根據(jù)本發(fā)明的第十九方面，通過基于刷新信號使第二節(jié)點電平降低用開關元件成為導通狀態(tài)，能夠使第二節(jié)點的電平成為比斷開電平低的電平。因此，能夠抑制第一電極與第二節(jié)點連接的開關元件(第一個第一節(jié)點關斷用開關元件、第一個第一輸出節(jié)點關斷用開關元件)的閾值移動。根據(jù)本發(fā)明的第二十方面，不使用刷新信號，就能夠得到與本發(fā)明的第十九方面相同的效果。根據(jù)本發(fā)明的第二十一方面，能夠降低掃描信號線驅動電路的制造成本。根據(jù)本發(fā)明的第二十二方面，實現(xiàn)具有得到與本發(fā)明的第一方面相同效果的掃描信號線驅動電路的顯示裝置。


圖I是表示本發(fā)明的第一實施方式的液晶顯示裝置的柵極驅動器內(nèi)的移位寄存器中包含的雙穩(wěn)態(tài)電路的結構的電路圖。圖2是表示上述第一實施方式中液晶顯示裝置的整體結構的框圖。圖3是用于說明上述第一實施方式中柵極驅動器的結構的框圖。圖4是用于表示上述第一實施方式中柵極驅動器內(nèi)的移位寄存器的結構的框圖。圖5是用于說明上述第一實施方式中柵極驅動器的動作的信號波形圖。圖6是用于說明上述第一實施方式中雙穩(wěn)態(tài)電路的動作的信號波形圖。圖7是表示上述第一實施方式中第一節(jié)點的電位和第二節(jié)點的電位的變化的信號波形圖。
圖8是表示圖51所示的現(xiàn)有結構中第一節(jié)點的電位和第二節(jié)點的電位的變化的信號波形圖。圖9是表示圖52所示的現(xiàn)有結構中第一節(jié)點的電位和第二節(jié)點的電位的變化的信號波形圖。圖10是表示上述第一實施方式的第一變形例的薄膜晶體管Ml附近的結構的圖。圖11是用于說明上述第一實施方式的第一變形例中雙穩(wěn)態(tài)電路的動作的信號波形圖。圖12是表示上述第一實施方式的第一變形例中柵極驅動器內(nèi)的移位寄存器的結構的框圖。圖13是表示上述第一實施方式的第二變形例的薄膜晶體管Ml附近的結構的圖。圖14是表示上述第一實施方式的第三變形例的薄膜晶體管M7附近的結構的圖。圖15是表示上述第一實施方式的第四變形例的薄膜晶體管M7附近的結構的圖。圖16是表示上述第一實施方式的第五變形例的薄膜晶體管M7附近的結構的圖。圖17是表示上述第一實施方式的第六變形例的薄膜晶體管M3附近的結構的圖。圖18是表示上述第一實施方式的第七變形例的薄膜晶體管M3附近的結構的圖。圖19是形成有柵極驅動器和像素電路等的陣列基板的局部截面圖。圖20是用于說明上述第一實施方式中電容器CAP2的優(yōu)選配置的電路圖。圖21是表示本發(fā)明的第二實施方式的雙穩(wěn)態(tài)電路的結構的電路圖。圖22是表示本發(fā)明的第三實施方式的雙穩(wěn)態(tài)電路的結構的電路圖。圖23是表示本發(fā)明的第四實施方式的雙穩(wěn)態(tài)電路的結構的電路圖。圖24是表示上述第四實施方式中狀態(tài)信號的電位變化的模擬結果的圖。圖25是表示上述第四實施方式的變形例的雙穩(wěn)態(tài)電路的結構的電路圖。圖26是表示本發(fā)明的第五實施方式的雙穩(wěn)態(tài)電路的結構的電路圖。圖27是表示上述第五實施方式中第一節(jié)點的電位變化的模擬結果的圖。圖28是表示上述第五實施方式的變形例的雙穩(wěn)態(tài)電路的結構的電路圖。圖29是關于上述第五實施方式的變形例的、在圖25所示的結構中將薄膜晶體管Mll多柵極化時的電路圖。圖30是表示本發(fā)明的第六實施方式的雙穩(wěn)態(tài)電路的結構的電路圖。
圖31是表示上述第六實施方式中柵極驅動器內(nèi)的移位寄存器的結構的框圖。圖32是表示上述第六實施方式的第一變形例中柵極驅動器內(nèi)的移位寄存器的結構的框圖。圖33是表示上述第六實施方式的第二變形例的雙穩(wěn)態(tài)電路的結構的電路圖。圖34是表示上述第六實施方式的第二變形例中柵極驅動器內(nèi)的移位寄存器的結構的框圖。圖35是表示上述第六實施方式的第三變形例的雙穩(wěn)態(tài)電路的結構的電路圖。圖36是用于說明上述第六實施方式的第三變形例中雙穩(wěn)態(tài)電路的動作的信號波形圖。
圖37是表示本發(fā)明的第七實施方式的雙穩(wěn)態(tài)電路的結構的電路圖。圖38是表示上述第七實施方式中柵極驅動器內(nèi)的移位寄存器的結構的框圖。圖39是用于說明上述第七實施方式中雙穩(wěn)態(tài)電路的動作的信號波形圖。圖40是表示上述第七實施方式中將柵極結束脈沖(gate end pulse)信號用作清零信號(clear signal)時的柵極驅動器內(nèi)的移位寄存器的結構的框圖。圖41是用于說明上述第七實施方式中將柵極結束脈沖信號用作清零信號時的優(yōu)選驅動方法的信號波形圖。圖42是表示上述第七實施方式的第一變形例的雙穩(wěn)態(tài)電路的結構的電路圖。圖43是用于說明上述第七實施方式的第一變形例中雙穩(wěn)態(tài)電路的動作的信號波形圖。圖44是表示上述第七實施方式的第二變形例的雙穩(wěn)態(tài)電路的結構的電路圖。圖45是用于說明上述第七實施方式的第二變形例中雙穩(wěn)態(tài)電路的動作的信號波形圖。圖46是表示第一參考例的雙穩(wěn)態(tài)電路的結構的電路圖。圖47是用于說明第一參考例中雙穩(wěn)態(tài)電路的動作的信號波形圖。圖48是用于說明第一參考例中電容器CAP2的優(yōu)選配置的電路圖。圖49是表示第二參考例的雙穩(wěn)態(tài)電路的結構的電路圖。圖50是用于說明第二參考例中雙穩(wěn)態(tài)電路的動作的信號波形圖。圖51是表示現(xiàn)有的顯示裝置中移位寄存器中包括的雙穩(wěn)態(tài)電路的結構的一例的電路圖。圖52是表示現(xiàn)有的顯示裝置中移位寄存器中包括的雙穩(wěn)態(tài)電路的結構的另ー個例子的電路圖。
具體實施例方式以下，參照附圖對本發(fā)明的實施方式進行說明。另外，在以下說明中，薄膜晶體管的柵極端子(柵極電極)相當于第一電極，漏極端子(漏極電極)相當于第二電極，源極端子(源極電極)相當于第三電極。另外，將設置在雙穩(wěn)態(tài)電路內(nèi)的薄膜晶體管全部作為n溝道型的薄膜晶體管來進行說明?！碔.第一實施方式〉〈I. I整體結構和動作>
圖2是表示本發(fā)明的第一實施方式的有源矩陣型的液晶顯示裝置的整體結構的框圖。如圖2所示，該液晶顯示裝置具有電源100、DC/DC轉換器110、顯示控制電路200、源極驅動器(視頻信號線驅動電路)300、柵極驅動器(掃描信號線驅動電路)400、共用電極驅動電路500和顯不部600。其中，棚極驅動器400使用非晶娃、多晶娃、微晶娃、氧化物半導體(例如IGZ0)等，形成在包含顯示部600的顯示面板上。即，在本實施方式中，柵極驅動器400和顯示部600形成在同一基板(作為構成液晶面板的兩塊基板中的ー塊基板的陣列基板)上。在顯示部600形成有像素電路，該像素電路包括多條(j條)源極總線(視頻信號線)SLl SLj、多條(i條)柵極總線(掃描信號線)GLl GLi、以及與這些源極總線SLl SLj和柵極總線GLl GLi的交叉點分別對應設置的多個(iX j個)像素形成部。上述多個像素形成部配置成矩陣狀，構成像素陣列。各像素形成部包括柵極端子與通過對應的交叉點的柵極總線連接、并且源極端子與通過該交叉點的源極總線連接的作為開關元件的薄膜晶體管(TFT)60 ;與該薄膜晶體管60的漏極端子連接的像素電極；作為與上述多個像素形成部共用地設置的對置電極的共用電極Ec ;和被夾持在共用地設置于上述多個 像素形成部的像素電極與共用電極Ec之間的液晶層。而且，通過由像素電極和共用電極Ec形成的液晶電容，構成像素電容Cp。另外，通常為了在像素電容Cp中可靠地保持電壓而與液晶電容并聯(lián)地設置有輔助電容，但由于輔助電容與本發(fā)明沒有直接的關系，所以省略對其的說明和圖示。電源100對DC/DC轉換器110、顯示控制電路200和共用電極驅動電路500供給規(guī)定的電源電壓。DC/DC控制器110，從電源電壓生成用于使源極驅動器300和柵極驅動器400動作的規(guī)定的直流電壓，將其供給到源極驅動器300和柵極驅動器400。共用電極驅動電路500對共用電極Ec供給規(guī)定的電位Vcom。顯示控制電路200接收從外部發(fā)送來的圖像信號DAT和水平同步信號、垂直同步信號等定時信號組TG，輸出數(shù)字視頻信號DV和用于控制顯示部600的圖像顯示的源極起動脈沖信號SSP、源極時鐘信號SCK、鎖存選通(latch strobe)信號LS、柵極起動脈沖信號GSP、柵極結束脈沖信號GEP和柵極時鐘信號GCK。另外,在本實施方式中,柵極時鐘信號GCK如后所述包括2相的時鐘信號GCKl (以下稱為“第一柵極時鐘信號”)和GCK2(以下稱為“第二柵極時鐘信號”)。另外，柵極時鐘信號GCK由電源電壓生成，其高電平側的電位為VDD，低電平側的電位為VSS。源極驅動器300接收從顯示控制電路200輸出的數(shù)字視頻信號DV、源極起動脈沖信號SSP、源極時鐘信號SCK和鎖存選通信號LS，對各源極總線SLl SLj施加驅動用視頻信號S(I) S(j)。柵極驅動器400基于從顯示控制電路200輸出的柵極起動脈沖信號GSP、柵極結束脈沖信號GEP和柵極時鐘信號GCK，以I垂直掃描期間為周期反復對各柵極總線GLl GLi施加有效的掃描信號GOUT (I) GOUT (i)。另外，對該柵極驅動器400的詳細說明在后面敘述。如上所述，通過對各源極總線SLl SLj施加驅動用視頻信號S(I) S (j)，對各柵極總線GLl GLi施加掃描信號GOUT(I) GOUT (i)，將基于從外部發(fā)送來的圖像信號DAT的圖像顯示在顯示部600上。
〈I. 2柵極驅動器的結構和動作>接著，參照圖3 圖5，對本實施方式的柵極驅動器400的結構和動作的概要進行說明。如圖3所示，柵極驅動器400具有包含多級的移位寄存器410。在顯示部600形成有i行X j列的像素矩陣的部位，以與這些像素矩陣的各行ー對一地對應的方式設置有移位寄存器410的各級。另外，移位寄存器410的各級，成為在各時刻成為兩個狀態(tài)(第一狀態(tài)和第二狀態(tài))中的任一個狀態(tài)并輸出表示該狀態(tài)的信號(以下稱為“狀態(tài)信號”。)的雙穩(wěn)態(tài)電路。像這樣，該移位寄存器410包括i個雙穩(wěn)態(tài)電路40 (I) 40 (i)。另外，在本實施方式中，當雙穩(wěn)態(tài)電路成為第一狀態(tài)時，從該雙穩(wěn)態(tài)電路輸出高電平(H電平)的狀態(tài)信號，當雙穩(wěn)態(tài)電路成為第二狀態(tài)時，從該雙穩(wěn)態(tài)電路輸出低電平(L電平)的狀態(tài)信號。另外，在下述中，將從雙穩(wěn)態(tài)電路輸出高電平的狀態(tài)信號、對與該雙穩(wěn)態(tài)電路對應的柵極總線施加高電平的掃描信號的期間稱為“選擇期間”。圖4是表示柵極驅動器400內(nèi)的移位寄存器410的結構的框圖。如上所述，該移位寄存器410包括i個雙穩(wěn)態(tài)電路40(1) 40(i)。在各雙穩(wěn)態(tài)電路中設置有用于接收時鐘信號CK(以下稱為“第一時鐘”)的輸入端子；用于接收低電平的直流電源電位VSS(將該電位的大小稱為“VSS電位”)的輸入端子；用于接收置位信號S的輸入端子；用于接收復位信號R的輸入端子；和用于輸出狀態(tài)信號Q的輸出端子。對移位寄存器410供給作為2相的時鐘信號的第一柵極時鐘信號GCKl和第二柵極時鐘信號GCK2,作為柵極時鐘信號GCK。第一柵極時鐘信號GCKl和第二柵極時鐘信號GCK2，如圖5所示，彼此相位錯開I水平掃描期間，均僅在2水平掃描期間中的I水平掃描期間成為高電平(H電平)的狀態(tài)。供給至移位寄存器410的各級(各雙穩(wěn)態(tài)電路)的輸入端子的信號如下所述。對第一級40 (I)供給第一柵極時鐘信號GCKl作為第一時鐘CK。對第ニ級40 (2)供給第二柵極時鐘信號GCK2作為第一時鐘CK。對第三級以后，按每兩級反復上述第一級和第二級的 結構。另外，對第一級40 (I)供給柵極起動脈沖信號GSP作為置位信號S。對第二級40(2)以后的級供給前ー級的狀態(tài)信號Q作為置位信號S。進而，對第i級40 (i)供給柵極結束脈沖信號GEP作為復位信號R。對第(i-1)級40(i-l)以前的級，供給下ー級的狀態(tài)信號Q作為復位信號R。另外，低電平的直流電源電位VSS，被共用地供給至全部的雙穩(wěn)態(tài)電路。在如上所述的結構中，當移位寄存器410的第一級40(1)被供給作為置位信號S的柵極起動脈沖信號GSP時，基于第一柵極時鐘信號GCKl和第二柵極時鐘信號GCK2，將柵極起動脈沖信號GSP中包含的脈沖(該脈沖包含在從各級輸出的狀態(tài)信號Q中)從第ー級40(1)向第i級40⑴依次傳送。然后，通過該脈沖的傳送，從各級40⑴ 40⑴輸出的狀態(tài)信號Q依次變?yōu)楦唠娖?。而且，從這些各級40 (I) 40(i)輸出的狀態(tài)信號Q，作為掃描信號GOUT(I) GOUT (i)被供給至各柵極總線GLl GLi。由此，如圖5所示，按每I水平掃描期間依次將成為高電平(有效)的掃描信號供給至顯示部600內(nèi)的柵極總線。<1. 3雙穩(wěn)態(tài)電路的結構>圖I是表示本實施方式的雙穩(wěn)態(tài)電路的結構(移位寄存器410的ー級的結構)的電路圖。如圖I所示，該雙穩(wěn)態(tài)電路具有6個薄膜晶體管Ml M3、M5 M7 ;和2個電容器CAP1、CAP2。另外，該雙穩(wěn)態(tài)電路除了低電平的直流電源電位VSS用的輸入端子以外，還具有3個輸入端子41 43和I個輸出端子48。在此，對接收置位信號S的輸入端子標注附圖標記41，對接收復位信號R的輸入端子標注附圖標記42，對接收第一時鐘CK的輸入端子標注附圖標記43。另外，對輸出狀態(tài)信號Q的輸出端子標注附圖標記48。接著，對該雙穩(wěn)態(tài)電路內(nèi)的構成要素間的連接關系進行說明。薄膜晶體管Ml的源極端子、薄膜晶體管M2的柵極端子、薄膜晶體管M5的漏極端子和電容器CAPl的一端互相連接。其中，為了便于說明將這些互相連接的區(qū)域(配線)稱作“第一節(jié)點”。薄膜晶體管M3的漏極端子、薄膜晶體管M5的柵極端子、薄膜晶體管M6的柵極端子、薄膜晶體管17的源極端子和電容器CAP2的一端互相連接。其中，為了便于說明將這些互相連接的區(qū)域(配線)稱作“第二節(jié)點”。對第一節(jié)點標注附圖標記NI，對第二節(jié)點標注附圖標記N2。薄膜晶體管Ml的柵極端子和漏極端子與輸入端子41連接(即成為ニ極管連接)，薄膜晶體管Ml的源極端子與第一節(jié)點NI連接。薄膜晶體管M2的柵極端子與第一節(jié)點NI連接，薄膜晶體管M2的漏極端子與輸入端子43連接，薄膜晶體管M2的源極端子與輸出端子48連接。薄膜晶體管M3的柵極端子與輸入端子41連接，薄膜晶體管M3的漏極端子與第二節(jié)點N2連接，薄膜晶體管M3的源極端子與直流電源電位VSS用的輸入端子連接。薄膜晶體管M5的柵極端子與第二節(jié)點N2連接，薄膜晶體管M5的漏極端子與第一節(jié)點NI連 接，薄膜晶體管M5的源極端子與直流電源電位VSS用的輸入端子連接。薄膜晶體管M6的柵極端子與第二節(jié)點N2連接，薄膜晶體管M6的漏極端子與輸出端子48連接，薄膜晶體管M6的源極端子與直流電源電位VSS用的輸入端子連接。薄膜晶體管M7的柵極端子和漏極端子與輸入端子42連接(即成為ニ極管連接)，薄膜晶體管M7的源極端子與第二節(jié)點N2連接。電容器CAPl的一端與第一節(jié)點NI連接，電容器CAPl的另一端與輸出端子48連接。電容器CAP2的一端與第二節(jié)點N2連接，電容器CAP2的另一端與輸入端子41連接。其中，當將薄膜晶體管M3、M5和M6的柵極-漏極間的寄生電容的電容值分別設為C3、C5和C6時，電容器CAP2的電容值C2優(yōu)選滿足下式⑴C2 彡 C5+C6-C3 (I)。更詳細而言，將包含相對于第二節(jié)點N2的輸入端子41、第一節(jié)點NI和輸出端子48的配線電容的電容值分別設為C41、CN1和C48時，電容器CAP2的電容值C2優(yōu)選滿足下式⑵C2 彡 CN1+C48-C41 *(2)。接著，對各構成要素的該雙穩(wěn)態(tài)電路的功能進行說明。薄膜晶體管M1，當置位信號S成為高電平時，使第一節(jié)點NI的電位向高電平變化。薄膜晶體管M2，當?shù)谝还?jié)點NI的電位成為高電平時，將第一時鐘CK的電位供給至輸出端子48。薄膜晶體管M3，當置位信號S變?yōu)楦唠娖絽迹沟诙?jié)點N2的電位向VSS電位變化。薄膜晶體管M5，當?shù)诙?jié)點N2的電位成為高電平吋，使第一節(jié)點NI的電位向VSS電位變化。薄膜晶體管M6，當?shù)诙?jié)點N2的電位變?yōu)楦唠娖綍r，使輸出端子48的電位向VSS電位變化。薄膜晶體管M7，當復位信號R成為高電平時，使第二節(jié)點N2的電位向高電平變化。電容器CAPl，作為用于在與該雙穩(wěn)態(tài)電路連接的柵極總線成為選擇狀態(tài)的期間將第一節(jié)點NI的電位被維持在高電平的補償電容起作用。電容器CAP2，在與該雙穩(wěn)態(tài)電路連接的柵極總線成為選擇狀態(tài)時，為了使第二節(jié)點N2的電位降低使電路動作穩(wěn)定化而起作用。另外，本實施方式中，由薄膜晶體管Ml實現(xiàn)第一節(jié)點接通用開關元件，由薄膜晶體管M2實現(xiàn)第一輸出控制用開關元件，由薄膜晶體管M3實現(xiàn)第一個第二節(jié)點關斷用開關元件，由薄膜晶體管M5實現(xiàn)第一個第一節(jié)點關斷用開關元件，由薄膜晶體管M6實現(xiàn)第一個第一輸出節(jié)點關斷用開關元件，由薄膜晶體管M7實現(xiàn)第一個第二節(jié)點接通用開關元件。另夕卜，由輸入端子41實現(xiàn)第一輸入節(jié)點，由輸入端子42實現(xiàn)第二輸入節(jié)點，由輸出端子48實現(xiàn)第一輸出節(jié)點?！碔. 4雙穩(wěn)態(tài)電路的動作>接著，參照圖I和圖6，對本實施方式的雙穩(wěn)態(tài)電路的動作進行說明。圖6中，從時刻tl至時刻t2的期間相當于選擇期間。另外，在下述中，將緊臨選擇期間之前的I水平掃描期間稱為“置位期間”，將緊隨選擇期間之后的I水平掃描期間稱為“復位期間”。另外，選擇期間、置位期間和復位期間以外的期間稱為“通常動作期間”。在通常動作期間(時刻t0以前的期間和時刻t3以后的期間)，第二節(jié)點N2的電位被維持在高電平。因此，薄膜晶體管M5、M6成為導通狀態(tài)。由于在薄膜晶體管M2的柵扱-漏極間存在寄生電容，所以由第一時鐘CK的波形的變動(參照圖6)導致在第一節(jié)點NI產(chǎn)生噪聲，但由于薄膜晶體管M5成為導通狀態(tài)，所以第一節(jié)點NI的電位被拉向低電平。 另外，由在第一節(jié)點NI產(chǎn)生的噪聲和視頻信號電壓的變動導致在狀態(tài)信號Q(輸出端子48)也產(chǎn)生噪聲，但由于薄膜晶體管M6成為導通狀態(tài)，所以狀態(tài)信號Q的電位被拉向低電平。如上所述，該期間中，第一節(jié)點NI的電位和狀態(tài)信號Q的電位被維持在低電平。當成為置位期間時(成為時刻t0時)，置位信號S從低電平變?yōu)楦唠娖健Ｓ捎诒∧ぞw管Ml如圖I所示與ニ極管連接，所以薄膜晶體管Ml因置位信號S成為高電平而成為導通狀態(tài)，電容器CAPl被充電(在此為預充電)。由此，第一節(jié)點NI的電位從低電平變?yōu)楦唠娖?，薄膜晶體管M2成為導通狀態(tài)。但是，在置位期間，第一時鐘CK成為低電平，所以狀態(tài)信號Q的電位被維持在低電平。另外，薄膜晶體管M3因置位信號S成為高電平而成為導通狀態(tài)，第二節(jié)點N2的電位成為低電平。由此，薄膜晶體管M5、M6成為斷開狀態(tài)。如上所述，在置位期間，置位信號S成為高電平，第二節(jié)點N2的電位成為低電平，所以基于輸入端子41與第二節(jié)點N2的電位差，電容器CAP2被充電。當成為選擇期間時(成為時刻tl吋)，置位信號S從高電平變?yōu)榈碗娖?。此時，第ニ節(jié)點N2的電位成為低電平，所以薄膜晶體管M5成為斷開狀態(tài)。如上所述，第一節(jié)點NI成為浮置(floating)狀態(tài)。在此，在時刻tl第一時鐘CK從低電平變?yōu)楦唠娖健Ｈ缟纤鲇捎谠诒∧ぞw管M2的柵扱-漏極間存在寄生電容，所以伴隨輸入端子43的電位的上升，第一節(jié)點NI的電位也上升(第一節(jié)點NI被自舉升壓(Bootstrap))。其結果是,薄膜晶體管M2完全成為導通狀態(tài)，狀態(tài)信號Q的電位上升至與該雙穩(wěn)態(tài)電路的輸出端子48連接的柵極總線成為選擇狀態(tài)所需的充分的電平。然而，薄膜晶體管M5、M6也在柵極-漏極間存在寄生電容，所以伴隨第一節(jié)點NI的電位和狀態(tài)信號Q的電位的上升，第二節(jié)點N2的電位也上升。但是，通過在置位期間基于輸入端子41與第二節(jié)點N2的電位差使電容器CAP2充電，以及在該期間置位信號S從高電平變?yōu)榈碗娖剑沟玫诙?jié)點N2的電位被維持在低電平。當成為復位期間時(成為時刻t2吋)，第I時鐘CK從高電平變?yōu)榈碗娖?。在時刻t2由于薄膜晶體管M2變?yōu)閷顟B(tài)，所以輸入端子43的電位降低并且狀態(tài)信號Q的電位降低。像這樣通過狀態(tài)信號Q的電位降低，經(jīng)由電容器CAP1，第一節(jié)點NI的電位也降低。另外，在該期間，復位信號R從低電平變?yōu)楦唠娖?。因此，薄膜晶體管M7成為導通狀態(tài)，第ニ節(jié)點N2的電位成為高電平。由此，薄膜晶體管M5、M6成為導通狀態(tài)。其結果是，在復位期間，第一節(jié)點NI的電位和狀態(tài)信號Q的電位降低至低電平?！碔. 5 效果〉參照圖7 圖9，對本實施方式的效果進行說明。圖7是表示本實施方式的第一節(jié)點NI和第二節(jié)點N2的電位變化的信號波形圖。圖8是表示圖51所示的現(xiàn)有結構的第一節(jié)點NI和第二節(jié)點N2的電位變化的信號波形圖。圖9是表示圖52所示的現(xiàn)有結構的第ー節(jié)點NI和第二節(jié)點N2的電位變化的信號波形圖。根據(jù)圖51所示的現(xiàn)有結構，第二節(jié)點N2的電位因第一節(jié)點NI的電位上升而降低時，第二節(jié)點N2的電位的降低按如下順序進行。首先，通過置位信號Gn-I從低電平變?yōu)楦唠娖?，第一?jié)點NI的電位上升。接著，通過第一節(jié)點NI的電位上升，晶體管組TGl變?yōu)閷顟B(tài)，由此第二節(jié)點N2的電位降低。像這樣，第二節(jié)點N2的電位降低是在第一節(jié)點NI的電位上升后進行。然而，如圖51所示，在雙穩(wěn)態(tài)電路中設置有用于根據(jù)第二節(jié)點N2的電位使第一節(jié)點NI的電位降低的晶體管TR4。因此，在緊隨置位期間開始之后的期間，第一 節(jié)點NI的電位，想要根據(jù)第二節(jié)點N2的電位而降低，并且想要根據(jù)置位信號Gn-I而上升。其結果是，如根據(jù)圖8中附圖標記73所示部分的波形可以理解到的那樣，置位期間的第一節(jié)點NI的電位未迅速上升。因此，電路動作缺乏穩(wěn)定性。與之相對，根據(jù)本實施方式，通過置位信號S的電位從低電平變?yōu)楦唠娖?，第二?jié)點N2的電位直接降低。因第二節(jié)點N2的電位降低而使薄膜晶體管M5成為斷開狀態(tài)，所以不會妨礙置位期間的第一節(jié)點NI的電位的上升。其結果是，如根據(jù)圖7中附圖標記71所示部分的波形可以理解到的那樣，置位期間的第一節(jié)點NI的電位迅速上升。因此，與現(xiàn)有結構相比，電路動作的穩(wěn)定性提高。另外，根據(jù)圖51所示的現(xiàn)有結構，第一電極與第一節(jié)點NI連接，在第二電極被供給時鐘CK的晶體管TG2的柵極-漏極間存在寄生電容，所以由時鐘CK的波形的變動導致在第一節(jié)點NI產(chǎn)生噪聲。因此，因該噪聲而使第二節(jié)點N2的電位降低。其結果是，具有使第一節(jié)點NI的電位降低的功能的晶體管TR4不會成為完全的導通狀態(tài)，在第一節(jié)點NI產(chǎn)生的噪聲増大。與之相對，根據(jù)本實施方式，關于用于使第一節(jié)點的電位降低的第二節(jié)點N2，由于沒有采用“通過第一節(jié)點NI的電位上升而使第二節(jié)點N2的電位降低”的結構，所以能夠抑制在第一節(jié)點NI產(chǎn)生大的噪聲。另外，通過在置位期間使電容器CAP2充電，以及在選擇期間使置位信號S從高電平變?yōu)榈碗娖?，在選擇期間第二節(jié)點N2的電位被維持在低電平。因此，在置位期間能夠抑制第一節(jié)點NI的電位降低，確保電路動作的穩(wěn)定性。另外，根據(jù)圖52所示的現(xiàn)有結構，在第二節(jié)點N2的電位基于置位信號Gn-I的電位上升而上升之后，在選擇期間第二節(jié)點N2變?yōu)楦≈脿顟B(tài)。在此，在選擇期間，由晶體管TG3、TR4的柵扱-漏極間的寄生電容導致第二節(jié)點N2的電位上升。因此，在選擇期間，晶體管TG3、TR4略微成為導通狀態(tài)。由此，柵極信號Gn(相當于本實施方式的狀態(tài)信號Q)的電位的上升受到妨礙，與此相伴，要被維持在高的電平的第一節(jié)點NI的電位如圖9中附圖標記74所示部分那樣降低。與之相対，根據(jù)本實施方式，在置位期間中在電容器CAP2中蓄積使輸入端子41側為正的電荷。然后，在選擇期間，供給至輸入端子41的置位信號S從高電平降低至低電平。因此，即使由薄膜晶體管M5、M6的柵極-漏極間的寄生電容的存在導致在選擇期間中第二節(jié)點N2的電位想要上升，由于電容器CAP2的另一端側(輸入端子41側)的電位降低，所以第二節(jié)點N2的電位上升受到抑制。由此，能夠抑制選擇期間的第一節(jié)點NI的電位的降低。其結果是，如圖7中附圖標記72所示部分那樣，選擇期間中第一節(jié)點NI的電位被維持在充分高的電平。另外，優(yōu)選薄膜晶體管M3、M5和M6的電容值與電容器CAP2的電容值的關系滿足上式(1)，使得選擇期間中的第二節(jié)點N2的電位上升可靠地受到抑制。另外，因在置位信號S或復位信號R中產(chǎn)生的噪聲的影響而使薄膜晶體管M3、M7中產(chǎn)生電流的漏泄，由此可能使第二節(jié)點N2的電位降低，但根據(jù)本實施方 式，通過在電容器CAP2中蓄積電荷，能夠抑制由這種電流漏泄導致第二節(jié)點N2的電位降低。進而，在本實施方式中，電容器CAP2也具有與圖51或圖52所示的結構中的幀電容器Ccharge同等的功能。因此，與現(xiàn)有結構相比，能夠不增加需要的電路元件，就實現(xiàn)動作的穩(wěn)定性優(yōu)異的移位寄存器?！碔. 6 變形例〉接著，對上述第一實施方式的變形例進行說明?！碔. 6. I關于薄膜晶體管Ml附近的結構的變形例>在上述第一實施方式中，薄膜晶體管Ml的柵極端子和漏極端子與輸入端子41連接，薄膜晶體管Ml的源極端子與第一節(jié)點NI連接。但是，本發(fā)明并不限定于此。如圖10所示，也可以以如下方式構成薄膜晶體管Ml :柵極端子與輸入端子41連接，漏極端子與用于接收時鐘信號CKB (以下稱為“第二時鐘”)的輸入端子44 (以下也對用于接收第二時鐘CKB的輸入端子標注附圖標記44)連接，源極端子與第一節(jié)點NI連接(第一變形例)。在采用這種結構的情況下，移位寄存器411以如12所示的方式構成，使得如圖11所示，對雙穩(wěn)態(tài)電路供給按每I水平掃描期間交替地成為高電平的第一時鐘CK和第二時鐘CKB。SP，在第一變形例中，對移位寄存器411的第奇數(shù)級，供給第一柵極時鐘信號GCKl作為第一時鐘CK，供給第二柵極時鐘信號GCK2作為第二時鐘CKB。對移位寄存器411的第偶數(shù)級，供給第二柵極時鐘信號GCK2作為第一時鐘CK，供給第一柵極時鐘信號GCKl作為第二時鐘CKB。根據(jù)第一變形例，對薄膜晶體管Ml的漏極端子供給第二時鐘CKB。如圖12所示，在對各雙穩(wěn)態(tài)電路供給第一柵極時鐘信號GCKl或第二柵極時鐘信號GCK2作為第二時鐘CKB時，如上所述第一柵極時鐘信號GCKl和第二柵極時鐘信號GCK2由電源電壓生成。因此，在第一變形例中，電源電壓成為第一節(jié)點NI的電荷供給源。因此，與上述第一實施方式不同，從輸入端子41向第一節(jié)點NI的電荷的流動受到抑制，輸入端子41的電位迅速上升。另外，即使構成為薄膜晶體管Ml的漏極端子與用于接收高電平的直流電源電位VDD(將該電位的大小稱為“VDD電位”)的輸入端子連接，也能夠得到與圖10所示的結構同樣的效果。另外，如圖13所示，也可以按如下方式構成薄膜晶體管Ml :柵極端子與輸入端子44連接，漏極端子與輸入端子41連接，源極端子與第一節(jié)點NI連接(第二變形例)。根據(jù)第二變形例，薄膜晶體管Ml基于電源電壓成為導通狀態(tài)。因此，在置位期間薄膜晶體管Ml迅速變?yōu)閷顟B(tài)，第一節(jié)點NI的電位迅速上升?！碔. 6. 2關于薄膜晶體管M7附近的結構的變形例>在上述第一實施方式中，薄膜晶體管M7的柵極端子和漏極端子與輸入端子42連接，薄膜晶體管M7的源極端子與第二節(jié)點N2連接。但是，本發(fā)明并不限定于此。如圖14所示，也可以按照如下方式構成薄膜晶體管M7 :柵極端子與輸入端子42連接，漏極端子與輸入端子44連接，源極端子與第二節(jié)點N2連接(第三變形例)。根據(jù)第三變形例，對薄膜晶體管M7的漏極端子供給第二時鐘CKB，所以電源電壓成為第二節(jié)點N2的電荷供給源。因此，與上述第一實施方式不同，從輸入端子42向第二節(jié)點N2的電荷的流動受到抑制，輸入端子42的電位迅速上升。另外，即使構成為薄膜晶體管M7的漏極端子與高電平的直流電源電位VDD用的輸入端子連接，也能夠得到與圖14所示結構同樣的效果。另外，如圖15所示，也可以按如下方式構成薄膜晶體管M7 :柵極端子和漏極端子與輸入端子44連接，源極端子與第二節(jié)點N2連接(第四變形例)。進而，如圖16所示，也可以按如下方式構成薄膜晶體管M7 :柵極端子與輸入端子44連接，漏極端子與高電平的直流電源電位VDD用的輸入端子連接，源極端子與第二節(jié)點N2連接(第五變形例)。在圖I所不的結構(第一實施方式的結構)中，薄膜晶體管M7在I垂直掃描期間中僅I次成為導通狀態(tài)，但根據(jù)第四變形例和第五變形例，薄膜晶體管M7按每2水平掃描期間成為導通狀態(tài)，所以以短周期對第二節(jié)點N2供給電荷。因此，在通常動作期間，第二節(jié)點N2的電位可靠地被維持在高電平。然而，在置位期間，置位信號S和第二時鐘CKB成為高電平(參照圖11的時刻t0至時刻tl的期間)，薄膜晶體管M3和薄膜晶體管M7大致以相同的定時成為 導通狀態(tài)，電路動作有可能變得不穩(wěn)定。于是，優(yōu)選使薄膜晶體管M7的晶體管尺寸(溝道寬度/溝道長度)比薄膜晶體管M3的晶體管尺寸充分小。由此，薄膜晶體管M7的驅動カ比薄膜晶體管M3的驅動カ小，即使在置位期間薄膜晶體管M3和薄膜晶體管M7在相同定時成為導通狀態(tài)，第二節(jié)點N2的電位也降低，能夠抑制電路動作變得不穩(wěn)定。另外，在第三變形例 第五變形例中，移位寄存器411以圖12所示的方式構成?！碔. 6. 3關于薄膜晶體管M3附近的結構的變形例>在上述第一實施方式中，薄膜晶體管M3的柵極端子與輸入端子41連接，薄膜晶體管M3的漏極端子與第二節(jié)點N2連接，薄膜晶體管M3的源極端子與直流電源電位VSS用的輸入端子連接。但是，本發(fā)明并不限定于此。如圖17所示，薄膜晶體管M3的源極端子也可以與輸出端子48連接(第六變形例)。另外，如圖18所示，薄膜晶體管M3的源極端子也可以與輸入端子43連接(第七變形例)。其理由如下所述。在置位期間，由于必須使第一節(jié)點NI的電位上升，所以第二節(jié)點N2的電位要被維持在低電平。另外，像根據(jù)圖6可以理解到的那樣，在置位期間輸出端子48的電位(狀態(tài)信號Q的電位)和輸入端子43的電位(第一時鐘CK的電位)成為低電平。如上所述，關于柵極端子被供給置位信號S且漏極端子與第二節(jié)點N2連接的薄膜晶體管M3，即使源極端子與輸出端子48或輸入端子43連接，在置位期間第二節(jié)點N2的電位也成為低電平?！?.6. 4關于電容器CAP2的配置〉接著，對關于電容器CAP2的配置的優(yōu)選結構進行說明。圖19是形成有柵極驅動器400和像素電路等的陣列基板的局部截面圖。陣列基板是為了形成柵極驅動器400和像素電極等的層疊結構，該層疊結構內(nèi)包含兩個金屬膜(金屬層)。具體而言，如圖19所示，在玻璃基板700上層疊有金屬膜702、保護膜712、金屬膜701和保護膜711。金屬膜701是為了形成柵極驅動器400和設置于像素電路的薄膜晶體管的源極電極(和漏極電極)而使用的。于是，以下將這種金屬膜701稱為“源極金屬” 701。金屬膜702是為了形成薄膜晶體管的柵極電極而使用的。于是，以下將這種金屬膜702稱為“柵極金屬” 702。另外，關于源極金屬701和柵極金屬702，不僅用作薄膜晶體管的電極，而且用作在柵極驅動器400內(nèi)或像素電極內(nèi)形成的配線圖案。在上述第一實施方式中，電容器CAP2的一端與第二節(jié)點N2連接，電容器CAP2的另一端與輸入端子41連接。優(yōu)選該電容器CAP2的一端側的電極用源極金屬701形成，該電容器CAP2的另一端側的電極用柵極金屬702形成。另外，如圖20所示，優(yōu)選將電容器CAP2和薄膜晶體管M3彼此相鄰配置。此時，薄膜晶體管M3的漏極電極用源極金屬701形成，薄膜晶體管M3的柵極電極用柵極金屬702形成。通過采用這種結構，能夠抑制因具有電容器CAP2而導致的配線面積、安裝面積的増大。由此，能夠實現(xiàn)面板的窄邊框化。另外，由于能夠降低配線負載，所以提高了電路動作的可靠性。<2.第二實施方式><2. I雙穩(wěn)態(tài)電路的結構>
圖21是表示本發(fā)明的第二實施方式的雙穩(wěn)態(tài)電路的結構的電路圖。另外，液晶顯示裝置的整體結構和動作、柵極驅動器的結構和動作，由干與上述第一實施方式相同，所以省略說明。上述第一實施方式中，薄膜晶體管M5的柵極端子與第二節(jié)點N2連接，薄膜晶體管M5的漏極端子與第一節(jié)點NI連接，薄膜晶體管M5的源極端子與直流電源電位VSS用的輸入端子連接。但是，本發(fā)明并不限定于此。如圖21所示，薄膜晶體管M5的源極端子也可以與輸出端子48連接。<2. I 效果 >根據(jù)本實施方式，薄膜晶體管M5的源極端子被供給狀態(tài)信號Q的電位。在此，在選擇期間，與薄膜晶體管M5的漏極端子連接的第一節(jié)點NI的電位變?yōu)楦唠娖?，狀態(tài)信號Q成為高電平(參照圖6)。因此，與對薄膜晶體管M5的源極端子供給直流電源電位VSS的結構的上述第一實施方式相比，能夠降低選擇期間的薄膜晶體管M5的漏極-源極間的電壓。由此，在選擇期間中，能夠抑制來自第一節(jié)點NI的經(jīng)由薄膜晶體管M5的電荷的流出。其結果是，在選擇期間能夠將第一節(jié)點NI的電位可靠地被維持在高電平，能夠有效地提高電路動作的穩(wěn)定性。<3.第三實施方式><3. I雙穩(wěn)態(tài)電路的結構>圖22是表示本發(fā)明的第三實施方式的雙穩(wěn)態(tài)電路的結構的電路圖。另外，液晶顯示裝置的整體結構和動作、柵極驅動器的結構和動作，由干與上述第一實施方式相同，所以省略說明。本實施方式中，在雙穩(wěn)態(tài)電路中除了圖I所示的第一實施方式的構成要素，還設置有薄膜晶體管M4。薄膜晶體管M4的柵極端子與輸出端子48連接，薄膜晶體管M4的漏極端子與第二節(jié)點N2連接，薄膜晶體管M4的源極端子與直流電源電位VSS用的輸入端子連接。薄膜晶體管M4具有當輸出端子48的電位為高電平時使第二節(jié)點N2的電位向VSS電位變化的功能。通過該薄膜晶體管M4，能夠實現(xiàn)第二個第二節(jié)點關斷用開關元件。<3. 2 效果 >如上所述，薄膜晶體管M4的柵極端子與輸出端子48連接。另外，在選擇期間，狀態(tài)信號Q的電位(輸出端子48)變?yōu)楦唠娖?。如上所述，在選擇期間，薄膜晶體管M4成為導通狀態(tài)。由此，選擇期間中第二節(jié)點N2的電位被拉向低電平。因此，根據(jù)本實施方式，在選擇期間能夠將第二節(jié)點N2的電位可靠地被維持在低電平，能夠有效地提高電路動作的穩(wěn)定性?！?.第四實施方式〉<4. I雙穩(wěn)態(tài)電路的結構>圖23是表示本發(fā)明的第四實施方式的雙穩(wěn)態(tài)電路的結構的電路圖。另外，液晶顯示裝置的整體結構和動作、柵極驅動器的結構和動作，由干與上述第一實施方式相同，所以省略說明。本實施方式中，在雙穩(wěn)態(tài)電路中除了圖22所示的第三實施方式的構成要素，還設置有薄膜晶體管M10。薄膜晶體管MlO的柵極端子與輸入端子42連接，薄膜晶體管MlO的漏極端子與輸出端子48連接，薄膜晶體管MlO的源極端子與直流電源電位VSS用的輸入端 子連接。薄膜晶體管MlO具有當復位信號R為高電平時使狀態(tài)信號Q的電位向VSS電位變化的功能。通過該薄膜晶體管M10，能夠實現(xiàn)第二個第一輸出節(jié)點關斷用開關元件。另外，也可以除了圖I所示的第一實施方式的構成要素以外，還設置有薄膜晶體管M10。<4. 2 效果 >在上述第一實施方式 第三實施方式中，在復位期間，復位信號R從低電平變?yōu)楦唠娖剑∧ぞw管M7變?yōu)閷顟B(tài)，由此第二節(jié)點N2的電位從低電平變?yōu)楦唠娖健Ｈ缓螅诙?jié)點N2的電位從低電平變?yōu)楦唠娖蕉∧ぞw管M6變?yōu)閷顟B(tài)，由此狀態(tài)信號Q的電位降低。與之相對，在本實施方式中，通過復位信號R從低電平變?yōu)楦唠娖剑∧ぞw管MlO變?yōu)閷顟B(tài)。因此，通過復位信號R從低電平變?yōu)楦唠娖剑瑺顟B(tài)信號Q的電位直接降低。另外，本實施方式中，2個薄膜晶體管M6、MlO以在復位期間使狀態(tài)信號Q的電位降低的方式起作用。因此，即使在柵極總線的負載電容大的情況下，也能夠在復位期間使狀態(tài)信號Q的電位迅速降低至低電平。圖24是表示狀態(tài)信號Q的電位變化的模擬結果的圖。如圖24所示，在具有薄膜晶體管MlO的結構中，與不具有薄膜晶體管MlO的結構相比，在復位期間中狀態(tài)信號Q的電位迅速降低。如上所述，根據(jù)本實施方式，即使在柵極總線的負載電容大的情況下，狀態(tài)信號Q的電位在復位期間也迅速降低，能夠抑制來自輸出端子48的異常脈沖的輸出。〈4. 3 變形例〉圖25是表示上述第四實施方式的變形例的雙穩(wěn)態(tài)電路的結構的電路圖。本變形例中，在雙穩(wěn)態(tài)電路中除了圖23所示的構成要素以外，還設置有薄膜晶體管Mil。薄膜晶體管Mll的柵極端子與輸入端子42連接，薄膜晶體管Mll的漏極端子與第一節(jié)點NI連接，薄膜晶體管Mll的源極端子與直流電源電位VSS用的輸入端子連接。薄膜晶體管M11，以當復位信號R成為高電平時使第一節(jié)點NI的電位向VSS電位變化的方式起作用。通過該薄膜晶體管M11，能夠實現(xiàn)第二個第一節(jié)點關斷用開關元件。在上述第一實施方式 第三實施方式中，在復位期間，復位信號R從低電平變?yōu)楦唠娖蕉∧ぞw管M7變?yōu)閷顟B(tài)，由此第二節(jié)點N2的電位從低電平變?yōu)楦唠娖健Ｈ缓?，第二?jié)點N2的電位從低電平變?yōu)楦唠娖蕉∧ぞw管M5變?yōu)閷顟B(tài)，由此第一節(jié)點NI的電位降低至低電平。與之相對，根據(jù)本變形例，通過復位信號R從低電平變?yōu)楦唠娖?，薄膜晶體管Mll變?yōu)閷顟B(tài)。因此，通過復位信號R從低電平變?yōu)楦唠娖?，第一?jié)點NI的電位直接向VSS電位降低。另外，本變形例中，2個薄膜晶體管M5、Mll以在復位期間第ー節(jié)點NI的電位降低的方式起作用。因此，即使在使電路高速動作的情況下，也能夠在復位期間使第一節(jié)點NI的電位可靠地降低至低電平。由此，柵極總線的負載電容大的情況的電路動作的穩(wěn)定性提聞。<5.第五實施方式>〈5. I雙穩(wěn)態(tài)電路的結構>圖26是表示本發(fā)明的第五實施方式的雙穩(wěn)態(tài)電路的結構的電路圖。另外，液晶顯示裝置的整體結構和動作、柵極驅動器的結構和動作，由干與上述第一實施方式相同，所以省略說明。在上述第一實施方式 第四實施方式中，第一節(jié)點NI在置位期間基于置位信號S從低電平變?yōu)楦唠娖蕉活A充電。在此，關于第一時鐘CK，如果高電平的電位為VDD電位且 低電平的電位為VSS電位，則緊臨置位期間結束前的第一節(jié)點NI的電位Vn理論上成為下式⑶所示的值，其中，Vth是薄膜晶體管Ml的閾值電壓Vn = VDD-Vth (3)。當成為選擇期間時，第一時鐘CK從低電平變?yōu)楦唠娖?。如上所述，由于在薄膜晶體管M2的柵扱-漏極間存在寄生電容，所以伴隨輸入端子43的電位的上升，第一節(jié)點NI的電位也上升。然后，緊臨選擇期間結束前的第一節(jié)點NI的電位Vn理論上成為下式(4)所示的值Vn = 2 X VDD-Vth .(4)。然而，在采用在半導體層使用微晶硅(y c-Si)或氧化物半導體(例如IGZ0)等遷移率高的材料的薄膜晶體管的情況下，即使不使第一節(jié)點NI的電位上升至上式(4)所示的程度，也能夠充分地驅動柵極總線。關于這一點，基于薄膜晶體管M2的柵扱-漏極間的寄生電容的第一節(jié)點NI的電位的上升是必然的。于是，在本實施方式中，如圖26所示，用于基于置位信號S提高第一節(jié)點NI的電位的薄膜晶體管Ml多柵極化。根據(jù)該結構，在置位期間第一節(jié)點被預充電時，第一節(jié)點NI的電位Vn理論是是下式(5)所示的值，其中，n為薄膜晶體管Ml的柵極電極的個數(shù)Vn = VDD_n*Vth (5)。<5. 2 效果 >根據(jù)上式(3)和上式(5)可以理解，在本實施方式中，置位期間的緊隨預充電后的第一節(jié)點NI的電位與上述第一實施方式 第四實施方式相比低。因此，如果比較本實施方式和上述第一實施方式 第四實施方式，緊臨選擇期間結束前的第一節(jié)點NI的電位，本實施方式與上述第一 第四實施方式相比低。由此，供給至薄膜晶體管M2的柵極端子的電壓降低，薄膜晶體管M2的柵極絕緣膜破壞受到抑制。特別是，關于在半導體層使用氧化物半導體(例如IGZ0)的薄膜晶體管，由于耐壓較低，所以通過采用本實施方式的結構，能夠有效地抑制薄膜晶體管M2的柵極絕緣膜破壞。圖27是表示第一節(jié)點NI的電位變化的模擬結果的圖。如圖27所示，在薄膜晶體管Ml多柵極化的結構中，與薄膜晶體管Ml未多柵極化的結構相比，置位期間的第一節(jié)點NI的電位上升變小。其結果是，在薄膜晶體管Ml多柵極化的結構中，與薄膜晶體管Ml未多柵極化結構相比，緊臨選擇期間結束前的第一節(jié)點NI的電位低。
如上所述，根據(jù)本實施方式，即使在采用在半導體層使用氧化物半導體(例如IGZ0)等耐壓較低的材料的薄膜晶體管的情況下，也能夠抑制薄膜晶體管的柵極絕緣膜破壞，提聞電路動作的穩(wěn)定性。<5. 3 變形例 >圖28是表示上述記錄第五實施方式的變形例的雙穩(wěn)態(tài)電路的結構的電路圖。本變形例中，除了薄膜晶體管Ml以外，薄膜晶體管M5也多柵極化。在上述第一實施方式 第四實施方式中，在采用對漏扱-源極間施加高電壓時的漏泄電流(柵扱-源極間的電壓為OV時的漏泄電流)大的薄膜晶體管的情況下，選擇期間中第一節(jié)點NI的電位有可能會降低。其理由如下所述。根據(jù)圖I和圖6可以理解到，在選擇期間，薄膜晶體管Ml、M5的漏扱-源極間的電壓變大。另外，在選擇期間，置位信號S的電位和第二節(jié)點N2的電位成為低電平。因此，選擇期間中，在薄膜晶體管Ml、M5發(fā)生電流 的漏泄，第一節(jié)點NI的電位降低。像這樣當在選擇期間中第一節(jié)點NI的電位降低時，狀態(tài)信號Q的電位有可能不會上升至第一時鐘CK的高電平的電位。另外，在復位期間通過電荷經(jīng)由薄膜晶體管M2從輸出端子48側向輸入端子43側流動而使狀態(tài)信號Q的電位降低吋，如果與薄膜晶體管M2的柵極端子連接的第一節(jié)點NI的電位低，則狀態(tài)信號Q的電位降低至低電平所需的時間變長。于是，在本變形例中，如圖28所示，漏極端子或源極端子與第一節(jié)點NI連接的薄膜晶體管Ml、M5多柵極化。根據(jù)本變形例，薄膜晶體管M1、M5的斷開電流較小。因此，在采用在半導體層使用例如微晶硅(Uc-Si)的薄膜晶體管即采用漏泄電流大的薄膜晶體管的情況下，能夠在選擇期間充分地提高狀態(tài)信號Q的電位，并且能夠在復位期間使狀態(tài)信號Q的電位迅速降低。另外，通過與上述相同的主_，在上述第四實施方式的變形例的結構(參照圖25)中，也可以如圖29所示采用薄膜晶體管Mll多柵極化的結構。<6.第六實施方式><6. I雙穩(wěn)態(tài)電路的結構>圖30是表示本發(fā)明的第六實施方式的雙穩(wěn)態(tài)電路的結構的電路圖。本實施方式中，在雙穩(wěn)態(tài)電路中除了圖22所示的第三實施方式的構成要素以外，還設置有薄膜晶體管M9和輸出端子49。由薄膜晶體管M9實現(xiàn)第二輸出控制用開關元件，由輸出端子49實現(xiàn)第ニ輸出節(jié)點。從各雙穩(wěn)態(tài)電路的輸出端子49輸出的信號,作為用于控制與該各雙穩(wěn)態(tài)電路不同級的雙穩(wěn)態(tài)電路的動作的信號(以下稱為“其他級控制信號”)Z，被供給至該不同級的雙穩(wěn)態(tài)電路。另外，在本實施方式中，移位寄存器412以圖31所示的方式構成。S卩，從移位寄存器412的各級的輸出端子49輸出的其他級控制信號Z，作為復位信號R被供給至前一級，并且作為置位信號S被供給至后ー級。從移位寄存器412的各級的輸出端子48輸出的狀態(tài)信號Q，僅作為用于驅動與該輸出端子48連接的柵極總線的信號而使用。另外，也可以除了圖I所示的第一實施方式的構成要素以外，還設置有薄膜晶體管M9和輸出端子49。<6. 2 效果 >根據(jù)本實施方式，關于移位寄存器412的各級，用于驅動與該各級對應的柵極總線的信號，與用于控制該各級的前一級和后一級的動作的信號是不同的信號。因此，能夠減小各雙穩(wěn)態(tài)電路中置位信號S和復位信號R的波形變鈍。由此，即使在柵極總線的負載電容大的情況下，各雙穩(wěn)態(tài)電路中基于置位信號S的動作和基于復位信號R的動作迅速進行，能夠提高電路動作的穩(wěn)定性。<6. 3 變形例 ><6. 3. I 第一變形例 >圖32是表示上述第六實施方式的第一變形例的柵極驅動器400內(nèi)的移位寄存器413的結構的框圖。本變形例中，與上述第六實施方式不同，從雙穩(wěn)態(tài)電路輸出的其他級控制信號Z不作為置位信號S供給至后ー級。即，本變形例中，從雙穩(wěn)態(tài)電路輸出的其他級控制信號Z僅作為復位信號R使用。因此，從雙穩(wěn)態(tài)電路輸出的狀態(tài)信號Q，除了作為用于驅動柵極總線的信號使用以外，也作為用于控制后一級的動作的置 位信號S使用。根據(jù)圖6可以理解到，關于置位期間，只要在置位期間結束的時刻前使第一節(jié)點NI的電位上升至充分的電平即可。另外，關于復位期間，要在復位期間開始后迅速使狀態(tài)信號Q的電位降低至低電平?？紤]到這些情況，可以認為在電路動作上，相比在置位信號S產(chǎn)生波形變鈍，更不優(yōu)選在復位信號R產(chǎn)生波形變鈍。于是，像本變形例那樣通過采用僅將其他級控制信號Z用作復位信號R的結構，施加到輸出端子49的負載與上述第六實施方式相比降低，能夠縮短移位寄存器413的各級的復位信號R的上升時間。由此，選擇期間結束后狀態(tài)信號Q的電位迅速降低至低電平，能夠提高電路動作的可靠性?！?. 3. 2 第二變形例〉圖33是表示上述第六實施方式的第二變形例的雙穩(wěn)態(tài)電路的結構的電路圖。本變形例中，薄膜晶體管M7的漏極端子與用于接收第二時鐘CKB的輸入端子44連接。在采用這種結構的情況下，移位寄存器414以如34所示的方式構成，以使如圖11所示，對雙穩(wěn)態(tài)電路供給按每I水平掃描期間交替地成為高電平的第一時鐘CK和第二時鐘CKB。在本變形例中，將第二時鐘CKB供給至薄膜晶體管M7的漏極端子，所以電源電壓成為第二節(jié)點N2的電荷供給源。另外，施加到輸入端子42的負載降低。因此，與上述第六實施方式相比，從輸入端子42向第二節(jié)點N2的電荷的流動受到抑制，輸入端子42的電位迅速上升。上述第一實施方式的第三變形例(參照圖14)中，復位信號R的上升定時與第二時鐘CKB的上升定時大致相同，但與第二時鐘CKB相比，復位信號R至完全上升所需的時間較多。這些信號的下降也同樣。其理由在于，不僅將從雙穩(wěn)態(tài)電路輸出的狀態(tài)信號Q作為前一級的復位信號R使用，而且作為驅動柵極總線的掃描信號和后一級的置位信號S使用，施加到柵極總線的負載大。因此，與第二時鐘CKB相比，復位信號R更容易發(fā)生波形變鈍。因此，在圖11的時刻t3以后的期間，薄膜晶體管M7的漏極端子的電位降低至VSS電位之后，薄膜晶體管M7的柵極端子的電位變得比VSS電位大。其結果是，在時刻t3以后的期間第二節(jié)點N2的電位有可能降低。與之相對，根據(jù)本變形例，作為復位信號R使用的信號與作為掃描信號和置位信號S使用的信號不同。詳細而言，將從移位寄存器414的各級的輸出端子49輸出的其他級控制信號Z作為該各級的前一級的置位信號R使用，將從移位寄存器414的各級的輸出端子48輸出的狀態(tài)信號Q作為用于驅動與該各級對應的柵極總線的掃描信號和該各級的后一級置位信號S使用。由此，由于從負載較小的輸出端子49輸出的信號(其他級控制信號Z)成為復位信號R，所以復位信號R的波形變鈍受到抑制。由此，復位期間結束后的期間的第二節(jié)點N2的電位的降低受到抑制。<6. 3. 3第三變形例>
圖35是表示上述第六實施方式的第三變形例的雙穩(wěn)態(tài)電路的結構的電路圖。本變形例中，薄膜晶體管M2的漏極端子與高電平的直流電源電位VDD用的輸入端子連接。根據(jù)本變形例，在置位期間和選擇期間雙穩(wěn)態(tài)電路以如下方式動作(參照圖36)。當成為置位期間時(為時刻t0吋)，置位信號S從低電平變?yōu)楦唠娖?。由此，薄膜晶體管Ml成為導通狀態(tài)，電容器CAPl被充電(在此為預充電)。由此，第一節(jié)點NI的電位從低電平變?yōu)楦唠娖?，薄膜晶體管M2、M9成為導通狀態(tài)。由于對薄膜晶體管M2的漏極端子供給VDD電位，所以薄膜晶體管M2成為導通狀態(tài)，由此狀態(tài)信號Q的電位上升。關于其他級控制信號Z，由于在置位期間第一時鐘CK成為低電平，所以被維持在低電平。另外，因置位信號S變?yōu)楦唠娖蕉贡∧ぞw管M3成為導通狀態(tài)，第二節(jié)點N2的電位成為低電平。當成為選擇期間時(成為時刻tl吋)，置位信號S從高電平變?yōu)榈碗娖健Ｓ纱?，與上述第一實施方式同樣，第一節(jié)點NI成為浮置狀態(tài)。在此，在時刻tl第一時鐘CK從低電平變?yōu)楦唠娖健Ｓ捎谠诒∧ぞw管M9的柵扱-漏極間存在寄生電容，所以伴隨輸入端子 43的電位的上升第一節(jié)點NI的電位也上升。其結果是，薄膜晶體管M2、M9完全成為導通狀態(tài)。通過薄膜晶體管M2成為完全的導通狀態(tài)，狀態(tài)信號Q的電位上升至VDD電位。另外，通過薄膜晶體管M2成為完全的導通狀態(tài)，其他級控制信號Z的電位上升至第一時鐘CK的高電平的電位。另外，第二節(jié)點N2的電位，與上述第一實施方式同樣，被維持在低電平。根據(jù)本變形例，狀態(tài)信號Q的電位的上升在置位期間開始。因此，在選擇期間柵極總線迅速成為選擇狀態(tài)，能夠確保對像素電容的充電時間。另外，由于構成為對薄膜晶體管M2的漏極端子供給VDD電位而不是供給時鐘信號，所以施加到時鐘信號用的配線的負載降低。因此，能夠抑制時鐘信號的波形變鈍的發(fā)生，并且降低消耗電力。另外，在本變形例中，掃描信號用的電壓源與電路驅動用的電壓源是不同系統(tǒng)。在此，時鐘信號的高電平側的電位VCK與掃描信號的高電平側的電位(使柵極端子與傳遞掃描信號的柵極總線連接的薄膜晶體管成為導通狀態(tài)的電位)VGH的關系，優(yōu)選滿足下式(6)和下式(7)VCK 彡 VGH/2 (6)，VCK ^ VGH (7)。優(yōu)選滿足上式(6)的理由如下所述。在選擇期間，掃描信號必須充分上升，以使顯示部600的各像素形成部的薄膜晶體管60(參照圖2)成為導通狀態(tài)。因此，第一節(jié)點NI的電位在選擇期間必須成為上述VGH以上的大小。在此，在選擇期間，理想的是第一節(jié)點NI的電位是VCK的2倍大小。因此，當使VCK比VGH的二分之ー小時，第一節(jié)點NI的電位在選擇期間不會為VGH以上。其結果是，用于驅動各柵極總線的掃描信號的電位，在選擇期間不能充分提高。更詳細而言，當設基準電位為0V，選擇期間的第一節(jié)點NI的上升電壓為AXVCK，薄膜晶體管Ml的閾值電壓為Vlth，薄膜晶體管M2的閾值電壓為V2th吋，優(yōu)選滿足下式(8)(1+A) XVCK-Vlth-V2th ^ VGH *(8)。上式⑶能夠變形成下式(9)VCK ^ (VGH+Vlth+V2th)/(1+A) (9)。上式(9)中，令閾值電壓Vlth、V2th為0，A為I時，能夠導出上式(6)。
另外，優(yōu)選滿足上式(7)的理由如下所述。一般而言，電信號導致的消耗電カW，與電壓(振幅)V的平方、電容C和頻率f之積成比例。在此，關于時鐘信號，由于頻率f較大且消耗電カW與電壓V的平方成比例，所以通過降低時鐘信號的電壓V即時鐘信號的高電平側的電位VCK能夠大幅降低消耗電カW。因此，優(yōu)選成立上式(7)。另外，根據(jù)本變形例，由于不再對寄生電容較大的薄膜晶體管M2供給時鐘信號，所以即使在上式(7)不成立的情況下，也能夠減小影響時鐘信號導致的消耗電カW的大小的電容C，能夠得到消耗電カ降低的效果?！?.第七實施方式〉<7. I雙穩(wěn)態(tài)電路的結構>圖37是表示本發(fā)明的第七實施方式的雙穩(wěn)態(tài)電路的結構的電路圖。本實施方式中，在雙穩(wěn)態(tài)電路中除了圖I所示的第一實施方式的構成要素，還設置有薄膜晶體管M8。通·過該薄膜晶體管M8，能夠實現(xiàn)第二個第二節(jié)點接通用開關元件。關于薄膜晶體管M8，柵極端子和漏極端子與用于接收用于將各雙穩(wěn)態(tài)電路初始化的清零信號CLR的輸入端子45連接，源極端子與第二節(jié)點N2連接。另外，通過輸入端子45實現(xiàn)第三輸入節(jié)點。薄膜晶體管M8具有當清零信號CLR變?yōu)楦唠娖綍r使第二節(jié)點N2的電位向高電平變化的功能。在采用這種結構的情況下，移位寄存器415以圖38所示的方式構成，使得對各雙穩(wěn)態(tài)電路供給清零信號CLR。另外，清零信號CLR，如圖39所示，在裝置的電源導通后的期間中僅在柵極起動脈沖信號GSP的最初的脈沖產(chǎn)生前的一部分期間為高電平，此外的期間為低電平。另外，圖39中清零信號CLR的變化定時與第一時鐘CK的變化定時同步，但兩者也可以不同歩。在上述第一實施方式 第六實施方式中，第二節(jié)點N2的充電僅通過復位信號R進行。因此，裝置的電源導通后，在各雙穩(wěn)態(tài)電路中，在至復位信號R最開始變?yōu)楦唠娖降钠陂g，第二節(jié)點N2的電位不定。例如，如果裝置的電源導通后的第二節(jié)點N2的電位為VSS電位，則在進行最開始的圖像的顯示的期間薄膜晶體管M5、M6成為斷開狀態(tài)。因此，由薄膜晶體管M2的柵扱-漏極間的寄生電容的存在導致在第一節(jié)點NI產(chǎn)生噪聲時，本來要被維持在低電平的狀態(tài)信號Q的電位不再被維持在低電平。與之相對，在本實施方式中，裝置的電源導通后，在至移位寄存器415的動作開始的期間，清零信號CLR成為高電平。由于薄膜晶體管M8如圖37所示與ニ極管連接，所以因清零信號CLR變?yōu)楦唠娖蕉贡∧ぞw管M8成為導通狀態(tài)，第二節(jié)點N2的電位從不定狀態(tài)向高電平變化。因此，在移位寄存器415的動作開始前，薄膜晶體管M5、M6為導通狀態(tài)。由此，在移位寄存器415的動作開始時刻，所有的雙穩(wěn)態(tài)電路中第一節(jié)點NI的電位和狀態(tài)信號Q的電位成為低電平，電路動作的穩(wěn)定性提高。另外，優(yōu)選在垂直消隱期間(從柵極結束脈沖信號GEP的脈沖產(chǎn)生時刻至柵極起動脈沖信號GSP的脈沖產(chǎn)生時刻的期間)也設置有清零信號CLR成為高電平的期間。由此，按姆I垂直掃描期間,所有的雙穩(wěn)態(tài)電路中第一節(jié)點NI的電位和狀態(tài)信號Q的電位成為低電平，所以能夠進一步提高電路動作的穩(wěn)定性。另外，如圖40所示，也可以將柵極結束脈沖信號GEP作為清零信號CLR使用。由此，能夠削減信號數(shù)，并且進一步提高電路動作的穩(wěn)定性。進而，在將柵極結束脈沖信號GEP作為清零信號CLR使用的情況下，如圖41所示，優(yōu)選與柵極結束脈沖信號GEP的振蕩相應地開始移位寄存器的驅動?！?. 2 變形例〉
〈7. 2. I 第一變形例〉圖42是表示上述第七實施方式的第一變形例的雙穩(wěn)態(tài)電路的結構的電路圖。本變形例中，除了圖37所示的第七實施方式的構成要素以外，還設置有薄膜晶體管M12。通過該薄膜晶體管M12，能夠實現(xiàn)第二節(jié)點電平降低用開關元件。薄膜晶體管M12的柵極端子與低電平的直流電源電位VSS的輸入端子連接，薄膜晶體管M12的漏極端子與第二節(jié)點N2連接，薄膜晶體管M12的源極端子與用于接收使第二節(jié)點N2的電位降低至比VSS電位低的電位的刷新信號RFR的輸入端子46連接。另外，通過輸入端子46實現(xiàn)第四輸入節(jié)點。刷新信號RFR，如圖43所示，除了一部分期間外被維持在VSS電位。詳細而言，僅清零信號CLR為高電平的期間以前的一部分期間成為比VSS電位低的電位。另外，圖43中刷新信號RFR的變化定時與第一時鐘CK的變化定時同步，但兩者也可以不同歩。在上述第一實施方式 第七實施方式中，大半的期間，第二節(jié)點N2的電位被維持在高電平。因此，大半的期間，薄膜晶體管M5、M6成為導通狀態(tài)。因此，薄膜晶體管M5、M6 有可能發(fā)生由閾值移動導致的特性劣化。與之相對，根據(jù)本變形例，在從刷新信號RFR的電位成為比VSS電位低的電位的時刻至清零信號CLR從低電平變?yōu)楦唠娖降臅r刻的期間(圖43的刷新期間)，第ニ節(jié)點N2的電位被維持在比VSS電位低的電位。因此，在該期間中，薄膜晶體管M5、M6的柵扱-源極間施加負電壓。由此，在移位寄存器的動作中，薄膜晶體管M5、M6的上述的閾值移動能夠得到制止或抑制。另外，刷新期間優(yōu)選設置在垂直消隱期間(從柵極結束脈沖信號GEP的脈沖的發(fā)生時刻至柵極起動脈沖信號GSP的脈沖的發(fā)生時刻的期間)。另外，由于在刷新期間薄膜晶體管M5、M6成為斷開狀態(tài)，所以由第一時鐘CK的電位的變動導致第一節(jié)點NI的電位有可能會上升。于是，在刷新期間，優(yōu)選將第一柵極時鐘信號GCKl和第二柵極時鐘信號GCK2被維持在低電平。由此，在刷新期間，即使供給至各雙穩(wěn)態(tài)電路的第一時鐘CK成為低電平,薄膜晶體管M5、M6成為斷開狀態(tài)，第一節(jié)點NI的電位也被維持在低電平。其結果是，能夠提高電路動作的穩(wěn)定性。<7. 2. 2 第二變形例 >圖44是表示上第七實施方式的第二變形例的雙穩(wěn)態(tài)電路的結構的電路圖。本變形例中，與上述第一變形例同樣，除了圖37所示的第七實施方式的構成要素以外，還設置有薄膜晶體管M12。另外，在上述第一變形例中，雙穩(wěn)態(tài)電路構成為對薄膜晶體管M8的柵極端子和漏極端子供給清零信號CLR，對薄膜晶體管M12的源極端子供給刷新信號RFR。與之相對，在本變形例中，雙穩(wěn)態(tài)電路構成為對薄膜晶體管M8的柵極端子、漏極端子和薄膜晶體管M12的源極端子供給清零信號CLR。在本變形例中，關于清零信號CLR，如圖45所示，在一部分期間為比VSS電位低的電位，在另一部分期間為比VSS電位高的電位，在此外的期間(大半的期間)被維持在VSS電位。詳細而言，僅清零信號CLR電位為比VSS電位高的電位的期間以前的一部分期間，該清零信號CLR的電位為比VSS電位低的電位。另外，在清零信號CLR的電位成為VSS電位以外的電位的期間，優(yōu)選設置在垂直消隱期間(從柵極結束脈沖信號GEP的脈沖的發(fā)生時刻至柵極起動脈沖信號GSP的脈沖的發(fā)生時刻的期間)。另外，圖45中清零信號CLR的變化定時與第一時鐘CK的變化定時同步，但兩者也可以不同歩。根據(jù)本變形例，當清零信號CLR的電位比VSS電位低時，薄膜晶體管M12成為導通狀態(tài)，第二節(jié)點N2的電位降低至比VSS電位低的電位。另外，當清零信號CLR的電位比VSS電位高時，薄膜晶體管M8成為導通狀態(tài)，第二節(jié)點N2的電位成為高電平。像這樣，根據(jù)本變形例，不使用上述第一變形例中的刷新信號RFR，就能夠得到與上述第一變形例同樣的效果。<8.參考例 >在上述各實施方式中，電容器CAP2的一端與第二節(jié)點N2連接，電容器CAP2的另一端與輸入端子41連接。但是，電容器CAP2的另一端的連接目標也可以是輸入端子41以外的端子。對此以下作為參考例進行說明。<8. I第一參考例>圖46是表示第一參考例的雙穩(wěn)態(tài)電路的結構的電路圖。本參考例中，電容器CAP2的另一端與輸出端子48連接。以下，參照圖46和圖47，對本參考例的雙穩(wěn)態(tài)電路的動作進行說明。在通常動作期間(時刻t0以前的期間和時刻t3以后的期間)，第二節(jié)點N2的電位被維持在高電平。因此，薄膜晶體管M5、M6成為導通狀態(tài)。由于在薄膜晶體管M2的柵扱-漏極間存在寄生電容，所以由第一時鐘CK的波形的變動(參照圖47)導致在第一節(jié)點NI產(chǎn)生噪聲，但由于薄膜晶體管M5成為導通狀態(tài)，所以第一節(jié)點NI的電位被拉向低電平。另外，由在第一節(jié)點NI產(chǎn)生的噪聲導致在狀態(tài)信號Q(輸出端子48)也產(chǎn)生噪聲，但由于薄膜晶體管M6成為導通狀態(tài)，所以狀態(tài)信號Q的電位被拉向低電平。另外，因噪聲而使狀態(tài)信號Q的電位上升時，在本參考例中，經(jīng)由電容器CAP2，第二節(jié)點N2的電位也上升。其結果是，薄膜晶體管M5、M6的柵極-源極間的電壓變得更大，能夠降低在第一節(jié)點NI和狀態(tài)信號Q產(chǎn)生的噪聲的影響。如上所述，該期間中，第一節(jié)點NI的電位和狀態(tài)信號Q的電位可靠地被維持在低電平。在成為置位期間時(成為時刻t0時)，與上述第一實施方式同樣，電容器CAPl被充電(在此為預充電)，第一節(jié)點NI的電位從低電平變?yōu)楦唠娖健Ａ硗?，薄膜晶體管M3成為導通狀態(tài)，所以第二節(jié)點N2成為低電平。由此，薄膜晶體管M5、M6成為斷開狀態(tài)。在成為選擇期間時(成為時刻tl時)，與上述第一實施方式同樣，由于第一節(jié)點NI的電位上升，薄膜晶體管M2完全變?yōu)閷顟B(tài)，狀態(tài)信號Q電位上升至與該雙穩(wěn)態(tài)電路的輸出端子48連接的柵極總線變?yōu)檫x擇狀態(tài)所需的充分的電平。另外，薄膜晶體管M5、M6的柵扱-漏極間存在寄生電容。因此，伴隨第一節(jié)點NI的電位和狀態(tài)信號Q的電位的上升，第二節(jié)點N2的電位略微上升。另外，為了抑制伴隨第二節(jié)點N2的電位的上升的動作不良的發(fā)生，只要采用具有上述第三實施方式所示的薄膜晶體管(柵極端子與輸出端子48連接、漏極端子與第二節(jié)點N2連接、源極端子與直流電源電位VSS用的輸入端子連接的薄膜晶體管)M4即可。在成為復位期間時(成為時刻t2時)，與上述第一實施方式同樣,狀態(tài)信號Q的電位和第一節(jié)點NI的電位降低。另外，在該期間，復位信號R從低電平變?yōu)楦唠娖健Ｒ虼?，薄膜晶體管M7成為導通狀態(tài)，第二節(jié)點N2成為高電平。此時，基于第二節(jié)點N2與輸出端子48的電位差，電容器CAP2被充電。另外，在通常動作期間，由第一時鐘CK的波形的變動導致在狀態(tài)信號Q會產(chǎn)生噪聲。由于狀態(tài)信號Q的噪聲作為置位信號S或復位信號R的噪聲出現(xiàn)，所以在薄膜晶體管M3、M7發(fā)生電流漏泄，第二節(jié)點N2的電位會降低。但是，在本參考例中，如上所述在復位期間電容器CAP2被充電，所以能夠抑制通常動作期間的第二節(jié)點N2的電位的降低。如上所述，根據(jù)本參考例，即使因噪聲而使第一節(jié)點NI的電位和狀態(tài)信號Q的電位上升，由于薄膜晶體管M5、M6的柵扱-源極間的電壓變大，能夠降低該噪聲的影響。另夕卜，由通常動作期間的薄膜晶體管M3、M7的電流漏泄導致第二節(jié)點N2的電位降低受到抑制。由此，能夠期待顯不品質的提尚。在本參考例中，如圖48所示，優(yōu)選電容器CAP2與薄膜晶體管M6彼此相鄰配置，電容器CAP2的一端側(第二節(jié)點N2側)的電極用柵極金屬702形成，電容器CAP2的另一端側(輸出端子48側)的電極用源極金屬701形成。此時，薄膜晶體管M6的漏極電極用源極金屬701形成，柵極電極用柵極金屬702形成。通過采用這種結構，能夠抑制因具有電容器CAP2而導致的配線面積、安裝面積的増大，能夠實現(xiàn)面板的窄邊框化和電路動作的可靠性提升。另外，也可以構成為電容器CAP2與薄膜晶體管M4彼此相鄰配置，電容器CAP2的一端側的電極用源極金屬701形成，電容器CAP2的另一端側的電極用柵極金屬702形成。 <8. 2第二參考例>圖49是表示第二參考例的雙穩(wěn)態(tài)電路的結構的電路圖。本參考例中，電容器CAP2的另一端與第一節(jié)點NI連接。以下，參照圖49和圖50，對本參考例的雙穩(wěn)態(tài)電路的動作進行說明。在通常動作期間(時刻t0以前的期間和時刻t3以后的期間)，第二節(jié)點N2的電位被維持在高電平。因此，薄膜晶體管M5、M6成為導通狀態(tài)。由于在薄膜晶體管M2的柵扱-漏極間存在寄生電容，所以由第一時鐘CK的波形的變動(參照圖50)導致在第一節(jié)點NI產(chǎn)生噪聲，但由于薄膜晶體管M5變?yōu)閷顟B(tài)，所以第一節(jié)點NI的電位被拉向低電平。另外，由在第一節(jié)點NI產(chǎn)生的噪聲導致在狀態(tài)信號Q(輸出端子48)也產(chǎn)生噪聲，但由于薄膜晶體管M6變?yōu)閷顟B(tài)，所以狀態(tài)信號Q的電位被拉向低電平。另外，第一節(jié)點NI的電位因噪聲而上升時，在本參考例中，經(jīng)由電容器CAP2，第二節(jié)點N2的電位也上升。其結果是，薄膜晶體管M5、M6的柵極-源極間的電壓變得更大，能夠降低在第一節(jié)點NI和狀態(tài)信號Q產(chǎn)生的噪聲的影響。如上所述，該期間中，第一節(jié)點NI的電位和狀態(tài)信號Q的電位可靠地被維持在低電平。在置位期間和選擇期間，進行與上述第一參考例同樣的動作。復位期間時(時刻t2吋)，與上述第一實施方式同樣，狀態(tài)信號Q的電位和第一節(jié)點NI的電位降低。另外，在該期間，復位信號R從低電平變?yōu)楦唠娖?。因此，薄膜晶體管M7變?yōu)閷顟B(tài)，第二節(jié)點N2變?yōu)楦唠娖?。此時，基于第二節(jié)點N2與第一節(jié)點NI的電位差，電容器CAP2被充電。另外，在通常動作期間，由第一時鐘CK的波形的變動導致在狀態(tài)信號Q會產(chǎn)生噪聲。由于狀態(tài)信號Q的噪聲作為置位信號S或復位信號R的噪聲出現(xiàn)，所以在薄膜晶體管M3、M7發(fā)生電流漏泄，第二節(jié)點N2的電位會降低。但是，在本參考例中，如上所述在復位期間電容器CAP2被充電，所以能夠抑制通常動作期間的第二節(jié)點N2的電位的降低。另外，在本變形例中，由于電容器CAP2的另一端與第一節(jié)點NI連接，所以在復位期間開始后至第二節(jié)點N2的電位成為高電平的期間，經(jīng)由電容器CAP2，第一節(jié)點NI的電位上升。因此，與上述各實施方式相比，復位期間開始后至第一節(jié)點NI的電位成為低電平的期間變長。由此，薄膜晶體管M2被維持在導通狀態(tài)的期間變長，所以與上述各實施方式相比，在復位期間狀態(tài)信號Q的電位迅速降低。如上所述，根據(jù)本參考例，即使第一節(jié)點NI的電位和狀態(tài)信號Q的電位因噪聲而上升，由于薄膜晶體管M5、M6的柵扱-源極間的電壓變大，能夠降低該噪聲的影響。另外，由通常動作期間的薄膜晶體管M3、M7的電流漏泄導致第二節(jié)點N2的電位的降低受到抑制。由此，能夠期待顯示品質的提高。進而，由于復位期間開始后至第一節(jié)點NI的電位成為低電平的期間變長，所以在復位期間狀態(tài)信號Q的電位迅速降低。因此，能夠高速驅動大型面板和高精細化的面板。進而，由于第一節(jié)點NI的電容變大，所以選擇期間的因第一節(jié)點NI的自舉升壓而導致的電位上升受到抑制，與第一節(jié)點NI連接的薄膜晶體管的柵極絕緣膜的破壞受到抑制。另外，在本參考例中，優(yōu)選電容器CAP2與薄膜晶體管M5彼此相鄰配置，電容器CAP2的一端側(第二節(jié)點N2側)的電極用柵極金屬702形成，電容器CAP2的另一端側(第ー節(jié)點NI側)的電極用源極金屬701形成。此時，薄膜晶體管M5的漏極電極用源極金屬701形成，柵極電極用柵極金屬702形成。通過采用這種結構，能夠抑制因具有電容器CAP2而導致的配線面積、安裝面積的増大，能夠實現(xiàn)面板的窄邊框化和電路動作的可靠性提升。 <9.其他〉上述各實施方式中以液晶顯示裝置為例進行了說明，但本發(fā)明并不限定于此。本發(fā)明也能夠應用于有機EL(Electro Luminescence :電致發(fā)光)等其他顯示裝置。附圖標記說明40(1) 40⑴......雙穩(wěn)態(tài)電路41 46......(雙穩(wěn)態(tài)電路的)輸入端子48 49......(雙穩(wěn)態(tài)電路的)輸出端子300……源極驅動器(視頻信號線驅動電路)400……柵極驅動器(掃描信號線驅動電路)410 415......移位寄存器600......顯示部CAP1、CAP2......電容器(電容元件)Ml Ml2......薄膜晶體管N1、N2……第一節(jié)點、第二節(jié)點GLl GLi......柵極總線SLl SLj......源極總線GCK1、GCK2......第一柵極時鐘信號、第二柵極時鐘信號CK, CKB......第一時鐘、第二時鐘S......置位信號R......復位信號Q......狀態(tài)信號Z……其他級控制信號GOUT......掃描信號VDD……高電平的直流電源電位VSS......低電平的直流電源電位
權利要求
1.一種掃描信號線驅動電路，其特征在于 所述掃描信號線驅動電路為顯示裝置的掃描信號線驅動電路，所述掃描信號線驅動電路驅動配置于顯示部的多個掃描信號線， 所述掃描信號線驅動電路具有移位寄存器，該移位寄存器包含彼此串聯(lián)連接的多個雙穩(wěn)態(tài)電路，基于從外部輸入且使第一電平和第二電平周期性地重復的多個時鐘信號，所述多個雙穩(wěn)態(tài)電路的輸出信號依次成為有效， 各雙穩(wěn)態(tài)電路具有 第一輸入節(jié)點，其用于接收該各雙穩(wěn)態(tài)電路之前的級的雙穩(wěn)態(tài)電路的輸出信號作為置位信號； 第二輸入節(jié)點，其用于接收該各雙穩(wěn)態(tài)電路之后的級的雙穩(wěn)態(tài)電路的輸出信號作為復位信號； 第一輸出節(jié)點，其用于輸出該各雙穩(wěn)態(tài)電路的輸出信號作為驅動所述掃描信號線的掃描信號，且與所述掃描信號線連接； 第一輸出控制用開關元件，該第一輸出控制用開關元件的第二電極被供給所述多個時鐘信號之一，該第一輸出控制用開關元件的第三電極與所述第一輸出節(jié)點連接； 第一節(jié)點接通用開關元件，其用于基于所述置位信號，使與所述第一輸出控制用開關元件的第一電極連接的第一節(jié)點的電平向導通電平變化； 第一個第一節(jié)點關斷用開關元件和第一個第一輸出節(jié)點關斷用開關元件中的至少ー個，其中，所述第一個第一節(jié)點關斷用開關元件的第二電極與所述第一節(jié)點連接，所述第一個第一節(jié)點關斷用開關元件用于使所述第一節(jié)點的電平向斷開電平變化，所述第一個第一輸出節(jié)點關斷用開關元件的第二電極與所述第一輸出節(jié)點連接，所述第一個第一輸出節(jié)點關斷用開關元件的第三電極被供給斷開電平的電位，且所述第一個第一輸出節(jié)點關斷用開關元件用于使所述第一輸出節(jié)點的電平向斷開電平變化； 第一個第二節(jié)點接通用開關元件，其用于基于所述復位信號，使與所述第一個第一節(jié)點關斷用開關元件和所述第一個第一輸出節(jié)點關斷用開關元件中的至少ー個的第一電極連接的第二節(jié)點的電平向導通電平變化； 第一個第二節(jié)點關斷用開關元件，所述第一個第二節(jié)點關斷用開關元件的第一電極與所述第一輸入節(jié)點連接，所述第一個第二節(jié)點關斷用開關元件的第二電極與所述第二節(jié)點連接，所述第一個第二節(jié)點關斷用開關元件的第三電極被供給斷開電平的電位，所述第一個第二節(jié)點關斷用開關元件基于所述置位信號使所述第二節(jié)點的電平向斷開電平變化；和電容元件，所述電容元件的一端與所述第二節(jié)點連接，所述電容元件的另一端與所述第一輸入節(jié)點連接。
2.如權利要求I所述的掃描信號線驅動電路，其特征在于 當設所述電容元件的電容值為C2、所述第一個第二節(jié)點關斷用開關元件的第一電扱-第二電極間的寄生電容的電容值為C3、所述第一個第一節(jié)點關斷用開關元件的第一電扱-第二電極間的寄生電容的電容值為C5、所述第一個第一輸出節(jié)點關斷用開關元件的第ー電扱-第二電極間的寄生電容的電容值為C6時，滿足下式C2 ≥ C5+C6-C3。
3.如權利要求I所述的掃描信號線驅動電路，其特征在于在各雙穩(wěn)態(tài)電路中，在所述第一節(jié)點要被維持在斷開電平的期間，所述第二節(jié)點的電位被維持在高電平的直流電源電位。
4.如權利要求I所述的掃描信號線驅動電路，其特征在于 包含于各雙穩(wěn)態(tài)電路中的開關兀件，是包括作為第一電極的柵極電極、作為第二電極的漏極電極和作為第三電極的源極電極的薄膜晶體管， 所述電容元件形成于所述薄膜晶體管的柵極電極與源極電極之間。
5.如權利要求4所述的掃描信號線驅動電路，其特征在于 所述電容元件和所述第一個第二節(jié)點關斷用開關元件以彼此相鄰的方式配置， 所述電容元件的一端側，由構成作為薄膜晶體管的所述第一個第二節(jié)點關斷用開關元件的漏極電極的金屬膜形成， 所述電容元件的另一端側，由構成所述第一個第二節(jié)點關斷用開關元件的柵極電極的金屬膜形成。
6.如權利要求I所述的掃描信號線驅動電路，其特征在于 各雙穩(wěn)態(tài)電路具有所述第一個第一節(jié)點關斷用開關元件， 所述第一個第一節(jié)點關斷用開關元件的第三電極，與所述第一輸出節(jié)點連接。
7.如權利要求I所述的掃描信號線驅動電路，其特征在于 各雙穩(wěn)態(tài)電路還具有第二個第二節(jié)點關斷用開關元件，所述第二個第二節(jié)點關斷用開關元件的第一電極與所述第一輸出節(jié)點連接，所述第二個第二節(jié)點關斷用開關元件的第二電極與所述第二節(jié)點連接，所述第二個第二節(jié)點關斷用開關元件的第三電極被供給斷開電平的電位。
8.如權利要求I所述的掃描信號線驅動電路，其特征在于 各雙穩(wěn)態(tài)電路還具有第二個第一輸出節(jié)點關斷用開關元件，所述第二個第一輸出節(jié)點關斷用開關元件的第一電極與所述第二輸入節(jié)點連接，所述第二個第一輸出節(jié)點關斷用開關元件的第二電極與所述第一輸出節(jié)點連接，所述第二個第一輸出節(jié)點關斷用開關元件的第三電極被供給斷開電平的電位。
9.如權利要求I所述的掃描信號線驅動電路，其特征在于 各雙穩(wěn)態(tài)電路還具有第二個第一節(jié)點關斷用開關元件，所述第二個第一節(jié)點關斷用開關元件的第一電極與所述第二輸入節(jié)點連接，所述第二個第一節(jié)點關斷用開關元件的第二電極與所述第一節(jié)點連接，所述第二個第一節(jié)點關斷用開關元件的第三電極被供給斷開電平的電位。
10.如權利要求I所述的掃描信號線驅動電路，其特征在于 所述第一節(jié)點接通用開關元件是具有多溝道結構的薄膜晶體管。
11.如權利要求I所述的掃描信號線驅動電路，其特征在于 各雙穩(wěn)態(tài)電路具有所述第一個第一節(jié)點關斷用開關元件， 所述第一個第一節(jié)點關斷用開關元件是具有多溝道結構的薄膜晶體管。
12.如權利要求I所述的掃描信號線驅動電路，其特征在于 各雙穩(wěn)態(tài)電路具有 第二輸出節(jié)點，其用于輸出該各雙穩(wěn)態(tài)電路的輸出信號作為控制該各雙穩(wěn)態(tài)電路以外的雙穩(wěn)態(tài)電路的動作的其他級控制信號；和第二輸出控制用開關元件，所述第二輸出控制用開關元件的第一電極與所述第一節(jié)點連接，所述第二輸出控制用開關元件的第二電極與所述第一輸出控制用開關元件的第二電極連接，所述第二輸出控制用開關元件的第三電極與所述第二輸出節(jié)點連接， 從各雙穩(wěn)態(tài)電路輸出的所述其他級控制信號，作為所述復位信號被供給至該各雙穩(wěn)態(tài)電路之前的級的雙穩(wěn)態(tài)電路。
13.如權利要求12所述的掃描信號線驅動電路，其特征在于 從各雙穩(wěn)態(tài)電路輸出的所述其他級控制信號，還作為所述置位信號被供給至該各雙穩(wěn)態(tài)電路之后的級的雙穩(wěn)態(tài)電路。
14.如權利要求12所述的掃描信號線驅動電路，其特征在于 所述第一個第二節(jié)點接通用開關元件的第二電極，被供給所述多個時鐘信號中與被供給至所述第一輸出控制用開關元件的第二電極的信號不同的信號。
15.如權利要求12所述的掃描信號線驅動電路，其特征在于 所述第一輸出控制用開關元件的第二電極被供給直流電源電位來代替所述多個時鐘信號之一。
16.如權利要求15所述的掃描信號線驅動電路，其特征在于 當設所述多個時鐘信號的振幅電壓為VCK、以所述多個時鐘信號的低電平側的電位為基準所述掃描信號線被驅動時的所述掃描信號的電壓為VGH時，滿足下式VGH 彡 VCK 彡 VGH/2。
17.如權利要求I所述的掃描信號線驅動電路，其特征在于 各雙穩(wěn)態(tài)電路還具有 第三輸入節(jié)點，其用于接收從外部發(fā)送來的信號作為清零信號；和第二個第二節(jié)點接通用開關元件，其用于基于所述清零信號，使所述第二節(jié)點的電平向導通電平變化。
18.如權利要求17所述的掃描信號線驅動電路，其特征在于 所述多個雙穩(wěn)態(tài)電路的最后ー級的雙穩(wěn)態(tài)電路，被供給所述清零信號作為所述復位信號。
19.如權利要求17所述的掃描信號線驅動電路，其特征在于 各雙穩(wěn)態(tài)電路還具有 第四輸入節(jié)點，其用于接收從外部發(fā)送來的信號作為刷新信號；和第二節(jié)點電平降低用開關元件，其用于基于所述刷新信號，使所述第二節(jié)點的電平向比斷開電平低的電平變化。
20.權利要求I所述的掃描信號線驅動電路，其特征在于 各雙穩(wěn)態(tài)電路還具有 第三輸入節(jié)點，其用于接收從外部發(fā)送來的信號作為清零信號； 第二個第二節(jié)點接通用開關元件，其用于基于所述清零信號，使所述第二節(jié)點的電平向導通電平變化；和 第二節(jié)點電平降低用開關元件，其用于基于所述清零信號，使所述第二節(jié)點的電平向比斷開電平低的電平變化。
21.如權利要求I所述的掃描信號線驅動電路，其特征在于包含于各雙穩(wěn)態(tài)電路中的開關元件全部為同一溝道的薄膜晶體管。
22.—種顯示裝置，其特征在干 包括所述顯示部，并具有權利要求I所述的掃描信號線驅動電路。
23.—種驅動方法，其特征在干 所述驅動方法為利用掃描信號線驅動電路驅動配置于顯示部的多個掃描信號線的方法，所述掃描信號線驅動電路具有移位寄存器，該移位寄存器包括具有第一狀態(tài)和第二狀態(tài)且彼此串聯(lián)連接的多個雙穩(wěn)態(tài)電路，基于從外部輸入且使第一電平和第二電平周期性地重復的多個時鐘信號，所述多個雙穩(wěn)態(tài)電路的輸出信號依次成為有效， 所述驅動方法對于各雙穩(wěn)態(tài)電路包括 第一驅動步驟，使該雙穩(wěn)態(tài)電路成為用于使該雙穩(wěn)態(tài)電路從所述第二狀態(tài)變化為所述第一狀態(tài)的預備狀態(tài)； 第二驅動步驟，使該雙穩(wěn)態(tài)電路從所述預備狀態(tài)變化為所述第一狀態(tài)；和 第三驅動步驟，使該雙穩(wěn)態(tài)電路從所述第一狀態(tài)變化為所述第二狀態(tài)， 各雙穩(wěn)態(tài)電路具有 第一輸入節(jié)點，其用于接收該各雙穩(wěn)態(tài)電路之前的級的雙穩(wěn)態(tài)電路的輸出信號作為置位信號； 第二輸入節(jié)點，其用于接收該各雙穩(wěn)態(tài)電路之后的級的雙穩(wěn)態(tài)電路的輸出信號作為復位信號； 第一輸出節(jié)點，其用于輸出該各雙穩(wěn)態(tài)電路的輸出信號作為驅動所述掃描信號線的掃描信號，且與所述掃描信號線連接； 第一輸出控制用開關元件，所述第一輸出控制用開關元件的第二電極被供給所述多個時鐘信號之一，所述第一輸出控制用開關元件的第三電極與所述第一輸出節(jié)點連接； 第一節(jié)點接通用開關元件，其用于基于所述置位信號，使與所述第一輸出控制用開關元件的第一電極連接的第一節(jié)點的電平向導通電平變化； 第一個第一節(jié)點關斷用開關元件和第一個第一輸出節(jié)點關斷用開關元件中的至少ー個，其中，所述第一個第一節(jié)點關斷用開關元件的第二電極與所述第一節(jié)點連接，所述第一個第一節(jié)點關斷用開關元件用于使所述第一節(jié)點的電平向斷開電平變化，所述第一個第一輸出節(jié)點關斷用開關元件的第二電極與所述第一輸出節(jié)點連接，所述第一個第一輸出節(jié)點關斷用開關元件的第三電極被供給斷開電平的電位，且所述第一個第一輸出節(jié)點關斷用開關元件用于使所述第一輸出節(jié)點的電平向斷開電平變化； 第一個第二節(jié)點接通用開關元件，其用于基于所述復位信號，使與所述第一個第一節(jié)點關斷用開關元件和所述第一個第一輸出節(jié)點關斷用開關元件中的至少ー個的第一電極連接的第二節(jié)點的電平向導通電平變化； 第一個第二節(jié)點關斷用開關元件，所述第一個第二節(jié)點關斷用開關元件的第一電極與所述第一輸入節(jié)點連接，所述第一個第二節(jié)點關斷用開關元件的第二電極與所述第二節(jié)點連接，所述第一個第二節(jié)點關斷用開關元件的第三電極被供給斷開電平的電位，所述第一個第二節(jié)點關斷用開關元件基于所述置位信號使所述第二節(jié)點的電平向斷開電平變化；和電容元件，所述電容元件的一端與所述第二節(jié)點連接，所述電容元件的另一端與所述第一輸入節(jié)點連接，關于各雙穩(wěn)態(tài)電路， 在所述第一驅動步驟中，所述置位信號從所述第二電平變化為所述第一電平，由此所述第一節(jié)點接通用開關元件成為導通狀態(tài)， 在所述第二驅動步驟中，所述置位信號從所述第一電平變化為所述第二電平，由此所述第一節(jié)點接通用開關元件成為斷開狀態(tài)，并且所述多個時鐘信號中被供給至所述第一輸 出控制用開關元件的第二電極的信號從第二電平變化為所述第一電平，由此所述第一節(jié)點的電平變化， 在所述第三驅動步驟中，所述復位信號從所述第二電平變化為所述第一電平，由此所述第一個第二節(jié)點關斷用開關元件成為導通狀態(tài)。
全文摘要
雙穩(wěn)態(tài)電路包括置位信號用的輸入端子(41)；復位信號用的輸入端子(42)；狀態(tài)信號用的輸出端子(48)；用于基于第一時鐘使輸出端子(48)的電位上升的薄膜晶體管(M2)；用于基于置位信號使與薄膜晶體管(M2)的柵極端子連接的第一節(jié)點的電位上升的薄膜晶體管(M1)；用于使第一節(jié)點的電位降低的薄膜晶體管(M5)；用于基于復位信號使與薄膜晶體管(M5)的柵極端子連接的第二節(jié)點的電位上升的薄膜晶體管(M7)；用于基于第二節(jié)點的電位使輸出端子(48)的電位降低的薄膜晶體管(M6)；用于基于置位信號使第二節(jié)點的電位上升的薄膜晶體管(M3)；和一端與第二節(jié)點連接且另一端與輸入端子(41)連接的電容器(CAP2)。
文檔編號G09G3/20GK102792363SQ20108006529
公開日2012年11月21日 申請日期2010年10月14日 優(yōu)先權日2010年3月15日
發(fā)明者巖瀬泰章, 高橋佳久 申請人:夏普株式會社