專利名稱：移位寄存器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種移位寄存器，特別是涉及一種具有嵌入式雙向掃描功能的移位寄 存器。
背景技術(shù)：
液晶顯示器包含液晶顯示面板，前述液晶顯示面板是由液晶單元所形成，且每一 像素元件皆連接于相應(yīng)的液晶單元。前述像素元件實質(zhì)上配置成矩陣形式，前述矩陣形式 具有多條柵極線配置成行與多條數(shù)據(jù)線配置成列。液晶顯示面板是由驅(qū)動電路所驅(qū)動，驅(qū) 動電路包含柵極驅(qū)動器與數(shù)據(jù)驅(qū)動器。柵極驅(qū)動器會產(chǎn)生多個柵極信號(掃描信號)并按 順序提供予柵極線，以依序一行行開啟像素元件，數(shù)據(jù)驅(qū)動器會產(chǎn)生多個源極信號(數(shù)據(jù) 信號)(例如依序?qū)D像信號進行取樣)，并同時提供前述這些源極信號予數(shù)據(jù)線以及提 供前述這些柵極信號予柵極線，以對液晶顯示面板上的液晶單元的狀態(tài)進行校準，如此一 來即可控制光線的穿透率，從而在液晶顯示器上顯示圖像。在前述驅(qū)動電路中，雙向移位寄存器通常用在柵極驅(qū)動器，以產(chǎn)生多個柵極信號 來依序驅(qū)動?xùn)艠O線，而提供正向或反向的顯示圖像。一般而言，多個二對二雙向控制電路配 置于雙向移位寄存器中，用以控制多個柵極信號的掃描方向(正向或反向)。圖7是依照現(xiàn)有技術(shù)示出一種二對二雙向控制電路的示意圖，前述二對二雙向控 制電路具有兩個輸入端P與N以及兩個輸出端Dl與D2，并且由兩個控制信號Bi與XBi所 控制。前述兩個控制信號Bi與XBi是兩個直流信號，這兩個直流信號被設(shè)定為具有相異的 極性(例如一個直流信號具有高電平電壓，則另一個直流信號具有低電平電壓)，用以設(shè) 定二對二雙向控制電路，使其得以引導(dǎo)移位寄存器內(nèi)的輸入信號向前或向后移位。然而，若 在移位寄存器的每一電路級中配置二對二雙向控制電路，則會導(dǎo)致在電路級的輸入信號產(chǎn) 生電壓降，并且會導(dǎo)致功率消耗與制造成本的提升。

發(fā)明內(nèi)容
為克服現(xiàn)有技術(shù)的缺陷，根據(jù)本發(fā)明的一實施方式，本發(fā)明關(guān)于一種移位寄存器。 在本發(fā)明一實施例中，移位寄存器包含第一控制線、第二控制線、第一時鐘脈沖信號線、第 二時鐘脈沖信號線、參考線以及多個電路級。第一控制線用以提供第一控制信號。第二控 制線用以提供第二控制信號。第一時鐘脈沖信號線用以提供第一時鐘脈沖信號。第二時鐘 脈沖信號線用以提供第二時鐘脈沖信號。參考線用以提供參考電壓。多個電路級，戰(zhàn)}，j =1,2,…，N，N為正整數(shù)，前述電路級。彼此電性串聯(lián)耦接。每一前述電路級。包含輸出端、第一晶體管、第二晶體管、第三晶體管以及第四晶 體管。輸出端用以輸出掃描信號。第一晶體管具有柵極、漏極與源極，柵極電性耦接于鄰接 的前一電路級^v1的輸出端，漏極電性耦接于節(jié)點，源極電性耦接于第一與第二控制信號線 的其中一個，用以由第一與第二控制信號線取得相應(yīng)的控制信號。第二晶體管具有柵極、漏 極與源極，柵極電性耦接于鄰接的下一電路級^v1的輸出端，漏極電性耦接于第一晶體管的漏極，源極電性耦接于第一晶體管的源極。第三晶體管具有柵極、漏極與源極，柵極電性耦 接于節(jié)點，漏極電性耦接于第一與第二時鐘脈沖信號線的其中一個，用以由第一或第二時 鐘脈沖信號線取得相應(yīng)的時鐘脈沖信號，源極電性耦接于前述電路級h的輸出端。第四晶 體管具有柵極、漏極與源極，漏極電性耦接于第三晶體管的源極，源極電性耦接于參考信號 線，用以由參考線取得參考電壓。此外，每一前述電路級Sj還包含去能電路，去能電路電性耦接于節(jié)點與第四晶體 管的柵極之間，用以對前述電路級Sj的輸出端進行去能。在本發(fā)明一實施例中，電路級h的第一晶體管的源極與下一電路級^V1的第一晶 體管的源極電性耦接于第一與第二控制信號線的其中一個，而下二電路級^V2的第一晶體 管的源極與下三電路級^V3的第一晶體管的源極電性耦接于第一與第二控制信號線的其中 另一個。當j為奇數(shù)時，電路級h的第三晶體管的漏極電性耦接于第一與第二時鐘脈沖信 號線的其中一個，而當j為偶數(shù)時，電路級h的第三晶體管的漏極電性耦接于第一與第二 時鐘脈沖信號線的其中另一個。每一第一控制信號、第二控制信號、第一時鐘脈沖信號以及第二時鐘脈沖信號具 有周期與相位，其中第一與第二控制信號的前述這些周期相同且第一與第二控制信號的前 述這些相位彼此相反。此外，第一與第二時鐘脈沖信號的前述這些周期相同，且第一與第二 時鐘脈沖信號的前述這些相位彼此相反。在本發(fā)明一實施例中，第一與第二控制信號的周 期為OXBXT)，且第一與第二時鐘脈沖信號的周期為OXCXT)，其中T為掃描信號的脈 沖寬度，而B與C為滿足下列關(guān)系式B = 2XC的常數(shù)。在本發(fā)明一實施例中，第一控制信號與第一時鐘脈沖信號具有相應(yīng)的相位，前述 相應(yīng)的相位控制輸入信號向前或向后移位。在本發(fā)明一實施例中，每一第一晶體管、第二晶體管、第三晶體管以及第四晶體管 包含場效應(yīng)薄膜晶體管。根據(jù)本發(fā)明的另一實施方式，本發(fā)明關(guān)于一種移位寄存器。在本發(fā)明一實施例中， 移位寄存器包含第一移位寄存器電路與第二移位寄存器電路，第一與第二移位寄存器電路 分別形成于一顯示面板上的左側(cè)與右側(cè)，使得顯示面板的像素矩陣位于第一與第二陣列上 整合柵極移位寄存器電路之間。每一第一與第二移位寄存器電路包含第一控制線、第二控制線、第一時鐘脈沖信 號線、第二時鐘脈沖信號線、參考線以及多個電路級。第一控制線用以提供第一控制信號。 第二控制線用以提供第二控制信號。第一時鐘脈沖信號線用以提供第一時鐘脈沖信號。第 二時鐘脈沖信號線用以提供第二時鐘脈沖信號。參考線用以提供參考電壓。多個電路級， {Sj}，j = 1，2，…，N，N為正整數(shù)，前述電路級h彼此電性串聯(lián)耦接。每一前述電路級。包含輸出端、第一晶體管、第二晶體管、第三晶體管以及第四晶 體管。輸出端用以輸出掃描信號。第一晶體管具有柵極、漏極與源極，柵極電性耦接于鄰接 的前一電路級^V1的輸出端，漏極電性耦接于節(jié)點，源極電性耦接于第一與第二控制信號線 的其中一個，用以由第一與第二控制信號線取得相應(yīng)的控制信號。第二晶體管具有柵極、漏 極與源極，柵極電性耦接于鄰接的下一電路級^V1的輸出端，漏極電性耦接于第一晶體管的 漏極，源極電性耦接于第一晶體管的源極。第三晶體管具有柵極、漏極與源極，柵極電性耦 接于節(jié)點，漏極電性耦接于第一與第二時鐘脈沖信號線的其中一個，用以由第一與第二時鐘脈沖信號線取得相應(yīng)的時鐘脈沖信號，源極電性耦接于輸出端。第四晶體管具有柵極、漏 極與源極，漏極電性耦接于第三晶體管的源極，源極電性耦接于參考線，用以由參考信號線 取得參考電壓。每一第一晶體管、第二晶體管、第三晶體管以及第四晶體管包含場效應(yīng)薄膜 晶體管。在本發(fā)明一實施例中，每一前述電路級h還包含去能電路，去能電路電性耦接于 節(jié)點與第四晶體管的柵極之間，用以對前述電路級Sj的輸出端進行去能。由第一移位寄存器電路依序輸出的掃描信號分別提供予像素矩陣的奇數(shù)行，而由 第二移位寄存器電路依序輸出的掃描信號分別提供予像素矩陣的偶數(shù)行，或由第一移位寄 存器電路依序輸出的掃描信號分別提供予像素矩陣的偶數(shù)行，而由第二移位寄存器電路依 序輸出的掃描信號分別提供予像素矩陣的奇數(shù)行。對每一移位寄存器電路而言，前述電路級h的第一晶體管的源極與下一電路級的 第一晶體管的源極皆電性耦接于第一與第二控制信號線的其中一個，而下二電路級^V2的 第一晶體管的源極與下三電路級^V3的第一晶體管的源極電性耦接于第一與第二控制信號 線的其中另一個。對每一移位寄存器電路而言，當j為奇數(shù)時，前述電路級Sj的第三晶體管的漏極 電性耦接于第一與第二時鐘脈沖信號線的其中一個，而當j為偶數(shù)時，前述電路級Sj的第 三晶體管的漏極電性耦接于第一與第二時鐘脈沖信號線的其中另一個。對每一移位寄存器電路而言，每一第一控制信號、第二控制信號、第一時鐘脈沖信 號以及第二時鐘脈沖信號具有周期與相位，其中第一與第二控制信號的前述這些周期相同 且第一與第二控制信號的前述這些相位彼此相反，其中第一與第二時鐘脈沖信號的前述這 些周期和第一與第二時鐘脈沖信號的前述這些相位彼此相反。在本發(fā)明一實施例中，第一 與第二控制信號的周期為OXBXT)，而第一與第二時鐘脈沖信號的周期為QXCXT)，其 中T為掃描信號的脈沖寬度，而B與C為滿足下列關(guān)系式B = 2XC的常數(shù)。在本發(fā)明一實施例中，第一控制信號、第二控制信號、第一時鐘脈沖信號以及第二 時鐘脈沖信號具有相應(yīng)的相位，前述相應(yīng)的相位控制多個輸入信號向前或向后移位。本發(fā)明實施例的移位寄存器不需額外的二對二雙向控制電路，從而減低功率消耗 與制造成本。為讓本發(fā)明的上述和其他目的、特征和優(yōu)點能更明顯易懂，下文特舉較佳實施例， 并配合附圖，作詳細說明如下。


為讓本發(fā)明的上述和其他目的、特征、優(yōu)點與實施例能更明顯易懂，附圖的說明如 下圖1示出依照本發(fā)明一實施方式的一種移位寄存器示意圖。圖2示出依照本發(fā)明圖1的一種移位寄存器級電路示意圖。圖3示出依照本發(fā)明圖1的一種輸入與輸出信號的時序圖。圖4示出依照本發(fā)明圖1的另一種輸入與輸出信號的時序圖。圖5示出依照本發(fā)明另一實施方式的一種移位寄存器示意圖。圖6示出依照本發(fā)明圖5的一種輸入與輸出信號的時序圖。
圖7示出依照現(xiàn)有技術(shù)的一種二對二雙向控制電路的示意圖。主要附圖標記說明100 移位寄存器111 第一控制信號線112:第二控制信號線113 第一時鐘脈沖信號線114:第二時鐘脈沖信號線115:參考信號線116 第一啟動脈沖輸入線117 第二啟動脈沖輸入線500 移位寄存器510 第一陣列上整合柵極移位寄存器電路520 第二陣列上整合柵極移位寄存器電路530 像素矩陣
具體實施例方式本發(fā)明說明中所公開的實施例請一并參照所附的圖1至圖6。根據(jù)本發(fā)明的目的， 本發(fā)明一實施方式是關(guān)于一種具有嵌入式雙向掃描功能的移位寄存器。請參照圖1與圖2，且特別是圖1，其是依照本發(fā)明一實施方式示出一種移位寄存 器100的示意圖。移位寄存器100包含第一控制線111、第二控制線112、第一時鐘脈沖信 號線113、第二時鐘脈沖信號線114、參考線115以及多個電路級。第一控制線111用以提 供第一控制信號Bil。第二控制線112用以提供第二控制信號Bi2。第一時鐘脈沖信號線 113用以提供第一時鐘脈沖信號CK。第二時鐘脈沖信號線114用以提供第二時鐘脈沖信號 XCK。參考線115用以提供參考電壓VSS。多個電路級，{Sj}, j = 1,2,…，N，N為正整數(shù)， 前述電路級h彼此電性串聯(lián)耦接。此外，移位寄存器100也包含第一啟動脈沖輸入線116與第二啟動脈沖輸入線 117。第一啟動脈沖輸入線116用以提供第一啟動脈沖STP。第二啟動脈沖輸入線117用以 提供第二啟動脈沖ENDP。在移位寄存器100的前移操作功能中，第一啟動脈沖STP當作啟 動脈沖信號，而在移位寄存器100的后移操作功能中，第二啟動脈沖ENDP當作啟動脈沖信號。第一控制線111、第二控制線112、第一時鐘脈沖信號線113、第二時鐘脈沖信號線 114以及參考線115組成數(shù)據(jù)匯流排，數(shù)據(jù)匯流排形成在顯示面板(圖中未示)的基板周 圍。前述電路級，{S」}也與數(shù)據(jù)匯流排毗鄰地形成在基板上。數(shù)據(jù)匯流排也可包含第一與 第二啟動脈沖輸入線116與117。在本發(fā)明一實施例中，第一與第二啟動脈沖輸入線116與 117可分別對應(yīng)于用以產(chǎn)生第一啟動脈沖STP與第二啟動脈沖ENDP的第一與第二虛擬電路 /電路級。圖2是依照本發(fā)明圖1示出一種移位寄存器電路級的電路示意圖。如圖2所示， 每一電路級h包含輸出端與第一至第四晶體管M1-M4。輸出端用以輸出掃描信號g(j)。第 一至第四晶體管M1-M4為場效薄膜晶體管或相似元件。
9
第一晶體管Ml具有柵極、漏極與源極。柵極電性耦接于鄰接的前一電路級^V1的 輸出端，用以由前一電路級^v1的輸出端取得輸出掃描信號g(j-i)。漏極電性耦接于節(jié)點 BP。源極電性耦接于第一控制信號線111與第二控制信號線112的其中一個，用以由第一 控制信號線111或第二控制信號線112取得相應(yīng)的控制信號Bil/Bi2。第二晶體管M2具有柵極、漏極與源極。柵極電性耦接于鄰接的下一電路級^V1的 輸出端，用以由下一電路級^V1的輸出端取得輸出掃描信號g(j+l)。漏極電性耦接于第一 晶體管Ml的漏極。源極電性耦接于第一晶體管Ml的源極。第三晶體管M3具有柵極、漏極與源極。柵極電性耦接于節(jié)點BP。漏極電性耦接于 第一時鐘脈沖信號線113與第二時鐘脈沖信號線114的其中一個，用以由第一時鐘脈沖信 號線113或第二時鐘脈沖信號線114取得相應(yīng)的時鐘脈沖信號CK/XCK。源極電性耦接于輸 出端，用以輸出電路級h的掃描信號g(j)。第四晶體管M4具有柵極、漏極與源極。漏極電性耦接于第三晶體管M3的源極。源 極電性耦接于參考信號線115，用以由參考信號線115取得參考電壓VSS。對第一電路級S1而言，第一晶體管Ml的柵極電性耦接于第一啟動脈沖輸入線 116，用以由第一啟動脈沖輸入線116取得第一啟動脈沖STP。對最后一電路級(例如第 N電路級Sn)而言，第二晶體管M2的柵極電性耦接于第二啟動脈沖輸入線117，用以由第二 啟動脈沖輸入線117取得第二啟動脈沖ENDP。此外，每一電路級= 1,2,3,…，N)也包含去能電路，去能電路電性耦接于節(jié) 點BP、參考信號線115與第四晶體管的柵極M4之間。去能電路配置以相應(yīng)于前述這些輸入 脈沖操作性地產(chǎn)生一個或多個信號，以在反常的狀態(tài)發(fā)生時，對移位寄存器進行去能。如圖1所示，在一例示性的實施例中，第一電路級S1的第一晶體管Ml的源極與第 二電路級&的第一晶體管Ml的源極皆電性耦接于第一控制信號線111，用以由第一控制信 號線111取得第一控制信號Bil，而第三電路級&的第一晶體管Ml的源極與第四電路級、 的第一晶體管Ml的源極皆電性耦接于第二控制信號線112，用以由第二控制信號線112取 得第二控制信號Bi2。一般而言，每一組兩個毗鄰的電路級(例如電路級&與電路級Sk+1) 的第一晶體管Ml的源極皆電性耦接于第一控制信號線111與第二控制信號線112的其中 一個，用以由第一控制信號線111或第二控制信號線112取得相應(yīng)的控制信號Bil/Bi2，而 每次一組兩個毗鄰的電路級(例如電路級Sm與電路級、3)的第一晶體管Ml的源極皆電 性耦接于第一控制信號線111與第二控制信號線112的其中另一個，用以由第一控制信號 線111或第二控制信號線112取得相應(yīng)的控制信號Bil/Bi2，其中k= 1，5，9，…，(N-4)。第一電路級S1的第三晶體管M3的漏極電性耦接于第一時鐘脈沖信號線113，用以 由第一時鐘脈沖信號線取得第一時鐘脈沖信號CK，而第二電路級&的第三晶體管M3的漏 極電性耦接于第二時鐘脈沖信號線114，用以由第二時鐘脈沖信號線取得第二時鐘脈沖信 XCK。一般而言，當j為奇數(shù)時，電路級h的第三晶體管M3的漏極電性耦接于第一與第二 時鐘脈沖信號線的其中一個，而當j為偶數(shù)時，電路級h的第三晶體管M3的漏極電性耦接 于第一與第二時鐘脈沖信號線的其中另一個。移位寄存器100的操作流程請參照圖1與圖2中對電路級的描述，而移位寄存器 100的驅(qū)動波形(時鐘脈沖圖)如圖3與圖4所述。對上述移位寄存器的配置而言，脈沖的 前移或后移的方向可由相應(yīng)的相位或介于第一控制信號Bil與第一時鐘脈沖信號CK之間
10的時序所控制。在本例示性的實施例中，每一第一控制信號Bil、第二控制信號Bi2、第一時鐘脈 沖信號CK以及第二時鐘脈沖信號XCK具有一周期與一相位。第一控制信號Bil與第二控 制信號Bi2的周期(以Tb標示)相同，而第一控制信號Bil與第二控制信號Bi2的相位彼 此相反。此外，第一時鐘脈沖信號CK與第二時鐘脈沖信號XCK的周期(以T。標示)相同， 而第一時鐘脈沖信號CK與第二時鐘脈沖信號XCK的相位彼此相反。根據(jù)本發(fā)明一實施例， Tb = (2XBXT)而Tc= OXCXT)，其中T為掃描信號g(j)的脈沖寬度或啟動脈沖STP/ ENDP，且B與C恒滿足下列關(guān)系式B = 2XC，其中C = 1為佳。圖3與圖4(a)是依照本發(fā)明一實施例示出一種移位寄存器的輸入與輸出信號的 時序圖，其操作于前移功能。首先，在(tl-to)的期間，啟動脈沖STP具有高電平電壓并提供給第一電路級S1W 第一晶體管Ml的柵極。此外，第一電路級S1的第一晶體管Ml開啟時，其升壓點BP由第一 控制信號Bil的高電平電壓所充電，接著，開啟第一電路級S1的第三晶體管M3。然而，第一 時鐘脈沖信號CK在此期間內(nèi)為低電平電壓。因此，第一電路級S1的輸出信號g(l)為低電 平電壓，或無信號脈沖由第一電路級S1輸出。在(t2_tl)的期間，由于存儲在升壓點BP的電壓電平，第一電路級S1的第三晶體 管M3持續(xù)開啟。因此，第一電路級S1的輸出信號g(l)具有一脈沖，前述脈沖相應(yīng)于第一時 鐘脈沖信號CK的脈沖。于此同時，由第一電路級S1所輸出的輸出脈沖g(l)提供給第二電 路級&的第一晶體管Ml的柵極。于是，第二電路級&的第一晶體管Ml開啟，其升壓點BP 由第一控制信號Bil的高電平電壓所充電，接著，開啟第二電路級&的第三晶體管M3。然 而，第二時鐘脈沖信號XCK在此期間內(nèi)為低電平電壓，因此，第二電路級&的輸出信號g (2) 為低電平電壓，或無信號脈沖由第二電路級&輸出。在(t3_t2)的期間，由于存儲在升壓點BP的電壓電平，第二電路級&的第三晶體 管M3持續(xù)開啟。因此，第二電路級&的輸出信號gO)具有一脈沖，前述脈沖相應(yīng)于第二時 鐘脈沖信號XCK的脈沖。于此同時，由第二電路級&所輸出的輸出脈沖g(2)提供給第三電 路級&的第一晶體管Ml的柵極。于是，第三電路級&的第一晶體管Ml開啟，其升壓點BP 由第二控制信號Bi2的高電平電壓所充電，接著，開啟第三電路級&的第三晶體管M3。然 而，第一時鐘脈沖信號CK在此期間內(nèi)為低電平電壓。因此，第三電路級&的輸出信號g(3) 為低電平電壓，或無信號脈沖由第三電路級&輸出。同樣地，在(t4_t3)的期間，第三電路級&輸出一信號g(3)，信號g(3)具有相應(yīng)于 第一時鐘脈沖信號CK的脈沖的脈沖；在(t5-t4)的期間，第四電路級、輸出一信號W4)， 信號g(4)具有相應(yīng)于第二時鐘脈沖信號XCK的脈沖的脈沖，以此類推。每一輸出脈沖(例 ^:g(l),g(2),g(3),g(4),……，以及g(N))依序向前移位一個時鐘脈沖。除位于柵極脈 沖輸出的期間之外，第四晶體管M4通過信號(信號是由去能電路所輸出)開啟，用以協(xié)助 維持g(N)在電壓值VSS，電壓值VSS可為第一時鐘脈沖信號CK與第二時鐘脈沖信號XCK的 低電壓部分。在后移功能操作時，啟動脈沖ENDP通過控制第一時鐘脈沖信號CK、第二時鐘脈沖 信號XCK、第一控制信號Bil以及第二控制信號Bi2來將第N電路級Sn移位至第一電路級 Si。圖4(b)是依照本發(fā)明一實施例示出一種移位寄存器的信號的時序圖，其操作于后移功能，其中信號的移位由例如第四電路級、的輸出信號g(4)的脈沖啟始，在t0至tl的期間， 第四電路級、的輸出信號g(4)的脈沖具有高電平電壓。當提供第四電路級、的輸出信號 g(4)給第三電路級&的第二晶體管M2的柵極時，會在(tl-tO)的期間開啟第三電路級& 的第二晶體管M2。因此，其升壓點BP由第二控制信號Bi2的高電平電壓充電，接著，開啟 第三電路級&的第三晶體管M3。然而，第二時鐘脈沖信號XCK在此期間內(nèi)是位于低電平電 壓，因此，在(tl-tO)的期間中，第三電路級&的輸出信號gC3)是位于低電平電壓，或無信 號脈沖由第三電路級&輸出。在(t2_tl)的期間，由于存儲在升壓點BP的電壓電平，第三電路級&的第三晶體 管M3持續(xù)開啟。因此，第三電路級&的輸出信號gC3)具有一脈沖，前述脈沖相應(yīng)于第二時 鐘脈沖信號XCK的脈沖。于此同時，由第三電路級&所輸出的輸出脈沖gC3)提供給第二 電路級&的第二晶體管M2的柵極。于是，第二電路級&的第二晶體管M2開啟，升壓點BP 由第一控制信號Bil的高電平電壓所充電，接著，開啟第二電路級&的第三晶體管M3。然 而，第一時鐘脈沖信號CK在此期間內(nèi)為低電平電壓。因此，第二電路級&的輸出信號g(2) 為低電平電壓，或無信號脈沖由第二電路級&輸出。同樣地，在(t3_t2)的期間，第二電路級&輸出一信號g(2)，信號g(2)具有相應(yīng)于 第一時鐘脈沖信號CK的脈沖的脈沖；在(t4-t3)的期間，第一電路級S1輸出一信號g(l)， 信號g(l)具有相應(yīng)于第二時鐘脈沖信號XCK的脈沖的脈沖，以此類推。每一輸出脈沖(例 ^:g(N),g(N-l),g(N-2),g(N-3),……，以及g(l))依序向后移位一時鐘脈沖。圖5是示出依照本發(fā)明另一實施方式的一種移位寄存器500示意圖。移位寄存器 500包含第一陣列上整合柵極(gate-on-array，G0A)移位寄存器電路510與第二陣列上整 合柵極移位寄存器電路520，分別形成于顯示面板的左側(cè)與右側(cè)，致使顯示面板的像素矩陣 530位于第一陣列上整合柵極移位寄存器電路510與第二陣列上整合柵極移位寄存器電路 520之間。每一第一陣列上整合柵極移位寄存器電路510與第二陣列上整合柵極移位寄存 器電路520具有相同的配置，前述配置如同圖1所述的移位寄存器100。然而，第一陣列上 整合柵極移位寄存器電路510的輸出信號{g(j)_L}分別提供給像素矩陣530的多條奇數(shù) 行，而第二陣列上整合柵極移位寄存器電路520的輸出信號{g(j)_R}分別提供給像素矩陣 530的多條偶數(shù)行。提供給第一陣列上整合柵極移位寄存器電路510的第一控制信號、第二控制信 號、第一時鐘脈沖信號以及第二時鐘脈沖信號分別以Bil_L、Bi2_L、CK_L以及XCK_L來表 示。提供給第二陣列上整合柵極移位寄存器電路520的第一控制信號、第二控制信號、第一 時鐘脈沖信號以及第二時鐘脈沖信號分別以Bil_R、Bi2_R、CK_R以及乂0(_1 來表示。每一 第一控制信號Bil_L/Bil_R、第二控制信號Bi2_L/Bi2_R、第一時鐘脈沖信號CK_L/CK_R以 及第二時鐘脈沖信號XCK_L/XCK_R皆為交流信號，并各自具有周期與相位，其中第一控制 信號Bil_L/Bil_R與第二控制信號Bi2_L/Bi2_R的周期相同，且第一控制信號Bil_L/Bil_ R與第二控制信號Bi2_L/Bi2_R的相位彼此相反，其中第一時鐘脈沖信號CK_L/CK_R與第二 時鐘脈沖信號XCK_L/XCK_R的周期相同，且第一時鐘脈沖信號CK_L/CK_R與第二時鐘脈沖 信號XCK_L/XCK_R的相位彼此相反。圖6(a)與圖6(b)是依照本發(fā)明圖5示出一種移位寄存器500操作于前移功能與后移功能的信號時序圖。首先，啟動脈沖(Bil_L)開啟左側(cè)第一電路級的晶體管Ml并提供高電平電壓給升 壓點BP。在(t4-t2)期間，由于存儲在升壓點BP的電壓電平，第一電路級S1Jj的晶體管Ml 持續(xù)開啟，因此，第一電路級S1Jj的輸出信號g(l)_L具有一脈沖，前述脈沖相應(yīng)于第一時 鐘脈沖信號CK_L的脈沖。同樣地，第三電路級S3_L的輸出信號g(3)_L具有一脈沖，前述脈 沖相應(yīng)于第二時鐘脈沖信號XCK_L的脈沖，以此類推。每一輸出脈沖(例如^l)_L，g(3)_ L，g(5)_L，g(7)_L，……，以及g(2N-l)_L)依序向前移位一個時鐘脈沖。在右側(cè)啟動脈沖 (Bil_R)具有一相位，前述相位較左側(cè)(Bil_L)延遲了 π/4，因此，第二電路級S2_R的輸出 信號g (2) _R具有一脈沖，前述脈沖由g (1) _L脈沖的中間點開始上升且由g (3) _L脈沖的中 間點開始下降，以此類推。每一輸出脈沖(例如g(2)_R，gW_R，g(6)_R，g _R，……， 以及W2N)_R)依序再向前移位一個時鐘脈沖。右側(cè)電路級與左側(cè)電路級的輸出信號依序 接替地移位。在向后掃描模式中，啟動脈沖提供給電路級stage的晶體管Ml。根據(jù)相同 的原則，輸出信號通過交換信號Bil_L與Bil_R以及Bi2_L與Bi2_R來依序由
位至 g(l)_L。本發(fā)明公開一種移位寄存器，前述移位寄存器具有多個電路級，前述這些電路級 彼此電性串聯(lián)耦接。每一電路級包含第一與第二薄膜晶體管。第一薄膜晶體管具有柵極、 漏極與源極，柵極電性耦接于鄰接的前一電路級的輸出端，漏極電性耦接于電路級升壓點， 源極配置以取得第一與第二控制信號的其中一個。第二薄膜晶體管具有柵極、漏極與源極， 柵極電性耦接于鄰接的下一電路級的輸出端，漏極與源極分別電性耦接于第一晶體管的漏 極與源極。對前述的配置而言，電路級通過改變第一與第二控制信號的極性而操作于前移 模式或后移模式。因此，本發(fā)明實施例的移位寄存器不需額外的二對二雙向控制電路，從而 減低功率消耗與制造成本。此外，由于本發(fā)明實施例的移位寄存器不需二對二雙向控制電 路，所以不會在輸入信號中產(chǎn)生電壓降(前述電壓降會造成移位寄存器的信號觸發(fā)電平變 高)，是以前述移位寄存器的操作響應(yīng)會更快，而使得前述移位寄存器更加可靠。雖然本發(fā)明已以實施例公開如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人 員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作各種的更動與潤飾，因此本發(fā)明的保護范圍當 視所附的權(quán)利要求所界定的范圍為準。
權(quán)利要求
1.一種移位寄存器，包含(a)一第一控制線與一第二控制線，該第一控制線用以提供一第一控制信號，該第二控 制線用以提供一第二控制信號，其中每一該第一控制信號與該第二控制信號具有一周期與 一相位，該第一與該第二控制信號的所述多個周期相同且該第一與該第二控制信號的所述 多個相位彼此相反；以及(b)多個電路級，{S」}，j= 1,2,…，N，N為正整數(shù)，所述多個電路級。彼此電性串聯(lián) 耦接，其中每一電路級1包含(i) 一第一晶體管，具有 一柵極，電性耦接于一鄰接的前一電路級^V1 ； 一漏極，電性耦接于一節(jié)點；以及一源極，電性耦接于該第一控制信號線或該第二控制信號線，用以由該第一控制信號 線或該第二控制信號線取得一相應(yīng)的控制信號；以及 ( ) 一第二晶體管，具有 一柵極，電性耦接于一鄰接的下一電路級^v1 ； 一漏極，電性耦接于該第一晶體管的該漏極；以及 一源極，電性耦接于該第一晶體管的該源極。
2.如權(quán)利要求1所述的移位寄存器，其中該電路級h的該第一晶體管的源極以及該 下一電路級^V1的該第一晶體管的該源極均電性耦接于該第一與第二控制信號線的其中一 個，而該下二電路級^V2的該第一晶體管的該源極與該下三電路級的該第一晶體管的 該源極均電性耦接于該第一與該第二控制信號線的其中另一個。
3.如權(quán)利要求1所述的移位寄存器，還包含(a)一第一時鐘脈沖信號線與一第二時鐘脈沖信號線，該第一時鐘脈沖信號線用以提 供一第一時鐘脈沖信號，該第二時鐘脈沖信號線用以提供一第二時鐘脈沖信號，其中每一 該第一時鐘脈沖信號與該第二時鐘脈沖信號具有一周期與一相位，該第一與該第二時鐘脈 沖信號的所述多個周期相同且該第一與該第二時鐘脈沖信號的所述多個相位彼此相反；以 及(b)一參考線，用以提供一參考電壓。
4.如權(quán)利要求3所述的移位寄存器，其中每一電路級h還包含一輸出端，該輸出端用 以輸出一掃描信號，其中該第一晶體管的該柵極電性耦接于該鄰接的前一電路級S”的輸 出端，且該第二晶體管的該柵極電性耦接于該鄰接的下一電路級^V1的輸出端。
5.如權(quán)利要求4所述的移位寄存器，其中每一電路級h還包含一第三晶體管，該第三 晶體管具有一柵極，電性耦接于該節(jié)點；一漏極，電性耦接于該第一時鐘脈沖信號線或該第二時鐘脈沖信號線，用以由該第一 時鐘脈沖信號線或該第二時鐘脈沖信號線取得一相應(yīng)的時鐘脈沖信號；以及 一源極，電性耦接于該電路級h的該輸出端。
6.如權(quán)利要求5所述的移位寄存器，其中當j為奇數(shù)時，該電路級Sj的該第三晶體管 的該漏極電性耦接于該第一或該第二時鐘脈沖信號線的其中一個，而當j為偶數(shù)時，該電 路級h的該第三晶體管的該漏極電性耦接于該第一或該第二時鐘脈沖信號線的其中另一個。
7.如權(quán)利要求5所述的移位寄存器，其中每一電路級h還包含一第四晶體管，該第四 晶體管具有一柵極；一漏極，電性耦接于第三晶體管的該源極；以及一源極，電性耦接于該參考線，用以由該參考線取得該參考電壓。
8.如權(quán)利要求7所述的移位寄存器，其中每一電路級h還包含一去能電路，該去能電 路電性耦接于該節(jié)點和該第四晶體管的該柵極之間，用以對該電路級h的該輸出端進行去 能。
9.如權(quán)利要求7所述的移位寄存器，其中每一該第一晶體管、該第二晶體管、該第三晶 體管以及該第四晶體管包含一場效應(yīng)薄膜晶體管。
10.如權(quán)利要求3所述的移位寄存器，其中該第一與該第二控制信號的該周期為 OXBXT)，而該第一與該第二時鐘脈沖信號的該周期為OXCXT)，其中T為該掃描信號 的一脈沖寬度，而B與C為滿足下列關(guān)系式B = 2XC的常數(shù)。
11.如權(quán)利要求10所述的移位寄存器，其中該第一控制信號與該第一時鐘脈沖信號具 有一相應(yīng)的相位，該相應(yīng)的相位控制一輸入信號向前或向后移位。
12.—種移位寄存器，包含一第一移位寄存器電路與一第二移位寄存器電路，該第一 與該第二移位寄存器電路分別形成于一顯示面板上的左側(cè)與右側(cè)，使得該顯示面板的一像 素矩陣位于該第一與該第二移位寄存器電路之間，每一該第一與該第二移位寄存器電路包 含(a)一第一控制線與一第二控制線，該第一控制線用以提供一第一控制信號，該第二控 制線用以提供一第二控制信號，其中每一該第一控制信號與該第二控制信號具有一周期與 一相位，該第一與該第二控制信號的所述多個周期相同，該第一與該第二控制信號的所述 多個相位彼此相反；以及(b)多個電路級，{S」}，j= 1,2,…，N，N為正整數(shù)，所述多個電路級。彼此電性串聯(lián) 耦接，其中每一電路級1包含(i) 一第一晶體管，具有 一柵極，電性耦接于一鄰接的前一電路級^V1 ； 一漏極，電性耦接于一節(jié)點；以及一源極，電性耦接于該第一控制信號線或該第二控制信號線，用以由該第一控制信號 線或該第二控制信號線取得一相應(yīng)的控制信號；以及 ( ) 一第二晶體管，具有 一柵極，電性耦接于一鄰接的下一電路級^v1 ； 一漏極，電性耦接于該第一晶體管的該漏極；以及 一源極，電性耦接于該第一晶體管的該源極。
13.如權(quán)利要求12所述的移位寄存器，其中對每一該移位寄存器電路而言，該電路級 Sj的該第一晶體管的該源極以及該下一電路級^V1的該第一晶體管的該源極電性耦接于該 第一與該第二控制信號線的其中一個，而該下二電路級^V2的該第一晶體管的該源極與該 下三電路級^v3的該第一晶體管的該源極電性耦接于該第一與該第二控制信號線的其中另一個。
14.如權(quán)利要求12所述的移位寄存器，其中每一移位寄存器電路還包含(a)一第一時鐘脈沖信號線與一第二時鐘脈沖信號線，該第一時鐘脈沖信號線用以提 供一第一時鐘脈沖信號，該第二時鐘脈沖信號線用以提供一第二時鐘脈沖信號，其中每一 該第一時鐘脈沖信號與該第二時鐘脈沖信號具有一周期與一相位，該第一與該第二時鐘脈 沖信號的所述多個周期相同且該第一與該第二時鐘脈沖信號的所述多個相位彼此相反；以 及(b)一參考線，用以提供一參考電壓。
15.如權(quán)利要求14所述的移位寄存器，其中對每一該第一與該第二移位寄存器電路而 言，每一電路級1還包含一輸出端，該輸出端用以輸出一掃描信號，其中該第一晶體管的該 柵極電性耦接于該鄰接的前一電路級h-i的輸出端，且該第二晶體管的該柵極電性耦接于 該鄰接的下一電路級^V1的輸出端。
16.如權(quán)利要求15所述的移位寄存器，其中對每一該第一與該第二移位寄存器電路而 言，每一電路級h還包含一第三晶體管，具有一柵極，電性耦接于該節(jié)點；一漏極，電性耦接于該第一時鐘脈沖信號線或該第二時鐘脈沖信號線，用以由該第一 時鐘脈沖信號線或該第二時鐘脈沖信號線取得一相應(yīng)的時鐘脈沖信號；以及一源極，電性耦接于該電路級Sj的該輸出端。
17.如權(quán)利要求15所述的移位寄存器，其中對每一該第一與該第二移位寄存器電路而 言，當j為奇數(shù)時，該電路級h的該第三晶體管的該漏極電性耦接于該第一與該第二時鐘 脈沖信號線的其中一個，而當j為偶數(shù)時，該電路級Sj的該第三晶體管的該漏極電性耦接 于該第一與該第二時鐘脈沖信號線的其中另一個。
18.如權(quán)利要求15所述的移位寄存器，其中對每一該第一與該第二移位寄存器電路而 言，每一電路級Sj還包含一第四晶體管，該第四晶體管具有一柵極；一漏極，電性耦接于該第三晶體管的該源極；以及一源極，電性耦接于該參考線，用以由該參考線取得該參考電壓。
19.如權(quán)利要求18所述的移位寄存器，其中對每一該第一與該第二移位寄存器電路而 言，每一電路級1還包含一去能電路，該去能電路電性耦接于該節(jié)點和該第四晶體管的該 柵極之間，用以對該電路級h的該輸出端進行去能。
20.如權(quán)利要求18所述的移位寄存器，其中對每一該第一與該第二移位寄存器電路而 言，每一該第一晶體管、該第二晶體管、該第三晶體管以及該第四晶體管包含一場效應(yīng)薄膜 晶體管。
21.如權(quán)利要求15所述的移位寄存器，其中由該第一移位寄存器電路依序輸出的所述 多個掃描信號分別提供予該像素矩陣的所述多個奇數(shù)行，而由該第二移位寄存器電路依序 輸出的所述多個掃描信號分別提供予該像素矩陣的所述多個偶數(shù)行，或由該第一移位寄存 器電路依序輸出的所述多個掃描信號分別提供予該像素矩陣的所述多個偶數(shù)行，而由該第 二移位寄存器電路依序輸出的所述多個掃描信號分別提供予該像素矩陣的所述多個奇數(shù) 行。
22.如權(quán)利要求14所述的移位寄存器，其中該第一與該第二控制信號的該周期為 OXBXT)，而該第一與該第二時鐘脈沖信號的該周期為OXCXT)，其中T為該掃描信號 的脈沖寬度，而B與C則為滿足下列關(guān)系式B = 2XC的常數(shù)。
23.如權(quán)利要求22所述的移位寄存器，其中該第一控制信號、該第二控制信號、該第一 時鐘脈沖信號以及該第二時鐘脈沖信號具有一相應(yīng)的相位，該相應(yīng)的相位控制一輸入信號 向前或向后移位。
全文摘要
本發(fā)明公開一種移位寄存器，其具有多個電路級彼此電性串聯(lián)耦接。每一電路級包含第一與第二薄膜晶體管。第一薄膜晶體管具有柵極、漏極與源極，柵極電性耦接于鄰接的前一電路級的輸出端，漏極電性耦接于電路級的升壓點，源極配置以取得第一與第二控制信號的其中一個。第二薄膜晶體管具有柵極、漏極與源極，柵極電性耦接于鄰接的下一電路級的輸出端，漏極與源極分別電性耦接于第一晶體管的漏極與源極。本發(fā)明實施例的移位寄存器不需額外的二對二雙向控制電路，從而減低功率消耗與制造成本。
文檔編號G09G3/20GK102087827SQ20111006498
公開日2011年6月8日 申請日期2011年3月15日 優(yōu)先權(quán)日2010年5月11日
發(fā)明者劉圣超, 林敬桓, 石志鴻, 黃冠群 申請人:友達光電股份有限公司