專利名稱：一種led模塊的信號接口電路及l(fā)ed顯示裝置的制作方法
技術領域：
本發(fā)明涉及LED顯示領域，尤其是涉及一種LED模塊的信號接口電路及具有該信號接口電路的LED顯示裝置。
背景技術：
在LED顯示屏的應用中，LED模塊間的電路連接是很重要的一環(huán)，從90年代起，目前一般LED模塊間的連接一直采用16-20線并行接口技術，其信號包括移位時鐘SCLK、鎖存信號/LATCH、開通信號/OE、數(shù)據(jù)R [n: 0]、G [n: 0]、B [n: 0]、可選的虛擬數(shù)據(jù)X [n: 0]、行掃描信號H[m:0]和地線，其中RGB數(shù)據(jù)的組數(shù)n可以為0_3，即1_4組，行掃描信號的數(shù)目m根·據(jù)占空比的不同可以為0-3或無，即在占空比為1/2、1/4、1/8、1/16動態(tài)掃描時分別為0、1、
2、3，在占空比為I靜態(tài)掃描時沒有行掃描信號，地線則占用其余非信號管腳，至少為I位。下面具體分析一下現(xiàn)有LED模塊的接口電路設計技術。圖4為一種RGB數(shù)據(jù)的組數(shù)為2，占空比支持1/16的動態(tài)掃描LED模塊的20線接口布局，包括6位數(shù)據(jù)線R[l. . 0]、G[l. . 0]、B[l. . 0]，I位移位時鐘、I位行鎖存信號/LATCHU位開通信號/0E、4位行掃描信號H[3. . 0]，有效的數(shù)據(jù)和控制信號線數(shù)為13，地線和空置管腳數(shù)為7。圖5為一占空比為1/8，分辨率為32 X 16的動態(tài)LED模塊的傳統(tǒng)接口設計電路原理圖，圖中接口電路包括3片CMOS緩沖驅(qū)動芯片74HC245，I片CMOS 74HC138行譯碼器，I片CMOS 74HC123無信號關斷保護芯片和兩個20 P插座。其中1片74HC245用于RGB輸入數(shù)據(jù)的驅(qū)動，分2組R[]、G[]、B□共6位分別輸出到LED列驅(qū)動電路，作為上下兩組RGB恒流芯片陣列的數(shù)據(jù)輸入；1片74HC245用于控制信號的驅(qū)動，分2組SCLK、/LATCH、/OE信號共6位，一組CT[]輸出到RGB恒流芯片去控制RGB數(shù)據(jù)的移位、鎖存、開通和灰度顯示，/OE還同時輸出到CM0S74HC138去控制行切換時的行關斷消隱，另一組CT_out輸出到下一LED模塊；1片74HC245用于行掃描信號的驅(qū)動,分2組行掃描信號共6位,一組輸出H[]到本模塊CM0S74HC138進行行譯碼，一組H_out輸出到下一 LED模塊；輸入控制信號中的/LATCH還同時接入CM0S74HC123去實現(xiàn)無行掃描信號時的LED關斷保護。這種并行的RGB數(shù)據(jù)和控制信號接口電路及采用的芯片74HC245、74HC138和74HC123流行多年，被各個公司廣泛采用。其次，也有少數(shù)采用專用接口芯片的廠商，但處理的仍然是并行數(shù)據(jù)，這一點并未改變。由于在現(xiàn)有LED模塊的信號接口電路設計中，各路RGB數(shù)據(jù)和控制信號一般均采用并行傳送模式，它需要多片CMOS 74HC245作總線驅(qū)動器，動態(tài)掃描時還需要行譯碼器件74HC138作行譯碼。例如在占空比為I / 4，分辨率為32列X 16行的RGB全彩色LED模組設計中，RGB數(shù)據(jù)有12位，控制信號有5位，在傳輸速率為20MHz時，需要3片74HC245，一片74HC138，并采用20P插座和20芯扁平電纜，來完成RGB數(shù)據(jù)和LED掃描信號的緩沖驅(qū)動、譯碼和傳送。該種現(xiàn)有技術雖然具有通用和利于各種LED模塊的統(tǒng)一設計、便于采購和生產(chǎn)的優(yōu)點，但是，卻具有以下缺陷1、該并行傳送模式傳送的數(shù)據(jù)和控制信號多達17位，連接線多，箱體布線顯得繁雜；2、占用了較多FPGA的I / O資源；3、信號少時空腳多，顯得不夠經(jīng)濟；4、采用的接口芯片較多，不利于低密度LED顯示屏的設計，且成本較高；5、由于尚無行業(yè)標準，迫使LED生產(chǎn)商開發(fā)出各種不同的HUB接口板來適應各公司不同LED模塊的接口布局，增加了成本。

發(fā)明內(nèi)容
本發(fā)明為了解決現(xiàn)有技術LED模塊的信號接口電路存在連接線多、布線復雜、占用了較多FPGA的I/O資源且成本較高的技術問題，提供了一種LED模塊的信號接口電路及LED顯示裝置。為解決上述技術問題，本發(fā)明采用的技術方案為設計一種LED模塊的信號接口電路，包括LED點陣、與所述LED點陣連接的行驅(qū)動電路和列驅(qū)動電路，所述LED模塊的信號 接口電路還包括輸入插座、輸出插座、LVDS接口芯片和用于產(chǎn)生本地基準時鐘的晶振，所述LVDS接口芯片具有
用于接收RGB視頻數(shù)據(jù)的數(shù)據(jù)差分輸入端，其與所述輸入插座連接；
用于輸出RGB視頻數(shù)據(jù)的數(shù)據(jù)差分輸出端，其與所述輸出插座連接；
用于接收本地基準時鐘的本地時鐘輸入端，其與所述晶振的輸出端連接；
與所述列驅(qū)動電路連接且輸出RGB數(shù)據(jù)至所述列驅(qū)動電路的RGB輸出端；
與所述列驅(qū)動電路連接且輸出LED掃描控制信號至所述列驅(qū)動電路的LED掃描控制信號輸出端；
與所述行驅(qū)動電路連接且輸出行掃描控制信號至所述行驅(qū)動電路的行掃描控制信號輸出端；
與數(shù)據(jù)差分輸入端連接的Des/CDR模塊，其接收所述數(shù)據(jù)差分輸入端輸入的RGB視頻數(shù)據(jù)并從中恢復移位時鐘且和數(shù)據(jù)位對齊，然后將數(shù)據(jù)差分輸入端輸入的RGB視頻數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)輸出；
一根據(jù)本地時鐘生成鎖相時鐘信號的鎖相時鐘生成模塊；
一輸入端與所述Des/CDR模塊、鎖相時鐘生成模塊的輸出端連接,輸出端與所述RGB輸出端、LED掃描控制信號輸出端和行掃描控制信號輸出端相連的RGB數(shù)據(jù)截取和控制信號生成模塊，其接收所述Des/CDR模塊輸出的并行數(shù)據(jù)，并在所述恢復的移位時鐘和所述鎖相時鐘的作用下完成并行數(shù)據(jù)的譯碼、緩沖、轉(zhuǎn)換和對應LED模塊的RGB視頻數(shù)據(jù)的截取，并分別輸出截取的RGB視頻數(shù)據(jù)、LED掃描控制信號和行掃描控制信號至所述RGB輸出端、LED掃描控制信號輸出端和行掃描控制信號輸出端，同時輸出RGB視頻數(shù)據(jù)；
一與所述RGB數(shù)據(jù)截取和控制信號生成模塊的輸出端及數(shù)據(jù)差分輸出端相接的串化器，所述串化器接收所述RGB數(shù)據(jù)截取和控制信號生成模塊輸出的RGB視頻數(shù)據(jù)，并將接收到的RGB視頻數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)輸出至數(shù)據(jù)差分輸出端。所述LVDS接口芯片還包括
一監(jiān)控所述LED模塊數(shù)據(jù)的信息采樣模塊；
一接收下一 LED模塊數(shù)據(jù)的數(shù)據(jù)回傳輸入端；
一輸出回傳數(shù)據(jù)的數(shù)據(jù)回傳輸出端；
一與所述數(shù)據(jù)回傳輸入端連接的回傳Des/CDR模塊，其接收所述數(shù)據(jù)回傳輸入端輸入的下一 LED模塊數(shù)據(jù)，并轉(zhuǎn)換成并行數(shù)據(jù)輸出；
一與所述信息采樣模塊的輸出端、回傳Des/CDR模塊的輸出端連接且混合所述LED模塊數(shù)據(jù)和下一 LED模塊數(shù)據(jù)的混合電路；
一與混合電路的輸出端連接的回傳串化器，其將混合后的所述LED模塊數(shù)據(jù)和下一LED模塊數(shù)據(jù)轉(zhuǎn)化成串行數(shù)據(jù)輸出至數(shù)據(jù)回傳輸出端。所述LVDS接口芯片還包括一與所述RGB數(shù)據(jù)截取和控制信號生成模塊相連的FLASH存儲器。所述晶振產(chǎn)生本地基準時鐘。 所述輸入插座是2P插座。所述輸出插座是2P插座。所述LVDS接口芯片的差分輸入輸出口支持熱插拔功能。所述Des/⑶R模塊模塊包括⑶R時鐘數(shù)據(jù)恢復器和Des解串器。所述RGB視頻數(shù)據(jù)流中含有LED模塊控制信號和模塊參數(shù)。本發(fā)明還提供了一種具有上述LED模塊的信號接口電路的LED顯示裝置。本發(fā)明還提供了一種用于LED模塊的LVDS接口芯片，包括
用于接收RGB視頻數(shù)據(jù)的數(shù)據(jù)差分輸入端；
用于輸出RGB視頻數(shù)據(jù)的數(shù)據(jù)差分輸出端；
用于接收本地基準時鐘的本地時鐘輸入端；
用于輸出RGB數(shù)據(jù)的RGB輸出端；
用于輸出LED掃描控制信號的LED掃描控制信號輸出端；
用于輸出行掃描控制信號的行掃描控制信號輸出端；
與數(shù)據(jù)差分輸入端連接的Des/CDR模塊，其接收所述數(shù)據(jù)差分輸入端輸入的RGB視頻數(shù)據(jù)并從中恢復移位時鐘且和數(shù)據(jù)位對齊，然后將數(shù)據(jù)差分輸入端輸入的RGB視頻數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)輸出；
一根據(jù)本地基準時鐘生成鎖相時鐘信號的鎖相時鐘生成模塊；
一輸入端與所述Des/CDR模塊、鎖相時鐘生成模塊的輸出端連接,輸出端與所述RGB輸出端、LED掃描控制信號輸出端和行掃描控制信號輸出端相連的RGB數(shù)據(jù)截取和控制信號生成模塊，其接收所述Des/CDR模塊輸出的并行數(shù)據(jù)，并在所述恢復的移位時鐘和所述鎖相時鐘的作用下完成并行數(shù)據(jù)的譯碼、緩沖、轉(zhuǎn)換和對應LED模塊的RGB視頻數(shù)據(jù)的截取，并分別輸出截取的RGB視頻數(shù)據(jù)、LED掃描控制信號和行掃描控制信號至所述RGB輸出端、LED掃描控制信號輸出端和行掃描控制信號輸出端，同時輸出RGB視頻數(shù)據(jù)；
一與所述RGB數(shù)據(jù)截取和控制信號生成模塊的輸出端及數(shù)據(jù)差分輸出端相接的串化器，所述串化器接收所述RGB數(shù)據(jù)截取和控制信號生成模塊輸出的RGB視頻數(shù)據(jù)，并將接收到的RGB視頻數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)輸出至數(shù)據(jù)差分輸出端。所述LVDS接口芯片還包括
一監(jiān)控LED模塊數(shù)據(jù)的信息采樣模塊；
一接收下一 LED模塊數(shù)據(jù)的數(shù)據(jù)回傳輸入端；
一輸出回傳數(shù)據(jù)的數(shù)據(jù)回傳輸出端；
一與所述數(shù)據(jù)回傳輸入端連接的回傳Des/CDR模塊，其接收所述數(shù)據(jù)回傳輸入端輸入的下一 LED模塊數(shù)據(jù)，并轉(zhuǎn)換成并行數(shù)據(jù)輸出；
一與所述信息采樣模塊的輸出端、回傳Des/CDR模塊的輸出端連接且混合所述LED模塊數(shù)據(jù)和下一 LED模塊數(shù)據(jù)的混合電路；
一與混合電路的輸出端連接的回傳串化器，其將混合后的所述LED模塊數(shù)據(jù)和下一LED模塊數(shù)據(jù)轉(zhuǎn)化成串行數(shù)據(jù)輸出至數(shù)據(jù)回傳輸出端
本發(fā)明通過設置LVDS接口芯片，只需要2根信號線即可實現(xiàn)LED模塊全部數(shù)據(jù)和控制信號的緩沖驅(qū)動、譯碼和傳送功能，連接線明顯減少，箱體布線非常簡單，而且大幅度減少了占用FPGA的I / O 口資源，同時，采用的接口芯片少，有利于LED顯示屏的設計，且有利于LED模塊連接的標準化，成本也較低。


下面結(jié)合實施例和附圖對本發(fā)明進行詳細說明，其中
圖I是本發(fā)明LED模塊接口邏輯電路示意 圖2是本發(fā)明帶監(jiān)控回傳功能的LED模塊接口邏輯電路示意圖 圖3是本發(fā)明帶監(jiān)控回傳功能的LVDS接口芯片邏輯電路設計示意 圖4是現(xiàn)有LED模塊20線接口示意 圖5是現(xiàn)有LED模塊接口邏輯電路示意圖。
具體實施例方式縱觀現(xiàn)代的數(shù)據(jù)通訊技術，我們不難發(fā)現(xiàn)，隨著對信息流量需求的不斷增長，傳統(tǒng)并行接口技術已成為進一步提高數(shù)據(jù)傳輸速率的瓶頸。過去主要用于光纖通信的串行通信技術——SerDes正在取代傳統(tǒng)并行總線而成為高速接口技術的主流。SERDES是并串行與串并行轉(zhuǎn)換器SERializer/DESerializer (串化器/并化器)的縮寫。有兩種基本類型的SerDes接口 源同步(SS)協(xié)議和時鐘數(shù)據(jù)恢復(CDR)協(xié)議。這兩種類型的主要差別是如何實現(xiàn)時鐘控制。源同步接口擁有一個伴隨傳送數(shù)據(jù)的時鐘信號；CDR沒有單獨的時鐘信號，而是把時鐘嵌入在數(shù)據(jù)中。即CDR接收器將相位鎖定在數(shù)據(jù)信號本身以獲取時鐘。低壓差分傳送技術是基于低壓差分信號LVDS (Low Voltage DifferentialSignal)的傳送技術，LVDS接口又稱RS644總線接口。LVDS是一種小振幅差分信號技術，它使用非常低的幅度信號，通過一對平行的PCB走線或平衡電纜傳輸數(shù)據(jù)。該傳輸標準采用恒流兩線差分驅(qū)動模式，抗共模噪聲干擾能力強，電磁輻射小，不會產(chǎn)生振鈴和信號切換帶來的尖峰信號，具有良好的EMI特性。還具有數(shù)據(jù)反轉(zhuǎn)快、功耗低等優(yōu)點。采用這種技術，只要保證平行傳輸線的長度足夠一致，并在接收端提供良好的阻抗匹配減少信號反射，一對線就可以將數(shù)據(jù)的傳輸速率提高到800MHz以上，傳輸距離則隨頻率的增加而遞減，可達幾十米至幾十厘米。由于LVDS具有這些優(yōu)良特性，已廣泛用于USB接口、PCI Ex，都采用了差分式的數(shù)據(jù)傳送方式。SerDes和低壓差分傳送技術具有卓越的性能，而SerDes IP和具有差分收發(fā)接口的可編程邏輯器件的出現(xiàn)與應用又為差分傳送技術的應用創(chuàng)造了更有利的條件。目前，Altera、Xilinx> Actel等公司均推出了內(nèi)部嵌有不等個數(shù)，速率為I. 5-3. 125G的SerDesIP核的FPGA器件，且這些FPGA器件IO 口的輸入輸出都支持LVDS這種信號標準。高速串行差分傳送技術的采用和支持高速串行差分傳送技術器件的推出，無疑為實現(xiàn)高速的設備互連及組建大規(guī)模的電子系統(tǒng)提供了極大方便，從而推動了信息處理、視頻顯示、網(wǎng)絡通訊和數(shù)據(jù)儲存等領域的技術創(chuàng)新和跨越進步。無獨有偶，考察一下LED顯示屏控制器控制技術的發(fā)展史，從數(shù)字分立器件到GAL、PAL,再到小規(guī)模FPGA直至大規(guī)模FPGA，無論是數(shù)字視頻的采集、轉(zhuǎn)換、傳送、存儲、分配，還是LED模組的掃描控制，正是基于以FPGA為核心構(gòu)建，并隨作FPGA的發(fā)展而發(fā)展。LED顯示屏控制系統(tǒng)發(fā)送器的數(shù)據(jù)傳送，盡管因成本因素尚未采用內(nèi)部嵌有1.5-3. 125GSerDes IP核的高檔FPGA芯片，也在外部采用了 SerDes和低壓差分傳送技術，即通過FPGA的I/O 口，將視頻數(shù)據(jù)和控制信號并行輸出到SerDes芯片?？梢灶A見，隨著高清視頻和高分辨率視頻應用的日益擴大，隨作FPGA芯片的成本下降和價格的降低，內(nèi)部嵌有SerDes IP核的FPGA芯片必將在LED顯示屏的控制系統(tǒng)中占有一席之地。然而，近20年間，LED模塊間的數(shù)據(jù)流傳輸通訊技術，依然停止并局限于分離CMOS 器件的應用而沒有得到發(fā)展，模塊之間的連接依然采用20線扁平電纜連接，模組的布局連接線多不簡潔，用的芯片較多，體積偏大，成本偏高，尤其是應用于低密度屏時顯得尤為突出，同時因公司而異的20線信號的雜亂分配,也不利于信號標準的建立和統(tǒng)一,不利于LED顯示屏的高層次發(fā)展和進步。基于此，本發(fā)明提出一種采用SerDes通訊和低壓差分傳送技術的LED模塊通訊芯片和電路設計方案，通過內(nèi)部設置有LVDS差分串行接口的專用芯片用于LED模組數(shù)據(jù)和控制信號的接入，它應用傳輸速率高達幾百Mbps到幾個Gbps的LVDS差分通訊信號，僅需I對雙絞線即可實現(xiàn)LED模塊間全部數(shù)據(jù)和控制信號的傳送。同時利用內(nèi)部的可編程邏輯資源，完成RGB數(shù)據(jù)的截取、LED控制信號的生成和輸出。請參見圖I、圖2和圖3，本發(fā)明LED模塊的信號接口電路包括LVDS接口芯片、晶振、輸入2P插座和輸出2P插座、LED點陣、與所述LED點陣連接的行驅(qū)動電路、與所述LED點陣連接的列驅(qū)動電路。晶振用于產(chǎn)生本地基準時鐘。LVDS接口芯片包括數(shù)據(jù)差分輸入端、數(shù)據(jù)差分輸出端、RGB輸出端、LED掃描控制信號輸出端、行掃描控制信號輸出端、Des/CDR模塊、鎖相時鐘生成模塊、RGB數(shù)據(jù)截取和控制信號生成模塊、串化器(Ser)和FLASH存儲器。其中
數(shù)據(jù)差分輸入端用于接收上一級LED模塊或掃描控制器的RGB視頻數(shù)據(jù)，其中，RGB視頻數(shù)據(jù)中含有LED模塊控制信號和模塊參數(shù)。數(shù)據(jù)差分輸出端用于輸出RGB視頻數(shù)據(jù)至下一 LED模塊的LVDS接口芯片。RGB輸出端與所述LED列驅(qū)動電路相連，用于輸出RGB數(shù)據(jù)至LED列驅(qū)動電路驅(qū)動LED燈工作。本地時鐘輸入端與所述晶振相連，用于接收本地基準時鐘；
LED掃描控制信號輸出端與所述LED列驅(qū)動電路相連,用于輸出LED掃描控制信號至LED列驅(qū)動電路。行掃描控制信號輸出端與所述行驅(qū)動電路的輸入端相連，用于輸出行掃描控制信號至行驅(qū)動電路控制行驅(qū)動電路。Des/⑶R模塊與數(shù)據(jù)差分輸入端連接，其接收所述數(shù)據(jù)差分輸入端輸入的RGB視頻數(shù)據(jù)并從中恢復移位時鐘且和數(shù)據(jù)位對齊，然后將數(shù)據(jù)差分輸入端輸入的RGB視頻數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)輸出。所述Des/CDR模塊包括CDR時鐘數(shù)據(jù)恢復器和Des解串器。鎖相時鐘生成模塊根據(jù)本地時鐘生成鎖相時鐘信號。RGB數(shù)據(jù)截取和控制信號生成模塊，其輸入端與所述Des/⑶R模塊、鎖相時鐘生成模塊的輸出端連接，輸出端與所述RGB輸出端、LED掃描控制信號輸出端、行掃描控制信號輸出端和串化器相連。RGB數(shù)據(jù)截取和控制信號生成模塊接收所述Des/CDR模塊輸出的并行數(shù)據(jù)，并在所述恢復的移位時鐘和所述鎖相時鐘的作用下完成并行數(shù)據(jù)的譯碼、緩沖、轉(zhuǎn)換和對應LED模塊的RGB視頻數(shù)據(jù)的截取，并分別輸出截取的RGB視頻數(shù)據(jù)、LED掃描控制信號和行掃描控制信號至所述RGB輸出端、LED掃描控制信號輸出端和行掃描控制信號輸出端，同時輸出RGB視頻數(shù)據(jù)到串化器。串化器(Ser)與所述RGB數(shù)據(jù)截取和控制信號生成模塊的輸出端及數(shù)據(jù)差分輸出端相接。串化器接收所述RGB數(shù)據(jù)截取和控制信號生成模塊輸出的RGB視頻數(shù)據(jù)，并將接收到的RGB視頻數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)輸出至數(shù)據(jù)差分輸出端。所述LVDS接口芯片的全部差分輸入輸出口支持熱插拔功能。FLASH存儲器與所述RGB數(shù)據(jù)截取和控制信號生成模塊相連，用于存儲LED模塊的參數(shù)。輸入2P (二針)插座與數(shù)據(jù)差分輸入端相連，用以接收輸入數(shù)據(jù)S0_in±。輸出2P (二針)插座與所述數(shù)據(jù)差分輸出端相連，用于輸出S0_out土至下一 LED模塊的LVDS接口芯片。
為了對LED燈的短路和開路、LED燈的校正系數(shù)、LED模塊的溫度及電壓等信息進行監(jiān)測，在接口部分的信號線增加虛線部分的LVDS差分數(shù)據(jù)輸入Sl_in土和輸出Sl_out土，以用于實現(xiàn)監(jiān)控回傳功能，同時LVDS接口芯片增加狀態(tài)偵測、處理和回傳功能。即LVDS接口芯片還包括
信息采樣模塊，其監(jiān)控所述LED模塊數(shù)據(jù)；
數(shù)據(jù)回傳輸入端，其接收下一 LED模塊數(shù)據(jù)Sl_in土 ；
數(shù)據(jù)回傳輸出端，其輸出回傳數(shù)據(jù)Sl_out土 ；
回傳Des/CDR模塊，其與所述數(shù)據(jù)回傳輸入端連接，接收下一 LED模塊的回傳數(shù)據(jù)，并轉(zhuǎn)換成并行數(shù)據(jù)輸出；
混合電路，其與所述信息采樣模塊的輸出端、回傳Des/CDR模塊的輸出端連接且混合所述LED模塊數(shù)據(jù)和下一 LED模塊數(shù)據(jù)；
回傳串化器(Ser)，其與混合電路的輸出端連接，將混合后的所述LED模塊數(shù)據(jù)和下一LED模塊數(shù)據(jù)轉(zhuǎn)化成串行數(shù)據(jù)輸出至數(shù)據(jù)回傳輸出端。增加數(shù)據(jù)回傳輸出端和數(shù)據(jù)回傳輸入端后，由于增加了輸入輸出插口，所以在圖2中將輸入2P插座和輸出2P插座分別改為輸入4P插座和輸出4P插座。本發(fā)明LED模塊的信號接口電路的工作原理為差分數(shù)據(jù)輸入S0_in土接收來自掃描控制板或上一 LED模塊的視頻和系統(tǒng)控制數(shù)據(jù)，在CDR接收器的作用下鎖相恢復移位時鐘，并和數(shù)據(jù)位對齊，再通過Des (Deserializes，并化器)8B/10B解碼、串并轉(zhuǎn)換后輸出到RGB數(shù)據(jù)截取和掃描控制信號發(fā)生器；RGB數(shù)據(jù)截取和掃描控制信號發(fā)生模塊在接收時鐘和本地鎖相時鐘的作用下完成原始數(shù)據(jù)的譯碼、緩沖、轉(zhuǎn)換和本LED模塊RGB []視頻數(shù)據(jù)的截取，再通過RGB數(shù)據(jù)截取和掃描控制信號發(fā)生模塊內(nèi)置的掃描控制信號發(fā)生電路生成LED掃描控制信號CT□，包括移位時鐘SCLK、數(shù)據(jù)鎖存信號/LATCH、灰度門控信號/EN和已譯碼的行掃描信號Ho[7. . 0]，并通過并行口驅(qū)動輸出以實現(xiàn)RGB數(shù)據(jù)的視頻顯示，同時原始數(shù)據(jù)通過Ser (Serializes,串化器)8B/10B編碼和串化處理，再嵌入PLL鎖相環(huán)時鐘后經(jīng)差分數(shù)據(jù)輸出S0_out土連接到下一級LED模塊。LVDS信號接口芯片的并行輸出口可這樣設計，顯示數(shù)據(jù)輸出R[3. . 0]、G[3. . 0]、B[3..0]共四組RGB數(shù)據(jù)，其輸出功能可通過軟件編程，除支持1-4組數(shù)據(jù)結(jié)構(gòu)的各種LED模塊外，采用R[3. 0]、G[l. 0]、B[l. 0]數(shù)據(jù)結(jié)構(gòu)支持虛擬像素顯示；采用R
、G
、B
單組數(shù)據(jù)結(jié)構(gòu)，剩余的R[3. . I]、G[3. . I]、B[3. . I]的8位可作為1/16動態(tài)掃描的高位行掃描線；采用R[l. . 0]、G[l. . 0]、B[l. . 0]2組數(shù)據(jù)結(jié)構(gòu)，剩余的R[3. . 2]、G[3. . 2]、B [3. . 2]可作為多分枝LED掃描控制信號SCLK、數(shù)據(jù)鎖存信號/LATCH和灰度門控信號/EN輸出，以方便LED模塊設計。固定的行掃描信號則為Ho [7.. 0]共8位，支持1/2、1/4、1/8動態(tài)掃描顯示和靜態(tài)顯示，同時可通過編程實現(xiàn)1/3、1/5、1/6和1/7任意占空比的動態(tài)掃描顯示。
在接口芯片中嵌入信息采樣模塊可完成本級LED模塊監(jiān)控數(shù)據(jù)S []的獲取，差分數(shù)據(jù)輸入Sl_in土接收來自下一 LED模塊的監(jiān)測數(shù)據(jù)，經(jīng)Des解串后通過混合模塊與本級模塊的監(jiān)測信號混合，再到輸入端的Ser串化編碼，經(jīng)輸入端的差分數(shù)據(jù)輸出傳往上一級LED模塊或掃描控制板。在接口芯片中嵌入的FLASH模塊用于存儲本級LED模塊參數(shù)、RGB校正數(shù)據(jù)和其它有用的信息，用于亮度、色度的像素校正和智能控制。當不采用回傳監(jiān)測功能時，去掉圖5虛線部分，即為成本較低的單對差分線傳送方案。至于LVDS信號接口芯片的封裝，可以采用微型TQFP封裝、QFN封裝，如采用BGA封裝，則在四層板的LED模塊設計中更具有優(yōu)勢。本發(fā)明LED模塊的信號接口電路可用于各種LED顯示裝置，如單色LED顯示屏、雙基LED顯示屏、全彩LED顯示屏等。本發(fā)明具有如下優(yōu)點
I、采用I條高速LVDS串行鏈路，僅需2根信號線，即可實現(xiàn)LED模塊全部數(shù)據(jù)和控制信號的緩沖驅(qū)動、譯碼和傳送功能。2、利用芯片的內(nèi)部資源完成LED模塊的數(shù)據(jù)及控制信號的截取、驅(qū)動和譯碼，同時支持虛擬像素顯示、1-16行動態(tài)掃描或靜態(tài)驅(qū)動。3、性能優(yōu)異，通信速率可高達270Mbps到3. 125Gbps，傳輸數(shù)據(jù)量大、抗干擾性好、可靠性高，LVDS數(shù)據(jù)速率可高達270Mbps到3. 125Gbps,同時分離CMOS芯片被集成的接口芯片所代替，相比現(xiàn)有技術其電路大大簡化。4、它大幅度減少了 LED模塊間信號連接線的數(shù)量，使LED箱體布線設計更簡潔，成本降低。5、輸出管腳的功能可由用戶自行定義編程，這給PCB板的設計帶來了靈活性。6、擴充I條LVDS串行回傳鏈路，具有信號監(jiān)測功能，提高了 LED顯示屏的應用等級。7、大幅度減少掃描控制板FPGA的I/O 口輸出，允許采用更小封裝的FPGA或更簡單的器件，進一步降低了成本。8、有利于LED模塊連接和通訊協(xié)議的標準化工作。以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進，例如將單對差分視頻輸入改為兩對差分視頻輸入等，均應包含在本發(fā)明的保護范圍之內(nèi)?！?br> 權(quán)利要求
1.一種LED模塊的信號接口電路，包括LED點陣、與所述LED點陣連接的行驅(qū)動電路和列驅(qū)動電路，其特征在于所述LED模塊的信號接口電路還包括輸入插座、輸出插座、LVDS接口芯片和用于產(chǎn)生本地基準時鐘的晶振，所述LVDS接口芯片具有 用于接收RGB視頻數(shù)據(jù)的數(shù)據(jù)差分輸入端，其與所述輸入插座連接； 用于輸出RGB視頻數(shù)據(jù)的數(shù)據(jù)差分輸出端，其與所述輸出插座連接； 用于接收本地基準時鐘的本地時鐘輸入端，其與所述晶振的輸出端連接； 與所述列驅(qū)動電路連接且輸出RGB數(shù)據(jù)至所述列驅(qū)動電路的RGB輸出端； 與所述列驅(qū)動電路連接且輸出LED掃描控制信號至所述列驅(qū)動電路的LED掃描控制信號輸出端； 與所述行驅(qū)動電路連接且輸出行掃描控制信號至所述行驅(qū)動電路的行掃描控制信號輸出端； 與數(shù)據(jù)差分輸入端連接的Des/CDR模塊，其接收所述數(shù)據(jù)差分輸入端輸入的RGB視頻數(shù)據(jù)并從中恢復移位時鐘且和數(shù)據(jù)位對齊，然后將數(shù)據(jù)差分輸入端輸入的RGB視頻數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)輸出； 一根據(jù)本地基準時鐘生成鎖相時鐘信號的鎖相時鐘生成模塊，其與所述本地時鐘輸入端連接； 一輸入端與所述Des/CDR模塊、鎖相時鐘生成模塊的輸出端連接,輸出端與所述RGB輸出端、LED掃描控制信號輸出端和行掃描控制信號輸出端相連的RGB數(shù)據(jù)截取和控制信號生成模塊，其接收所述Des/CDR模塊輸出的并行數(shù)據(jù)，并在所述恢復的移位時鐘和所述鎖相時鐘的作用下完成并行數(shù)據(jù)的譯碼、緩沖、轉(zhuǎn)換和對應LED模塊的RGB視頻數(shù)據(jù)的截取，并分別輸出截取的RGB視頻數(shù)據(jù)、LED掃描控制信號和行掃描控制信號至所述RGB輸出端、LED掃描控制信號輸出端和行掃描控制信號輸出端，同時輸出RGB視頻數(shù)據(jù)； 一與所述RGB數(shù)據(jù)截取和控制信號生成模塊的輸出端及數(shù)據(jù)差分輸出端相接的串化器，所述串化器接收所述RGB數(shù)據(jù)截取和控制信號生成模塊輸出的RGB視頻數(shù)據(jù)，并將接收到的RGB視頻數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)輸出至數(shù)據(jù)差分輸出端。
2.根據(jù)權(quán)利要求I所述的LED模塊的信號接口電路，其特征在于所述LVDS接口芯片還包括 一監(jiān)控所述LED模塊數(shù)據(jù)的信息采樣模塊； 一接收下一 LED模塊數(shù)據(jù)的數(shù)據(jù)回傳輸入端； 一輸出回傳數(shù)據(jù)的數(shù)據(jù)回傳輸出端； 一與所述數(shù)據(jù)回傳輸入端連接的回傳Des/CDR模塊，其接收所述數(shù)據(jù)回傳輸入端輸入的下一 LED模塊數(shù)據(jù)，并轉(zhuǎn)換成并行數(shù)據(jù)輸出； 一與所述信息采樣模塊的輸出端、回傳Des/CDR模塊的輸出端連接且混合所述LED模塊數(shù)據(jù)和下一 LED模塊數(shù)據(jù)的混合電路； 一與混合電路的輸出端連接的回傳串化器，其將混合后的所述LED模塊數(shù)據(jù)和下一LED模塊數(shù)據(jù)轉(zhuǎn)化成串行數(shù)據(jù)輸出至數(shù)據(jù)回傳輸出端。
3.根據(jù)權(quán)利要求I所述的LED模塊的信號接口電路，其特征在于所述LVDS接口芯片還包括一與所述RGB數(shù)據(jù)截取和控制信號生成模塊相連的FLASH存儲器。
4.根據(jù)權(quán)利要求I所述的LED模塊的信號接口電路，其特征在于所述數(shù)據(jù)差分輸入端和數(shù)據(jù)差分輸出端均為熱插拔接口。
5.根據(jù)權(quán)利要求I所述的LED模塊的信號接口電路，其特征在于所述輸入插座為2P插座。
6.根據(jù)權(quán)利要求I所述的LED模塊的信號接口電路，其特征在于所述輸出插座為2P插座。
7.根據(jù)權(quán)利要求I所述的LED模塊的信號接口電路，其特征在于所述Des/CDR模塊包括⑶R時鐘數(shù)據(jù)恢復器和Des解串器。
8.一種具有權(quán)利要求I至7任一項所述LED模塊的信號接口電路的LED顯示裝置。
9.一種用于LED模塊的LVDS接口芯片，其特征在于包括 用于接收RGB視頻數(shù)據(jù)的數(shù)據(jù)差分輸入端； 用于輸出RGB視頻數(shù)據(jù)的數(shù)據(jù)差分輸出端； 用于接收本地基準時鐘的本地時鐘輸入端； 用于輸出RGB數(shù)據(jù)的RGB輸出端； 用于輸出LED掃描控制信號的LED掃描控制信號輸出端； 用于輸出行掃描控制信號的行掃描控制信號輸出端； 與數(shù)據(jù)差分輸入端連接的Des/CDR模塊，其接收所述數(shù)據(jù)差分輸入端輸入的RGB視頻數(shù)據(jù)并從中恢復移位時鐘且和數(shù)據(jù)位對齊，然后將數(shù)據(jù)差分輸入端輸入的RGB視頻數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)輸出； 一根據(jù)本地基準時鐘生成鎖相時鐘信號的鎖相時鐘生成模塊； 輸入端與所述Des/CDR模塊、鎖相時鐘生成模塊的輸出端連接，輸出端與所述RGB輸出端、LED掃描控制信號輸出端和行掃描控制信號輸出端相連的RGB數(shù)據(jù)截取和控制信號生成模塊，其接收所述Des/CDR模塊輸出的并行數(shù)據(jù)，并在所述恢復的移位時鐘和所述鎖相時鐘的作用下完成并行數(shù)據(jù)的譯碼、緩沖、轉(zhuǎn)換和對應LED模塊的RGB視頻數(shù)據(jù)的截取，并分別輸出截取的RGB視頻數(shù)據(jù)、LED掃描控制信號和行掃描控制信號至所述RGB輸出端、LED掃描控制信號輸出端和行掃描控制信號輸出端，同時輸出RGB視頻數(shù)據(jù)； 一與所述RGB數(shù)據(jù)截取和控制信號生成模塊的輸出端及數(shù)據(jù)差分輸出端相接的串化器，所述串化器接收所述RGB數(shù)據(jù)截取和控制信號生成模塊輸出的RGB視頻數(shù)據(jù)，并將接收到的RGB視頻數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)輸出至數(shù)據(jù)差分輸出端。
10.根據(jù)權(quán)利要求9所述的用于LED模塊的LVDS接口芯片，其特征在于所述LVDS接口芯片還包括 一監(jiān)控LED模塊數(shù)據(jù)的信息采樣模塊； 一接收下一 LED模塊數(shù)據(jù)的數(shù)據(jù)回傳輸入端； 一輸出回傳數(shù)據(jù)的數(shù)據(jù)回傳輸出端； 一與所述數(shù)據(jù)回傳輸入端連接的回傳Des/CDR模塊，其接收所述數(shù)據(jù)回傳輸入端輸入的下一 LED模塊數(shù)據(jù)，并轉(zhuǎn)換成并行數(shù)據(jù)輸出； 一與所述信息采樣模塊的輸出端、回傳Des/CDR模塊的輸出端連接且混合所述LED模塊數(shù)據(jù)和下一 LED模塊數(shù)據(jù)的混合電路； 一與混合電路的輸出端連接的回傳串化器，其將混合后的所述LED模塊數(shù)據(jù)和下一LED模塊數(shù)據(jù)轉(zhuǎn)化成串行數(shù)據(jù)輸出至數(shù)據(jù)回傳輸出端。
全文摘要
本發(fā)明公開了一種LED模塊的信號接口電路，旨在提供一種接線少、成本低的LED模塊的信號接口電路，其包括輸入插座、輸出插座、晶振、LVDS接口芯片、LED點陣和與所述LED點陣連接的行驅(qū)動電路和列驅(qū)動電路，所述LVDS接口芯片具有與所述輸入插座連接的數(shù)據(jù)差分輸入端；與所述輸出插座連接的數(shù)據(jù)差分輸出端；RGB輸出端、LED掃描控制信號輸出端；用于輸出行掃描控制信號的行掃描控制信號輸出端；Des/CDR模塊；鎖相時鐘生成模塊；RGB數(shù)據(jù)截取和控制信號生成模塊；串化器。本發(fā)明還公開了一種具有上述LED模塊的信號接口電路的LED顯示裝置和一種用于LED模塊的LVDS接口芯片。本發(fā)明用于各種LED顯示屏。
文檔編號G09G3/14GK102760403SQ20111010383
公開日2012年10月31日 申請日期2011年4月25日 優(yōu)先權(quán)日2011年4月25日
發(fā)明者魏洵佳 申請人:康佳集團股份有限公司