專利名稱：一種基于cpld的數(shù)字電路實驗開發(fā)平臺的制作方法
技術領域：
本發(fā)明涉及一種數(shù)字電路實驗開發(fā)平臺，特別是基于CPLD芯片用于數(shù)字電路開發(fā)平臺供學校實驗教學和公司產(chǎn)品開發(fā)。
背景技術：
20世紀70年代，最早的可編程邏輯器件一PLD誕生了。其輸出結構是可編程的邏輯宏單元，因為它的硬件結構設計可由軟件完成(相當于房子蓋好后人工設計局部室內(nèi)結構)，因而它的設計比純硬件的數(shù)字電路具有很強的靈活性，但其過于簡單的結構也使它們只能實現(xiàn)規(guī)模較小的電路。為彌補PLD只能設計小規(guī)模電路這一缺陷，20世紀80年代中期，推出了復雜可編程邏輯器件一CPLD。CPLD主要是由可編程邏輯宏單元圍繞中心的可編程互連矩陣單元組成。其中MC 結構較復雜，并具有復雜的I/o單元互連結構，可由用戶根據(jù)需要生成特定的電路結構，完成一定的功能。它具有編程靈活、集成度高、設計開發(fā)周期短、適用范圍寬、開發(fā)工具先進、設計制造成本低、對設計者的硬件經(jīng)驗要求低、標準產(chǎn)品無需測試、保密性強、價格大眾化等特點，可實現(xiàn)較大規(guī)模的電路設計，因此被廣泛應用于產(chǎn)品的原型設計和產(chǎn)品生產(chǎn)之中。幾乎所有應用中小規(guī)模通用數(shù)字集成電路的場合均可應用CPLD器件。CPLD器件已成為電子產(chǎn)品不可缺少的組成部分，它的設計和應用成為電子工程師必備的一種技能。目前應用已深入網(wǎng)絡、儀器儀表、汽車電子、數(shù)控機床、航天測控設備等方面。目前國內(nèi)外專業(yè)的復雜的可編程邏輯器件開發(fā)平臺的用戶定位較高，市面上的開發(fā)平臺普遍存在因為功能強大價格高昂，不適合初學者和快速開發(fā).國內(nèi)院校使用的CPLD實驗器材，往往追求大而全，電路復雜，雖然適合教學但價格昂貴，不適合學生進行電子開發(fā)和參加電子競賽，因此缺少了一種基于復雜的可編程邏輯器件實驗開發(fā)平臺供學校實驗教學、學生電子競賽和公司產(chǎn)品開發(fā)。

發(fā)明內(nèi)容
為克服現(xiàn)有技術的不足，本發(fā)明的目的是提供一種實驗開發(fā)平臺，采用功能強大、片內(nèi)資源豐富的可編程邏輯器件CPLD作為系統(tǒng)的核心，通過引出芯片的引腳，使開發(fā)平臺使用便利，在保證整個系統(tǒng)擁有良好性能的同時，大大降低了開發(fā)平臺的成本。適合學校實驗教學、學生電子競賽和公司產(chǎn)品開發(fā)。為了解決上述技術問題，實現(xiàn)上述目的，本發(fā)明通過如下技術方案實現(xiàn)—種基于CPLD的數(shù)字電路實驗開發(fā)平臺，包含主電路板和JTAG并口調(diào)試器，其特征在于主電路板設置有電源模塊、CPLD芯片、LED發(fā)光二極管、調(diào)試接口、芯片引腳接口 ；JTAG并口調(diào)試器設置有電平轉(zhuǎn)換芯片、并口插座、與主電路板連接的調(diào)試接口，電源模塊實現(xiàn)外部輸入的5V電源轉(zhuǎn)換為3. 3V電源供CPLD芯片使用。進一步的，所述復雜可編程邏輯器件主芯片采用Xilinx公司的XC9500系列的芯片，如 XC9572XL。
進一步的，利用扁平電纜將所述主電路板的調(diào)試接口與所述JTAG并口調(diào)試器的調(diào)試接口相連。進一步的，所述JTAG并口調(diào)試器采用2片麗74HC125N實現(xiàn)電平的轉(zhuǎn)換。進一步的，利用插孔引出所述CPLD芯片的可編程邏輯引腳。與現(xiàn)有技術相比，本發(fā)明具有以下優(yōu)點第一，本發(fā)明采用Xilinx公司的XC9500系列的復雜可編程邏輯器件主芯片，如XC9572XL。配合Xilinx公司的ISE系列開發(fā)工具可使用戶能通過VHD/Verilog語言或者畫邏輯連接圖等迅速進行數(shù)字邏輯電路的實驗和開發(fā)，學習和開發(fā)的效率高于傳統(tǒng)的由單 個邏輯芯片搭建邏輯關系的方式。體積小、成本低，硬件設計完成后仍然能通過JTAG接口對芯片中的邏輯關系進行修改，降低了開發(fā)風險和成本。無論對于校實驗教學、學生電子競賽和公司產(chǎn)品開發(fā)都有著廣闊的應用前景。第二，本發(fā)明通過插孔引出CPLD芯片的可編程邏輯引腳。用戶可以自行設計開發(fā)外圍功能電路，用導線與實驗開發(fā)平臺的主電路板擴展的CPLD引腳的插針連接起來。利用JTAG調(diào)試器對CPLD進行邏輯設計，使CPLD和用戶設計開發(fā)的外圍電路共同完成指定的功倉泛。上述說明僅是本發(fā)明技術方案的概述，為了能夠更清楚了解本發(fā)明的技術手段，并可依照說明書的內(nèi)容予以實施，以下是本發(fā)明的較佳實施例并配合附圖詳細說明如后。本發(fā)明的具體實施方式
由以下實施例及其附圖詳細給出。


下面結合附圖和實施方式對本發(fā)明作進一步詳細的說明。圖I是本發(fā)明的CPLD的引腳結構示意圖。圖2是本發(fā)明的電源電路的結構示意圖。圖3是本發(fā)明的小燈電路的結構示意圖。圖4是本發(fā)明的晶振電路的結構示意圖。圖5是本發(fā)明的JTAG并口調(diào)試器電路的結構示意圖。圖6是本發(fā)明主電路板JTAG接口的結構示意圖。
具體實施例方式參見圖1-6所示，本實施例的CPLD數(shù)字電路實驗開發(fā)平臺，包含主電路板和JTAG并口調(diào)試器，其特征在于主電路板設置有電源模塊、CPLD芯片、LED發(fā)光二極管、調(diào)試接口、芯片弓I腳接口 ； JTAG并口調(diào)試器設置有電平轉(zhuǎn)換芯片、并口插座、與主電路板連接的調(diào)試接口，電源模塊實現(xiàn)外部輸入的5V電源轉(zhuǎn)換為3. 3V電源供CPLD芯片使用。進一步的，所述復雜可編程邏輯器件主芯片采用Xilinx公司的XC9500系列的芯片，如 XC9572XL。進一步的，利用扁平電纜將所述主電路板的調(diào)試接口與所述JTAG并口調(diào)試器的調(diào)試接口相連。進一步的，所述JTAG并口調(diào)試器采用2片麗74HC125N實現(xiàn)電平的轉(zhuǎn)換。進一步的，利用插孔引出所述CPLD芯片的可編程邏輯引腳。
以下結合使用本發(fā)明實施方式的反應杯的標本分析儀做以詳細介紹。圖I是本發(fā)明的CPLD的引腳結構示意圖，具體是一復雜的可編程邏輯芯片Xi I inx公司的XC9500系列的芯片XC9572XL的引腳分配圖，圖6是本發(fā)明主電路板JTAG接口的結構示意圖，其中 5、57、98、26、38、51、88 接電源 VCC(DC 3. 3V1) ;84、75、62、44、31、21、100 接GND ;48、45、47、83作為JTAG信號引腳TCK、TDI、TMS、TDO接主電路板JTAG接口的(即圖6)的5、9、7、11引腳。XC9572XL的可編程邏輯引腳通過插孔引出。圖2是本發(fā)明的電源電路的結構示意圖，其中電源模塊采用外部輸入DC5V-9V的電源給LT1117芯片進行電平轉(zhuǎn)換，為整個電路板輸出3. 3V電源。J4為一個跳線帽，插上跳線后，DSl發(fā)光二極管點亮，VCC給主芯片XC9572XL供電。圖3是本發(fā)明的小燈電路的結構示意圖，其包括2個LED小燈，LED小燈的一端通過電阻與VCC電源相連，其另一端與插孔相連，用戶可以通過導線將插孔與XC9572XL的可編程邏輯引腳相連，通過小燈的亮暗測試相關引腳的邏輯信號關系。 圖4是本發(fā)明的晶振電路的結構示意圖，其中所述晶振所產(chǎn)生的震蕩信號可通過CLK引腳輸入給XC9572XL的邏輯引腳，以進行分頻有關的實驗。圖5是本發(fā)明的JTAG并口調(diào)試器電路的結構示意圖，其中并口的各個信號均需要經(jīng)過MM74HC125N芯片將DC5V的信號轉(zhuǎn)換為3. 3V的信號，以供給JTAG接口。上述實施例只是為了說明本發(fā)明的技術構思及特點，其目的在于讓本領域內(nèi)的普通技術人員能夠了解本發(fā)明的內(nèi)容并據(jù)以實施，并不能以此限制本發(fā)明的保護范圍。凡是根據(jù)本發(fā)明內(nèi)容的實質(zhì)所作出的等效的變化或修飾，都應涵蓋在本發(fā)明的保護范圍內(nèi)。
權利要求
1.一種基于CPLD的數(shù)字電路實驗開發(fā)平臺，包含主電路板和JTAG并ロ調(diào)試器，其特征在于主電路板設置有電源模塊、CPLD芯片、LED發(fā)光二極管、調(diào)試接ロ、芯片引腳接ロ JTAG并ロ調(diào)試器設置有電平轉(zhuǎn)換芯片、并ロ插座、與主電路板連接的調(diào)試接ロ，電源模塊實現(xiàn)外部輸入的5V電源轉(zhuǎn)換為3. 3V電源供CPLD芯片使用。
2.根據(jù)權利要求I所述的基于CPLD的數(shù)字電路實驗開發(fā)平臺，其特征在于所述復雜可編程邏輯器件主芯片采用Xilinx公司的XC9500系列的芯片，如XC9572XL。
3.根據(jù)權利要求I所述的基于CPLD的數(shù)字電路實驗開發(fā)平臺，其特征在于利用扁平電纜將所述主電路板的調(diào)試接ロ與所述JTAG井口調(diào)試器的調(diào)試接ロ相連。
4.根據(jù)利要求I所述的基于CPLD的數(shù)字電路實驗開發(fā)平臺，其特征在于所述JTAG并ロ調(diào)試器采用2片麗74HC125N實現(xiàn)電平的轉(zhuǎn)換。
5.根據(jù)權利要求I所述的基于CPLD的數(shù)字電路實驗開發(fā)平臺，其特征在于利用插孔弓I出所述CPLD芯片的可編程邏輯引腳。
全文摘要
本發(fā)明公開了一種復雜可編程邏輯器件(CPLD)的實驗開發(fā)平臺，包含主電路板和JTAG并口調(diào)試器?？蓱门c數(shù)字電路實驗教學及相關產(chǎn)品開發(fā)等領域，其特點是主電路板設置有系統(tǒng)電源、CPLD芯片、LED發(fā)光二極管、調(diào)試接口、芯片引腳接口、有源晶振。JTAG并口調(diào)試器設置有電平轉(zhuǎn)換芯片、并口插座、與主電路板連接的調(diào)試接口。本開發(fā)平臺采用功能強大、片內(nèi)資源豐富的可編程邏輯器件作為系統(tǒng)的核心，在保證整個系統(tǒng)擁有良好性能的同時，大大降低了開發(fā)平臺的成本。通過引出芯片的引腳，使開發(fā)平臺使用便利，適合作為數(shù)字電路開發(fā)平臺供學校實驗教學和公司產(chǎn)品開發(fā)。
文檔編號G09B19/00GK102779441SQ20111012296
公開日2012年11月14日 申請日期2011年5月13日 優(yōu)先權日2011年5月13日
發(fā)明者史斌斌, 徐鳳亮 申請人:蘇州衛(wèi)生職業(yè)技術學院