專利名稱：一種液晶顯示器用黑、白階調的回踢電壓△Vp測量電路及應用該電路的液晶電壓平衡方法
技術領域：
本發(fā)明涉及一種使液晶電壓平衡并可改善燒付的電路設計，尤其是通過測量液晶顯示器黑、白階調的Δ Vp，調整顯示器Gamma電壓使得液晶電壓平衡的方法，具體地說是一種液晶顯示器用黑、白階調的Δ Vp測量電路及應用該電路的液晶電壓平衡方法。

背景技術：
目前，液晶顯示器顯像過程中，必預透過交流驅動，使得液晶兩端的電壓在不同幀分別有著正負正負的電壓變化，其目的是要防止液晶劣化。若液晶電壓正負不對稱，經(jīng)過長時間或是特殊畫面點燈下將會造成「燒付」現(xiàn)象。在理想的情況下，除了 Gamma電壓必需正確以外，也必需提供正確的回踢電壓Δ Vp (Feed-through voltage)電壓才能確保液晶電壓正負對稱。傳統(tǒng)的Gamma電壓調整方式需透過Flicker量測找出最佳Vcom值，并藉由Gamma 電壓及此最佳Vcom計算出所對應的Δ Vp (Feed-through voltage)，其步驟為
1.透過Flicker量測，找出每個階調的最佳Vcom值。(其中黑階調代表Graylevel O、白階調代表Gray level 255)
2.經(jīng)由Gamma電壓及最佳Vcom值的計算，取得所對應的ΔVp值。3.以最佳Vcom及所對應的Δ Vp值重新求得新的Gamma電壓。由于此方法必需透過Flicker量測找出從每一階調的最佳Vcom，，所以會遭遇一個問題，就是在黑畫面或是白畫面下是無法測量到Flicker的，無法測量到Flicker就不能找出最佳Vcom值以及Δ Vp值；傳統(tǒng)的方式是使用線性外插的方式，用前一階的值，以等比例線性的方式換算出理論的Δ Vp值。因為無法實際量測，所以只能用計算的方式推得一個不確定的Δ Vp值，所以在黑階調或是白階調下其電壓會因為不對稱，使得液晶劣化造成燒付現(xiàn)象。

發(fā)明內容
本發(fā)明的目的是針對在黑階調或是白階調下Δ Vp值無法量測所帶來的由于電壓調節(jié)不當、不對稱，使得液晶劣化造成燒付現(xiàn)象的問題，提出一種液晶顯示器用黑、白階調的Δ Vp測量電路及應用該電路的液晶電壓平衡方法；克服目前無法精確取得黑、白階調 Δ Vp值的問題，確保液晶電壓對稱，改善燒付并提升畫面質量。本發(fā)明的技術方案是
一種液晶顯示器用黑、白階調的回踢電壓Δ Vp測量電路，其特征是它包括虛擬的正負極性相反的畫素的回踢電壓Δ Vp測量電路即正、負虛擬畫素的Δ Vp測量電路，所述的正、 負虛擬畫素的Δ Vp測量電路均包括取樣電路、存儲電路和減法電路；各取樣電路的取樣信號端分別連接正、負虛擬畫素中場效應管FET的漏極，各存儲電路的存儲信號端分別連接正、負虛擬畫素中場效應管FET的漏極，各減法電路的兩輸入端分別連接對應取樣電路、存儲電路的輸出端，各減法電路的輸出端作為液晶顯示器用黑、白階調的Δ Vp測量電路的輸
出ο 本發(fā)明的的正、負虛擬畫素均包括場效應管、寄生電容Cgd、液晶電容Clc和儲存電容Cs，各場效應管的源極S均連接源極供電IC，柵極G均連接間極驅動IC，漏極D分連接寄生電容Cgd、液晶電容Clc和儲存電容Cs的一端，寄生電容Cgd的另一端連接閘極驅動 IC，液晶電容Clc和儲存電容Cs的另一端均接到共通電極電壓Vcom。本發(fā)明的正虛擬畫素的取樣電路包括運算放大器0P2，運算放大器0P2的同相輸入端作為取樣電路的輸入連接正虛擬畫素中場效應管FET的漏極，運算放大器0P2的反相輸入端與輸出端相連，作為取樣電路的輸出與正虛擬畫素減法電路的對應輸入端相連；負虛擬畫素的取樣電路包括運算放大器0P4，運算放大器0P4的同相輸入端作為取樣電路的輸入連接負虛擬畫素中場效應管FET的漏極，運算放大器0P4的反相輸入端與輸出端相連， 作為取樣電路的輸出與正虛擬畫素減法電路的對應輸入端相連。本發(fā)明的正虛擬畫素的存儲電路包括運算放大器OPl、開關SWl和存儲電容Cl，運算放大器OPl的同相輸入端作為存儲電路的輸入連接正虛擬畫素中場效應管FET的漏極， 運算放大器OPl的輸出連接開關SWl的一端，開關SWl的另一端連接存儲電容Cl的一端， 存儲電容Cl的另一端接地，開關SWl和存儲電容Cl非接地端的連接點與運算放大器OPl 的反相輸入端相連，運算放大器OPl的反相輸入端、開關SWl的一端和存儲電容Cl的非接地端的連接點作為存儲電路的輸出與正虛擬畫素減法電路的對應輸入端相連；負虛擬畫素的存儲電路包括運算放大器0P3、開關SW2和存儲電容C2，運算放大器0P3的同相輸入端作為存儲電路的輸入連接負虛擬畫素中場效應管FET的漏極，運算放大器0P3的輸出連接開關SW2的一端，開關SW2的另一端連接存儲電容C2的一端，存儲電容C2的另一端接地，開關SW2和存儲電容C2非接地端的連接點與運算放大器0P3的反相輸入端相連，運算放大器 0P3的反相輸入端、開關SW2的一端和存儲電容C2的非接地端的連接點作為存儲電路的輸出與負虛擬畫素減法電路的對應輸入端相連。本發(fā)明的正、負虛擬畫素的減法電路采用減法器；或者采用加法器及反相器。一種液晶顯示器用液晶電壓平衡方法，應用液晶顯示器用黑、白階調的回踢電壓 Δ Vp測量電路，它包括以下步驟
(a)、當閘極驅動IC的驅動電壓GO的電壓由低電平VGL上升至高電平VGH時，正、負虛擬畫素的場效應管FET均打開，此時源極供電IC的電壓Sl及S2分別對正、負虛擬畫素的液晶充電，正、負虛擬畫素的輸出端電壓Vdl、Vd2分別輸出至相應的存儲電路；
(b)、在閘極驅動IC的驅動電壓GO由高電平VGH下降至低電平VGL之前，正、負虛擬畫素的輸出端電壓Vdl及Vd2分別被保存于存儲電路中；
(c)、當閘極驅動IC的驅動電壓GO由高電平VGH下降至低電平VGL時，正、負虛擬畫素的場效應管FET均關閉，正、負虛擬畫素的輸出端電壓￥(11-八仆1及￥(12-八仆2分別輸出至對應的取樣電路；
(d)、正、負虛擬畫素的存儲電路分別將輸出電壓Vdl、Vd2輸出至對應減法電路的一端，正、負虛擬畫素的取樣電路分別將輸出電壓Vdl- Δ Vp 1、Vd2- Δ Vp2輸出至對應減法電路的另一端；兩減法電路分別將Vdl、Vdl-Δ Vpl和Vd2、Vd2-Δ Vp2相減，得到相應的正、負虛擬畫素的AVpU AVp2 ；
(e)、若AVpl Φ Δ Vp2，液晶電壓正負不平衡，調整Gamma電壓減小AVpl與AVp2的差值，直到ΔVpl= ΔVp2，此時液晶電壓正負平衡。本發(fā)明的正、負虛擬畫素位于液晶顯示器面板的最上、下兩列。本發(fā)明的步驟(a )中，所述的源極供電IC的電壓Sl及S2分別對正、負虛擬畫素的液晶充電，正、負虛擬畫素的輸出端電壓Vdl、Vd2分別經(jīng)由相應的運算放大器OPl及0P3 輸出至相應的存儲電容Cl及C2 ；此時開關SWl及SW2均關閉。本發(fā)明的步驟(b)中，所述的開關SWl及SW2在閘極驅動IC的驅動電壓GO由高電平VGH下降至低電平VGL之前打開，正、負虛擬畫素的輸出端電壓Vdl及Vd2分別被保存于存儲電路的存儲電容Cl及C2中。本發(fā)明的有益效果
本發(fā)明可應用于改善燒付現(xiàn)象及Gamma優(yōu)化。僅需適當改變Du_y畫素Layout就可以取得精確的回踢電壓。本發(fā)明通過虛擬畫素Dummy pixel取出實際的drain電壓并經(jīng)過運算得到實際的 Δ Vp ；準確高效，克服目前無法精確取得黑、白階調Δ Vp值的問題，確保液晶電壓對稱，改善燒付并提升畫面質量。本發(fā)明中無論是相鄰或是不相鄰，只要是針對電壓極性相反的畫素均可；取樣電路的開關(Ex: Sffl及SW2)必需在Gate pulse由VGH變?yōu)閂GL之前打開以確保能正確取得drain電壓。本發(fā)明中，用來作電壓取樣的Dummy pixel并非局限于面板最左側的pixel 1及 pixel 2，面板中間或是面板最右側的pixel也能達到同樣的效果。本發(fā)明電路可同時使用在面板的左、中、右側，如此可看出面板左、中、右側的AVp 分布，進而改善Flicker。


圖1是本發(fā)明中取樣電路和存儲電路的電路圖。圖2是本發(fā)明中減法電路的電路圖之一。圖3是本發(fā)明中減法電路的電路圖之二。圖4是本發(fā)明中SWl及SW2的開關時序圖。圖5-1是本發(fā)明中畫素的電路圖。圖5-2是本發(fā)明中畫素的電壓時序圖。
具體實施例方式下面結合附圖和實施例對本發(fā)明作進一步的說明。如圖1所示，一種液晶顯示器用黑、白階調的回踢電壓Δ Vp測量電路，其特征是它包括虛擬的正負極性相反的畫素的回踢電壓Δ Vp測量電路即正、負虛擬畫素的Δ Vp測量電路，所述的正、負虛擬畫素的Δ Vp測量電路均包括取樣電路、存儲電路和減法電路(減法電路采用減法器；亦可用加法器及反相器來達到相同目的)；各取樣電路的取樣信號端分別連接正、負虛擬畫素中場效應管FET的漏極，各存儲電路的存儲信號端分別連接正、負虛擬畫素中場效應管FET的漏極，各減法電路的兩輸入端分別連接對應取樣電路、存儲電路的輸出端，各減法電路的輸出端作為液晶顯示器用黑、白階調的Δ Vp測量電路的輸出。
一種液晶顯示器用液晶電壓平衡方法，它包括以下步驟
(a)、當閘極驅動IC的驅動電壓GO的電壓由低電平VGL上升至高電平VGH時，正、負虛擬畫素的場效應管FET均打開，此時源極供電IC的電壓Sl及S2分別對正、負虛擬畫素的液晶充電，正、負虛擬畫素的輸出端電壓Vdl、Vd2分別輸出至相應的存儲電路；所述的源極供電IC的電壓Sl及S2分別對正、負虛擬畫素的液晶充電，正、負虛擬畫素的輸出端電壓 Vdl、Vd2分別經(jīng)由相應的運算放大器OPl及0P3輸出至相應的存儲電容Cl及C2 ；此時開關 Sffl及SW2均關閉。(b)、開關SWl及SW2在閘極驅動IC的驅動電壓GO由高電平VGH下降至低電平 VGL之前打開，正、負虛擬畫素的輸出端電壓Vdl及Vd2分別被保存于存儲電路中；所述的正、負虛擬畫素的輸出端電壓Vdl及Vd2分別被保存于存儲電路的存儲電容Cl及C2中。(C)、當閘極驅動IC的驅動電壓GO由高電平VGH下降至低電平VGL時，正、負虛擬畫素的場效應管FET均關閉，正、負虛擬畫素的輸出端電壓￥(11-八仆1及￥(12-八仆2分別輸出至對應的取樣電路。(d)、正、負虛擬畫素的存儲電路分別將輸出電壓Vdl、Vd2輸出至對應減法電路的一端，正、負虛擬畫素的取樣電路分別將輸出電壓Vdl- AVpU Vd2- Δ Vp2輸出至對應減法電路的另一端；兩減法電路分別將Vdl、Vdl-Δ Vpl和Vd2、Vd2-Δ Vp2相減，得到相應的正、 負虛擬畫素的Δνρ 、AVp20(e)、若AVpl乒Δ Vp2，液晶電壓正負不平衡，調整Gamma電壓減小AVpl與AVp2 的差值，直到ΔVpl= ΔVp2，此時液晶電壓正負平衡。本發(fā)明的正、負虛擬畫素位于液晶顯示器面板的最上、下兩列。具體實施時
當場效應管FET關閉時，Gate電壓(VG)迅速地由VGH降至VGL。透過drain與gate 之間寄生電容(Cgd)的耦合效應，drain同時也會下降AVp = AVG * [Cgd / (Cgd + Cs + Clc)],其中AVG = VGH - VGL0此外因為液晶分子的物理特性，Clc會隨著不同的階調跨壓而有不同的電容值，所以feed-through電壓AVp并不是一個固定值。傳統(tǒng)透過Flicker量測來找出最佳Vcom及Δ Vp的方法并不適用于黑/白階調，所以黑/白階調的Gamma電壓及AVp并不是最佳值，在黑/白液晶電壓沒有對稱的情況下， 容易造成燒付現(xiàn)象。本發(fā)明利用面板內實際的Dummy pixel經(jīng)由適當?shù)碾娐啡〉脤嶋H的Δ Vp值。由以下等式AVp = AVG * [Cgd / (Cgd + Cs + Clc)]可知，在 AVG、CgcUCs 固定的情況下，如果正負液晶電壓相等，代表Clc相等，所以AVp值也會相等。同理，如果能透過電路證明AVp值是一致的，則可以肯定此時的液晶電壓一定是對稱的。要達成以上要求，實際的作法為
1. 一般面板的最上及最下兩列為Dummy pixel，由于這些pixel并非位于Active Area區(qū)，故取此Dummy pixel并搭配適當?shù)碾娐穪韺崿F(xiàn)此專利，一方面是面板Layout的改變較小，一方面又可有效取出實際的drain端電壓。 2.如圖1，當GO的電壓由VGL上升至VGH時(FET turn on)，此時Sl及S2分別對Dummy pixel 1及Dummy pixel 2的液晶充電，drain端電壓(Vdl)及(Vd2)分別經(jīng)由 OPl及0P3輸出至Cl及C2 (此時SWl及SW2 close)。3.接著SWl及SW2在GO的電壓由VGH下降至VGL以前先open，Vdl及Vd2分別被保存于Cl及C2中。4.當GO的電壓由VGH下降至VGL時(FET turn off)，基于電荷不滅原理，Dummy pixel 1及Dummy pixel 2的drain端電壓分別會感受一負向的電壓降AVpl及AVp2，此時透過0P2取得電壓(Vdl-AVpl)，透過0P4取得電壓(Vd2_AVp2)。5.將從Dummy pixel 1取得的電壓Vdl及(Vdl-AVpl)相減即可得到AVpl0減法電路如圖2。6.同理，將從Dummy pixel 2取得的電壓Vd2及(Vd2_AVp2)相減即可得到 AVp2。減法電路如圖3。7.由于Dummy pixel 1與Dummy pixel 2為相反極性，所以得到的ΔVpl及ΔVp2 分別代表正、負極性的液晶電壓下的Δνρ值，若AVpl Φ ΔVp2，代表此時的液晶電壓正負不平衡，就必需透過Gamma調整讓AVpl與AVp2的差值縮小。一直到AVpl=AVp2時 代表液晶電壓正負是平衡的。8.圖4為SWl及SW2的開關時序示意圖。Tl =Sffl and SW2 Close ； T2 =Sffl and SW2 Open。本發(fā)明未涉及部分均與現(xiàn)有技術相同或可采用現(xiàn)有技術加以實現(xiàn)。
權利要求
1.一種液晶顯示器用黑、白階調的回踢電壓Δ Vp測量電路，其特征是它包括虛擬的正負極性相反的畫素的回踢電壓Δ Vp測量電路即正、負虛擬畫素的Δ Vp測量電路，所述的正、負虛擬畫素的Δ Vp測量電路均包括取樣電路、存儲電路和減法電路；各取樣電路的取樣信號端分別連接正、負虛擬畫素中場效應管FET的漏極，各存儲電路的存儲信號端分別連接正、負虛擬畫素中場效應管FET的漏極，各減法電路的兩輸入端分別連接對應取樣電路、存儲電路的輸出端，各減法電路的輸出端作為液晶顯示器用黑、白階調的Δ Vp測量電路的輸出。
2.根據(jù)權利要求1所述的液晶顯示器用黑、白階調的回踢電壓ΔVp測量電路，其特征是所述的正、負虛擬畫素均包括場效應管、寄生電容Cgd、液晶電容Clc和儲存電容Cs，各場效應管的源極S均連接源極供電IC，柵極 G均連接間極驅動IC，漏極D分連接寄生電容 Cgd、液晶電容Clc和儲存電容Cs的一端，寄生電容Cgd的另一端連接閘極驅動IC，液晶電容Clc和儲存電容Cs的另一端均接到共通電極電壓Vcom。
3.根據(jù)權利要求1所述的液晶顯示器用黑、白階調的回踢電壓ΔVp測量電路，其特征是所述的正虛擬畫素的取樣電路包括運算放大器0Ρ2，運算放大器0Ρ2的同相輸入端作為取樣電路的輸入連接正虛擬畫素中場效應管FET的漏極，運算放大器0Ρ2的反相輸入端與輸出端相連，作為取樣電路的輸出與正虛擬畫素減法電路的對應輸入端相連；負虛擬畫素的取樣電路包括運算放大器0Ρ4，運算放大器0Ρ4的同相輸入端作為取樣電路的輸入連接負虛擬畫素中場效應管FET的漏極，運算放大器0Ρ4的反相輸入端與輸出端相連，作為取樣電路的輸出與正虛擬畫素減法電路的對應輸入端相連。
4.根據(jù)權利要求1所述的液晶顯示器用黑、白階調的回踢電壓ΔVp測量電路，其特征是所述的正虛擬畫素的存儲電路包括運算放大器OPl、開關SWl和存儲電容Cl，運算放大器 OPl的同相輸入端作為存儲電路的輸入連接正虛擬畫素中場效應管FET的漏極，運算放大器OPl的輸出連接開關SWl的一端，開關SWl的另一端連接存儲電容Cl的一端，存儲電容 Cl的另一端接地，開關SWl和存儲電容Cl非接地端的連接點與運算放大器OPl的反相輸入端相連，運算放大器OPl的反相輸入端、開關SWl的一端和存儲電容Cl的非接地端的連接點作為存儲電路的輸出與正虛擬畫素減法電路的對應輸入端相連；負虛擬畫素的存儲電路包括運算放大器0Ρ3、開關SW2和存儲電容C2，運算放大器0Ρ3的同相輸入端作為存儲電路的輸入連接負虛擬畫素中場效應管FET的漏極，運算放大器0Ρ3的輸出連接開關SW2的一端，開關SW2的另一端連接存儲電容C2的一端，存儲電容C2的另一端接地，開關SW2和存儲電容C2非接地端的連接點與運算放大器0Ρ3的反相輸入端相連，運算放大器0Ρ3的反相輸入端、開關SW2的一端和存儲電容C2的非接地端的連接點作為存儲電路的輸出與負虛擬畫素減法電路的對應輸入端相連。
5.根據(jù)權利要求1所述的液晶顯示器用黑、白階調的回踢電壓ΔVp測量電路，其特征是所述的正、負虛擬畫素的減法電路采用減法器；或者采用加法器及反相器。
6.一種液晶顯示器用液晶電壓平衡方法，應用權利要求1所述的液晶顯示器用黑、白階調的回踢電壓Δ Vp測量電路，其特征是它包括以下步驟(a)、當閘極驅動IC的驅動電壓GO的電壓由低電平VGL上升至高電平VGH時，正、負虛擬畫素的場效應管FET均打開，此時源極供電IC的電壓Sl及S2分別對正、負虛擬畫素的液晶充電，正、負虛擬畫素的輸出端電壓Vdl、Vd2分別輸出至相應的存儲電路；(b)、在閘極驅動IC的驅動電壓GO由高電平VGH下降至低電平VGL之前，正、負虛擬畫素的輸出端電壓Vdl及Vd2分別被保存于存儲電路中；(c)、當閘極驅動IC的驅動電壓GO由高電平VGH下降至低電平VGL時，正、負虛擬畫素的場效應管FET均關閉，正、負虛擬畫素的輸出端電壓￥(11-八仆1及￥(12-八仆2分別輸出至對應的取樣電路；(d)、正、負虛擬畫素的存儲電路分別將輸出電壓Vdl、Vd2輸出至對應減法電路的一端，正、負虛擬畫素的取樣電路分別將輸出電壓Vdl- Δ Vp 1、Vd2- Δ Vp2輸出至對應減法電路的另一端；兩減法電路分別將Vdl、Vdl-Δ Vpl和Vd2、Vd2-Δ Vp2相減，得到相應的正、負虛擬畫素的AVpU AVp2 ； (e)、若AVplΦ Δ Vp2，液晶電壓正負不平衡，調整Gamma電壓減小AVpl與AVp2的差值，直到ΔVpl= ΔVp2，此時液晶電壓正負平衡。
7.根據(jù)權利要求6所述的液晶顯示器用液晶電壓平衡方法，其特征是所述的正、負虛擬畫素位于液晶顯示器面板的最上、下兩列。
8.根據(jù)權利要求6所述的液晶顯示器用液晶電壓平衡方法，其特征是步驟(a)中，所述的源極供電IC的電壓Sl及S2分別對正、負虛擬畫素的液晶充電，正、負虛擬畫素的輸出端電壓Vdl、Vd2分別經(jīng)由相應的運算放大器OPl及0P3輸出至相應的存儲電容Cl及C2 ；此時開關SWl及SW2均關閉。
9.根據(jù)權利要求6所述的液晶顯示器用液晶電壓平衡方法，其特征是步驟(b)中，所述的開關SWl及SW2在閘極驅動IC的驅動電壓GO由高電平VGH下降至低電平VGL之前打開， 正、負虛擬畫素的輸出端電壓Vdl及Vd2分別被保存于存儲電路的存儲電容Cl及C2中。
全文摘要
一種液晶顯示器用黑、白階調的△Vp測量電路及應用該電路的液晶電壓平衡方法，測量電路為虛擬的正負極性相反的畫素的回踢電壓△Vp測量電路；即包括取樣電路、存儲電路和減法電路；各取樣電路的取樣信號端分別連接場效應管FET的漏極，各存儲電路的存儲信號端分別連接場效應管FET的漏極，各減法電路的兩輸入端分別連接對應取樣電路、存儲電路的輸出端，減法電路的輸出端作為液晶顯示器用黑、白階調的△Vp測量電路的輸出。本發(fā)明通過虛擬畫素取出實際的電壓并經(jīng)過運算得到實際的ΔVp；準確高效，克服目前無法精確取得黑、白階調△Vp值的問題，確保液晶電壓對稱，改善燒付并提升畫面質量。
文檔編號G09G3/36GK102270418SQ20111023797
公開日2011年12月7日 申請日期2011年8月18日 優(yōu)先權日2011年8月18日
發(fā)明者盧建宏, 廖木山, 王志軍, 藍東鑫 申請人:南京中電熊貓液晶顯示科技有限公司