專利名稱：：一種顯示裝置及其數(shù)據(jù)驅(qū)動電路的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種顯示裝置，特別涉及一種顯示裝置及其采用的數(shù)據(jù)驅(qū)動電路。
背景技術(shù)：
：TFT(ThinFilmTransistor，薄膜晶體管)技術(shù)是當(dāng)今平板顯示技術(shù)的主流。平板顯示技術(shù)的主要市場包括可移動顯示如手機、移動DVD、PSP(PlayStationPortable)、筆記本等，或者監(jiān)視器顯示、電視顯示等。在這些顯示器件的設(shè)計中，如何優(yōu)化顯示顯示效果、降低顯示設(shè)備的成本和功耗是最主要的目標。全集成TFT面板設(shè)計是一種控制成本和降低功耗的重要技術(shù)，近年來受到密切的關(guān)注。所謂全集成TFT面板設(shè)計，主要是在顯示面板的基底材料上集成柵極驅(qū)動電路、數(shù)據(jù)驅(qū)動電路以及其他外圍電路的設(shè)計。采用全集成TFT面板設(shè)計后，外圍驅(qū)動芯片的數(shù)量及其壓封工序可得以減少；從而，TFT面板的成本得以降低。此外，質(zhì)量輕、厚度薄且外觀對稱的窄邊框面板得以實現(xiàn)，液晶模組更為緊湊、且顯示器件的機械和電學(xué)可靠性增強?，F(xiàn)行的薄膜晶體管技術(shù)包括有非晶硅(a-Si)、多晶硅(p-Si)以及氧化物TFT技術(shù)。非晶硅TFT的優(yōu)勢是均勻性好、成本低廉、工藝成熟；但是非晶硅薄膜晶體管的遷移率較低，不適合于電路設(shè)計，尤其不適用于對電路速度要求較高的電路設(shè)計(例如數(shù)據(jù)驅(qū)動電路)。多晶硅TFT的遷移率能夠達到電路設(shè)計的要求，但是其均勻性較差，工藝復(fù)雜、成本高昂。而氧化物TFT技術(shù)不僅遷移率高、性能穩(wěn)定、均勻性好，而且工藝簡單、成本低廉。氧化物TFT技術(shù)有望用于超高分辨率、3D顯示、大屏幕顯示以及以O(shè)LED為代表的新型顯示等場合，從而突破傳統(tǒng)硅基TFT技術(shù)的發(fā)展限制。因此，氧化物TFT技術(shù)成為研究的熱點，其被認為是下一代的TFT技術(shù)。氧化物TFT技術(shù)使得高性能的全集成TFT面板的實現(xiàn)成為可能。數(shù)據(jù)驅(qū)動電路是全集成TFT面板設(shè)計技術(shù)中較困難的部分?；趩尉Ч鐲MOS技術(shù)發(fā)展起來的數(shù)據(jù)驅(qū)動電路一般包括移位寄存器、兩級鎖存器、數(shù)模轉(zhuǎn)換器以及基于CMOS放大器結(jié)構(gòu)設(shè)計的緩沖驅(qū)動器。而現(xiàn)行的氧化物TFT具有如下特點(1)氧化物TFT—般為N型器件，難于實現(xiàn)P型TFT,從而難于實現(xiàn)CMOS類型的數(shù)字電路或者放大器；(2)氧化物TFT的遷移率較之單晶硅遷移率小2個甚至以上數(shù)量級，從而需要改進電路結(jié)構(gòu)提高集成氧化物TFT電路的工作速度；C3)氧化物TFT在長時間工作后可能發(fā)生器件性能的退化。因此，基于單晶硅CMOS技術(shù)發(fā)展起來的數(shù)據(jù)驅(qū)動電路設(shè)計方案并不能直接地用于氧化物TFT的數(shù)據(jù)驅(qū)動電路設(shè)計中。綜上所述，集成氧化物TFT數(shù)據(jù)驅(qū)動電路的設(shè)計是一個具備較高應(yīng)用價值、亟待解決的難題。
發(fā)明內(nèi)容本發(fā)明提供一種采用氧化物薄膜晶體管實現(xiàn)的數(shù)據(jù)驅(qū)動電路及使用該數(shù)據(jù)驅(qū)動電路的顯示裝置。其中，數(shù)據(jù)驅(qū)動電路包括移位寄存器、鎖存器、數(shù)字-模擬信號轉(zhuǎn)換器(DAC)，移位寄存器用于產(chǎn)生移位寄存信號，鎖存器用于在移位寄存信號的控制下，接收串行輸入的數(shù)字信號，將串行輸入的數(shù)字信號轉(zhuǎn)換為并行數(shù)字信號，并在鎖存使能信號的控制下，同步輸出并行數(shù)字信號；數(shù)字-模擬信號轉(zhuǎn)換器包括電壓細分模塊，電壓細分模塊包括復(fù)位單元，用于清除與DAC連接的負載電容的原有電壓狀態(tài)，并將參考負載電容和轉(zhuǎn)換負載電容充電到第一電壓；解碼預(yù)置位單元，用于預(yù)先將參考負載電容置位為第一電壓或第二電壓；解碼單元，用于根據(jù)鎖存器并行輸出的數(shù)字信號進行分時逐位轉(zhuǎn)化以得到參考負載電容上的電位狀態(tài)；電荷共享單元，利用電荷重分配原理，根據(jù)參考負載電容和轉(zhuǎn)換負載電容的比率，轉(zhuǎn)化得到與鎖存器并行輸出的數(shù)字信號對應(yīng)的模擬電壓量。本發(fā)明的有益效果在于通過復(fù)位單元清除與DAC連接的負載電容的原有電壓狀態(tài)并將該負載電容充電到第一電壓，再預(yù)先將一部分電荷存儲到負載電容上，然后根據(jù)輸入的數(shù)字信號進行轉(zhuǎn)化以得到負載電容上存儲電荷量，最后對負載電容上的電荷量進行再分配。因此電荷在DAC轉(zhuǎn)化過程中是循環(huán)利用的，且沒有用到放大器結(jié)構(gòu)從而電路的靜態(tài)功耗較低。此外，這種DAC中所有的晶體管只起到開關(guān)的作用，DAC的轉(zhuǎn)化精度是利用電荷重分配原理，由負載電容的比率來確定的，而顯示面板上的數(shù)據(jù)線上負載電容的分布是較為均勻的，因此DAC的轉(zhuǎn)化精度較高。這種DAC電路避免了復(fù)雜的電阻或者電容陣列的使用，用分時轉(zhuǎn)換的方式實現(xiàn)數(shù)字信號向模擬信號的轉(zhuǎn)變，降低了空間上的復(fù)雜度、節(jié)省了DAC實現(xiàn)的面積。圖1為本發(fā)明一種實施例的顯示裝置的結(jié)構(gòu)；圖2為本發(fā)明實施例的TFTIXD面板的時序圖；圖3為本發(fā)明實施例的數(shù)據(jù)驅(qū)動電路的原理性電路結(jié)構(gòu)；圖4為本發(fā)明實施例一的DAC的原理框圖；圖5(a)為圖4所示實施例的DAC的一種電路實現(xiàn)實例示意圖；圖5(b)為圖5(a)所示電路的一種變形的電路示意圖；圖6為本發(fā)明實施例二的DAC的原理框圖；圖7為本發(fā)明實施例二的第一電壓選擇模塊的電路實現(xiàn)實例示意圖；圖8為本發(fā)明實施例二的第二電壓選擇模塊的電路實現(xiàn)實例示意圖；圖9為本發(fā)明實施例二的前!Bbit的電壓選擇模塊的時序示意圖；圖10為本發(fā)明實施例二的電壓細分模塊的電路實現(xiàn)實例示意圖；圖11為本發(fā)明實施例二的后!Bbit的電壓細分模塊的時序示意圖；圖12為圖10所示電路的一種變形的電路示意圖；圖13為本發(fā)明另一種實施例的顯示裝置的結(jié)構(gòu)；圖14為圖13所示實施例的TFTIXD面板的工作時序圖；圖15為圖13所示實施例的DAC的一種電路實現(xiàn)實例示意圖。具體實施例方式下面通過具體實施方式結(jié)合附圖對本發(fā)明作進一步詳細說明。本發(fā)明實施例提供的顯示裝置包括面板、柵極驅(qū)動電路(又稱掃描驅(qū)動電路)和數(shù)據(jù)驅(qū)動電路(又稱源極驅(qū)動電路)，其中，面板包括由多個像素構(gòu)成的二維像素矩陣，以及與每個像素相連的第一方向的多條數(shù)據(jù)線和第二方向的多條柵極掃描線；數(shù)據(jù)驅(qū)動電路用于給數(shù)據(jù)線提供圖像信號；柵極驅(qū)動電路用于給柵極掃描線提供掃描信號；其中，數(shù)據(jù)線分為N組(N為大于或等于2的正整數(shù))，在第二方向上的同一行像素中，對應(yīng)于同一分組的數(shù)據(jù)線的像素共用同一條柵極掃描線，從而同一行像素共需要N條柵極掃描線。第二方向上的同一行像素的柵極掃描時間因此被分為N部分，每部分柵極掃描時間對應(yīng)于一組數(shù)據(jù)線，在某一部分柵極掃描時間內(nèi)，與該部分柵極掃描時間對應(yīng)的一組數(shù)據(jù)線上的像素被編程到相應(yīng)的像素電壓值，其余組的數(shù)據(jù)線上的像素保持原像素電壓值不變。實施例中柵極驅(qū)動電路、數(shù)據(jù)驅(qū)動電路和二維像素矩陣均集成于面板，也就是說是在工藝上是一起制成的。以N=2為例，此時數(shù)據(jù)線分為奇數(shù)組和偶數(shù)組兩組，奇數(shù)位上的像素連接到同一條柵極掃描線，偶數(shù)位上的像素連接到另一條柵極掃描線，第二方向上同一排像素的掃描時間包括第一分掃描時間和第二部分掃描時間，在第一部分掃描時間內(nèi)，奇數(shù)位上的像素被編程到相應(yīng)的像素電壓值，偶數(shù)位上的像素保持原像素電壓值不變，在第二部分掃描時間內(nèi)，奇數(shù)位上的像素保持原像素電壓不變，偶數(shù)位上的像素被編程到相應(yīng)的像素電壓值。如圖1所示，顯示裝置10包括面板11、柵極驅(qū)動電路12、數(shù)據(jù)驅(qū)動電路13。面板11包括由多個二維像素單元14構(gòu)成的二維像素陣列、以及與每個像素單元連接的第一方向(例如縱向)的多條數(shù)據(jù)線和第二方向(例如橫向)的多條柵極掃描線。像素單元14包括像素TFT(圖1所示標號15)、以及共同連接到同一電平Vcom的液晶電容(；。和存儲電容Cs。柵極驅(qū)動電路12輸出柵極掃描信號，通過柵極掃描線完成對像素陣列的逐行掃描；數(shù)據(jù)驅(qū)動電路13輸出數(shù)據(jù)信號，通過數(shù)據(jù)線傳輸?shù)綄?yīng)的像素單元內(nèi)以實現(xiàn)圖像灰度，數(shù)據(jù)驅(qū)動電路13的具體實現(xiàn)參考下文所述。本實施例提供的顯示裝置中，面板的像素陣列中第二方向的同一行像素上，相鄰的兩個像素的柵極分別連接到兩條柵極掃描線，如圖1所示，第η行像素的柵極掃描線為Vgh^和Vg[n』兩條，第η行像素中相鄰的兩個像素中的一個像素的柵極連接的柵極掃描線為Vgh^這條，另一個像素的柵極連接的柵極掃描線為Vg[n』這條，如此交替地連接；同理，對于第n+1行像素而言，其相鄰兩個像素中的一個像素的柵極連接到Vg[n+ia]這條柵極掃描線，另一個像素的柵極連接到vg[n+1,2]這條柵極掃描線。這與普通的有源TFTIXD顯示裝置不同；在普通的有源TFTIXD面板結(jié)構(gòu)(稱之為普通面板)中，面板的像素陣列中任一行上的所有像素的柵極連接到同一條柵極掃描線。實際上，每一條數(shù)據(jù)線上相當(dāng)于分別耦合著一個負載電容，如圖1所示的以虛線方式連接負載電容cD1、cD2、cD3、cD4等，一條數(shù)據(jù)線上的負載電容的構(gòu)成包括柵極掃描線和數(shù)據(jù)線之間的交疊電容、像素TFT的漏電極和柵電極之間的過覆蓋交疊電容、像素TFT的源電極和柵電極之間的本征電容等。一些實施例中，顯示裝置10可以是液晶顯示器、有機發(fā)光顯示器、電子紙顯示器等，而對應(yīng)的面板11可以是液晶顯示面板(TFTIXD)、有機發(fā)光顯示面板(TFT0LED)、電子紙顯示面板(E-paper)等。這里以TFTIXD面板為例做說明，其他類型的面板依此類推。圖2所示為TFTIXD面板的工作時序圖。如圖2所示，掃描第η行像素時，先進行掃描線為VgfcU的掃描然后再進行掃描線為vg[n,2]的掃描；也就是說，掃描一行像素的掃描時間被分為兩個部分在第一部分行掃描時間(如圖2所示的①)內(nèi)，該被掃描行中奇數(shù)列的像素被編程到相應(yīng)的像素電壓值，偶數(shù)列像素保持原像素電壓；在第二部分行掃描時間9(如圖2所示的②)內(nèi)，該被掃描行中偶數(shù)列的像素被編程到相應(yīng)的像素電壓值，奇數(shù)列像素保持原像素電壓。因此，相比于普通的逐行掃描的有源TFTLCD面板，本發(fā)明顯示裝置實施例的TFTLCD面板的柵線數(shù)量變成為兩倍，并且柵線的脈沖寬度是普通的逐行掃描的脈沖寬度的一半?？梢岳斫?，本發(fā)明顯示裝置中的柵線數(shù)量可以是普通面板的柵線數(shù)量的兩倍，這里所指奇數(shù)列和偶數(shù)列是相對的，也可以是在第一部分行掃描時間內(nèi)掃描偶數(shù)列，在第二部分行掃描時間內(nèi)掃描奇數(shù)列。首先對一些術(shù)語進行說明。晶體管可以是場效應(yīng)晶體管(FET)或者雙極型晶體管(BJT)，且晶體管具有控制極、第一電流導(dǎo)通極和第二電流導(dǎo)通極。當(dāng)晶體管為雙極型晶體管時，其控制極是指雙極型晶體管的基極，第一、二電流導(dǎo)通極分別指雙極型晶體管的集電極和發(fā)射極。當(dāng)晶體管為場效應(yīng)晶體管時，其控制極是指場效應(yīng)晶體管的柵極，第一、二電流導(dǎo)通極分別指場效應(yīng)晶體管的漏極和源極。顯示裝置中的晶體管通常為薄膜晶體管(TFT)，此時，晶體管的控制極指的是薄膜晶體管的柵極，第一電流導(dǎo)通極指的是薄膜晶體管的漏極，第二電流導(dǎo)通極指的是薄膜晶體管的源極。圖3所示為本發(fā)明數(shù)據(jù)驅(qū)動電路的原理性框圖，包括移位寄存器(SR)、第一級鎖存器(1stlatch)、第二級鎖存器Qndlatch)和數(shù)字-模擬信號轉(zhuǎn)換器(DAC)。移位寄存器SR接收列同步信號Hsy，產(chǎn)生數(shù)據(jù)采樣信號；在數(shù)據(jù)采樣信號的控制下，串行的數(shù)據(jù)信號轉(zhuǎn)換成并行信號，存儲在第一級鎖存器中；在數(shù)據(jù)同步使能信號LE控制下，第一級鎖存器中存儲的數(shù)字信號并行且同步地轉(zhuǎn)存到第二級鎖存器；在DAC的作用下，數(shù)字信號轉(zhuǎn)換為模擬信號，例如，以6bit的DAC為例，每六列數(shù)字信號轉(zhuǎn)化為一個模擬信號輸出；從DAC轉(zhuǎn)換得到的模擬信號輸送到面板上，成為面板上各像素的編程信號。關(guān)于移位寄存器SR和兩級鎖存器(即第一級鎖存器和第二級鎖存器)的實現(xiàn)，可采用現(xiàn)有能夠?qū)崿F(xiàn)移位寄存器和兩級鎖存器的電路，其具體電路為本領(lǐng)域技術(shù)人員所熟知，在此不作詳細說明。以下結(jié)合圖4-圖12給出更為具體的實施例以對本發(fā)明實施例的DAC進行詳細說明。實施例一如圖4所示，為本實施例的DAC的原理框圖，包括電壓細分模塊41，用于得到細致的模擬電壓值以實現(xiàn)更多位數(shù)、更高分辨率的DAC轉(zhuǎn)換。電壓細分模塊包括復(fù)位單元、解碼預(yù)置位單元、解碼單元和電荷共享單元；其中，復(fù)位單元將參考負載電容和轉(zhuǎn)換負載電容的電位耦合到第一電壓；解碼預(yù)置位單元預(yù)先將參考負載電容置位為第一電壓或第二電壓；解碼單元根據(jù)輸入的數(shù)字信號的進行分時逐位轉(zhuǎn)化以得到參考負載電容上的電位狀態(tài)；電荷共享單元利用電荷重分配原理，將所述參考負載電容和轉(zhuǎn)換負載電容進行轉(zhuǎn)化，得到與輸入的數(shù)字信號對應(yīng)的模擬電壓量。本實施例中第一電壓為第一預(yù)設(shè)電壓，是低電壓如地電壓；第二電壓為第二預(yù)設(shè)電壓，是高電壓。以6bit的DAC為例，圖5(a)為圖4所示實施例的DAC的一種電路實現(xiàn)實例，包括復(fù)位單元51、解碼預(yù)置位單元52、解碼單元53和電荷共享單元M。復(fù)位單元51包括第一復(fù)位晶體管Tp8和第二復(fù)位晶體管Tp9；第一復(fù)位晶體管Td8和第二復(fù)位晶體管Td9的柵極耦合到復(fù)位控制信號&，第一復(fù)位晶體管Tp8的源極和第二復(fù)位晶體管Tp9的源極耦合到電壓Vss，第一復(fù)位晶體管Tp8的漏極耦合到參考負載電容Cl，第二復(fù)位晶體管Tp9的漏極耦合到轉(zhuǎn)換負載電容C2?？梢岳斫?，參考負載電容Cl和轉(zhuǎn)換負載電容C2分別對應(yīng)于圖1所示顯示面板中第一條數(shù)據(jù)線和第二條數(shù)據(jù)線上的負載電容Cdi和Cd2，也就是說，這里是以第一條數(shù)據(jù)線上的像素對應(yīng)的數(shù)據(jù)驅(qū)動電路為例進行說明，其它條數(shù)據(jù)線上像素對應(yīng)的數(shù)據(jù)驅(qū)動電路依此類推。解碼預(yù)置位單元52至少包括第一解碼預(yù)置位晶體管TP，第一解碼預(yù)置位晶體管Tp的柵極耦合到解碼預(yù)置位控制信號S5，其源極耦合到參考負載電容Cl，其漏極耦合到第二預(yù)設(shè)電壓VDD。解碼單元53至少包括6個解碼組，每個解碼組中包括一個解碼控制晶體管和一個解碼傳輸晶體管，即第一解碼控制晶體管Tdi和第二解碼傳輸晶體管Td2、第三解碼控制晶體管Td3和第四解碼傳輸晶體管TD4、第五解碼控制晶體管Td5和第六解碼傳輸晶體管Td6、第七解碼控制晶體管Td7和第八解碼傳輸晶體管Td8、第九解碼控制晶體管Td9和第十解碼傳輸晶體管Τ_、以及第十一解碼控制晶體管Tdii和第十二解碼傳輸晶體管TD12。在每對晶體管組中，解碼控制晶體管的漏極耦合到參考負載電容Cl，其源極耦合到其對應(yīng)的解碼傳輸晶體管的漏極，而解碼傳輸晶體管的源極耦合到電壓Vss；每對晶體管組中的解碼控制晶體管的柵極各自連接到對應(yīng)的解碼控制信號，即圖示的S16、S15、S14、S13、S12、Sll；而解碼傳輸晶體管的柵極則各自連接到對應(yīng)的選擇信號的反相信號，即圖示的M,Μ,^。電荷共享單元M至少包括電荷共享晶體管τΡ7，電荷共享晶體管Tp7的柵極耦合到電荷再分配控制信號，其漏極耦合到參考負載電容Cl，其源極耦合到轉(zhuǎn)換負載電容C2。采用本實施例的電路的工作過程可以分為兩個階段第一階段為復(fù)位階段，即參考負載電容Cl和轉(zhuǎn)換負載電容C2的原有電壓狀態(tài)被清除，并且同時被充電到第一預(yù)設(shè)電壓Vss；第二階段為電荷循環(huán)階段，其包括六個連續(xù)循環(huán)的階段，即預(yù)先將一部分電荷存儲在參考負載電容上，再根據(jù)輸入的數(shù)字信號的值轉(zhuǎn)換得到參考負載電容上存儲的電荷，然后將參考負載電容和轉(zhuǎn)換負載電容之間的電荷量進行再分配，使得參考負載電容和轉(zhuǎn)換負載電容的電位達到相等的狀態(tài)。這樣連續(xù)循環(huán)幾次后根據(jù)所輸入的數(shù)字信號較為準確地轉(zhuǎn)化得到模擬輸出的電壓。這種DAC中所有的晶體管只起到開關(guān)的作用，DAC的轉(zhuǎn)換精度取決于相鄰的奇數(shù)列和偶數(shù)列負載電容的比率(由于Cl=C2，所以轉(zhuǎn)化比率為1/2)。由于顯示面板本身的均勻性較高，再加上所利用的數(shù)據(jù)線是相鄰的奇數(shù)列和偶數(shù)列，所以數(shù)據(jù)驅(qū)動電路的輸出電壓將較為精確。本實施例的一種變形實現(xiàn)如圖5(b)所示，其與圖5(a)的區(qū)別在于解碼預(yù)置位單元是將參考負載電容Cl上的電荷清除，利用解碼單元為參考負載電容Cl充上一定量的電荷實現(xiàn)數(shù)字信號到模擬信號的轉(zhuǎn)換。本實施例中，電壓細分模塊采用的是電容循環(huán)的方式實現(xiàn)數(shù)字信號轉(zhuǎn)化為模擬信號，利用面板上本有的負載電容，不需要額外的電容設(shè)計，因此電路面積得以減小。實施例二圖6示意性地描述了本實施例的DAC的原理框圖，包括電壓選擇模塊61和電壓細分模塊62。電壓選擇模塊61在第一組數(shù)字選擇信號&is的作用下選擇相應(yīng)的參考電壓源。由于電壓細分模塊62要用到較低的第一選擇電壓\和較高的第二選擇電壓VH，因此電壓選擇模塊41包括產(chǎn)生第一選擇電壓\的第一電壓選擇模塊和產(chǎn)生第二選擇電壓Vh的第二電壓選擇模塊。電壓細分模塊62在第二組數(shù)字選擇信號aiis的作用下產(chǎn)生輸出電壓\。該輸出電壓I的幅度介于第一選擇電壓\和第二選擇電SVh之間。這里仍以6bit的DAC為例進行說明，電壓選擇模塊用于實現(xiàn)前!Bbit的DAC，電壓細分模塊用于實現(xiàn)后!Bbit的DAC。本發(fā)明實施例中，第一電壓選擇模塊和第二電壓選擇模塊電路結(jié)構(gòu)相同，不同在于供二者選擇的參考電壓源上有所不同。如圖7所示，為本實施例中第二電壓選擇模塊(產(chǎn)生第二選擇電壓Vh)的電路實現(xiàn)實例示意圖。該電路具有三級(即圖示71、72和73)分叉的結(jié)構(gòu)，受第一組數(shù)字控制信號(blb3)及其反相信號控制，將八種參考電壓源(VIV8)通過各晶體管選通到輸出端口(即Vh)。三級開關(guān)模式下，電壓選擇模塊完成3bit，電壓細分模塊也完成3bit，整體結(jié)構(gòu)較為平衡。在縮短DAC轉(zhuǎn)化時間，提高電壓轉(zhuǎn)化精度上有好處。應(yīng)理解，雖然本實施例采用三級分叉結(jié)構(gòu)，但理論上電壓選擇模塊為兩級分叉的結(jié)構(gòu)也是可行的。第二電壓選擇模塊的第一級選擇開關(guān)陣列71包括第一晶體管Tm和第二晶體管Th2，受第一選擇信號bl以及第一選擇信號的反相信號^!控制；第一晶體管Thi的柵極耦合到第一選擇信號bl的反相信號M,其漏極耦合到輸出端VH，其源極耦合到第一級選擇開關(guān)陣列的第一輸入端N11；第二晶體管Th2的柵極耦合到第一選擇信號bl，其漏極耦合到輸出端VH，其源極耦合到第一級選擇開關(guān)陣列的第二輸入端N12。第二級選擇開關(guān)陣列72包括四個晶體管Th3Th6，受第二選擇信號1^2和第二選擇信號的反相信號；^控制，其四個輸入端口(N24)分別耦合到第三級選擇開關(guān)陣列73的輸出端，其兩個輸出端口分別耦合到第一級選擇開關(guān)陣列71的兩個輸入端口(N11和N12)；具體地，第三晶體管Th3的柵極和第五晶體管Th5的柵極耦合到第二選擇信號的反相信號第四晶體管Th4的柵極和第六晶體管Th6的柵極耦合到第二選擇信號1^2，第三晶體管Th3的漏極和第四晶體管Th4的漏極耦合到第一級選擇開關(guān)陣列71的第一輸入端N11,第五晶體管Th5的漏極和第六晶體管Th6的漏極耦合到第一級選擇開關(guān)陣列71的第二輸入端N12，第三晶體管Th3的源極、第四晶體管Th4的源極、第五晶體管Th5的源極和第六晶體管Th6晶體管的源極分別耦合到第三級選擇開關(guān)陣列73的第一輸出端R1、第二輸出端^、第三輸出端N23、第四輸出端N24。第三級選擇開關(guān)陣列73包括即第七晶體管Th7、第八晶體管Th8、第九晶體管Th9、第十晶體管TH1(I、第十一晶體管TH11、第十二晶體管TH12、第十三晶體管Th13和第十四晶體管Thi4，受第三選擇信號b3和第三選擇信號的反相信號&控制，其四個輸出端口分別耦合到第二級選擇開關(guān)陣列72的四個輸入(N24),其八個輸入端口分別耦合到第一至第八參考電壓源(VIV8)，具體地，第七晶體管Th7的柵極、第九晶體管Th9的柵極、第十一晶體管Thii的柵極和第十三晶體管Tm3的柵極均耦合到第三選擇信號的反相信號;^,第八晶體管Th8的柵極、第十晶體管Thici的柵極、第十二晶體管Th12的柵極和第十四晶體管Tm4的柵極均耦合到第三選擇信號b3，第七晶體管Th7的漏極和第八晶體管Th8的漏極耦合到第三級選擇開關(guān)陣列的第一輸出端，第九晶體管Th9的漏極和第十晶體管Thici的漏極耦合到第三級選擇開關(guān)陣列的第二輸出端，第十一晶體管Tmi的漏極和第十二晶體管Tm2的漏極耦合到第三級選擇開關(guān)陣列的第三輸出端，第十三晶體管Th13的漏極和第十四晶體管Tm4的漏極耦合到第三級選擇開關(guān)陣列的第四輸出端，第七晶體管Th7的源極耦合到第一參考電壓源Vl，第八晶體管Th8的源極耦合到第二參考電壓源V2，第九晶體管Th9的源極耦合到第三參考電壓源V3，第十晶體管Thici的源極耦合到第四參考電壓源V4，第十一晶體管Thii的源極耦合到第五參考電壓源V5，第十二晶體管Th12的源極耦合到第六參考電壓源V6，第十三晶體管Th13的源極耦合到第七參考電壓源V7，第十四晶體管Tm4的源極耦合到第八參考電壓源V8。圖8是與圖7相應(yīng)的第一電壓選擇模塊(產(chǎn)生第一選擇電壓的實際電路示意圖。同樣地，該電路具有三級分叉的結(jié)構(gòu)8183，且由一組數(shù)字控制信號blb3及其反相信號控制，將八種參考電壓源VOV7選通到輸出端口\。第一電壓選擇模塊在電路布置上完全同于圖7所示第二電壓選擇模塊的電路，不同之處在于八種參考電壓源的布置上，第一電壓選擇模塊的八種參考電壓是VOV7，而第二電壓選擇模塊中的八種參考電壓是VlV8。這里參考電壓源的選擇是根據(jù)液晶或者OLED的驅(qū)動電壓來定的。根據(jù)液晶的電光特性曲線，例如其在05V內(nèi)有較好的響應(yīng)，則V8=5，VO=0，VlV7是根據(jù)一定規(guī)律分布于05V的一些電壓值。實際VOV8的選擇是根據(jù)05V的非線性插值。VOV8的具體取值要經(jīng)過gamma校正，以符合人眼的視覺特性。圖9是前!Bbit的電壓選擇模塊的時序示意圖。電壓選擇模塊輸出的模擬值與數(shù)字量對應(yīng)。例如，如圖9所示，在一行掃描時間內(nèi)，若當(dāng)前三位數(shù)字選擇信號bll32b3的值為101，圖7所示的第二電壓選擇模塊中，晶體管TH2、TH5和Th12為開啟狀態(tài)，第二電壓選擇模塊的輸出端口輸出第六參考電壓V6；對應(yīng)的圖8所示的第一電壓選擇電路的輸出端口輸出第五參考電壓V5。因此，根據(jù)電壓選擇模塊的工作原理，可以得到_6]Vh=---Vdd⑴_7]Vl=---Vdd⑵其中，bl、l32和b3分別為最高有效位(MSB,mostsignificantbit)、第二高有效位和第三高有效位，Vdd是滿幅度電壓值。應(yīng)該注意到經(jīng)過第一電壓選擇模塊和第二電壓選擇模塊，輸出的模擬信號僅是初步的DAC轉(zhuǎn)換的結(jié)果。換言之，最終轉(zhuǎn)換得到的模擬輸出電壓值\滿足Vl<V0<Vh(3)實際上，前三位數(shù)字選擇信號bll32b3轉(zhuǎn)換為Vh或者\都需要一定的穩(wěn)定時間(Ts,settlingtime)。假定Vh或者Vl端的寄生電容值為CP，blb2b3的值為101時，則Ts的估計表達式為Ts=2.2CP(RTH2+RTH5+RTH12)(4)由公式(4)可知，雖然理論上可以用更多的晶體管采用更復(fù)雜的電壓選擇器電路實現(xiàn)更多位的DAC轉(zhuǎn)變，但是實際上多位的電壓選擇器DAC存在以下弊端1、驅(qū)動能力太弱TS由于更多的轉(zhuǎn)換位數(shù)會顯著地增加，以至于在一個行線時間內(nèi)無法完成DAC的轉(zhuǎn)換。2、晶體管數(shù)量成幾何級數(shù)地增加，信號線的負載電容增加，給外部電路帶來沉重負擔(dān)。3、整體的數(shù)據(jù)驅(qū)動器將占用很大的面積。為了實現(xiàn)更多位數(shù)、分辨率更高的DAC轉(zhuǎn)換，本實施例在第一電壓選擇電路和第二電壓選擇電路輸出結(jié)果后進一步地細分，即在第一電壓\和第二電壓間轉(zhuǎn)換得到更細致的模擬電壓值。圖10是本實施例電壓細分模塊的電路實現(xiàn)實例，包括復(fù)位單元1001、解碼預(yù)置位單元1002、解碼單元1003和電荷共享單元1004。復(fù)位單元1001包括第一復(fù)位晶體管Td8和第二復(fù)位晶體管Td9；第一復(fù)位晶體管Td8和第二復(fù)位晶體管Td9的柵極耦合到復(fù)位控制信號S0，第一復(fù)位晶體管Td8和第二復(fù)位晶體管Td9的源極耦合到第一選擇電壓\，第一復(fù)位晶體管Td8的漏極耦合到參考負載電容Cl，第二復(fù)位晶體管Td9的漏極耦合到轉(zhuǎn)換負載電容C2。解碼預(yù)置位單元1002至少包括第一解碼預(yù)置位晶體管TP，第一解碼預(yù)置位晶體管Tp的柵極耦合到解碼預(yù)置位控制信號S5，其源極耦合到參考負載電容Cl，其漏極耦合到第二選擇電壓VH。解碼單元1003至少包括3對晶體管組，即即第一解碼控制晶體管Tdi和第二解碼傳輸晶體管Td2、第三解碼控制晶體管Td3和第四解碼傳輸晶體管TD4、第五解碼控制晶體管Td5和第六解碼傳輸晶體管TD6。在每對晶體管組中，解碼控制晶體管的漏極耦合到參考負載電容Cl，其源極耦合到其對應(yīng)的解碼傳輸晶體管的漏極，而解碼傳輸晶體管的源極耦合到第一選擇電壓\；每對晶體管組中的解碼控制晶體管的柵極各自連接到對應(yīng)的解碼控制信號，即圖示的Si、S2、S3；而解碼傳輸晶體管的柵極則各自連接到對應(yīng)的選擇信號的反相信號，即圖示的M、bl^&。例如，第一解碼控制晶體管Tdi的柵極耦合到解碼控制信號Si，其漏極耦合到參考負載電容Cl，其源極耦合到第二解碼傳輸晶體管Td2的漏極。第二解碼傳輸晶體管Td2的柵極耦合到第四選擇信號b4，其源極耦合到第一選擇電壓\。電荷共享單元1004至少包括第一電荷再分配晶體管TD7。第一電荷再分配晶體管Td7的柵極耦合到電荷再分配控制信號S4，其漏極耦合到參考負載電容Cl，其源極耦合到轉(zhuǎn)換負載電容C2。圖9是圖10所示電壓細分模塊的時序圖。電壓細分模塊的工作過程可以分為兩個階段階段1是復(fù)位階段，參考負載電容Cl和轉(zhuǎn)換負載電容C2的原有的電壓狀態(tài)被清除，并且同時被充電到第一選擇電壓\的過程稱為復(fù)位過程。復(fù)位控制信號SO和S4為高電平，S5、SlS3是低電平。從而，復(fù)位單元中的第一復(fù)位晶體管Td8和第二復(fù)位晶體管Td9均為開啟狀態(tài)，同時由S5、SlS3控制的晶體管均為關(guān)閉狀態(tài)。因此參考負載電容Cl和轉(zhuǎn)換負載電容C2均被充電到第二選擇電壓VH。階段2是電荷循環(huán)DAC階段，包括了三個連續(xù)循環(huán)的階段，即階段2A(解碼預(yù)置位階段)、階段2B(解碼放電階段)和階段2C(電荷共享階段)。階段2A(解碼預(yù)置位階段)指預(yù)先將一部分電荷存儲在參考負載電容上或?qū)⒖钾撦d電容的電壓置位為第一電壓的過程，而預(yù)存的這部分電荷將提供給后面提到的解碼和電荷共享過程。解碼預(yù)置位控制信號S5為高電平，SOS4均為低電平。從而，第一解碼預(yù)置位晶體管Tp為開啟狀態(tài)，同時由SOS4信號控制的其余晶體管為關(guān)閉狀態(tài)。因此，參考負載電容Cl預(yù)先充電到VH。Cl上新存儲的電容量達到ClX(Vh-VJ，這部分電容最終是否被釋放取決于解碼放電階段。為方便說明，記為AV=Vh-Vl(5)階段2B(解碼階段)指根據(jù)輸入數(shù)字信號的值轉(zhuǎn)化得到負載電容上存儲電荷量的過程。解碼階段發(fā)生于解碼預(yù)置位階段之后，預(yù)存儲電荷的保存與否取決于輸入數(shù)字信號為高電平或者低電平。例如，解碼控制信號Sl為高電平，SO，S2S5為低電平。從而，第一解碼晶體管控制晶體管TDl為開啟。該解碼電路能夠根據(jù)數(shù)字信號的不同而決定參考負載電容Cl上的預(yù)充電荷的存儲狀態(tài)。若數(shù)字控制信號b4為高電平，則Cl的電位被拉低到第一電壓\，Cl上預(yù)存儲的電容量ClX(Vh-VJ被釋放。否則，Cl上保持著第二電壓VH。階段2C(電荷共享階段)電荷共享階段發(fā)生于解碼階段之后。在電荷共享階段，參考負載電容Cl和轉(zhuǎn)換負載電容C2之間的電荷量發(fā)生再分配。在電荷分享階段，電荷再分配控制信號S4為高電平，其余信號SOS3和S5為低電平。因此，電荷再分配晶體管Td7為開啟，參考負載電容Cl和轉(zhuǎn)換負載電容C2的電位將達到相等的狀態(tài)VJn]。經(jīng)歷電荷分享階段后，輸出電位的值不僅與先前一次的DAC轉(zhuǎn)換得到的電位值VJn-I](歷史狀態(tài))有關(guān)，而且與本次的數(shù)字量輸入值有關(guān)。根據(jù)電荷守恒定律，可以得到權(quán)利要求1.一種顯示裝置，包括面板，所述面板包括由多個像素構(gòu)成的二維像素矩陣，以及與每個像素相連的第一方向的多條數(shù)據(jù)線和第二方向的多條柵極掃描線；其特征在于，還包括柵極驅(qū)動電路和數(shù)據(jù)驅(qū)動電路；所述數(shù)據(jù)驅(qū)動電路用于給所述數(shù)據(jù)線提供圖像信號；所述柵極驅(qū)動電路用于給所述柵極掃描線提供掃描信號；其中，所述多條數(shù)據(jù)線分為N組，N為大于或者等于2的正整數(shù)，在所述第二方向上的同一行像素中，對應(yīng)于同一分組的數(shù)據(jù)線的像素共用同一條柵極掃描線；所述第二方向上同一行像素的柵極掃描時間分為N部分，每部分柵極掃描時間對應(yīng)于一組數(shù)據(jù)線，在其中一部分柵極掃描時間內(nèi)，與該部分柵極掃描時間對應(yīng)的一組數(shù)據(jù)線上的像素被編程到相應(yīng)的像素電壓值，其余組的數(shù)據(jù)線上的像素保持原像素電壓值不變。2.如權(quán)利要求1所述的顯示裝置，其特征在于，所述數(shù)據(jù)驅(qū)動電路包括移位寄存器、鎖存器、數(shù)字-模擬信號轉(zhuǎn)換器；所述移位寄存器用于產(chǎn)生移位寄存信號；所述鎖存器用于在移位寄存信號的控制下，接收串行輸入的數(shù)字信號，將所述串行輸入的數(shù)字信號轉(zhuǎn)換為并行數(shù)字信號，并在鎖存使能信號的控制下，同步輸出所述并行數(shù)字信號；所述數(shù)字-模擬信號轉(zhuǎn)換器包括電壓細分模塊，所述電壓細分模塊包括復(fù)位單元，用于清除與DAC連接的參考負載電容和轉(zhuǎn)換負載電容的原有電壓狀態(tài)，并將所述參考負載電容和轉(zhuǎn)換負載電容充電到第一電壓；解碼預(yù)置位單元，用于預(yù)先將參考負載電容置位為第一電壓或第二電壓；解碼單元，用于根據(jù)所述鎖存器并行輸出的數(shù)字信號進行分時逐位轉(zhuǎn)化以得到參考負載電容上的電位狀態(tài)；電荷共享單元，利用電荷重分配原理，根據(jù)所述參考負載電容和轉(zhuǎn)換負載電容的比率，轉(zhuǎn)化得到與所述鎖存器并行輸出的數(shù)字信號相對應(yīng)的模擬電壓量。3.如權(quán)利要求2所述的顯示裝置，其特征在于，所述復(fù)位單元包括第一復(fù)位晶體管和第二復(fù)位晶體管；第一復(fù)位晶體管的控制極和第二復(fù)位晶體管的控制極均耦合到復(fù)位控制信號，第一復(fù)位晶體管的第二電流導(dǎo)通極和第二復(fù)位晶體管的第二電流導(dǎo)通極耦合到所述第一電壓，第一復(fù)位晶體管的第一電流導(dǎo)通極耦合到所述參考負載電容，第二復(fù)位晶體管的第一電流導(dǎo)通極耦合到所述轉(zhuǎn)換負載電容。4.如權(quán)利要求2或3所述的顯示裝置，其特征在于，所述解碼預(yù)置位單元包括第一解碼預(yù)置位晶體管，第一解碼預(yù)置位晶體管的控制極耦合到解碼預(yù)置位控制信號，其第二電流導(dǎo)通極耦合到所述參考負載電容，其第一電流導(dǎo)通極耦合到所述第二電壓。5.如權(quán)利要求2-4任一項所述的顯示裝置，其特征在于，所述電荷共享單元包括電荷共享晶體管，電荷共享晶體管的控制極耦合到電荷再分配控制信號，其第一電流導(dǎo)通極耦合到所述參考負載電容，其第二電流導(dǎo)通極耦合到所述轉(zhuǎn)換負載電容。6.如權(quán)利要求2-5任一項所述的顯示裝置，其特征在于，所述解碼單元包括并聯(lián)的至少一個解碼組，每個解碼組包括解碼控制晶體管和解碼傳輸晶體管；所述解碼控制晶體管和所述解碼傳輸晶體管串聯(lián)，所述解碼控制晶體管的控制極耦合到解碼控制信號，所述解碼傳輸晶體管的控制極耦合到選擇信號或者選擇信號的反相信號；所述解碼組的一端耦合到所述參考負載電容，另一端耦合到所述第一電壓。7.如權(quán)利要求6所述的顯示裝置，其特征在于，所述解碼單元包括三個解碼組，第一個解碼組包括第一解碼控制晶體管和第二解碼傳輸晶體管，第二個解碼組包括第三解碼控制晶體管和第四解碼傳輸晶體管，第三個解碼組包括第五解碼控制晶體管和第六解碼傳輸晶體管，所述第一解碼控制晶體管的第一電流導(dǎo)通極、所述第三解碼控制晶體管的第一電流導(dǎo)通極和所述第五解碼控制晶體管的第一電流導(dǎo)通極均耦合到所述參考負載電容，所述第一解碼控制晶體管的第二電流導(dǎo)通極耦合到第二解碼傳輸晶體管的第一電流導(dǎo)通極，所述第三解碼控制晶體管的第二電流導(dǎo)通極耦合到第四解碼傳輸晶體管的第一電流導(dǎo)通極，所述第五解碼控制晶體管的第二電流導(dǎo)通極耦合到第六解碼傳輸晶體管的第一電流導(dǎo)通極，所述第二解碼傳輸晶體管的第二電流導(dǎo)通極、所述第四解碼傳輸晶體管的第二電流導(dǎo)通極和所述第六解碼傳輸晶體管的第二電流導(dǎo)通極均耦合到所述第一電壓；所述第一解碼控制晶體管的控制極耦合到第一解碼控制信號，所述第三解碼控制晶體管的控制極耦合到第二解碼控制信號，所述第五解碼控制晶體管的控制極耦合到第三解碼控制信號，所述第二解碼傳輸晶體管的控制極耦合到第一選擇信號的反相信號，所述第四解碼傳輸晶體管的控制極耦合到第二選擇信號的反相信號，所述第六解碼傳輸晶體管的控制極耦合到第三選擇信號的反相信號；或者，所述解碼單元包括六個解碼組，第一個解碼組包括第一解碼控制晶體管和第二解碼傳輸晶體管，第二個解碼組包括第三解碼控制晶體管和第四解碼傳輸晶體管，第三個解碼組包括第五解碼控制晶體管和第六解碼傳輸晶體管，第四個解碼組包括第七解碼控制晶體管和第八解碼傳輸晶體管，第五個解碼組包括第九解碼控制晶體管和第十解碼傳輸晶體管，第六個解碼組包括第十一解碼控制晶體管和第十二解碼傳輸晶體管，所述第一解碼控制晶體管的第一電流導(dǎo)通極、所述第三解碼控制晶體管的第一電流導(dǎo)通極、所述第五解碼控制晶體管的第一電流導(dǎo)通極、所述第七解碼控制晶體管的第一電流導(dǎo)通極和所述第九解碼控制晶體管的第一電流導(dǎo)通極均耦合到所述參考負載電容，所述第一解碼控制晶體管的第二電流導(dǎo)通極耦合到第二解碼傳輸晶體管的第一電流導(dǎo)通極，所述第三解碼控制晶體管的第二電流導(dǎo)通極耦合到第四解碼傳輸晶體管的第一電流導(dǎo)通極，所述第五解碼控制晶體管的第二電流導(dǎo)通極耦合到第六解碼傳輸晶體管的第一電流導(dǎo)通極，所述第七解碼控制晶體管的第二電流導(dǎo)通極耦合到第八解碼傳輸晶體管的第一電流導(dǎo)通極，所述第九解碼控制晶體管的第二電流導(dǎo)通極耦合到第十解碼傳輸晶體管的第一電流導(dǎo)通極，所述第十一解碼控制晶體管的第二電流導(dǎo)通極耦合到第十二解碼傳輸晶體管的第一電流導(dǎo)通極，所述第二解碼傳輸晶體管的第二電流導(dǎo)通極、所述第四解碼傳輸晶體管的第二電流導(dǎo)通極、所述第六解碼傳輸晶體管的第二電流導(dǎo)通極、所述第八解碼傳輸晶體管的第二電流導(dǎo)通極、所述第十解碼傳輸晶體管的第二電流導(dǎo)通極和所述第十二解碼傳輸晶體管的第二電流導(dǎo)通極均耦合到所述第一電壓；所述第一解碼控制晶體管的控制極耦合到第一解碼控制信號，所述第三解碼控制晶體管的控制極耦合到第二解碼控制信號，所述第五解碼控制晶體管的控制極耦合到第三解碼控制信號，所述第七解碼控制晶體管的控制極耦合到第四解碼控制信號，所述第九解碼控制晶體管的控制極耦合到第五解碼控制信號，所述第十一解碼控制晶體管的控制極耦合到第六解碼控制信號，所述第二解碼傳輸晶體管的控制極耦合到第一選擇信號的反相信號，所述第四解碼傳輸晶體管的控制極耦合到第二選擇信號的反相信號，所述第六解碼傳輸晶體管的控制極耦合到第三選擇信號的反相信號，所述第八解碼傳輸晶體管的控制極耦合到第四選擇信號的反相信號，所述第十解碼傳輸晶體管的控制極耦合到第五選擇信號的反相信號，所述第十二解碼傳輸晶體管的控制極耦合到第六選擇信號的反相信號。8.如權(quán)利要求2-7任一項所述的顯示裝置，其特征在于，所述第一電壓包括第一預(yù)設(shè)電壓或第一選擇電壓，所述第二電壓包括第二預(yù)設(shè)電壓或第二選擇電壓；所述數(shù)字-模擬信號轉(zhuǎn)換器還包括用于產(chǎn)生第一選擇電壓和第二選擇電壓的電壓選擇模塊；所述電壓選擇模塊包括第一級選擇開關(guān)陣列、第二級選擇開關(guān)陣列和第三級選擇開關(guān)陣列；第一級選擇開關(guān)陣列包括第一晶體管和第二晶體管；第一晶體管的控制極耦合到第一選擇信號的反相信號，其第一電流導(dǎo)通極耦合到電壓選擇電路的輸出端，其第二電流導(dǎo)通極耦合到第一級選擇開關(guān)陣列的第一輸入端；第二晶體管的控制極耦合到第一選擇信號，其第一電流導(dǎo)通極耦合到電壓選擇電路的輸出端，其第二電流導(dǎo)通極耦合到所述第一級選擇開關(guān)陣列的第二輸入端；第二級選擇開關(guān)陣列包括第三晶體管、第四晶體管、第五晶體管和第六晶體管；第三晶體管的控制極和第五晶體管的控制極均耦合到第二選擇信號的反相信號，第四晶體管的控制極和第六晶體管的控制極均耦合到第二選擇信號，第三晶體管的第一電流導(dǎo)通極和第四晶體管的第一電流導(dǎo)通極均耦合到第一級選擇開關(guān)陣列的第一輸入端，第五晶體管的第一電流導(dǎo)通極和第六晶體管的第一電流導(dǎo)通極均耦合到第一級選擇開關(guān)陣列的第二輸入端，第三晶體管的第二電流導(dǎo)通極耦合到第三級選擇開關(guān)陣列的第一輸出端，第四晶體管的第二電流導(dǎo)通極耦合到第三級選擇開關(guān)陣列的第二輸出端，第五晶體管的第二電流導(dǎo)通極耦合到第三級選擇開關(guān)陣列的第三輸出端，第六晶體管的第二電流導(dǎo)通極耦合到第三級選擇開關(guān)陣列的第四輸出端；第三級選擇開關(guān)陣列包括第七晶體管、第八晶體管、第九晶體管、第十晶體管、第十一晶體管、第十二晶體管、第十三晶體管和第十四晶體管；第七晶體管的控制極、第九晶體管的控制極、第十一晶體管的控制極和第十三晶體管的控制極均耦合到第三選擇信號的反相信號，第八晶體管的控制極、第十晶體管的控制極、第十二晶體管的控制極和第十四晶體管的控制極均耦合到第三選擇信號，第七晶體管的第一電流導(dǎo)通極和第八晶體管的第一電流導(dǎo)通極耦合到第三級選擇開關(guān)陣列的第一輸出端，第九晶體管的第一電流導(dǎo)通極和第十晶體管的第一電流導(dǎo)通極耦合到第三級選擇開關(guān)陣列的第二輸出端，第十一晶體管的第一電流導(dǎo)通極和第十二晶體管的第一電流導(dǎo)通極耦合到第三級選擇開關(guān)陣列的第三輸出端，第十三晶體管的第一電流導(dǎo)通極和第十四晶體管的第一電流導(dǎo)通極耦合到第三級選擇開關(guān)陣列的第四輸出端；其中，為產(chǎn)生所述第二選擇電壓，第七晶體管的第二電流導(dǎo)通極耦合到第一參考電壓源，第八晶體管的第二電流導(dǎo)通極耦合到第二參考電壓源，第九晶體管的第二電流導(dǎo)通極耦合到第三參考電壓源，第十晶體管的第二電流導(dǎo)通極耦合到第四參考電壓源，第十一晶體管的第二電流導(dǎo)通極耦合到第五參考電壓源，第十二晶體管的第二電流導(dǎo)通極耦合到第六參考電壓源，第十三晶體管的第二電流導(dǎo)通極耦合到第七參考電壓源，第十四晶體管的第二電流導(dǎo)通極耦合到第八參考電壓源；為產(chǎn)生所述第一選擇電壓，第七晶體管的第二電流導(dǎo)通極耦合到第九參考電壓源，第八晶體管的第二電流導(dǎo)通極耦合到第一參考電壓源，第九晶體管的第二電流導(dǎo)通極耦合到第二參考電壓源，第十晶體管的第二電流導(dǎo)通極耦合到第三參考電壓源，第十一晶體管的第二電流導(dǎo)通極耦合到第四參考電壓源，第十二晶體管的第二電流導(dǎo)通極耦合到第五參考電壓源，第十三晶體管的第二電流導(dǎo)通極耦合到第六參考電壓源，第十四晶體管的第二電流導(dǎo)通極耦合到第七參考電壓源。9.如權(quán)利要求1-8任一項所述的顯示裝置，其特征在于，所述柵極驅(qū)動電路、所述數(shù)據(jù)驅(qū)動電路和所述二維像素矩陣集成于所述面板。10.一種數(shù)據(jù)驅(qū)動電路，包括移位寄存器和鎖存器，所述移位寄存器用于產(chǎn)生移位寄存信號，所述鎖存器用于在移位寄存信號的控制下，接收串行輸入的數(shù)字信號，將所述串行輸入的數(shù)字信號轉(zhuǎn)換為并行數(shù)字信號，并在鎖存使能信號的控制下，同步輸出所述并行數(shù)字信號；其特征在于，還包括數(shù)字-模擬信號轉(zhuǎn)換器，所述數(shù)字-模擬信號轉(zhuǎn)換器包括電壓細分模塊，所述電壓細分模塊包括復(fù)位單元，用于清除與DAC連接的負載電容的原有電壓狀態(tài)，并將參考負載電容和轉(zhuǎn)換負載電容充電到第一電壓；解碼預(yù)置位單元，用于預(yù)先將參考負載電容置位為第一電壓或第二電壓；解碼單元，用于根據(jù)所述鎖存器并行輸出的數(shù)字信號進行分時逐位轉(zhuǎn)化以得到參考負載電容上的電位狀態(tài)；電荷共享單元，利用電荷重分配原理，根據(jù)所述參考負載電容和轉(zhuǎn)換負載電容的比率，轉(zhuǎn)化得到與所述鎖存器并行輸出的數(shù)字信號對應(yīng)的模擬電壓量。11.如權(quán)利要求10所述的數(shù)據(jù)驅(qū)動電路，其特征在于，所述復(fù)位單元包括第一復(fù)位晶體管和第二復(fù)位晶體管；第一復(fù)位晶體管的控制極和第二復(fù)位晶體管的控制極均耦合到復(fù)位控制信號，第一復(fù)位晶體管的第二電流導(dǎo)通極和第二復(fù)位晶體管的第二電流導(dǎo)通極耦合到所述第一電壓，第一復(fù)位晶體管的第一電流導(dǎo)通極耦合到所述參考負載電容，第二復(fù)位晶體管的第一電流導(dǎo)通極耦合到所述轉(zhuǎn)換負載電容；所述解碼預(yù)置位單元包括第一解碼預(yù)置位晶體管，第一解碼預(yù)置位晶體管的控制極耦合到解碼預(yù)置位控制信號，其第二電流導(dǎo)通極耦合到所述參考負載電容，其第一電流導(dǎo)通極耦合到所述第二電壓；所述電荷共享單元包括電荷共享晶體管，電荷共享晶體管的控制極耦合到電荷再分配控制信號，其第一電流導(dǎo)通極耦合到所述參考負載電容，其第二電流導(dǎo)通極耦合到所述轉(zhuǎn)換負載電容；所述解碼單元包括并聯(lián)的至少一個解碼組，每個解碼組包括解碼控制晶體管和解碼傳輸晶體管；所述解碼控制晶體管和所述解碼傳輸晶體管串聯(lián)，所述解碼控制晶體管的控制極耦合到解碼控制信號，所述解碼傳輸晶體管的控制極耦合到選擇信號或者選擇信號的反相信號；所述解碼組的一端耦合到所述參考負載電容，另一端耦合到所述第一電壓。12.如權(quán)利要求10或11所述的數(shù)據(jù)驅(qū)動電路，其特征在于，所述第一電壓包括第一預(yù)設(shè)電壓或第一選擇電壓，所述第二電壓包括第二預(yù)設(shè)電壓或第二選擇電壓；所述數(shù)字-模擬信號轉(zhuǎn)換器還包括用于產(chǎn)生第一選擇電壓和第二選擇電壓的電壓選擇模塊；所述電壓選擇模塊包括第一級選擇開關(guān)陣列、第二級選擇開關(guān)陣列和第三級選擇開關(guān)陣列；第一級選擇開關(guān)陣列包括第一晶體管和第二晶體管；第一晶體管的控制極耦合到第一選擇信號的反相信號，其第一電流導(dǎo)通極耦合到電壓選擇電路的輸出端，其第二電流導(dǎo)通極耦合到第一級選擇開關(guān)陣列的第一輸入端；第二晶體管的控制極耦合到第一選擇信號，其第一電流導(dǎo)通極耦合到電壓選擇電路的輸出端，其第二電流導(dǎo)通極耦合到所述第一級選擇開關(guān)陣列的第二輸入端；第二級選擇開關(guān)陣列包括第三晶體管、第四晶體管、第五晶體管和第六晶體管；第三晶體管的控制極和第五晶體管的控制極均耦合到第二選擇信號的反相信號，第四晶體管的控制極和第六晶體管的控制極均耦合到第二選擇信號，第三晶體管的第一電流導(dǎo)通極和第四晶體管的第一電流導(dǎo)通極均耦合到第一級選擇開關(guān)陣列的第一輸入端，第五晶體管的第一電流導(dǎo)通極和第六晶體管的第一電流導(dǎo)通極均耦合到第一級選擇開關(guān)陣列的第二輸入端，第三晶體管的第二電流導(dǎo)通極耦合到第三級選擇開關(guān)陣列的第一輸出端，第四晶體管的第二電流導(dǎo)通極耦合到第三級選擇開關(guān)陣列的第二輸出端，第五晶體管的第二電流導(dǎo)通極耦合到第三級選擇開關(guān)陣列的第三輸出端，第六晶體管的第二電流導(dǎo)通極耦合到第三級選擇開關(guān)陣列的第四輸出端；第三級選擇開關(guān)陣列包括第七晶體管、第八晶體管、第九晶體管、第十晶體管、第十一晶體管、第十二晶體管、第十三晶體管和第十四晶體管；第七晶體管的控制極、第九晶體管的控制極、第十一晶體管的控制極和第十三晶體管的控制極均耦合到第三選擇信號的反相信號，第八晶體管的控制極、第十晶體管的控制極、第十二晶體管的控制極和第十四晶體管的控制極均耦合到第三選擇信號，第七晶體管的第一電流導(dǎo)通極和第八晶體管的第一電流導(dǎo)通極耦合到第三級選擇開關(guān)陣列的第一輸出端，第九晶體管的第一電流導(dǎo)通極和第十晶體管的第一電流導(dǎo)通極耦合到第三級選擇開關(guān)陣列的第二輸出端，第十一晶體管的第一電流導(dǎo)通極和第十二晶體管的第一電流導(dǎo)通極耦合到第三級選擇開關(guān)陣列的第三輸出端，第十三晶體管的第一電流導(dǎo)通極和第十四晶體管的第一電流導(dǎo)通極耦合到第三級選擇開關(guān)陣列的第四輸出端；其中，為產(chǎn)生所述第二選擇電壓，第七晶體管的第二電流導(dǎo)通極耦合到第一參考電壓源，第八晶體管的第二電流導(dǎo)通極耦合到第二參考電壓源，第九晶體管的第二電流導(dǎo)通極耦合到第三參考電壓源，第十晶體管的第二電流導(dǎo)通極耦合到第四參考電壓源，第十一晶體管的第二電流導(dǎo)通極耦合到第五參考電壓源，第十二晶體管的第二電流導(dǎo)通極耦合到第六參考電壓源，第十三晶體管的第二電流導(dǎo)通極耦合到第七參考電壓源，第十四晶體管的第二電流導(dǎo)通極耦合到第八參考電壓源；為產(chǎn)生所述第一選擇電壓，第七晶體管的第二電流導(dǎo)通極耦合到第九參考電壓源，第八晶體管的第二電流導(dǎo)通極耦合到第一參考電壓源，第九晶體管的第二電流導(dǎo)通極耦合到第二參考電壓源，第十晶體管的第二電流導(dǎo)通極耦合到第三參考電壓源，第十一晶體管的第二電流導(dǎo)通極耦合到第四參考電壓源，第十二晶體管的第二電流導(dǎo)通極耦合到第五參考電壓源，第十三晶體管的第二電流導(dǎo)通極耦合到第六參考電壓源，第十四晶體管的第二電流導(dǎo)通極耦合到第七參考電壓源。全文摘要本發(fā)明公開了一種顯示裝置及其采用的數(shù)據(jù)驅(qū)動電路，其中顯示裝置包括面板、柵極驅(qū)動電路和數(shù)據(jù)驅(qū)動電路；所述面板包括由多個像素構(gòu)成的二維像素矩陣，以及與每個像素相連的第一方向的多條數(shù)據(jù)線和第二方向的多條柵極掃描線；所述數(shù)據(jù)驅(qū)動電路用于給所述數(shù)據(jù)線提供圖像信號；所述柵極驅(qū)動電路用于給所述柵極掃描線提供掃描信號；其中，數(shù)據(jù)線分為N組，對應(yīng)于同一分組的數(shù)據(jù)線共用同一條柵極掃描線。本發(fā)明由于DAC中所有的晶體管只起到開關(guān)的作用，DAC的精度是由相鄰數(shù)據(jù)線上的負載電容的比率來確定的，而顯示面板上相鄰數(shù)據(jù)線上的負載電容的比率通常是較為精確的，因此，數(shù)據(jù)驅(qū)動電路的輸出電壓將較為精確。文檔編號G09G3/36GK102436796SQ20111042636公開日2012年5月2日申請日期2011年12月19日優(yōu)先權(quán)日2011年12月19日發(fā)明者劉曉明,廖聰維,張盛東,陳韜申請人:北京大學(xué)深圳研究生院