專利名稱：便攜式雙平臺(tái)數(shù)字邏輯實(shí)驗(yàn)裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于數(shù)字邏輯及EDA技術(shù)領(lǐng)域，涉及一種便攜式雙平臺(tái)數(shù)字邏輯實(shí)驗(yàn)裝置，是一種能夠讓學(xué)生自主設(shè)計(jì)、探索和創(chuàng)新的開放式實(shí)驗(yàn)裝置。
背景技術(shù)：
教學(xué)實(shí)驗(yàn)設(shè)備與教學(xué)內(nèi)容密切相關(guān)，數(shù)字邏輯是計(jì)算機(jī)及電子信息相關(guān)專業(yè)的基礎(chǔ)課程，具有很強(qiáng)的實(shí)踐性，要求學(xué)生在掌握理論知識(shí)的基礎(chǔ)上，具備較強(qiáng)的實(shí)際操作和動(dòng)手能力。數(shù)字邏輯層是構(gòu)成計(jì)算機(jī)等數(shù)字系統(tǒng)的基礎(chǔ)，處于最底層，數(shù)字邏輯電路的設(shè)計(jì)方法和實(shí)現(xiàn)手段跟邏輯器件的發(fā)展關(guān)系密切。隨著集成電路技術(shù)和工藝的快速發(fā)展，數(shù)字邏輯電路的實(shí)現(xiàn)由中小規(guī)模集成電路互連逐漸發(fā)展為以超大規(guī)模集成電路(如FPGA/CPLD 等)為器件的方式，各高校在數(shù)字邏輯的教學(xué)方面也相應(yīng)地將以中小規(guī)模集成電路設(shè)計(jì)為主的傳統(tǒng)設(shè)計(jì)和分析方法的教學(xué)，改變?yōu)橐詡鹘y(tǒng)方法為主，同時(shí)輔之以先進(jìn)的電子設(shè)計(jì)自動(dòng)化EDA技術(shù)，加強(qiáng)基于FPGA (現(xiàn)成可編程門陣列)及HDL (硬件描述語言)的數(shù)字邏輯電路設(shè)計(jì)和實(shí)現(xiàn)方法的教學(xué)。但是由于教學(xué)時(shí)數(shù)的限制，有關(guān)EDA的教學(xué)和實(shí)驗(yàn)往往不能得以貫徹，而傳統(tǒng)的數(shù)字邏輯實(shí)驗(yàn)設(shè)備大多以中小規(guī)模集成電路的應(yīng)用為主，充分考慮到實(shí)驗(yàn)電路的復(fù)雜性，在實(shí)驗(yàn)板上預(yù)留了許多插座并在電路板上用絲印畫出了芯片的邏輯符號(hào)，使得實(shí)驗(yàn)設(shè)備的體積和重量都很大，必須固定在實(shí)驗(yàn)室的臺(tái)面上，限制了學(xué)生的實(shí)驗(yàn)場(chǎng)地和實(shí)驗(yàn)時(shí)間。另外，有關(guān)EDA技術(shù)應(yīng)用的實(shí)驗(yàn)在傳統(tǒng)實(shí)驗(yàn)設(shè)備上也不能得到很好的體現(xiàn)， 限制了學(xué)生的實(shí)驗(yàn)方法和手段，不利于學(xué)生對(duì)新技術(shù)的學(xué)習(xí)和創(chuàng)新能力的發(fā)揮。近年來，越來越多的高校在數(shù)字邏輯的教學(xué)方面引入EDA的思想，利用FPGA和HDL 進(jìn)行數(shù)字邏輯電路的設(shè)計(jì)和驗(yàn)證，在實(shí)驗(yàn)設(shè)備方面也引入了基于FPGA的實(shí)驗(yàn)平臺(tái)，但是這些平臺(tái)只能單純的采用EDA技術(shù)進(jìn)行邏輯設(shè)計(jì)，完全摒棄了傳統(tǒng)的邏輯設(shè)計(jì)方法，沒有體現(xiàn)邏輯設(shè)計(jì)技術(shù)的演進(jìn)和發(fā)展，不利于課程基礎(chǔ)理論的建立。同時(shí)，在完成既定的教學(xué)計(jì)劃的基礎(chǔ)上，各高校加大創(chuàng)新人才的培養(yǎng)力度，鼓勵(lì)創(chuàng)新性實(shí)驗(yàn)，對(duì)學(xué)生實(shí)驗(yàn)效果提出了更高要求。傳統(tǒng)實(shí)驗(yàn)設(shè)備體積大、數(shù)量少，學(xué)生使用受到時(shí)間、空間、數(shù)量限制，沒有辦法靈活完成實(shí)驗(yàn)項(xiàng)目，不利于創(chuàng)新人才的培養(yǎng)和訓(xùn)練。
發(fā)明內(nèi)容本實(shí)用新型要解決的技術(shù)問題是針對(duì)目前各高校采用的數(shù)字邏輯及EDA實(shí)驗(yàn)設(shè)備體重大、數(shù)量少，功能單一、實(shí)驗(yàn)手段單一，不利于學(xué)生創(chuàng)新能力培養(yǎng)等不足，提供一種便攜式雙平臺(tái)數(shù)字邏輯實(shí)驗(yàn)裝置，不僅支持教師課堂進(jìn)行實(shí)驗(yàn)教學(xué)演示，而且支持學(xué)生靈活選擇實(shí)驗(yàn)場(chǎng)地、實(shí)驗(yàn)內(nèi)容及實(shí)驗(yàn)手段，同時(shí)滿足移動(dòng)性、創(chuàng)新性實(shí)驗(yàn)要求，開拓學(xué)生的創(chuàng)造思維，鍛煉學(xué)生的實(shí)際動(dòng)手能力。本實(shí)用新型所采用的技術(shù)方案是便攜式雙平臺(tái)數(shù)字邏輯實(shí)驗(yàn)裝置，由主實(shí)驗(yàn)板和FPGA子板構(gòu)成，其特征在于主實(shí)驗(yàn)板包括插線銅孔、通用實(shí)驗(yàn)插座、FPGA板擴(kuò)展區(qū)的插座、自由擴(kuò)展插座、電源及開關(guān)模塊、信號(hào)源模塊、邏輯電平開關(guān)組模塊、顯示模塊、邏輯筆模塊、時(shí)鐘模塊和蜂鳴器模塊；信號(hào)源模塊、邏輯電平開關(guān)組模塊、顯示模塊、邏輯筆模塊、 時(shí)鐘模塊和蜂鳴器模塊中的關(guān)鍵信號(hào)通過各模塊中的銅孔一一引出，通用實(shí)驗(yàn)插座、FPGA 板擴(kuò)展區(qū)的插座分別與插線銅孔相連，通用實(shí)驗(yàn)插座與FPGA板擴(kuò)展區(qū)的插座共用插線銅孔，兩者不同時(shí)使用；自由擴(kuò)展插座與其周圍的銅孔相連，引出所有自由擴(kuò)展插座的信號(hào)； 信號(hào)源模塊、邏輯電平開關(guān)組模塊、顯示模塊、邏輯筆模塊、時(shí)鐘模塊和蜂鳴器模塊的電源信號(hào)分別與主實(shí)驗(yàn)板上的電源形成回路；FPGA子板由FPGA芯片、FLASH芯片、PS/2接口插座、VGA接口插座、JTAG接口插針、子板插針組成，F(xiàn)PGA芯片分別與FLASH芯片、PS/2接口插座、VGA接口插座、子板插針、JTAG接口插針連接成回路，通用實(shí)驗(yàn)插座上插接SSI或MSI 芯片來完成基于SSI/MSI的數(shù)字邏輯電路設(shè)計(jì)；FPGA芯片通過FLASH芯片存儲(chǔ)設(shè)計(jì)代碼， FPGA芯片通過PS/2接口插座連接PS/2接口設(shè)備完成接口設(shè)計(jì)實(shí)驗(yàn)，F(xiàn)PGA芯片通過VGA接口插座連接VGA顯示器，實(shí)現(xiàn)VGA接口實(shí)驗(yàn)，F(xiàn)PGA子板通過FPGA子板插針與主板銅孔及電源形成回路。顯示模塊包括有IXD模塊、LED數(shù)碼管模塊和LED發(fā)光二級(jí)管模塊。所述信號(hào)源為單次脈沖信號(hào)源、可調(diào)連續(xù)脈沖信號(hào)源或固定連續(xù)脈沖信號(hào)源。本實(shí)用新型的特點(diǎn)有體積小、重量輕，方便攜帶(大約與16開本的書籍同樣大小)，既方便教師隨課堂進(jìn)行實(shí)驗(yàn)演示教學(xué)，也方便學(xué)生靈活選擇實(shí)驗(yàn)地點(diǎn)，不受實(shí)驗(yàn)時(shí)間和空間的制約，更加適合學(xué)生的創(chuàng)新實(shí)踐；實(shí)驗(yàn)結(jié)構(gòu)簡(jiǎn)潔、成本較低，滿足學(xué)生人手一套的要求，有利于學(xué)生靈活自由地完成實(shí)驗(yàn)項(xiàng)目；實(shí)驗(yàn)的外圍電路豐富。信號(hào)源模塊提供了單次脈沖和連續(xù)脈沖，其中連續(xù)脈沖又有可調(diào)連續(xù)脈沖(ΙΟΟΗζ-ΙΟΟΚΗζ，分兩檔，可由開關(guān)切換)、固定連續(xù)脈沖(lMHz/lOOKHz/lO KHz/lKHz/lOOHz/lOHz/lHz等)兩種選擇。顯示模塊包括電平顯示燈、七段數(shù)碼管和IXD液晶顯示等多種方式供選擇。主實(shí)驗(yàn)板提供的通用實(shí)驗(yàn)區(qū)可以供學(xué)生采用硬連線的傳統(tǒng)手段完成基于中小規(guī)模集成電路的邏輯設(shè)計(jì)和實(shí)現(xiàn)，滿足基本實(shí)驗(yàn)教學(xué)計(jì)劃的要求；實(shí)驗(yàn)主實(shí)驗(yàn)板上插接FPGA子板即可采用EDA技術(shù)實(shí)現(xiàn)基于FPGA的邏輯電路的設(shè)計(jì)和實(shí)現(xiàn)。這種方法只需連接少量外圍插線，在PC機(jī)上運(yùn)行EDA軟件，采用HDL或者原理圖進(jìn)行電路的設(shè)計(jì)輸入，通過綜合、仿真、下載驗(yàn)證等過程實(shí)現(xiàn)邏輯電路的設(shè)計(jì)。學(xué)生通過修改程序進(jìn)行電路的修改，通過修改配置文件進(jìn)行FPGA的重新配置，在一片F(xiàn)PGA上可以實(shí)現(xiàn)多種邏輯電路的功能，極大地發(fā)揮了學(xué)生的自主設(shè)計(jì)和創(chuàng)新思維；該實(shí)驗(yàn)裝置不僅為學(xué)生提供了數(shù)字邏輯課程學(xué)習(xí)的實(shí)驗(yàn)環(huán)境，也為后繼課程的學(xué)習(xí)打下了基礎(chǔ)，比如利用FPGA設(shè)計(jì)運(yùn)算器、CPU等計(jì)算機(jī)的功能部件以輔助學(xué)習(xí)“計(jì)算機(jī)組成原理”、“單片機(jī)原理”及“嵌入式設(shè)計(jì)”等相關(guān)課程；本實(shí)用新型不僅滿足基本的課程實(shí)驗(yàn)及創(chuàng)新實(shí)驗(yàn)要求，更重要的是它可以作為學(xué)生進(jìn)一步完成數(shù)字系統(tǒng)設(shè)計(jì)課程設(shè)計(jì)、計(jì)算機(jī)組成課程設(shè)計(jì)及畢業(yè)設(shè)計(jì)的實(shí)驗(yàn)平臺(tái)。本實(shí)用新型具有便攜特性，支持傳統(tǒng)實(shí)驗(yàn)方法和EDA設(shè)計(jì)方法兩種實(shí)驗(yàn)平臺(tái)，將傳統(tǒng)手段和現(xiàn)代技術(shù)有機(jī)結(jié)合，滿足基本實(shí)驗(yàn)及創(chuàng)新實(shí)驗(yàn)的不同要求。

[0017]圖1是本實(shí)用新型整體結(jié)構(gòu)框圖。圖2是本實(shí)用新型的FPGA子板結(jié)構(gòu)框圖。
具體實(shí)施方式
結(jié)合附圖對(duì)本實(shí)用新型作進(jìn)一步的描述。如圖1、圖2所示，本實(shí)用新型便攜式雙平臺(tái)數(shù)字邏輯實(shí)驗(yàn)裝置，便攜式雙平臺(tái)數(shù)字邏輯實(shí)驗(yàn)裝置，由主實(shí)驗(yàn)板和FPGA子板構(gòu)成，其特征在于主實(shí)驗(yàn)板包括插線銅孔、通用實(shí)驗(yàn)插座、FPGA板擴(kuò)展區(qū)的插座、自由擴(kuò)展插座、電源及開關(guān)模塊、信號(hào)源模塊、邏輯電平開關(guān)組模塊、顯示模塊、邏輯筆模塊、時(shí)鐘模塊和蜂鳴器模塊；信號(hào)源模塊、邏輯電平開關(guān)組模塊、顯示模塊、邏輯筆模塊、時(shí)鐘模塊和蜂鳴器模塊中的關(guān)鍵信號(hào)通過各模塊中的銅孔一一引出，通用實(shí)驗(yàn)插座、FPGA板擴(kuò)展區(qū)的插座分別與插線銅孔相連，兩者不同時(shí)使用；通用實(shí)驗(yàn)插座與FPGA板擴(kuò)展區(qū)的插座共用插線銅孔，自由擴(kuò)展插座與其周圍的銅孔相連，引出所有自由擴(kuò)展插座的信號(hào)；信號(hào)源模塊、邏輯電平開關(guān)組模塊、顯示模塊、邏輯筆模塊、時(shí)鐘模塊和蜂鳴器模塊的電源信號(hào)分別與主實(shí)驗(yàn)板上的電源形成回路；FPGA子板由FPGA芯片、 FLASH芯片、PS/2接口插座、VGA接口插座、JTAG接口插針、子板插針組成，F(xiàn)PGA芯片分別與 FLASH芯片、PS/2接口插座、VGA接口插座、子板插針、JTAG接口插針連接成回路，通用實(shí)驗(yàn)插座上插接SSI或MSI芯片來完成基于SSI/MSI的數(shù)字邏輯電路設(shè)計(jì)；FPGA芯片通過FLASH 芯片存儲(chǔ)設(shè)計(jì)代碼，F(xiàn)PGA芯片通過PS/2接口插座連接PS/2接口設(shè)備完成接口設(shè)計(jì)實(shí)驗(yàn)， FPGA芯片通過VGA接口插座連接VGA顯示器，實(shí)現(xiàn)VGA接口實(shí)驗(yàn)，F(xiàn)PGA子板通過FPGA子板插針與主板銅孔及電源形成回路。所述的顯示模塊包括有IXD模塊、LED數(shù)碼管模塊、LED 發(fā)光二級(jí)管模塊。所述信號(hào)源為單次脈沖信號(hào)源、可調(diào)連續(xù)脈沖信號(hào)源或固定連續(xù)脈沖信號(hào)源。本實(shí)用新型的主實(shí)驗(yàn)板中心區(qū)域排列了兩組45孔三列通用實(shí)驗(yàn)插座，可以插接 14、16、20、22、對(duì)等多種不同引腳的351肩51芯片，完成基本的基于SSI/MSI的數(shù)字邏輯電路設(shè)計(jì)。如圖2所示，F(xiàn)PGA子板由FPGA芯片、FLASH芯片、PS/^2接口插座、VGA接口插座、 JTAG接口插針、子板插針組成，F(xiàn)PGA子板通過兩排45芯插針與主實(shí)驗(yàn)板的FPGA板擴(kuò)展區(qū)的兩排45芯插孔相連，組成FPGA實(shí)驗(yàn)平臺(tái)，實(shí)驗(yàn)時(shí)，從主板引入電源給FPGA子板供電，通過JTAG接口插座連接USB轉(zhuǎn)換器與PC機(jī)連接，采用EDA軟件進(jìn)行數(shù)字電路設(shè)計(jì)輸入、綜合、 仿真，并通過JTAG接口插座下載至FPGA芯片進(jìn)行設(shè)計(jì)驗(yàn)證。
權(quán)利要求1.便攜式雙平臺(tái)數(shù)字邏輯實(shí)驗(yàn)裝置，由主實(shí)驗(yàn)板和FPGA子板構(gòu)成，其特征在于主實(shí)驗(yàn)板包括插線銅孔、通用實(shí)驗(yàn)插座、FPGA板擴(kuò)展區(qū)的插座、自由擴(kuò)展插座、電源及開關(guān)模塊、 信號(hào)源模塊、邏輯電平開關(guān)組模塊、顯示模塊、邏輯筆模塊、時(shí)鐘模塊和蜂鳴器模塊；信號(hào)源模塊、邏輯電平開關(guān)組模塊、顯示模塊、邏輯筆模塊、時(shí)鐘模塊和蜂鳴器模塊中的關(guān)鍵信號(hào)通過各模塊中的銅孔一一引出，通用實(shí)驗(yàn)插座、FPGA板擴(kuò)展區(qū)的插座分別與插線銅孔相連， 通用實(shí)驗(yàn)插座與FPGA板擴(kuò)展區(qū)的插座共用插線銅孔，自由擴(kuò)展插座與其周圍的銅孔相連， 引出所有自由擴(kuò)展插座的信號(hào)；信號(hào)源模塊、邏輯電平開關(guān)組模塊、顯示模塊、邏輯筆模塊、 時(shí)鐘模塊和蜂鳴器模塊的電源信號(hào)分別與主實(shí)驗(yàn)板上的電源形成回路；FPGA子板由FPGA 芯片、FLASH芯片、PS/2接口插座、VGA接口插座、JTAG接口插針、子板插針組成，F(xiàn)PGA芯片分別與FLASH芯片、PS/2接口插座、VGA接口插座、子板插針、JTAG接口插針連接成回路，通用實(shí)驗(yàn)插座上插接SSI或MSI芯片來完成基于SSI/MSI的數(shù)字邏輯電路設(shè)計(jì)；FPGA芯片通過FLASH芯片存儲(chǔ)設(shè)計(jì)代碼，F(xiàn)PGA芯片通過PS/2接口插座連接PS/2接口設(shè)備完成接口設(shè)計(jì)實(shí)驗(yàn)，F(xiàn)PGA芯片通過VGA接口插座連接VGA顯示器，實(shí)現(xiàn)VGA接口實(shí)驗(yàn)，F(xiàn)PGA子板通過 FPGA子板插針與主板銅孔及電源形成回路。
2.根據(jù)權(quán)利要求1所述的便攜式雙平臺(tái)數(shù)字邏輯實(shí)驗(yàn)裝置，其特征在于所述的顯示模塊包括有IXD模塊、LED數(shù)碼管模塊和LED發(fā)光二級(jí)管模塊。
3.根據(jù)權(quán)利要求1所述的便攜式雙平臺(tái)數(shù)字邏輯實(shí)驗(yàn)裝置，其特征在于所述信號(hào)源為單次脈沖信號(hào)源、可調(diào)連續(xù)脈沖信號(hào)源或固定連續(xù)脈沖信號(hào)源。
專利摘要本實(shí)用新型涉及一種便攜式雙平臺(tái)數(shù)字邏輯實(shí)驗(yàn)裝置，由主實(shí)驗(yàn)板和FPGA子板構(gòu)成，主實(shí)驗(yàn)板的通用實(shí)驗(yàn)插座上插接SSI或MSI芯片來完成基于SSI/MSI的數(shù)字邏輯電路設(shè)計(jì)；FPGA子板通過排針扣在主實(shí)驗(yàn)板的FPGA板擴(kuò)展區(qū)的插座上，引入主板電源供電，F(xiàn)PGA芯片通過JTAG接口插座和USB轉(zhuǎn)換器與PC機(jī)連接來完成基于FPGA的數(shù)字邏輯電路的設(shè)計(jì)，F(xiàn)PGA芯片通過FLASH芯片存儲(chǔ)設(shè)計(jì)代碼，F(xiàn)PGA芯片通過PS/2接口插座連接PS/2接口設(shè)備完成接口設(shè)計(jì)實(shí)驗(yàn)，F(xiàn)PGA芯片通過VGA接口插座連接VGA顯示器，實(shí)現(xiàn)VGA接口實(shí)驗(yàn)。本裝置將傳統(tǒng)和創(chuàng)新有機(jī)結(jié)合，能夠滿足靈活性、多平臺(tái)、多層次的實(shí)驗(yàn)需求，同時(shí)為學(xué)生創(chuàng)新能力和思維的培養(yǎng)及訓(xùn)練提供合適環(huán)境。
文檔編號(hào)G09B23/18GK202268115SQ20112039871
公開日2012年6月6日 申請(qǐng)日期2011年10月19日 優(yōu)先權(quán)日2011年10月19日
發(fā)明者丁林, 劉科, 汪紅, 王文濤, 田莎莎, 袁驍 申請(qǐng)人:中南民族大學(xué)